JPH05315397A - 半導体装置の封止方法と封止構造 - Google Patents

半導体装置の封止方法と封止構造

Info

Publication number
JPH05315397A
JPH05315397A JP4115079A JP11507992A JPH05315397A JP H05315397 A JPH05315397 A JP H05315397A JP 4115079 A JP4115079 A JP 4115079A JP 11507992 A JP11507992 A JP 11507992A JP H05315397 A JPH05315397 A JP H05315397A
Authority
JP
Japan
Prior art keywords
semiconductor device
circuit board
sealing
gap
volatile solvent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4115079A
Other languages
English (en)
Inventor
Yoshihiro Bessho
芳宏 別所
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP4115079A priority Critical patent/JPH05315397A/ja
Publication of JPH05315397A publication Critical patent/JPH05315397A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

(57)【要約】 【目的】 封止樹脂の熱硬化時の硬化収縮の熱応力や封
止樹脂の吸湿による膨潤のための接合部への応力や、高
温時や低温時の接合部への熱応力がなくなり、半導体装
置と回路基板とを信頼性良く接続する。 【構成】 フェースダウンで回路基板２に実装された半
導体装置１と回路基板２との間隙に揮発性溶剤を充填し
て周囲を絶縁樹脂７で封止し、充填した揮発性溶剤を揮
発して空隙８を設け、半導体装置１の周囲をシリコーン
樹脂７で半導体装置１を回路基板２に保持する封止構造
とする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置を回路基板
に実装する際の封止に関するものであり、特にフェース
ダウンで実装してなる半導体装置の封止方法と封止構造
に関する。
【０００２】
【従来の技術】従来、半導体装置の回路基板上への実装
には半田付けがよく利用されていたが、近年、半導体装
置のパッケージの小型化と接続端子数の増加により、接
続端子間隔が狭くなり、従来の半田付け技術で対処する
ことが次第に困難になってきた。
【０００３】そこで、最近では裸の半導体装置を回路基
板上に直付けして実装面積の小型化と効率的使用を図ろ
うとする方法が考えだされてきた。なかでも、半導体装
置を回路基板に接続するに際し、あらかじめ半導体装置
のアルミ電極パッド上に密着金属や拡散防止金属の蒸着
膜とこの上にメッキにより形成した半田層とからなる電
極構造を有する半導体装置を下向き（フェースダウン）
にして、高温に加熱して半田を回路基板の端子電極に融
着する。この実装方法は、接続後の機械的強度が強く、
接続が一括にできることなどから有効な方法であるとさ
れている（例えば、工業調査会、１９８０年１月１５日
発行、日本マイクロエレクトロニクス協会編、『ＩＣ化
実装技術』）。
【０００４】以下、図面を参照しながら、上述した従来
の半導体装置の封止方法と封止構造の一例について説明
する。図３は従来のフェースダウンで実装された半導体
装置の封止構造の概略図である。この図３において、９
は半導体装置であり、１０は回路基板である。１１は回
路基板１０上に形成された端子電極、１２は半導体装置
９の底部に形成された半田バンプ電極である。半導体装
置９は封止樹脂１３で封止されている。
【０００５】以上のように構成された従来のフェースダ
ウンで実装された半導体装置の封止方法と封止構造につ
いて、以下説明する。まず、半田バンプ電極１２を有す
る半導体装置９を、回路基板１０の端子電極１１の所定
の位置に位置合わせを行ってフェースダウンで積載した
後、２００〜３００℃の高温に加熱して半田を溶融して
半導体装置９の実装を行う。
【０００６】その後、半導体装置９と回路基板１０との
間隙に液状の封止樹脂１３を充填し、熱硬化することで
半導体装置９の封止構造を得るものである。
【０００７】
【発明が解決しようとする課題】しかしながら上記のよ
うな半導体装置９の封止構造においては、 １．半導体装置９と回路基板１０との間隙に充填した液
状の封止樹脂１３を熱硬化する際に、封止樹脂１３の硬
化収縮などによる熱応力が接合部に加わる。
【０００８】２．半導体装置９と回路基板１０との間隙
に充填した封止樹脂１３の吸湿による膨潤のために接合
部に応力が加わる。 ３．半導体装置９と回路基板１０との間隙に充填した封
止樹脂１３の弾性率が大きいため、高温時や低温時に接
合部に応力が加わる。などといった課題を有していた。
【０００９】本発明は上記の課題に鑑みてなされたもの
であり、その目的とするところは、半導体装置と回路基
板とを信頼性良く接続することのできる半導体装置の封
止方法と封止構造とを提供することにある。
【００１０】
【課題を解決するための手段】本発明は上記の課題を解
決するため、半導体装置をフェースダウンで回路基板に
実装する半導体装置の封止方法において、フェースダウ
ンで実装した半導体装置と回路基板との間隙に揮発性溶
剤を充填する工程と、上記半導体装置の周囲を絶縁樹脂
で封止して上記揮発性溶剤を密封する工程と、半導体装
置と回路基板との間隙に充填した揮発性溶剤を揮発させ
て半導体装置と回路基板との間隙に空隙を設ける工程と
を有する構成としている。
【００１１】また、本発明は、半導体装置をフェースダ
ウンで回路基板に実装する半導体装置において、フェー
スダウンで実装した半導体装置と回路基板との間隙に空
隙を設け、上記半導体装置の周囲を絶縁樹脂で封止して
半導体装置を回路基板に保持した構成としている。
【００１２】
【作用】本発明は、フェースダウンで実装した半導体装
置と回路基板との間隙に空隙を設け、半導体装置の周囲
を絶縁樹脂で封止する封止構造とすることにより、フェ
ースダウンで実装した半導体装置を封止する際や半導体
装置と回路基板との間隙の封止樹脂による接合部への熱
応力の影響を回避することができ、信頼性の高い半導体
装置の封止構造が実現できる。
【００１３】
【実施例】以下、本発明の一実施例の半導体装置の封止
方法と封止構造について、図面を参照しながら説明す
る。
【００１４】図１は、本発明の一実施例における半導体
装置の封止方法の概略説明図であり、図２は、上記封止
方法における半導体装置の封止構造の概略図である。図
１において、１は半導体装置であり、２は回路基板であ
る。３は回路基板２表面に形成された端子電極であり、
４は半導体装置１の底面に形成された半田バンプ電極で
ある。５はフロンやアセトンなどの揮発性溶剤であり、
６は揮発性溶剤５を滴下するディスペンサである。７は
半導体装置１を封止するシリコーン樹脂、８は半導体装
置１と回路基板２の間にできた空隙である。
【００１５】以上のように構成された半導体装置の封止
方法と封止構造について、以下、図面を用いて説明す
る。まず、半田バンプ電極４を有する半導体装置１を、
回路基板２の端子電極３の所定の位置に位置合わせを行
ってフェースダウンで積載した後、２００℃〜３００℃
の高温に加熱して半田を溶融して図１（１）に示す半導
体装置１の実装体を得る。
【００１６】その後、図１（２）に示すように半導体装
置１の近傍にディスペンサ６によってフロンやアセトン
などの揮発性溶剤５を適量滴下する。半導体装置１と回
路基板２との間隙は数十μｍであるために、揮発性溶剤
５は毛細管現象によって半導体装置１と回路基板２との
間隙に注入され、揮発性溶剤５の表面張力により図１
（３）に示すように充填される。
【００１７】さらに、図１（４）に示すように半導体装
置１の周囲をシリコーン樹脂７によって封止して揮発性
溶剤５を密封した後、揮発性溶剤５がシリコーン樹脂７
を透過して揮発することで、半導体装置１と回路基板２
との間隙に空隙８を設け、半導体装置１の封止構造を得
るものである。
【００１８】最後に、このシリコーン樹脂７を硬化する
ことで、図２に示すような半導体装置１と回路基板２と
の間隙に空隙８を設け、かつ、シリコーン樹脂７により
半導体装置１を回路基板２に保持した構造の半導体装置
の封止構造を得る。
【００１９】本発明の半導体装置の封止方法は、上記し
た方法により、従来のフェースダウンで実装した半導体
装置の封止方法で問題であった封止樹脂の熱硬化時の硬
化収縮などによる接合部への熱応力がなくなり、極めて
安定で信頼性良く半導体装置を封止することができる。
【００２０】さらに、本発明の半導体装置の封止構造
は、上記した構造により、従来のフェースダウンで実装
した半導体装置の封止構造で問題であった封止樹脂の吸
湿による膨潤のための接合部への応力や、高温時や低温
時の接合部への熱応力がなくなり、極めて安定で信頼性
の良い半導体装置の封止構造を得ることができる。
【００２１】なお、本実施例では半導体装置１を半田バ
ンプにて回路基板２にフェースダウンで実装するとした
が、導電性接着剤を用いた実装方法など他の方法で半導
体装置１をフェースダウンで実装しても良い。
【００２２】また、本実施例では揮発性溶剤５を揮発さ
せた後、シリコーン樹脂７を硬化させるとしたが、シリ
コーン樹脂７の硬化途上に揮発性溶剤５を揮発させても
良いし、硬化後に揮発させてもよい。
【００２３】さらに、本実施例ではシリコーン樹脂７に
より揮発性溶剤５を半導体装置１と回路基板２の間隙に
密封するとしたが、揮発性溶剤５の揮発成分が透過する
ものであればシリコーン樹脂に限られるものでない。
【００２４】また、半導体装置１と回路基板２との間隙
の空隙８には不活性ガスを封入してもよい。
【００２５】
【発明の効果】以上に説明したように、本発明の半導体
装置の封止方法によれば、従来のフェースダウンで実装
した半導体装置の封止方法で問題であった封止樹脂の熱
硬化時の硬化収縮などによる接合部への熱応力がなくな
り、極めて安定で信頼性良く半導体装置を封止すること
ができる。
【００２６】さらに、本発明の半導体装置の封止構造
は、上記した構造により、従来のフェースダウンで実装
した半導体装置の封止構造で問題であった封止樹脂の吸
湿による膨潤のための接合部への応力や、高温時や低温
時の接合部への熱応力がなくなり、極めて安定で信頼性
の良い半導体装置を封止構造を得ることができる。
【図面の簡単な説明】
【図１】本発明の一実施例における半導体装置の封止方
法の概略説明図である。
【図２】本発明の封止方法における半導体装置の封止構
造の概略図である。
【図３】従来のフェースダウンで実装された半導体装置
の封止構造の概略図である。
【符号の説明】
１ 半導体装置 ２ 回路基板 ３ 端子電極 ４ 半田バンプ電極 ５ 揮発性溶剤 ６ ディスペンサ ７ シリコーン樹脂 ８ 空隙

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 半導体装置をフェースダウンで回路基板
    に実装する半導体装置の封止方法において、フェースダ
    ウンで実装した半導体装置と回路基板との間隙に揮発性
    溶剤を充填する工程と、上記半導体装置の周囲を絶縁樹
    脂で封止して上記揮発性溶剤を密封する工程と、半導体
    装置と回路基板との間隙に充填した揮発性溶剤を揮発さ
    せて半導体装置と回路基板との間隙に空隙を設ける工程
    とを有することを特徴とする半導体装置の封止方法。
  2. 【請求項２】 半導体装置を半田バンプにて回路基板に
    フェースダウンで実装したことを特徴とする請求項１記
    載の半導体装置の封止方法。
  3. 【請求項３】 半導体装置を導電性接着剤にて回路基板
    にフェースダウンで実装したことを特徴とする請求項１
    記載の半導体装置の封止方法。
  4. 【請求項４】 半導体装置と回路基板との間隙に充填し
    た揮発性溶剤にフロンを用いたことを特徴とする請求項
    １，２または３記載の半導体装置の封止方法。
  5. 【請求項５】 半導体装置と回路基板との間隙に充填し
    た揮発性溶剤にアセトンを用いたことを特徴とする請求
    項１，２または３記載の半導体装置の封止方法。
  6. 【請求項６】 半導体装置をフェースダウンで回路基板
    に実装する半導体装置の封止構造において、フェースダ
    ウンで実装した半導体装置と回路基板との間隙に空隙を
    設け、上記半導体装置の周囲を絶縁樹脂で封止して半導
    体装置を回路基板に保持したことを特徴とする半導体装
    置の封止構造。
  7. 【請求項７】 半導体装置を半田バンプにて回路基板に
    フェースダウンで実装したことを特徴とする請求項６記
    載の半導体装置の封止構造。
  8. 【請求項８】 半導体装置を導電性接着剤にて回路基板
    にフェースダウンで実装したことを特徴とする請求項６
    記載の半導体装置の封止構造。
  9. 【請求項９】 半導体装置と回路基板との間隙の空隙に
    不活性ガスを充填したことを特徴とする請求項６，７ま
    たは８記載の半導体装置の封止構造。
JP4115079A 1992-05-08 1992-05-08 半導体装置の封止方法と封止構造 Pending JPH05315397A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4115079A JPH05315397A (ja) 1992-05-08 1992-05-08 半導体装置の封止方法と封止構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4115079A JPH05315397A (ja) 1992-05-08 1992-05-08 半導体装置の封止方法と封止構造

Publications (1)

Publication Number Publication Date
JPH05315397A true JPH05315397A (ja) 1993-11-26

Family

ID=14653665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4115079A Pending JPH05315397A (ja) 1992-05-08 1992-05-08 半導体装置の封止方法と封止構造

Country Status (1)

Country Link
JP (1) JPH05315397A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997002596A1 (fr) * 1995-06-30 1997-01-23 Kabushiki Kaisha Toshiba Composant electronique et son procede de fabrication
WO2005022626A1 (en) * 2003-09-03 2005-03-10 Infineon Technologies Ag Methods for packaging integrated circuits, and integrated circuit packages produced by the method
JP2006032412A (ja) * 2004-07-12 2006-02-02 Ricoh Co Ltd 弾性導電接着剤及び電極間接続構造
JP2010230655A (ja) * 2009-03-04 2010-10-14 Denso Corp センサ装置およびその製造方法
JP2012054417A (ja) * 2010-09-01 2012-03-15 Panasonic Corp 電子部品の実装構造体及びその製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997002596A1 (fr) * 1995-06-30 1997-01-23 Kabushiki Kaisha Toshiba Composant electronique et son procede de fabrication
US6262513B1 (en) 1995-06-30 2001-07-17 Kabushiki Kaisha Toshiba Electronic component and method of production thereof
US6628043B2 (en) 1995-06-30 2003-09-30 Kabushiki Kaisha Toshiba Electronic component and method of production thereof
US6754950B2 (en) 1995-06-30 2004-06-29 Kabushiki Kaisha Toshiba Electronic component and method of production thereof
WO2005022626A1 (en) * 2003-09-03 2005-03-10 Infineon Technologies Ag Methods for packaging integrated circuits, and integrated circuit packages produced by the method
JP2006032412A (ja) * 2004-07-12 2006-02-02 Ricoh Co Ltd 弾性導電接着剤及び電極間接続構造
JP4542842B2 (ja) * 2004-07-12 2010-09-15 株式会社リコー 電極間接続構造
JP2010230655A (ja) * 2009-03-04 2010-10-14 Denso Corp センサ装置およびその製造方法
DE102010002545B4 (de) * 2009-03-04 2019-05-29 Denso Corporation Herstellverfahren für eine Sensorvorrichtung
JP2012054417A (ja) * 2010-09-01 2012-03-15 Panasonic Corp 電子部品の実装構造体及びその製造方法

Similar Documents

Publication Publication Date Title
KR100294958B1 (ko) 반도체소자의장착구조
JPH09246321A (ja) 半導体ユニット及びその形成方法
JP2930186B2 (ja) 半導体装置の実装方法および半導体装置の実装体
JP3477486B2 (ja) 電子部品の実装体の製造方法
JPH05315397A (ja) 半導体装置の封止方法と封止構造
JP2536456B2 (ja) 半導体装置及びその製造方法
KR100674501B1 (ko) 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법
JP2001110845A (ja) フリップチップの実装構造
JP2892348B1 (ja) 半導体ユニットおよび半導体素子の実装方法
JP2965496B2 (ja) 半導体ユニット及び半導体素子の実装方法
JPH05315396A (ja) 半導体装置の封止方法と封止構造
JP2637684B2 (ja) 半導体装置の封止方法
JP2914569B1 (ja) 半導体素子の実装方法とその実装体
JP2721790B2 (ja) 半導体装置の封止方法
JP3260249B2 (ja) 半導体装置の実装方法とその実装体
JPH06232208A (ja) 半導体装置の封止方法と封止構造
JPH04171970A (ja) 半導体装置
JP2001035886A (ja) 半導体装置及びその製造方法
JPS587064B2 (ja) シユウセキカイロヨウパツケ−ジ
JP2018056303A (ja) バンプ端子及びこれを内蔵した圧電デバイス並びにそれらの製造方法
JP2721789B2 (ja) 半導体装置の封止方法
JP3565023B2 (ja) 電子部品の実装体および電子部品
JPH06232207A (ja) 半導体装置の封止方法と封止構造
JP2548891B2 (ja) 半導体装置の実装方法とその実装体
JPH0936119A (ja) 半導体装置及びその製造方法並びにその半導体装置を用いた半導体ユニット