JP2721789B2 - 半導体装置の封止方法 - Google Patents

半導体装置の封止方法

Info

Publication number
JP2721789B2
JP2721789B2 JP5242645A JP24264593A JP2721789B2 JP 2721789 B2 JP2721789 B2 JP 2721789B2 JP 5242645 A JP5242645 A JP 5242645A JP 24264593 A JP24264593 A JP 24264593A JP 2721789 B2 JP2721789 B2 JP 2721789B2
Authority
JP
Japan
Prior art keywords
semiconductor device
circuit board
resin
sealing
conductive adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5242645A
Other languages
English (en)
Other versions
JPH07106356A (ja
Inventor
芳宏 別所
善広 戸村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP5242645A priority Critical patent/JP2721789B2/ja
Priority to DE69426347T priority patent/DE69426347T2/de
Priority to EP94115187A priority patent/EP0645805B1/en
Priority to KR1019940024239A priority patent/KR0171438B1/ko
Publication of JPH07106356A publication Critical patent/JPH07106356A/ja
Priority to US08/709,606 priority patent/US5670826A/en
Priority to US08/731,521 priority patent/US5651179A/en
Application granted granted Critical
Publication of JP2721789B2 publication Critical patent/JP2721789B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置を回路基板
に実装する際の封止に関するものであり、特にフェース
ダウンで実装してなる半導体装置の封止方法に関するも
のである。
【０００２】
【従来の技術】従来、半導体装置の回路基板上への実装
には半田付けがよく利用されていたが、近年、半導体装
置のパッケージの小型化と接続端子数の増加により、接
続端子間隔が狭くなり、従来の半田付け技術で対処する
ことが次第に困難になってきた。
【０００３】そこで、最近では裸の半導体装置を回路基
板上に直付けして実装面積の小型化と効率的使用を図ろ
うとする方法が考えだされてきた。一例として、半導体
装置を回路基板に接続するに際し、あらかじめ半導体装
置の端子電極上に密着金属や拡散防止金属の蒸着膜とこ
の上にメッキにより形成した半田層とからなる電極構造
を有する半導体装置をフェースダウンにし、高温に加熱
して半田を回路基板の接続電極に融着するものがあっ
た。この実装構造は、接続後の機械的強度が強く、接続
が一括にできることなどから有効な方法であるとされて
いる（例えば、工業調査会、１９８０年１月１５日発
行、日本マイクロエレクトロニクス協会編、『ＩＣ化実
装技術』）。
【０００４】以下、図面を参照しながら上述した従来の
半導体装置の封止方法とその実装体の一例について説明
する。
【０００５】図４は従来のフェースダウンで実装された
半導体装置の実装体の要部断面図である。
【０００６】図４において、１は半導体装置、２は半導
体装置の端子電極、４は回路基板、５は回路基板４の表
面に形成された接続電極、８は前記接続電極５と前記端
子電極２を接合した半田接合部、９は半導体装置１を封
止した封止樹脂である。
【０００７】以上のように構成された従来のフェースダ
ウンで実装された半導体装置の封止方法について、以下
その概略を説明する。
【０００８】まず、半田バンプを有する半導体装置１
を、回路基板４の接続端子５の所定の位置に位置合わせ
を行ってフェースダウンで搭載した後、２００〜３００
℃の高温に加熱して半田を溶融して接続端子５に接合し
て、半導体装置１の実装を行う。その後、半導体装置１
と回路基板４との間隙に液状の封止樹脂を充填し、１２
０℃程度で加熱硬化させることで、半導体装置１を封止
樹脂９で封止した実装体を得るものである。
【０００９】
【発明が解決しようとする課題】しかしながら、上記の
ような半導体装置の実装体においては、次のような問題
がある。
【００１０】 半田接合部８は剛性が大でフレキシビ
リティに欠けるため、半導体装置１と回路基板４との間
隙に充填した液状の封止樹脂を熱硬化する際に、半導体
装置１と回路基板４の熱膨張係数の差により生じる熱応
力が半田接合部８に加わり、大きな内部歪が生じる。
【００１１】 この熱応力の影響を極力避けるために
比較的低温で硬化が可能な封止樹脂が用いられるが、半
導体装置１を封止樹脂９の硬化温度以上で使用する場合
には封止樹脂９の熱膨張により生じる新たな熱応力が半
田接合部８に加わる。
【００１２】その結果、半導体装置１と回路基板４との
接続が信頼性の乏しいものになるといった問題点を有し
ていた。
【００１３】本発明は上記の課題に鑑みてなされたもの
であり、その目的とするところは、半導体装置と回路基
板とを信頼性高く接続することのできる半導体装置の封
止方法を提供することにある。
【００１４】
【課題を解決するための手段】本発明は、半導体装置を
フェースダウンで導電性接着剤を用いて回路基板に実装
する半導体装置の封止方法において、フェースダウンで
実装した半導体装置と回路基板との間隙に半導体装置の
使用温度範囲以上の温度で硬化する熱硬化型の樹脂を充
填した後、１８０℃以上の温度で該熱硬化型の樹脂を加
熱硬化させることを特徴とする。
【００１５】本発明は半導体装置の突起電極を導電性接
着剤を用いて回路基板に実装する場合に適用すると好適
である。
【００１６】
【作用】本発明によれば、フェースダウンで実装する半
導体装置を導電性接着剤を用いて回路基板に実装するこ
とにより、接合部の剛性が低下しフレキシビリティが与
えられるため、半導体装置と回路基板との間隙に充填し
た封止樹脂を熱硬化する際の半導体装置と回路基板の熱
膨張係数の差により生じる熱応力の影響を小さくするこ
とができ、１８０℃以上の温度で加熱することが可能と
なった。この結果半導体装置の使用温度範囲以上の温度
で硬化する樹脂を封止樹脂として用いることができる。
【００１７】熱硬化型の樹脂は、硬化温度より低い温度
においては収縮する状態を維持するので、この樹脂をフ
ェースダウンで実装する半導体装置の封止樹脂として用
いることにより、半導体装置の使用温度範囲（硬化温度
はこれより高く設定されている。）では半導体装置と回
路基板との間隙に充填した樹脂が常に収縮力を有するこ
とができ、半導体装置と回路基板との接合を常に安定な
状態に保持し、信頼性の高い半導体装置の実装体を得る
ことができる。
【００１８】
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。
【００１９】図１ないし図３は本発明の一実施例におけ
る半導体装置の封止方法を示しており、１は半導体装
置、２は端子電極、３は半導体装置１を実装するのに用
いる導電性接着剤、４は回路基板、５は回路基板４の表
面に形成された接続電極、６は熱硬化型の樹脂である。
【００２０】次に半導体装置の封止方法を説明すると、
まず半導体装置１の端子電極２にあらかじめ導電性接着
剤３を形成しておく。このとき導電性接着剤３は端子電
極２に直接形成してもよいし、端子電極２にあらかじめ
形成した突起電極（バンプ）上に形成してもよい。
【００２１】そして、図１に示すように、この半導体装
置１をフェースダウン（下向き）にして回路基板４の接
続電極５に位置合わせを行い、回路基板４上に半導体装
置１を搭載後、加熱して導電性接着剤３を硬化させるこ
とで、図２に示すように、半導体装置１の端子電極２と
回路基板４の接続電極５とを電気的に接続する。
【００２２】つぎに、図３に示すように、半導体装置１
と回路基板４との間隙に半導体装置の使用温度範囲以上
の温度で硬化する熱硬化型の樹脂６（例えばエポキシ樹
脂）を充填した後、１８０℃以上の温度で加熱して熱硬
化型の樹脂６の硬化を行う。
【００２３】この加熱硬化工程の初期段階において、半
導体装置１と回路基板４の接合部の導電性接着剤３への
熱硬化型の樹脂６による応力は０となり、熱硬化型の樹
脂６の硬化反応が進むにつれて熱硬化型の樹脂６は硬化
収縮して、加熱硬化工程の最終段階においては、熱硬化
後の樹脂による収縮力により半導体装置１と回路基板４
の接合部の導電性接着剤３における密着力が増して接合
の安定性が向上する。
【００２４】最後に、加熱硬化工程完了後に常温に取り
出された半導体装置１においては、図３に示すように、
半導体装置１と回路基板４との間隙の熱硬化後の樹脂６
の収縮により半導体装置１と回路基板４の接合部の導電
性接着剤３における密着力がより一層増して接合の安定
性がさらに向上した半導体装置１の実装体を得ることが
できる。
【００２５】さらに、半導体装置１と回路基板４との間
隙の熱硬化後の樹脂６は、半導体装置１の使用温度範囲
以上の温度で硬化しているために半導体装置１を使用す
る際に常に収縮力を有しており、半導体装置１と回路基
板４との接合を常に安定な状態に保持することができ、
信頼性の高い半導体装置の実装体が実現できる。
【００２６】本発明の半導体装置の封止方法は、半導体
装置の使用温度範囲以上の温度で硬化をする熱硬化型の
樹脂を用いることができるため、導電性接着剤を用いて
フェースダウンで半導体装置と回路基板を接合する半導
体装置において、半導体装置と回路基板との間隙の熱硬
化後の樹脂による収縮力により半導体装置と回路基板の
接合部の導電性接着剤における密着力が増して接合の安
定性を向上することができる。
【００２７】また、本発明によれば、半導体装置の使用
温度範囲以上の温度で硬化をする熱硬化型の樹脂を用い
ることができるため、半導体装置の使用温度範囲で常に
収縮力を有して半導体装置と回路基板との接合を常に安
定な状態に保持することができ、極めて安定で信頼性の
高い半導体装置の実装体を得ることができる。
【００２８】なお、上記実施例では導電性接着剤３を半
導体装置１の端子電極２に形成するとしたが、回路基板
４の接続電極５に形成してもよい。
【００２９】また、導電性接着剤３の材質は、エポキシ
樹脂、シリコーン樹脂、ポリイミド樹脂、フェノール樹
脂などにＡｇ、Ａｕ、Ｎｉ、Ｃｕなどの導電粉を含んだ
もので、良好な導電性を有する導電性接着剤であればい
かなるものでもよい。
【００３０】同様に、熱硬化型の樹脂６の材質も、エポ
キシ樹脂、シリコーン樹脂、ポリイミド樹脂、フェノー
ル樹脂など、熱硬化による硬化収縮性を有する絶縁性樹
脂であればいかなるものでもよい。
【００３１】
【発明の効果】以上に説明したように、本発明の半導体
装置の封止方法によれば、フレキシビリティのある導電
性接着剤を用いて半導体装置を回路基板に接合している
ため、両者の熱膨張係数の差により生ずる熱応力の影響
を小さくでき、１８０℃以上の温度で封止樹脂を加熱硬
化させることができる。このため半導体装置の使用温度
範囲以上の温度で硬化をする熱硬化型の樹脂を封止樹脂
として用いることができるため、導電性接着剤を用いて
フェースダウンで半導体装置と回路基板を接合する半導
体装置において、半導体装置と回路基板との間隙の熱硬
化後の樹脂による収縮力により半導体装置と回路基板の
接合部の導電性接着剤における密着力が増して接合の安
定性を向上することができる。
【００３２】さらに、本発明方法を用いて封止された半
導体装置の実装体は、半導体装置の使用温度範囲以上の
温度で硬化をする熱硬化型の樹脂を用いるため、半導体
装置の使用温度範囲で常に半導体装置と回路基板との接
合を安定な状態に保持することができ、極めて安定で信
頼性の高いものとなる。
【図面の簡単な説明】
【図１】本発明の一実施例における半導体装置の封止方
法を説明する工程図である。
【図２】本発明の一実施例における半導体装置の封止方
法を説明する工程図である。
【図３】本発明の一実施例における半導体装置の実装体
の要部断面図である。
【図４】従来のフェースダウンで実装された半導体装置
の実装体の要部断面図である。
【符号の説明】
１ 半導体装置 ２ 端子電極 ３ 導電性接着剤 ４ 回路基板 ５ 接続電極 ６ 熱硬化型の樹脂

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体装置をフェースダウンで導電性接
    着剤を用いて回路基板に実装する半導体装置の封止方法
    において、フェースダウンで実装した半導体装置と回路
    基板との間隙に半導体装置の使用温度範囲以上の温度で
    硬化する熱硬化型の樹脂を充填した後、１８０℃以上の
    温度で該熱硬化型の樹脂を加熱硬化させることを特徴と
    する半導体装置の封止方法。
  2. 【請求項２】 半導体装置の突起電極を導電性接着剤を
    用いて回路基板に実装したことを特徴とする請求項１記
    載の半導体装置の封止方法。
JP5242645A 1993-09-29 1993-09-29 半導体装置の封止方法 Expired - Fee Related JP2721789B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP5242645A JP2721789B2 (ja) 1993-09-29 1993-09-29 半導体装置の封止方法
DE69426347T DE69426347T2 (de) 1993-09-29 1994-09-27 Verfahren zum Montieren einer Halbleiteranordnung auf einer Schaltungsplatte und eine Schaltungsplatte mit einer Halbleiteranordnung darauf
EP94115187A EP0645805B1 (en) 1993-09-29 1994-09-27 Method for mounting a semiconductor device on a circuit board, and a circuit board with a semiconductor device mounted thereon
KR1019940024239A KR0171438B1 (ko) 1993-09-29 1994-09-27 반도체 장치를 회로 기판상에 장착하는 방법 및 반도체 장치가 장착된 회로 기판
US08/709,606 US5670826A (en) 1993-09-29 1996-09-09 Method for mounting a semiconductor device on a circuit board using a conductive adhesive and a thermosetting resin, and a circuit board with a semiconductor device mounted thereon using the method
US08/731,521 US5651179A (en) 1993-09-29 1996-10-15 Method for mounting a semiconductor device on a circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5242645A JP2721789B2 (ja) 1993-09-29 1993-09-29 半導体装置の封止方法

Publications (2)

Publication Number Publication Date
JPH07106356A JPH07106356A (ja) 1995-04-21
JP2721789B2 true JP2721789B2 (ja) 1998-03-04

Family

ID=17092134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5242645A Expired - Fee Related JP2721789B2 (ja) 1993-09-29 1993-09-29 半導体装置の封止方法

Country Status (1)

Country Link
JP (1) JP2721789B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0547841A (ja) * 1991-08-20 1993-02-26 Citizen Watch Co Ltd 半導体装置の実装方法およびその実装構造

Also Published As

Publication number Publication date
JPH07106356A (ja) 1995-04-21

Similar Documents

Publication Publication Date Title
KR0171438B1 (ko) 반도체 장치를 회로 기판상에 장착하는 방법 및 반도체 장치가 장착된 회로 기판
JP3409957B2 (ja) 半導体ユニット及びその形成方法
KR20010105415A (ko) 반도체 칩의 실장구조, 반도체 장치 및 반도체 장치의제조방법
JPH11145336A (ja) バンプ付電子部品の実装構造および実装方法
JP2930186B2 (ja) 半導体装置の実装方法および半導体装置の実装体
JP3477486B2 (ja) 電子部品の実装体の製造方法
JP3520208B2 (ja) 回路基板への半導体素子の装着方法、及び半導体装置
JP2001351945A (ja) 半導体装置の製造方法
JPH0997815A (ja) フリップチップ接合方法およびそれにより得られる半導体パッケージ
JP2721790B2 (ja) 半導体装置の封止方法
JP2721789B2 (ja) 半導体装置の封止方法
JP2574369B2 (ja) 半導体チップの実装体およびその実装方法
JP2001035886A (ja) 半導体装置及びその製造方法
JP2637684B2 (ja) 半導体装置の封止方法
JPH10256304A (ja) 半導体装置の製造方法
JPH04171970A (ja) 半導体装置
JP2965496B2 (ja) 半導体ユニット及び半導体素子の実装方法
JP2548891B2 (ja) 半導体装置の実装方法とその実装体
JPH05315397A (ja) 半導体装置の封止方法と封止構造
JP3450838B2 (ja) 電子部品の実装体の製造方法
JP3547270B2 (ja) 実装構造体およびその製造方法
JP2002050717A (ja) 半導体装置およびその製造方法
JPH0936119A (ja) 半導体装置及びその製造方法並びにその半導体装置を用いた半導体ユニット
JPH01226162A (ja) 半導体チップの接続方法
JP3410298B2 (ja) 半導体装置及び突起電極形成方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071121

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081121

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091121

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091121

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101121

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees