KR20010105415A - 반도체 칩의 실장구조, 반도체 장치 및 반도체 장치의제조방법 - Google Patents

반도체 칩의 실장구조, 반도체 장치 및 반도체 장치의제조방법 Download PDF

Info

Publication number
KR20010105415A
KR20010105415A KR1020017012768A KR20017012768A KR20010105415A KR 20010105415 A KR20010105415 A KR 20010105415A KR 1020017012768 A KR1020017012768 A KR 1020017012768A KR 20017012768 A KR20017012768 A KR 20017012768A KR 20010105415 A KR20010105415 A KR 20010105415A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
insulating substrate
semiconductor device
protective resin
resin portion
Prior art date
Application number
KR1020017012768A
Other languages
English (en)
Other versions
KR100451924B1 (ko
Inventor
시바타카즈다카
Original Assignee
사토 켄이치로
롬 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 켄이치로, 롬 가부시키가이샤 filed Critical 사토 켄이치로
Publication of KR20010105415A publication Critical patent/KR20010105415A/ko
Application granted granted Critical
Publication of KR100451924B1 publication Critical patent/KR100451924B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명은 절연기판(2)에 대한 반도체 칩(3)의 실장구조를 제공한다. 절연기판(2)은 폴리이미드 수지로 이루어지고, 반도체 칩(3)의 적어도 측면(3c)이 폴리이미드 수지로 이루어지는 보호수지부(5)에 의해 보호되어 있다. 반도체 칩(3)은 보호수지부(5)에 의해 절연기판(2)에 대해 유지되어 있다. 바람직하게는 반도체 칩(3)과 절연기판(2)과의 사이에 접착제 층(4)이 개재되어 있고, 이 접착제 층(4)도 폴리이미드 수지로 이루어져 있다.

Description

반도체 칩의 실장구조, 반도체 장치 및 반도체 장치의 제조방법{MOUNTING STRUCTURE FOR SEMICONDUCTOR CHIP, SEMICONDUCTOR DEVICE, AND METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}
종래로부터 절연기판 상에 반도체 칩이 실장된 구조를 갖는 것으로는, 도 12에 나타낸 바와 같은 구조를 갖는 반도체 장치가 알려져 있다. 상기 도면에 나타낸 반도체 장치(7)는 반도체 칩(70)과 절연기판(71)을 포함한다. 반도체 칩(70)의 실장면(70a)과 절연기판(71)의 표면(71a)의 사이가 에폭시 수지 등의 접착제(74)를 통하여 접속되어 있다. 또 반도체 칩(70)의 전극(70b)은 절연기판(71)의 접속단자(71b)에 마주하여 전기적으로 접속되어 있다. 절연기판(71)은, 예를 들면 폴리이미드 수지제의 가요성(flexible)을 갖는 필름상태로, 접속단자(71b)에 연결된 복수의 관통공(71c)이 격자모양으로 형성되어 있다. 각 접속단자(71b)는 이들 관통공(71c)을 통하여 절연기판(71)의 뒷면측에 형성된 땜납단자(72)와 도통하고있다. 그리고 반도체 칩(70)의 측면(70c)을 둘러싸듯이, 예를 들면 에폭시 수지에 의해 보호수지부(73)가 형성되어 있다. 땜납단자(72)는 관통공(71c)에 대응하여 격자모양으로 배열되어 있는 점에서 BGA(Ball Grid Array)라고 불려진다.
보호수지부(73)는, 반도체 칩(70)의 측면(70c)을 둘러싸듯이 충분히 열 경화되지 않은 에폭시 수지를 도포한 다음에, 이를 150∼200℃정도로 가열하여 열 경화시킴으로써 형성된다. 이때, 보호수지부(73)는 경화수축하고, 또 상온으로 돌아올 때까지 다시 열 수축한다. 한편, 절연기판(71)도 열 수축하지만, 절연기판(71)이 보호수지부(73)(에폭시 수지) 보다도 내열성이 우수하고, 열 수축률이 작은 폴리이미드 수지에 의해 형성되어 있기 때문에, 그 수축량은 보호수지부(73)보다도 적다. 게다가 절연기판(71)은 가요성을 갖는 것이므로 에폭시 수지 열 경화후의 냉각에 의해 절연기판(71)이 뒤집혀 버리는 경우가 있다. 만약 절연기판(71)이 뒤집혀 버리면 절연기판(71)의 수평성이 확보되지 않고, 절연기판(71)의 가장자리에 가까운 땜납단자(72)만큼 상방측으로 위치가 벗어나기 때문에, 상기 반도체 장치(7)를 회로기판 등에 실장하더라도 접속불량을 일으킬 우려가 있다.
또, 반도체 칩(70)과 절연기판(71)을 접속하는 접착제(74)로는 에폭시 수지제가 일반적으로 사용되므로, 절연기판(71)과 접착제(74) 사이의 열 수축량의 차이에 기인하여 절연기판(71)이나 반도체 칩(70)과 접착제(74)의 경계면에 부하가 작용한다. 따라서 도 12에 나타낸 반도체 장치(7)와 같이, 회로소자가 형성된 전극형성면(실장면)(70a)측을 절연기판(71)에 대면시켜서 실장하는 구조로는 반도체 칩(70)의 회로소자에 대해서 부하가 작용하여, 회로소자의 손상의 원인이 될지도모른다.
본 발명은, 폴리이미드 수지제의 기판에 대한 반도체 칩의 실장구조, 및 이 실장구조를 갖는 반도체 장치 및 이 반도체 장치의 제조방법에 관한 것이다.
도 1은 본 발명의 제 1실시예에 관한 반도체 장치를 나타낸 전체 사시도이다.
도 2는 도 1의 반도체 장치를 뒷면에서 본 전체 사시도이다.
도 3은 도 1의 Ⅲ-Ⅲ선 단면도이다.
도 4는 도 1∼도 3에 나타낸 반도체 장치의 제조에 이용되는 캐리어 테이프의 일례를 나타낸 요부사시도이다.
도 5∼도 9는 도 1∼도 3에 나타낸 반도체 장치의 제조공정을 설명하기 위한 단면도이다.
도 10은 본 발명의 제 2실시예에 관한 반도체 장치를 나타낸 단면도이다.
도 11은 본 발명의 제 3실시예에 관한 반도체 장치를 나타낸 단면도이다.
도 12는 종래의 반도체 장치를 나타낸 단면도이다.
본 발명의 목적은 절연기판의 뒤집힘이나 반도체 칩의 손상을 피하여, 장기간에 걸쳐 양호한 동작상태를 유지할 수 있도록 하는 반도체 칩의 실장구조를 제공하는 것에 있다.
본 발명의 다른 목적은 이러한 실장구조를 갖는 반도체 장치를 제공하는 것에 있다.
본 발명의 또 다른 목적은, 상기와 같은 실장구조를 갖는 반도체 장치를 알맞게 제조하기 위한 방법을 제공하는 것에 있다.
본 발명의 제 1측면에 의하면, 절연기판에 대한 반도체 칩의 실장구조로, 상기 절연기판은 폴리이미드 수지로 이루어지고, 상기 반도체 칩의 적어도 측면이 폴리이미드 수지로 이루어진 보호수지부에 의해 보호되어 있고, 상기 반도체 칩은 상기 보호수지부에 의해 상기 절연기판에 대해서 유지되고 있는 반도체 칩의 실장구조가 제공된다.
이 구성에 의하면, 반도체 칩의 측면이 폴리이미드 수지에 의해 둘러싸여 있으므로 반도체 칩의 실장상태에서는 상기 측면이 보호되게 된다. 또, 절연기판을 구성하는 수지와 동종의 수지인 폴리이미드 수지에 의해 반도체 칩이 절연기판에 대해 유지되므로, 다음의 효과도 얻을 수 있다. 첫째로, 반도체 칩을 실장하는 과정에 있어서, 절연기판이나 반도체 칩을 둘러싼 폴리이미드 수지가 가열되었다하더라도, 그 팽창량이 같은 정도이고, 또 냉각시의 수축량도 같은 정도이므로, 절연기판의 뒤집힘을 피할 수 있다. 둘째로, 절연기판과 반도체 칩의 주위를 둘러싼 수지 사이의 밀착성이 좋아지고, 반도체 칩의 유지상태(실장상태) 및 보호상태를 양호하게 유지할 수 있다.
바람직하게는, 상기 보호수지부는 상기 반도체 칩의 상면까지 올라가 있다. 이 구성에 의하면 다음의 효과를 얻을 수 있다. 첫째로, 대향면에 올라간 폴리이미드 수지에 의해 반도체 칩의 절연기판으로부터 떨어진 방향으로의 이동이 억제되기 때문에, 반도체 칩의 실장상태가 보다 적절하게 유지된다. 둘째로, 반도체 칩의 실장상태에 있어서, 반도체 칩의 각부에 어떠한 외력이 작용한다고 하더라도 상기 각부에 대해 직접적으로 외력이 작용하지 않기 때문에, 반도체 칩의 손상은 작아진다.
또, 상기 보호수지부는 상기 반도체 칩의 전체를 밀폐(seal)해도 좋다.
본 발명의 적합한 실시예에서는, 상기 반도체 칩과 상기 절연기판과의 사이에 접착제 층이 개재하고 있다. 단자가 범프(bump)상태로 형성된 반도체 칩을 페이스다운(facedown) 방식으로 절연기판에 실장하는 경우에는, 반도체 칩과 절연기판과의 사이에는 틈새가 형성되지만, 이 틈새에 접착제 층을 개재시키면, 상기 틈새에 공기가 잔존하는 것을 피할 수 있다. 이로 인해 반도체 칩이나 절연기판이 가열되더라도 상기 틈새의 공기가 팽창하여 반도체 칩의 회로소자에 부하가 작용하여 회로소자가 손상되는 문제가 발생하지 않는다.
바람직하게는 상기 접착제 층은 폴리이미드 수지로 이루어진다. 폴리이미드수지는 에폭시 수지보다 내열성이 우수하고, 열팽창률도 작기 때문에, 회로소자와 절연기판 사이에 폴리이미드 수지의 접착제 층이 개재하더라도 가열·냉각에 의한 팽창·수축에 의해 반도체 칩의 회로소자에 가하는 영향(부하)은 에폭시 수지를 사용하는 경우보다도 작다.
바람직하게는 상기 절연기판은 상기 반도체 칩을 넘어 연장되는 가장자리부를 가지고 있고, 상기 보호수지부는 상기 반도체 칩의 가장자리부로부터 우뚝 서있는 상태로 형성되어 있다.
본 발명의 적합한 실시예에서는 상기 반도체 칩은 복수의 전극이 형성된 전극형성면을 구비하고 있고, 상기 절연기판은 상기 전극에 각각 전기적으로 접속되고 또한 격자모양으로 배열된 땜납볼의 외부단자를 구비하고 있다. 이 경우, 상기 반도체 칩은 상기 전극형성면을 상기 절연기판으로 향하게 한 상태에서 상기 절연기판에 실장해도 좋다. 또 이 대신에, 상기 반도체 칩은 상기 전극형성면을 상기 절연기판과는 반대로 향하게 한 상태에서 상기 절연기판에 실장되어 있고, 상기 반도체 칩은 각 전극은 와이어를 통해 각각의 외부단자에 전기적으로 접속되어 있어도 된다.
본 발명의 제 2의 측면에 의하면, 절연기판과 상기 절연기판에 실장된 반도체 칩을 구비한 반도체 장치로, 상기 절연기판은 폴리이미드 수지로 이루어지고, 상기 반도체 칩의 적어도 측면이 폴리이미드 수지로 이루어진 보호수지부에 의해 보호되어 있고, 상기 반도체 칩은 상기 보호수지부에 의해 상기 절연기판에 대해 유지되어 있는 반도체 장치가 제공된다.
또, 본 발명의 제 3측면에 의하면, 절연기판 상에 반도체 칩을 실장하고, 상기 반도체 칩의 적어도 측면을 보호수지부로 덮음으로써, 상기 반도체 칩을 상기 절연기판에 대해 유지시키는, 각 스텝을 밟는 반도체 제조방법으로, 상기 보호수지부는 액체상태의 폴리아미드 전구체(precursor)를 가열하여 이미드화시켜 형성하는 것을 특징으로 하는 반도체 장치의 제조방법이 제공된다.
상기 절연기판으로의 상기 반도체 칩의 실장은 미경화상태 또는 반경화상태의 접착제 층을 상기 절연기판에 형성하고, 가열을 시키면서 상기 반도체 칩을 상기 접착제 층을 통하여 상기 절연기판에 압착한다. 각 스텝을 밟는 것이 바람직하다. 또, 상기 반도체 칩을 상기 접착제 층을 통하여 상기 절연기판에 압착할 때에 상기 반도체 칩에 초음파를 가하면 유리하다.
본 발명의 그 밖의 특징 및 이점은 첨부도면을 참조하여 아래에 행하는 상세한 설명에 의해 보다 명확해 질 것이다.
이하, 본 발명의 바람직한 실시예를 첨부 도면을 참조하여 설명한다.
도 1∼3은 본 발명의 제 1실시예에 관한 반도체 장치를 나타낸다. 본 실시예의 반도체 장치는 이른바 BGA(Ball Grid Array)를 갖는 구성이다.
제 1실시예의 반도체장치(1)는 절연기판(2)과 이 절연기판(2)의 앞면(2a)에 실장된 반도체 칩(3)을 포함하고 있다. 절연기판(2)과 반도체 칩(3)의 사이에는 접착제 층(4)이 끼어있다.
반도체 칩(3)은 직방체 형상이고, 전극형성면(도중의 저면)(3a)과, 상면(3b), 4개의 측면(3c)을 갖고있다. 반도체 칩(3)의 측면(3c)은 보호수지부(5)에 의해 둘러싸여 있다. 또 절연기판(2)은, 그 뒷면(2b)으로부터 돌출함과 동시에 격자모양으로 배열된 복수의 외부단자(9)를 구비하고 있다. 각 외부단자(9)는 볼 모양이다.
반도체 칩(3)은 IC 칩이나 LSI 칩 등의 베어 칩이고, 전극형성면(3a)에 복수의 전극(30)이 형성되어 있다. 각 전극(30)은, 반도체 칩(3)에 일체적으로 조립된단자패드(30a)와 이 단자패드(30a) 상에 금도금 등을 실시하여 형성된 범프(30b)를 포함하고, 범프(30b)는 전극형성면(3a)으로부터 돌출하여 있다.
절연기판(2)은, 폴리이미드 수지제이다. 도 2 및 도 3에 잘 나타나있는 바와 같이 절연기판(2)의 앞면(2a) 및 뒷면(2b)은 직사각형 모양이다. 절연기판(2)의 앞면(2a) 및 뒷면(2b)의 면적은, 반도체 칩(3)의 전극형성면(3a)의 면적보다도 크다.
이 때문에, 반도체 칩(3)을 절연기판(2) 상에 실장한 상태로는 절연기판(2)의 가장자리부(23)가 반도체 칩(3)으로부터 밀려나와 있다.
절연기판(2)에는 복수의 관통공(20)이 격자모양으로 배열 형성되어 있다. 또, 절연기판(2)의 앞면(2a)에는, 반도체 칩(3)의 각 전극(30)의 각각과 도통하는 복수의 접속용 단자(21)가 형성되어 있다. 도면상에는 명확하게 나타나 있지 않지만, 각 접속용 단자(21)는, 일단부가 각 전극(30)과 마주보고 있음과 동시에, 타단부가 각각이 대응하는 관통공(20)에까지 늘어나 각 관통공(20)의 상부 개구면을 폐쇄하고 있다. 그리고, 도 3에 잘 나타나 있는 바와 같이, 각 외부단자(9)가 각각의 관통공(20)을 메우고, 또한 각각의 접속용 단자(21)에 접촉하고 있다.
접착제 층(4)은, 예를 들어 에폭시수지로 이루어지고, 반도체 칩(3)의 전극형성면(3a)과 절연기판(2)의 앞면(2a)과의 사이를 접속한다. 접착제 층(4)은 에폭시 수지 대신, 폴리이미드 수지로 형성하여도 되고, 또는 수지성분 내에 도전성 입자를 분산시켜 이루어진 이방성 도전성 접착제로 형성하여도 좋다. 이방성 도전성 접착제를 이용하면 반도체 칩의 전극과 절연기판의 접속용 단자와의 사이를 도전성 입자로 도통시킨 상태에서 수지성분이 반도체 칩을 절연기판에 대해 접착시킨다.이방성 도전성 접착제의 수지성분으로는 에폭시 수지가 일반적이지만, 폴리이미드 수지를 사용하여도 된다.
보호수지부(5)는 폴리이미드 수지에 의해 구성되어 있고, 절연기판(2)의 앞면(2a)에 있어서 밀려나온 가장자리부(23) 및 반도체 칩(3)의 측면(3c)을 완전히 덮고, 또 반도체 칩(3)의 상면(3b)에 있어서 가장자리부까지 올라간다. 즉, 절연기판(2)의 가장자리부(23)와 반도체 칩(3)의 상면(3b)의 사이가 보호수지부(5)를 통하여 접속되어 있다. 앞에서도 말한 바와 같이, 절연기판(2)은 폴리이미드 수지제이므로, 마찬가지로 폴리이미드 수지에 의해 구성된 보호수지부(5)와의 밀착성은 높다. 또 폴리이미드 수지는 내열성이 우수하고 열팽창률이 작아서 회로기판 등에 반도체 장치(1)를 실장하여 구동하였을 때의 팽창량이 적기 때문에, 반도체 장치(1)와의 접속부분에 작용하는 열팽창에 기인한 응력이 작고, 안정된 구동상태를 유지할 수 있다.
또, 반도체 칩(3)의 측면(3c) 및 상면(3b)에 있어서 가장자리부가 보호수지(5)에 의해 직접적으로 보호된다. 때문에, 반도체 장치(1)를 취급할 때 반도체 칩(3)에 외력이 작용하더라도 반도체 칩(3)의 손상이 작다. 또, 절연기판(2)의 가장자리부(23)가 보호수지부(5)에 의해 반도체 칩(3)과 일체화 된 점에서, 절연기판(2)의 가장자리부(23)에 직접적으로 외력이 작용하기 어렵도록 되어 있다. 이로 인해, 절연기판(2)의 가장자리부(23)에 외력이 작용하여 반도체 칩(3)으로부터 절연기판(2)이 박리되는 사태를 적절하게 피할 수 있다.
반도체 장치(1)는 도 4에 나타낸 캐리어 테이프(2A)를 이용하여 제조된다.캐리어 테이프(2A)는 긴 형태이고, 반도체 칩(3)이 각각 실장되는 복수의 직사각형 단위 영역(25)(도 4에 가상선으로 둘러싼 영역)이 길이방향으로 일정 피치로 설치되어 있다. 이 캐리어 테이프(2A)는 폴리이미드 수지에 의해 형성되어 있다. 각 단위영역(25)에는 복수의 관통공(20)이 격자모양으로 각각 배열 형성되어있음과 동시에, 그 상면에는 복수의 접속용 단자(21)가 형성되어 있다 이들 접속용 단자(21)는, 예를 들면 캐리어 테이프(2A)의 표면에 동 등의 금속막을 형성한 다음에 에칭 처리함으로써 형성된다. 금속막은 도금처리 또는 증착에 의해 형성해도 되고, 금속박을 점착하여 형성해도 된다. 또, 금속박을 점착하는 경우에는, 그 금속박에 미리 패턴을 형성해두어도 된다. 각 접속용 단자(21)는, 일단부가 반도체 칩(3)의 각각의 전극(30)의 위치대응하고 있음과 동시에, 타단부가 각 관통공(20) 상방으로부터 폐쇄되어 있다. 캐리어 테이프(2A)의 폭 방향의 양단부에는 복수의 계지용 구멍(24)이 일정한 간격으로 형성되어 있고, 이들 계지용(engaging) 구멍(24)을 이용하여 캐리어 테이프(2A)를 이용하여 적절한 지지대 등에 탑재한 상태로 반송한다.
이러한 캐리어 테이프(2A)를 이용하여 반도체 장치(1)를 제조하는데는, 우선 도 4 및 도 5에 나타낸 바와 같이 예를 들면 가열히터(도시하지 않음)를 내장한 지지대(6) 위에 캐리어 테이프(2A)를 탑재한다. 이 상태에 있어서, 반도체 칩(3)을 캐리어 테이프(2A)의 단위영역(25)에 접착제 시트(4)를 개재시켜 페이스다운 방식으로 탑재한다. 이 때, 반도체 칩(3)의 각 전극(30)과 단위영역(25)에 있어 대응하는 접속용 단자(21)의 일단부를 대향시켜둘 필요가 있다. 접착제 시트(4)는 반경화상태의 에폭시 수지나 폴리이미드 수지로 이루어진다. 접착제 시트(4) 대신, 액체상태의 접착제를 단위영역(25) 또는 반도체 칩(3)의 전극형성면(3a)에 도포한 다음에, 상기 단위영역(25) 상에 반도체 칩(3)을 탑재해도 된다.
다음으로, 도 6에 나타낸 바와 같이 지지대(6)에 내장된 히터에 의해 접착제(4)를 가열하면서 반도체 칩(3)을 캐리어 테이프(2A)에 압착시킴으로써 반도체 칩(3)을 캐리어 테이프(2A) 상에 실장한다. 이 때, 반도체 칩(3)의 전극(30)과 캐리어 테이프(2A)의 접속용 단자(21) 사이의 접속을 확실하게 나타내기 위해, 반도체 칩(3)에 대해서 초음파를 가하는 것이 바람직하다.
다음으로, 도 7에 나타낸 바와 같이, 폴리이미드 수지에 의해 접착제(4)의 주위, 및 반도체 칩(3)의 측면(3c)을 둘러싸듯이 하여 보호수지부(5)를 형성한다. 이 보호수지부(5)는 예를 들면 폴리아믹산(산무수분과 디아민이 중합한 것으로 폐환반응(경화)하기 전의 것)과 용매가 공존하는 액체상태의 폴리아미드 전구체를, 반도체 칩의 측면(3c)을 둘러싸고, 또한 반도체 칩(3)의 상면(3b)의 가장자리부까지 이르도록 도포한 다음에, 가열에 의해 전구체를 이미드화시킴으로써 형성된다. 이렇게 하여 형성된 보호수지부(5)는, 캐리어 테이프(2A)(절연기판(2))와 같이 폴리이미드 수지에 의해 형성되어 있기 때문에, 다음의 이점이 있다. 첫째로, 동종의 수지에 의해 형성된 보호수지부(5)와 캐리어 테이프(2A)와의 밀착성이 높다. 둘째로, 보호수지부(5)를 가열 형성한 다음의 냉각 시에 있어서, 보호수지부(5)와 캐리어 테이프(2A)가 같은 정도 수축하기 때문에 캐리어 테이프(2A)가 뒤집히지 않는다.
다음으로, 도 8에 나타낸 바와 같이, 캐리어 테이프(2A)의 앞뒤를 반전시킨 상태로 하고, 캐리어 테이프(2A)의 각 관통공(20)에 대응시켜서 캐리어 테이프(2A)의 뒷면측에 복수의 외부단자(9)를 격자모양으로 배열 형성한다. 구체적으로는 땜납볼(90)을 땜납플랙스(도시하지 않음)와 함께 관통공(20) 내에 삽입하고, 땜납볼(90)을 가열하여 용축시킨 다음에 이를 냉각 고체화시킴으로써, 도 9에 나타난 바와 같이, 볼 모양의 외부단자(9)를 형성한다. 이러한 외부단자(9)의 형성공정에 있어서도, 캐리어 테이프(2A) 및 보호수지부(5)가 가열·냉각되지만, 이들이 모두 폴리이미드 수지에 의해 형성되어 있기 때문에 가열·냉각에 있어서 같은 정도로 팽창·수축하기 때문에 캐리어 테이프(2A)의 뒤집힘이 발생하기 어렵다.
이렇게 하여 각 처리가 종료한 경우에는 절연성 기판(2)이 될 영역을 캐리어 테이프(2A)로 잘라냄으로써 도 1 내지 도 3에 나타난바와 같은 반도체 장치(1)를 얻을 수 있다.
사용시, 반도체 장치(1)는 예를 들면 다른 전자부품과 함께 소정의 배선이 형성된 회로기판(도시하지 않음) 상에 실장된다. 반도체 장치(1)의 회로기판에 대한 실장은, 반도체 장치(1)의 각 외부단자(9)를 회로기판에 형성된 단자에 대응시켜서 탑재한 다음에, 이를 가열로에 반입하여 외부단자(9)를 재용융시킨 다음에 경화시킴으로써 행해진다.
도 10은 본 발명의 제 2실시예에 관한 반도체 장치(1')를 나타낸다. 본 실시예의 반도체 장치는 제 1실시예의 반도체 장치(1)와 유사하지만, 보호수지부(5')가 반도체 칩(3)의 측면(3c)이나 상면(3b)의 가장자리부 만이 아닌, 반도체 칩(3)의상면(3b)의 전체를 덮도록 형성하고 있는 점에서 제 1실시예의 것과는 다르다. 이러한 보호수지부(5')는 예를 들면 금형을 이용한 트랜스퍼성형 등에 의해 형성할 수 있다. 물론 폽팅(potting)에 의해 액체상태의 폴리이미드 전구체를 반도체 칩을 덮도록 하여 분포시킨 다음에 이를 열 경화시킴으로써 보호수지부를 돔 형상으로 형성해도 된다.
도 11은 본 발명의 제 3실시예에 관한 반도체 장치(1")를 나타낸다. 본 실시예의 반도체 장치(1")는 제 2 실시예의 반도체 장치(1')와 유사하지만, 반도체 칩(3)이 절연기판(2)에 대해 페이스업 방식으로 실장되어 있는 점, 반도체 칩(3)과 절연기판(2)의 각 접속용 단자(21)와의 사이가 와이어(W)를 통하여 전기적으로 접속되어 있는 점, 및 보호수지부(5")가 와이어(W)도 포함하고 있는 점에서 제 2실시예와는 다르다.
이상의 실시예에서는 절연기판 상에 단일 반도체 칩을 실장하여 보호수지부로 보호하는 구조의 반도체 장치에 대해 설명하였다. 그렇지만 본 발명은 절연기판 상에 복수의 반도체 칩을 실장하고, 이들 복수의 반도체 칩을 단일 보호수지부로 보호하는 구조의 반도체 장치에도 적용 가능하다.

Claims (21)

  1. 절연기판에 대한 반도체 칩의 실장구조에 있어서,
    상기 절연기판은 폴리이미드 수지로 이루어지고,
    상기 반도체 칩의 적어도 측면이 폴리이미드 수지로 이루어진 보호수지부에 의해 보호되고, 상기 반도체 칩은 상기 보호수지부에 의해 상기 절연기판에 대해 유지되고 있는 반도체 칩의 실장구조.
  2. 제 1항에 있어서, 상기 보호수지부는 상기 반도체 칩의 상면까지 올라간 실장구조.
  3. 제 1항에 있어서, 상기 보호수지부는 상기 반도체 칩의 전체를 밀폐하고 있는 실장구조.
  4. 제 1항에 있어서, 상기 반도체 칩과 상기 절연기판과의 사이에 접착제 층이 개재하고 있는 실장구조.
  5. 제 4항에 있어서, 상기 접착제 층은 폴리이미드 수지로 이루어진 실장구조.
  6. 제 1항에 있어서, 상기 절연기판은 상기 반도체 칩을 넘어 연장되어 있는 가장자리부를 가지고 있고, 상기 보호수지부는 상기 반도체 칩의 가장자리부에서 우뚝 선 상태로 형성되어 있는 실장구조.
  7. 제 1항에 있어서, 상기 반도체 칩은 복수의 전극이 형성된 전극형성면을 구비하고 있고, 상기 절연기판은 상기 전극에 각각 전기적으로 또한 격자상태로 배열된 땜납볼의 외부단자를 구비하고 있는 실장구조.
  8. 제 1항에 있어서, 상기 반도체 칩은, 상기 반도체 형성면을 상기 절연기판에 향하게 한 상태로 상기 절연기판에 실장되어 있는 실장구조.
  9. 제 1항에 있어서, 상기 반도체 칩은 상기 전극형성면을 상기 절연기판과는 반대로 향하게 한 상태에서 상기 절연기판에 실장되어 있고, 상기 반도체 칩은 각 전극은 와이어를 통하여 각각의 외부단자로 전기적으로 접속되어 있는 실장구조.
  10. 절연기판과,
    상기 절연기판에 실장된 반도체 칩을 구비하는 반도체 장치로,
    상기 절연기판은 폴리이미드수지로 이루어지고,
    상기 반도체 칩의 적어도 측면이 폴리이미드 수지로 이루어지는 보호수지부에 의해 보호되어 있고 상기 반도체 칩은 상기 보호수지부에 의해 상기 절연기판에 대해 유지되는 반도체 장치.
  11. 제 10항에 있어서, 상기 보호수지부는 상기 반도체 칩의 상면까지 올라간 반도체 장치.
  12. 제 10항에 있어서, 상기 보호수지부는 상기 반도체 칩의 전체를 봉지하고 있는 반도체 장치.
  13. 제 10항에 있어서, 상기 반도체 칩과 상기 절연기판과의 사이에 접착제 층이 개재되어 있는 반도체 장치.
  14. 제 13항에 있어서, 상기 접착제 층은 폴리이미드 수지로 이루어진 반도체 장치.
  15. 제 10항에 있어서, 상기 절연기판은 상기 반도체 칩을 넘어 연장되는 가장자리부를 가지고 있고, 상기 보호수지부는 상기 반도체 칩의 가장자리로부터 우뚝 선 상태로 형성되어 있는 반도체 장치.
  16. 제 10항에 있어서, 상기 반도체 칩은 복수의 전극이 형성된 전극형성면을 구비하고 있고, 상기 절연기판은 상기 전극에 각각 전기적으로 접속되고 또한 격자모양으로 배열된 땜납볼의 외부단자를 구비하고 있는 반도체 장치.
  17. 제 10항에 있어서, 상기 반도체 칩은 상기 전극형성면을 상기 절연기판에 향하게 한 상태에서 상기 절연기판에 실장되어 있는 반도체 장치.
  18. 제 10항에 있어서, 상기 반도체 칩은 상기 전극형성면을 상기 절연기판과는 반대로 향한 상태에서 상기 기판에 실장되어 있고, 상기 반도체 칩은 각 전극은 와이어를 통하여 각각의 외부단자에 전기적으로 접속되어 있는 반도체 장치.
  19. 절연기판 상에 반도체 칩을 실장하고,
    상기 반도체 칩의 적어도 측면을 보호수지부로 덮음으로써, 상기 반도체 칩을 상기 절연기판에 대해 보호시키는 각 스텝을 포함하는 반도체 장치의 제조방법으로,
    상기 보호수지부는 액체상태의 폴리아미드의 전구체를 가열에 의해 이미드화시킴으로써 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
  20. 제 19항에 있어서, 상기 절연기판에 대한 상기 반도체 칩의 실장은,
    미경화상태 또는 반경화상태의 접착제를 상기 절연기판에 형성하고,
    가열을 시키면서 상기 반도체 칩을 상기 접착제 층을 통하여 상기 절연기판에 압착하는 각 스텝을 포함하는 반도체 장치의 제조방법.
  21. 제 20항에 있어서, 상기 반도체 칩을 상기 접착제 층을 통하여 상기 절연기판에 압착할 때, 상기 반도체 칩에 초음파를 가하는 반도체 장치의 제조방법.
KR10-2001-7012768A 2000-02-07 2001-02-06 반도체 칩의 실장구조, 반도체 장치 및 반도체 장치의 제조방법 KR100451924B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000028818A JP2001217354A (ja) 2000-02-07 2000-02-07 半導体チップの実装構造、および半導体装置
JPJP-P-2000-00028818 2000-02-07
PCT/JP2001/000829 WO2001059839A1 (en) 2000-02-07 2001-02-06 Mounting structure for semiconductor chip, semiconductor device, and method of manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
KR20010105415A true KR20010105415A (ko) 2001-11-28
KR100451924B1 KR100451924B1 (ko) 2004-10-12

Family

ID=18554160

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-7012768A KR100451924B1 (ko) 2000-02-07 2001-02-06 반도체 칩의 실장구조, 반도체 장치 및 반도체 장치의 제조방법

Country Status (5)

Country Link
US (2) US20020173069A1 (ko)
JP (1) JP2001217354A (ko)
KR (1) KR100451924B1 (ko)
TW (1) TW592386U (ko)
WO (1) WO2001059839A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160124325A (ko) * 2015-04-16 2016-10-27 삼성디스플레이 주식회사 가요성 표시 장치

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6518089B2 (en) * 2001-02-02 2003-02-11 Texas Instruments Incorporated Flip chip semiconductor device in a molded chip scale package (CSP) and method of assembly
JP2002261190A (ja) * 2001-02-28 2002-09-13 Sony Corp 半導体装置、その製造方法及び電子機器
JP3952963B2 (ja) * 2003-02-21 2007-08-01 ヤマハ株式会社 半導体装置及びその製造方法
FR2856517B1 (fr) 2003-06-17 2005-09-23 St Microelectronics Sa Procede de fabrication de composant semi-conducteur et composant semi-conducteur
FR2874127B1 (fr) * 2004-08-03 2006-12-08 United Monolithic Semiconduct Boitier miniature hyperfrequence pour montage en surface et procede de fabrication du boitier
JP2006049591A (ja) * 2004-08-05 2006-02-16 Disco Abrasive Syst Ltd ウエーハに貼着された接着フィルムの破断方法および破断装置
JP2008084959A (ja) * 2006-09-26 2008-04-10 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
EP1914798A3 (en) 2006-10-18 2009-07-29 Panasonic Corporation Semiconductor Mounting Substrate and Method for Manufacturing the Same
US7838859B2 (en) * 2008-09-29 2010-11-23 Scully Signal Company Fluid overfill probe with thermal stress prevention
US20100289132A1 (en) * 2009-05-13 2010-11-18 Shih-Fu Huang Substrate having embedded single patterned metal layer, and package applied with the same, and methods of manufacturing of the substrate and package
TW201041105A (en) * 2009-05-13 2010-11-16 Advanced Semiconductor Eng Substrate having single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package
US8367473B2 (en) 2009-05-13 2013-02-05 Advanced Semiconductor Engineering, Inc. Substrate having single patterned metal layer exposing patterned dielectric layer, chip package structure including the substrate, and manufacturing methods thereof
GB0914562D0 (en) 2009-08-20 2009-09-30 Johnson Matthey Plc Catalyst layer
TWI425603B (zh) * 2009-09-08 2014-02-01 Advanced Semiconductor Eng 晶片封裝體
US20110084372A1 (en) 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
US8786062B2 (en) 2009-10-14 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package and process for fabricating same
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
JP2012069919A (ja) * 2010-08-25 2012-04-05 Toshiba Corp 半導体装置の製造方法
CN104584207A (zh) 2012-12-21 2015-04-29 松下知识产权经营株式会社 电子部件封装以及其制造方法
US9449944B2 (en) 2012-12-21 2016-09-20 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method for manufacturing same
WO2014097645A1 (ja) * 2012-12-21 2014-06-26 パナソニック株式会社 電子部品パッケージおよびその製造方法
JP5624700B1 (ja) 2012-12-21 2014-11-12 パナソニック株式会社 電子部品パッケージおよびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100280762B1 (ko) * 1992-11-03 2001-03-02 비센트 비.인그라시아 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법
US5864178A (en) * 1995-01-12 1999-01-26 Kabushiki Kaisha Toshiba Semiconductor device with improved encapsulating resin
JPH08335653A (ja) * 1995-04-07 1996-12-17 Nitto Denko Corp 半導体装置およびその製法並びに上記半導体装置の製造に用いる半導体装置用テープキャリア
JP3532699B2 (ja) * 1996-05-21 2004-05-31 財団法人石油産業活性化センター 芳香族ポリイミドの製造方法
JP2904154B2 (ja) 1996-10-02 1999-06-14 サンケン電気株式会社 半導体素子を含む電子回路装置
JPH10199936A (ja) * 1997-01-14 1998-07-31 Olympus Optical Co Ltd フレキシブル配線板へのフリップチップ実装構造
JP3134815B2 (ja) * 1997-06-27 2001-02-13 日本電気株式会社 半導体装置
JPH11220077A (ja) * 1997-10-15 1999-08-10 Toshiba Corp 半導体装置および半導体装置の製造方法
US5937320A (en) * 1998-04-08 1999-08-10 International Business Machines Corporation Barrier layers for electroplated SnPb eutectic solder joints
JP3743216B2 (ja) 1999-08-20 2006-02-08 セイコーエプソン株式会社 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160124325A (ko) * 2015-04-16 2016-10-27 삼성디스플레이 주식회사 가요성 표시 장치

Also Published As

Publication number Publication date
US20050142691A1 (en) 2005-06-30
KR100451924B1 (ko) 2004-10-12
US20020173069A1 (en) 2002-11-21
US7285446B2 (en) 2007-10-23
TW592386U (en) 2004-06-11
JP2001217354A (ja) 2001-08-10
WO2001059839A1 (en) 2001-08-16

Similar Documents

Publication Publication Date Title
KR100451924B1 (ko) 반도체 칩의 실장구조, 반도체 장치 및 반도체 장치의 제조방법
KR0141067B1 (ko) 얇은 회로기판과 반도체 장치가 접합되어 있는 열전도성 지지부재를 갖춘 전자 패키지
US5773884A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US7413926B2 (en) Methods of making microelectronic packages
US5633533A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
JP3838331B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH1140694A (ja) 半導体パッケージおよび半導体装置とその製造方法
JP2001127186A (ja) ボールグリッドアレイパッケージ及びその製造方法と半導体装置
US6894229B1 (en) Mechanically enhanced package and method of making same
US6713880B2 (en) Semiconductor device and method for producing the same, and method for mounting semiconductor device
JP2001298115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3565090B2 (ja) 半導体装置の製造方法
US6208022B1 (en) Electronic-circuit assembly
JP4086123B2 (ja) 半導体装置
JP3052899B2 (ja) 半導体装置
JP2001035886A (ja) 半導体装置及びその製造方法
JPH11204692A (ja) 半導体装置
JP3676590B2 (ja) 半導体装置
JP3509532B2 (ja) 半導体装置用基板、半導体装置及びその製造方法並びに電子機器
JP3676591B2 (ja) 半導体装置
JP3099767B2 (ja) 電子部品組立体およびその製造方法
JP3903025B2 (ja) 半導体装置の製造方法
JPH1041430A (ja) 半導体パッケージ
JP2001298128A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2000349121A (ja) 半導体装置及びその製造方法、ボンディングツール及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110811

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee