JP2000349121A - 半導体装置及びその製造方法、ボンディングツール及びその製造方法、回路基板並びに電子機器 - Google Patents
半導体装置及びその製造方法、ボンディングツール及びその製造方法、回路基板並びに電子機器Info
- Publication number
- JP2000349121A JP2000349121A JP2000056834A JP2000056834A JP2000349121A JP 2000349121 A JP2000349121 A JP 2000349121A JP 2000056834 A JP2000056834 A JP 2000056834A JP 2000056834 A JP2000056834 A JP 2000056834A JP 2000349121 A JP2000349121 A JP 2000349121A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- electrode
- semiconductor chip
- semiconductor device
- tip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 狭ピッチの電極が形成された半導体チップに
対応できる半導体装置及びその製造方法、ボンディング
ツール及びその製造方法、回路基板並びに電子機器を提
供することにある。 【解決手段】 複数の電極１２を有する半導体チップ１
０の上方に、間隔をあけて、複数のリード２０を配置す
る第１工程と、ボンディングツール３０によってリード
２０を屈曲させて、その先端部２２を接合部として電極
１２に接続する第２工程と、を含み、第２工程で、先端
部（接合部）２２を電極１２の表面の領域内に配置し、
リード２０における先端部（接合部）２２を除く部分
を、半導体チップ１０と非接触の状態にする。
対応できる半導体装置及びその製造方法、ボンディング
ツール及びその製造方法、回路基板並びに電子機器を提
供することにある。 【解決手段】 複数の電極１２を有する半導体チップ１
０の上方に、間隔をあけて、複数のリード２０を配置す
る第１工程と、ボンディングツール３０によってリード
２０を屈曲させて、その先端部２２を接合部として電極
１２に接続する第２工程と、を含み、第２工程で、先端
部（接合部）２２を電極１２の表面の領域内に配置し、
リード２０における先端部（接合部）２２を除く部分
を、半導体チップ１０と非接触の状態にする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法、ボンディングツール及びその製造方法、回
路基板並びに電子機器に関する。
の製造方法、ボンディングツール及びその製造方法、回
路基板並びに電子機器に関する。
【０００２】
【発明の背景】半導体装置の製造方法でＴＡＢ（Tape A
utomated Bonding）技術が広く適用されている。ＴＡＢ
技術では、半導体チップの電極にＡｕバンプを設け、Ｓ
ｎメッキの施されたインナーリードを、Ａｕバンプに接
続することが行われる。
utomated Bonding）技術が広く適用されている。ＴＡＢ
技術では、半導体チップの電極にＡｕバンプを設け、Ｓ
ｎメッキの施されたインナーリードを、Ａｕバンプに接
続することが行われる。
【０００３】近年、半導体チップの小型化及び高集積化
に伴って電極が狭ピッチ化し、電極にＡｕパッドを設け
ることが難しくなってきた。しかし、インナーリードと
電極との電気的な接続を確保するには、バンプのＡｕと
インナーリードのメッキ材料（Ｓｎ）とでＡｕ／Ｓｎの
共晶合金を形成することが必要であるため、Ａｕバンプ
は不可欠であった。
に伴って電極が狭ピッチ化し、電極にＡｕパッドを設け
ることが難しくなってきた。しかし、インナーリードと
電極との電気的な接続を確保するには、バンプのＡｕと
インナーリードのメッキ材料（Ｓｎ）とでＡｕ／Ｓｎの
共晶合金を形成することが必要であるため、Ａｕバンプ
は不可欠であった。
【０００４】本発明は、この問題点を解決するものであ
り、その目的は、狭ピッチの電極が形成された半導体チ
ップに対応できる半導体装置及びその製造方法、ボンデ
ィングツール及びその製造方法、回路基板並びに電子機
器を提供することにある。
り、その目的は、狭ピッチの電極が形成された半導体チ
ップに対応できる半導体装置及びその製造方法、ボンデ
ィングツール及びその製造方法、回路基板並びに電子機
器を提供することにある。
【０００５】
【課題を解決するための手段】（１）本発明に係る半導
体装置の製造方法は、ほぼ平坦な表面の複数の電極を有
する半導体チップの前記電極が形成された面の上方に、
前記半導体チップから間隔をあけて、ほぼ平坦な表面の
複数のリードを配置する第１工程と、ボンディングツー
ルによって、前記リードの少なくとも１つを屈曲させ
て、その先端部を接合部として前記電極に接続する第２
工程と、を含み、前記第２工程で、前記先端部を前記電
極の表面の領域内に配置し、前記リードにおける前記接
合部を除く部分を、前記半導体チップと非接触の状態に
する。
体装置の製造方法は、ほぼ平坦な表面の複数の電極を有
する半導体チップの前記電極が形成された面の上方に、
前記半導体チップから間隔をあけて、ほぼ平坦な表面の
複数のリードを配置する第１工程と、ボンディングツー
ルによって、前記リードの少なくとも１つを屈曲させ
て、その先端部を接合部として前記電極に接続する第２
工程と、を含み、前記第２工程で、前記先端部を前記電
極の表面の領域内に配置し、前記リードにおける前記接
合部を除く部分を、前記半導体チップと非接触の状態に
する。
【０００６】本発明によれば、リードの先端部を接合部
として、半導体チップの電極に直接接続する。したがっ
て、電極にバンプを設けないので、狭ピッチの電極に対
応することができ、バンプ形成のためのコスト、日程を
省くことができる。また、リードの先端部（接合部）が
電極の表面の領域内に配置されるので、ボンディング時
に、半導体チップの能動面へのダメージを抑えることが
できる。さらに、接合部（先端部）を除く部分が半導体
チップと非接触の状態であるので短絡を防止できる。
として、半導体チップの電極に直接接続する。したがっ
て、電極にバンプを設けないので、狭ピッチの電極に対
応することができ、バンプ形成のためのコスト、日程を
省くことができる。また、リードの先端部（接合部）が
電極の表面の領域内に配置されるので、ボンディング時
に、半導体チップの能動面へのダメージを抑えることが
できる。さらに、接合部（先端部）を除く部分が半導体
チップと非接触の状態であるので短絡を防止できる。
【０００７】（２）この半導体装置の製造方法におい
て、前記ボンディングツールは、複数の前記リードの前
記接合部を一括して前記電極に接続するギャングボンデ
ィングツールであってもよい。
て、前記ボンディングツールは、複数の前記リードの前
記接合部を一括して前記電極に接続するギャングボンデ
ィングツールであってもよい。
【０００８】ギャングボンディングによれば、ボンディ
ング工程の時間を短縮することができる。
ング工程の時間を短縮することができる。
【０００９】（３）この半導体装置の製造方法におい
て、前記第２工程で、前記電極の表面の領域内で前記リ
ードの前記先端部を押圧し、前記リードの前記接合部を
除く部分を、前記接合部から斜めに傾斜した形状にして
もよい。
て、前記第２工程で、前記電極の表面の領域内で前記リ
ードの前記先端部を押圧し、前記リードの前記接合部を
除く部分を、前記接合部から斜めに傾斜した形状にして
もよい。
【００１０】（４）本発明に係る半導体装置の製造方法
は、ほぼ平坦な表面の複数の電極を有する半導体チップ
の前記電極が形成された面の上方に、前記半導体チップ
から間隔をあけて、ほぼ平坦な表面の複数のリードを配
置する第１工程と、ギャングボンディングツールによっ
て、前記リードを屈曲させて、先端部を除いた部分のう
ち前記先端部に近い部分を接合部として前記電極に接続
する第２工程と、を含み、前記第２工程で、前記先端部
を、前記電極の表面の領域外に配置するとともに前記半
導体チップから離れる方向に屈曲させ、前記リードにお
ける前記先端部及び前記接合部を除く部分を、前記半導
体チップと非接触の状態にする。
は、ほぼ平坦な表面の複数の電極を有する半導体チップ
の前記電極が形成された面の上方に、前記半導体チップ
から間隔をあけて、ほぼ平坦な表面の複数のリードを配
置する第１工程と、ギャングボンディングツールによっ
て、前記リードを屈曲させて、先端部を除いた部分のう
ち前記先端部に近い部分を接合部として前記電極に接続
する第２工程と、を含み、前記第２工程で、前記先端部
を、前記電極の表面の領域外に配置するとともに前記半
導体チップから離れる方向に屈曲させ、前記リードにお
ける前記先端部及び前記接合部を除く部分を、前記半導
体チップと非接触の状態にする。
【００１１】本発明によれば、リードにおける先端部を
除く部分のうち先端部に近い部分を接合部として、半導
体チップの電極に直接接続する。したがって、電極にバ
ンプを設けないので、狭ピッチの電極に対応することが
でき、バンプ形成のためのコスト、日程を省くことがで
きる。また、リードの先端部を半導体チップから離れる
方向に屈曲させ、リードにおける先端部及び接合部を除
く部分を半導体チップと非接触の状態にするので、半導
体チップとの短絡を防止できる。
除く部分のうち先端部に近い部分を接合部として、半導
体チップの電極に直接接続する。したがって、電極にバ
ンプを設けないので、狭ピッチの電極に対応することが
でき、バンプ形成のためのコスト、日程を省くことがで
きる。また、リードの先端部を半導体チップから離れる
方向に屈曲させ、リードにおける先端部及び接合部を除
く部分を半導体チップと非接触の状態にするので、半導
体チップとの短絡を防止できる。
【００１２】（５）この半導体装置の製造方法におい
て、前記第２工程で、前記電極の表面の領域内で前記リ
ードの前記先端部を除いた部分のうち前記先端部に近い
部分を押圧し、前記リードの前記接合部を除く部分を、
前記接合部から斜めに傾斜した形状にしてもよい。
て、前記第２工程で、前記電極の表面の領域内で前記リ
ードの前記先端部を除いた部分のうち前記先端部に近い
部分を押圧し、前記リードの前記接合部を除く部分を、
前記接合部から斜めに傾斜した形状にしてもよい。
【００１３】（６）この半導体装置の製造方法におい
て、前記電極の少なくとも表面はアルミニウムで形成さ
れ、前記リードには、金メッキが施されていてもよい。
て、前記電極の少なくとも表面はアルミニウムで形成さ
れ、前記リードには、金メッキが施されていてもよい。
【００１４】（７）本発明に係る半導体装置は、上記方
法により製造されたものである。
法により製造されたものである。
【００１５】（８）本発明に係る半導体装置は、ほぼ平
坦な表面の複数の電極を有する半導体チップと、前記電
極の前記表面に平行に配置される先端部と、前記半導体
チップから離れる方向に屈曲する部分と、を有し、前記
先端部が前記電極に接合されるほぼ平坦な表面の複数の
リードと、を含み、それぞれのリードの先端部は、前記
電極の表面の領域内に位置し、前記リードの前記先端部
を除く部分は前記半導体チップと非接触の状態である。
坦な表面の複数の電極を有する半導体チップと、前記電
極の前記表面に平行に配置される先端部と、前記半導体
チップから離れる方向に屈曲する部分と、を有し、前記
先端部が前記電極に接合されるほぼ平坦な表面の複数の
リードと、を含み、それぞれのリードの先端部は、前記
電極の表面の領域内に位置し、前記リードの前記先端部
を除く部分は前記半導体チップと非接触の状態である。
【００１６】本発明によれば、リードの先端部が半導体
チップの電極に直接接続されている。したがって、電極
にバンプを設けないので、狭ピッチの電極に対応するこ
とができ、バンプ形成のためのコスト、日程を省くこと
ができる。また、リードの先端部が電極の表面の領域内
に配置されるので、ボンディング時に、半導体チップの
能動面へのダメージを抑えることができる。さらに、先
端部を除く部分が半導体チップと非接触の状態であるの
で短絡を防止できる。
チップの電極に直接接続されている。したがって、電極
にバンプを設けないので、狭ピッチの電極に対応するこ
とができ、バンプ形成のためのコスト、日程を省くこと
ができる。また、リードの先端部が電極の表面の領域内
に配置されるので、ボンディング時に、半導体チップの
能動面へのダメージを抑えることができる。さらに、先
端部を除く部分が半導体チップと非接触の状態であるの
で短絡を防止できる。
【００１７】（９）この半導体装置において、前記リー
ドの前記接合部を除く部分が、前記接合部から斜めに傾
斜していてもよい。
ドの前記接合部を除く部分が、前記接合部から斜めに傾
斜していてもよい。
【００１８】（１０）この半導体装置において、前記電
極の少なくとも表面はアルミニウムで形成され、前記リ
ードには、金メッキが施されていてもよい。
極の少なくとも表面はアルミニウムで形成され、前記リ
ードには、金メッキが施されていてもよい。
【００１９】（１１）本発明に係る回路基板には、上記
半導体装置が実装されている。
半導体装置が実装されている。
【００２０】（１２）本発明に係る電子機器は、上記半
導体装置を有する。
導体装置を有する。
【００２１】（１３）本発明に係るボンディングツール
は、ほぼ平坦な表面の複数の電極を有する半導体チップ
の前記電極が形成された面の上方に前記半導体チップか
ら間隔をあけて配置されたほぼ平坦な表面の複数のリー
ドを一括して屈曲させる第１の面と、前記リードの屈曲
を規制する第２の面と、を有し、前記第１の面は、前記
電極の前記表面とほぼ平行な面であり、前記リードの前
記電極に対する接合部となる先端部に対向し、前記リー
ドの先端部を除く部分を避けて形成され、前記第２の面
は、前記第１の面に接続されて前記半導体チップから離
れる方向に傾斜した面であり、前記リードの前記先端部
を除く部分の屈曲を規制するものであり、前記第１の面
と第２の面の境目が、前記電極の表面の領域内に位置
し、前記リードの前記接合部を、前記電極の表面の領域
内に位置させるものである。
は、ほぼ平坦な表面の複数の電極を有する半導体チップ
の前記電極が形成された面の上方に前記半導体チップか
ら間隔をあけて配置されたほぼ平坦な表面の複数のリー
ドを一括して屈曲させる第１の面と、前記リードの屈曲
を規制する第２の面と、を有し、前記第１の面は、前記
電極の前記表面とほぼ平行な面であり、前記リードの前
記電極に対する接合部となる先端部に対向し、前記リー
ドの先端部を除く部分を避けて形成され、前記第２の面
は、前記第１の面に接続されて前記半導体チップから離
れる方向に傾斜した面であり、前記リードの前記先端部
を除く部分の屈曲を規制するものであり、前記第１の面
と第２の面の境目が、前記電極の表面の領域内に位置
し、前記リードの前記接合部を、前記電極の表面の領域
内に位置させるものである。
【００２２】本発明によれば、第１の面がリードの先端
部を押圧することで、リードのその他の部分も屈曲す
る。リードの先端部は第１の面によって電極に接続され
る。第２の面は、リードにおける先端部を除く部分を適
正な形状にするものである。また、第１及び第２の面の
境目は、リードの接合部が電極の表面の領域内に位置す
るように形成されている。
部を押圧することで、リードのその他の部分も屈曲す
る。リードの先端部は第１の面によって電極に接続され
る。第２の面は、リードにおける先端部を除く部分を適
正な形状にするものである。また、第１及び第２の面の
境目は、リードの接合部が電極の表面の領域内に位置す
るように形成されている。
【００２３】このボンディングツールを使用して、リー
ドの先端部を接合部として、半導体チップの電極に直接
接続する。したがって、電極にバンプを設けないので、
狭ピッチの電極に対応することができ、バンプ形成のた
めのコスト、日程を省くことができる。また、リードの
先端部（接合部）が電極の表面の領域内に配置されるの
で、ボンディング時に、半導体チップの能動面へのダメ
ージを抑えることができる。さらに、リードにおける接
合部（先端部）を除く部分も屈曲して、半導体チップと
非接触の状態になって短絡が防止される。
ドの先端部を接合部として、半導体チップの電極に直接
接続する。したがって、電極にバンプを設けないので、
狭ピッチの電極に対応することができ、バンプ形成のた
めのコスト、日程を省くことができる。また、リードの
先端部（接合部）が電極の表面の領域内に配置されるの
で、ボンディング時に、半導体チップの能動面へのダメ
ージを抑えることができる。さらに、リードにおける接
合部（先端部）を除く部分も屈曲して、半導体チップと
非接触の状態になって短絡が防止される。
【００２４】（１４）本発明に係るボンディングツール
は、ほぼ平坦な表面の複数の電極を有する半導体チップ
の前記電極が形成された面の上方に前記半導体チップか
ら間隔をあけて配置されたほぼ平坦な表面の複数のリー
ドを一括して屈曲させる第１の面と、前記リードの屈曲
を規制する第２及び第３の面と、を有し、前記第１の面
は、前記電極の前記表面とほぼ平行な面であり、前記リ
ードの前記電極に対する接合部として、先端部を除いた
部分のうち前記先端部に近い部分に対向し、前記リード
の前記接合部を除く部分を避けて形成され、前記第２の
面は、前記第１の面に接続されて前記半導体チップから
離れる方向に傾斜した面であり、前記リードの前記先端
部及び前記接合部を除く部分の屈曲を規制するものであ
り、前記第３の面は、前記第２の面とは反対側で前記第
１の面に接続されて前記半導体チップから離れる方向に
傾斜した面であり、前記リードの前記先端部の屈曲を規
制するものであり、前記第１及び第２の面の境目と第１
及び第３の面の境目とが、前記電極の表面の領域内に位
置し、前記リードの前記接合部を、前記電極の表面の領
域内に位置させるものである。
は、ほぼ平坦な表面の複数の電極を有する半導体チップ
の前記電極が形成された面の上方に前記半導体チップか
ら間隔をあけて配置されたほぼ平坦な表面の複数のリー
ドを一括して屈曲させる第１の面と、前記リードの屈曲
を規制する第２及び第３の面と、を有し、前記第１の面
は、前記電極の前記表面とほぼ平行な面であり、前記リ
ードの前記電極に対する接合部として、先端部を除いた
部分のうち前記先端部に近い部分に対向し、前記リード
の前記接合部を除く部分を避けて形成され、前記第２の
面は、前記第１の面に接続されて前記半導体チップから
離れる方向に傾斜した面であり、前記リードの前記先端
部及び前記接合部を除く部分の屈曲を規制するものであ
り、前記第３の面は、前記第２の面とは反対側で前記第
１の面に接続されて前記半導体チップから離れる方向に
傾斜した面であり、前記リードの前記先端部の屈曲を規
制するものであり、前記第１及び第２の面の境目と第１
及び第３の面の境目とが、前記電極の表面の領域内に位
置し、前記リードの前記接合部を、前記電極の表面の領
域内に位置させるものである。
【００２５】本発明によれば、第１の面がリードの接合
部を押圧することで、リードのその他の部分も屈曲す
る。リードの接合部は第１の面によって電極に接続され
る。第２及び第３の面は、リードにおける接合部を除く
部分を適正な形状にするものである。また、第１及び第
２の面の境目と第１及び第３の面の境目は、リードの接
合部が電極の表面の領域内に位置するように形成されて
いる。
部を押圧することで、リードのその他の部分も屈曲す
る。リードの接合部は第１の面によって電極に接続され
る。第２及び第３の面は、リードにおける接合部を除く
部分を適正な形状にするものである。また、第１及び第
２の面の境目と第１及び第３の面の境目は、リードの接
合部が電極の表面の領域内に位置するように形成されて
いる。
【００２６】このボンディングツールを使用して、リー
ドにおける先端部を除く部分のうち先端部に近い部分を
接合部として、半導体チップの電極に直接接続する。し
たがって、電極にバンプを設けないので、狭ピッチの電
極に対応することができ、バンプ形成のためのコスト、
日程を省くことができる。また、リードの接合部が電極
の表面の領域内に配置されるので、ボンディング時に、
半導体チップの能動面へのダメージを抑えることができ
る。さらに、リードにおける接合部を除く部分も屈曲し
て、半導体チップと非接触の状態になって短絡が防止さ
れる。
ドにおける先端部を除く部分のうち先端部に近い部分を
接合部として、半導体チップの電極に直接接続する。し
たがって、電極にバンプを設けないので、狭ピッチの電
極に対応することができ、バンプ形成のためのコスト、
日程を省くことができる。また、リードの接合部が電極
の表面の領域内に配置されるので、ボンディング時に、
半導体チップの能動面へのダメージを抑えることができ
る。さらに、リードにおける接合部を除く部分も屈曲し
て、半導体チップと非接触の状態になって短絡が防止さ
れる。
【００２７】（１５）このボンディングツールにおい
て、前記第３の面は、平面であってもよい。
て、前記第３の面は、平面であってもよい。
【００２８】（１６）このボンディングツールにおい
て、前記第２の面は、平面であってもよい。
て、前記第２の面は、平面であってもよい。
【００２９】（１７）このボンディングツールにおい
て、前記リードの接合部に熱を加える加熱手段を有して
もよい。
て、前記リードの接合部に熱を加える加熱手段を有して
もよい。
【００３０】（１８）このボンディングツールにおい
て、前記第１の面を凸面とする凹部が、前記半導体チッ
プを向く側に形成されていてもよい。
て、前記第１の面を凸面とする凹部が、前記半導体チッ
プを向く側に形成されていてもよい。
【００３１】これによれば、凹部によって、半導体チッ
プの表面に形成されたオーバーコートなどを避けること
ができる。
プの表面に形成されたオーバーコートなどを避けること
ができる。
【００３２】（１９）本発明に係るボンディングツール
の製造方法では、上述した凹部をドライエッチングで形
成する。
の製造方法では、上述した凹部をドライエッチングで形
成する。
【００３３】これによれば、チッピングやクラックの発
生を避けて凹部を形成することができる。
生を避けて凹部を形成することができる。
【００３４】
【発明の実施の形態】以下、本発明の実施の形態を、図
面を参照して説明する。本発明に係る半導体装置の製造
方法において、ＴＡＢ（Tape Automated Bonding）技術
を適用することができる。本発明に係る半導体装置のパ
ッケージ形態として、Ｔ−ＢＧＡ（Tape Ball Grid Arr
ay）やＴＣＰ（Tape Carrier Package）などが挙げられ
る。
面を参照して説明する。本発明に係る半導体装置の製造
方法において、ＴＡＢ（Tape Automated Bonding）技術
を適用することができる。本発明に係る半導体装置のパ
ッケージ形態として、Ｔ−ＢＧＡ（Tape Ball Grid Arr
ay）やＴＣＰ（Tape Carrier Package）などが挙げられ
る。
【００３５】（第１の実施の形態）図１及び図２は、本
発明を適用した第１の実施の形態に係る半導体装置の製
造方法を説明する図である。この製造方法では、本発明
を適用した第１の実施の形態に係るボンディングツール
を使用することができる。本実施の形態では、半導体チ
ップ１０と、複数のリード２０と、ボンディングツール
３０と、を用意する。
発明を適用した第１の実施の形態に係る半導体装置の製
造方法を説明する図である。この製造方法では、本発明
を適用した第１の実施の形態に係るボンディングツール
を使用することができる。本実施の形態では、半導体チ
ップ１０と、複数のリード２０と、ボンディングツール
３０と、を用意する。
【００３６】半導体チップ１０は、複数の電極（又はパ
ッド）１２を有する。各電極１２は、例えばアルミニウ
ムで形成されることが多い。電極１２の表面は、ほぼ平
坦になっているが、バンプの形状をなしていなければ滑
らかな面である必要はない。電極１２の表面の形状は特
に限定されないが矩形であることが多い。電極１２は、
半導体チップ１０の面と面一になっていてもよい。電極
１２の表面の少なくとも一部を避けて、半導体チップ１
０には絶縁膜１４が形成されている。絶縁膜１４は、例
えば、ＳｉＯ2、ＳｉＮ、ポリイミド樹脂などで形成す
ることができる。複数の電極１２は、半導体チップ１０
の端部に並んでいても、半導体チップ１０の中央部に並
んでいても良い。また、電極１２は、半導体チップの１
０が矩形をなすときに平行な２辺の端部に沿って並んで
いても、４辺の端部に並んでいても良い。
ッド）１２を有する。各電極１２は、例えばアルミニウ
ムで形成されることが多い。電極１２の表面は、ほぼ平
坦になっているが、バンプの形状をなしていなければ滑
らかな面である必要はない。電極１２の表面の形状は特
に限定されないが矩形であることが多い。電極１２は、
半導体チップ１０の面と面一になっていてもよい。電極
１２の表面の少なくとも一部を避けて、半導体チップ１
０には絶縁膜１４が形成されている。絶縁膜１４は、例
えば、ＳｉＯ2、ＳｉＮ、ポリイミド樹脂などで形成す
ることができる。複数の電極１２は、半導体チップ１０
の端部に並んでいても、半導体チップ１０の中央部に並
んでいても良い。また、電極１２は、半導体チップの１
０が矩形をなすときに平行な２辺の端部に沿って並んで
いても、４辺の端部に並んでいても良い。
【００３７】リード２０は、銅で形成することができ、
銅に金メッキを施すことが好ましい。リード２０は、図
４に示すように基板４０に支持されていることが多い。
基板４０には配線パターン４２が形成されており、配線
パターン４２と同一の材料でリード２０を形成すること
ができる。ＴＡＢ技術が適用される場合には、基板４０
にデバイスホール４６が形成されており、デバイスホー
ル４６内にリード２０が突出する。この場合のリード２
０は、インナーリードと称される。
銅に金メッキを施すことが好ましい。リード２０は、図
４に示すように基板４０に支持されていることが多い。
基板４０には配線パターン４２が形成されており、配線
パターン４２と同一の材料でリード２０を形成すること
ができる。ＴＡＢ技術が適用される場合には、基板４０
にデバイスホール４６が形成されており、デバイスホー
ル４６内にリード２０が突出する。この場合のリード２
０は、インナーリードと称される。
【００３８】（第１工程）本実施の形態では、図１に示
すように半導体チップ１０及び複数のリード２０を配置
する。詳しくは、半導体チップ１０における電極１２が
形成された面の上方に、半導体チップ１０から間隔をあ
けて、複数のリード２０を配置する。各リード２０を、
いずれかの電極１２の上方に位置させる。リード２０
を、その先端を半導体チップ１０の中央方向に向けて配
置してもよい。また、図４に示すように、ＴＡＢ技術が
適用されるときには、デバイスホール４６の内側に半導
体チップ１０を配置する。図２に示すようにリード２０
が屈曲したときに、その先端が電極１２の表面の領域か
ら出ないように、屈曲前のリード２０の先端位置を設定
しておく。具体的には、リード２０の屈曲角度や、リー
ド２０と半導体チップ１０との間隔に対応して、屈曲前
のリード２０の先端位置が決まる。
すように半導体チップ１０及び複数のリード２０を配置
する。詳しくは、半導体チップ１０における電極１２が
形成された面の上方に、半導体チップ１０から間隔をあ
けて、複数のリード２０を配置する。各リード２０を、
いずれかの電極１２の上方に位置させる。リード２０
を、その先端を半導体チップ１０の中央方向に向けて配
置してもよい。また、図４に示すように、ＴＡＢ技術が
適用されるときには、デバイスホール４６の内側に半導
体チップ１０を配置する。図２に示すようにリード２０
が屈曲したときに、その先端が電極１２の表面の領域か
ら出ないように、屈曲前のリード２０の先端位置を設定
しておく。具体的には、リード２０の屈曲角度や、リー
ド２０と半導体チップ１０との間隔に対応して、屈曲前
のリード２０の先端位置が決まる。
【００３９】リード２０の上方に、ボンディングツール
３０を配置する。図１には、ボンディングツール３０の
一部を切り欠いて示してある。ボンディングツール３０
は、ギャングボンディングを行うものである。あるい
は、ボンディングツール３０の代わりに、シングルポイ
ントボンディング用のボンディングツールを使用しても
よい。すなわち、本実施の形態に係る半導体装置の製造
方法では、ギャングボンディング及びシングルポイント
ボンディングのいずれを適用してもよい。
３０を配置する。図１には、ボンディングツール３０の
一部を切り欠いて示してある。ボンディングツール３０
は、ギャングボンディングを行うものである。あるい
は、ボンディングツール３０の代わりに、シングルポイ
ントボンディング用のボンディングツールを使用しても
よい。すなわち、本実施の形態に係る半導体装置の製造
方法では、ギャングボンディング及びシングルポイント
ボンディングのいずれを適用してもよい。
【００４０】ボンディングツール３０は、第１の面３２
及び第２の面３４を有する。第１及び第２の面３２、３
４は接続されて形成されている。第１及び第２の面３
２、３４は、角を以て接続されていても曲面を以て接続
されていてもよい。第１及び第２の面３２、３４の境目
は、電極１２の表面の領域内の上方に位置する。詳しく
は、リード２０のボンディングが終了したときに、電極
１２におけるリード２０の先端に近い端部とは反対側の
端部の上方に、第１及び第２の面３２、３４の境目が位
置する。
及び第２の面３４を有する。第１及び第２の面３２、３
４は接続されて形成されている。第１及び第２の面３
２、３４は、角を以て接続されていても曲面を以て接続
されていてもよい。第１及び第２の面３２、３４の境目
は、電極１２の表面の領域内の上方に位置する。詳しく
は、リード２０のボンディングが終了したときに、電極
１２におけるリード２０の先端に近い端部とは反対側の
端部の上方に、第１及び第２の面３２、３４の境目が位
置する。
【００４１】第１の面３２は、電極１２の表面とほぼ平
行な面である。第１の面３２は、リード２０の先端部２
２に接触できる大きさになっており、リード２０の先端
部２２を超える大きさであってもよい。第１の面３２
は、リード２０の先端部２２を接合部として押圧して電
極１２に接続しながら、リード２０の先端部２２を除く
部分を屈曲させるものである。
行な面である。第１の面３２は、リード２０の先端部２
２に接触できる大きさになっており、リード２０の先端
部２２を超える大きさであってもよい。第１の面３２
は、リード２０の先端部２２を接合部として押圧して電
極１２に接続しながら、リード２０の先端部２２を除く
部分を屈曲させるものである。
【００４２】第２の面３４は、第１の面３２に接続され
て半導体チップ１０から離れる方向に傾斜した面であ
る。第２の面３４は、曲面であってもよいが平面である
ことが好ましい。第２の面３４は、リード２０の先端部
２２を除く部分の屈曲を規制するものである。
て半導体チップ１０から離れる方向に傾斜した面であ
る。第２の面３４は、曲面であってもよいが平面である
ことが好ましい。第２の面３４は、リード２０の先端部
２２を除く部分の屈曲を規制するものである。
【００４３】第１の面３２から延長された仮想面と、第
２の面３４との内角は、３０〜６０°程度であることが
好ましい。６０°を超えると、リード２０が急角度で立
ち上がるため、先端部２２（電極１２との接合部）にダ
メージが加わり、３０°を下回ると、半導体チップ１０
の表面とリード２０との間隔が狭くなって、半導体チッ
プ１０のエッジとショートする可能性がある。
２の面３４との内角は、３０〜６０°程度であることが
好ましい。６０°を超えると、リード２０が急角度で立
ち上がるため、先端部２２（電極１２との接合部）にダ
メージが加わり、３０°を下回ると、半導体チップ１０
の表面とリード２０との間隔が狭くなって、半導体チッ
プ１０のエッジとショートする可能性がある。
【００４４】また、図２に示すように、第１の面３２と
第２の面３４との境界は、電極１２の外端から約２０μ
ｍ以上内側に位置していることが好ましい。そうするこ
とで、一般的な厚みのリードを使用した場合、リード２
０の電極１２との接合部（先端部２２）が、電極１２の
外端から約５μｍ以上内側に位置することになる。こう
することで、リード２０の先端部２２の外周部を電極１
２に確実に圧着できるとともに、ボンディングによる電
極１２の外縁部へのダメージを低減することができる。
第２の面３４との境界は、電極１２の外端から約２０μ
ｍ以上内側に位置していることが好ましい。そうするこ
とで、一般的な厚みのリードを使用した場合、リード２
０の電極１２との接合部（先端部２２）が、電極１２の
外端から約５μｍ以上内側に位置することになる。こう
することで、リード２０の先端部２２の外周部を電極１
２に確実に圧着できるとともに、ボンディングによる電
極１２の外縁部へのダメージを低減することができる。
【００４５】ボンディングツール３０は、ボンディング
を行うときに加熱されることが好ましい。これにより、
圧力及び熱によってボンディングを行うことができる。
例えば、ボンディングツール３０は、ヒータなどの加熱
手段を内蔵していてもよい。
を行うときに加熱されることが好ましい。これにより、
圧力及び熱によってボンディングを行うことができる。
例えば、ボンディングツール３０は、ヒータなどの加熱
手段を内蔵していてもよい。
【００４６】（第２工程）複数のリード２０の少なくと
も１つを屈曲させて、リード２０の先端部２２を接合部
として電極１２に接続する。図２に示すように、ボンデ
ィングツール３０によって、複数のリード２０を一括し
てギャングボンディングをしてもよいし、リード２０を
１本づつシングルポイントボンディングしてもよい。
も１つを屈曲させて、リード２０の先端部２２を接合部
として電極１２に接続する。図２に示すように、ボンデ
ィングツール３０によって、複数のリード２０を一括し
てギャングボンディングをしてもよいし、リード２０を
１本づつシングルポイントボンディングしてもよい。
【００４７】この工程では、リード２０を屈曲させて、
その先端部（接合部）２２を電極１２の表面の領域内に
配置して接続する。図３は、リード２０と電極１２の配
置を示す平面図である。この配置にすることで、ボンデ
ィングツール３０（又はシングルポイントボンディング
ツール）の圧力が、半導体チップ１０の能動面における
電極１２以外の部分に加えられることを避けて、ダメー
ジを抑えることができる。また、リード２０の先端部
（接合部）２２を除く部分を屈曲させて、半導体チップ
１０とリード２０とを非接触の状態にする。こうするこ
とで、リード２０と半導体チップ１０との短絡を防止で
きる。ここで、ボンディングツール３０によれば、第２
の面３４によってリード２０の屈曲が規制されるので、
適切な角度でリード２０を屈曲させることができる。第
２の面３４が平らな斜面であるときは、リード２０は、
先端部（接合部）２２から傾斜した形状になる。
その先端部（接合部）２２を電極１２の表面の領域内に
配置して接続する。図３は、リード２０と電極１２の配
置を示す平面図である。この配置にすることで、ボンデ
ィングツール３０（又はシングルポイントボンディング
ツール）の圧力が、半導体チップ１０の能動面における
電極１２以外の部分に加えられることを避けて、ダメー
ジを抑えることができる。また、リード２０の先端部
（接合部）２２を除く部分を屈曲させて、半導体チップ
１０とリード２０とを非接触の状態にする。こうするこ
とで、リード２０と半導体チップ１０との短絡を防止で
きる。ここで、ボンディングツール３０によれば、第２
の面３４によってリード２０の屈曲が規制されるので、
適切な角度でリード２０を屈曲させることができる。第
２の面３４が平らな斜面であるときは、リード２０は、
先端部（接合部）２２から傾斜した形状になる。
【００４８】本実施の形態によれば、リード２０の先端
部２２を接合部として、半導体チップ１０の電極１２に
直接接続する。電極１２にバンプを設けないので、狭ピ
ッチの電極１２に対応することができ、バンプ形成のた
めのコスト、日程を省くことができる。なお、電極１２
がアルミニウムで形成されている場合には、リード２０
の少なくとも先端部２２の表面は金であることが好まし
い。リード２０が銅で形成されている場合には、金メッ
キを施してあることが好ましい。アルミニウムと金によ
れば確実なボンディングが可能である。
部２２を接合部として、半導体チップ１０の電極１２に
直接接続する。電極１２にバンプを設けないので、狭ピ
ッチの電極１２に対応することができ、バンプ形成のた
めのコスト、日程を省くことができる。なお、電極１２
がアルミニウムで形成されている場合には、リード２０
の少なくとも先端部２２の表面は金であることが好まし
い。リード２０が銅で形成されている場合には、金メッ
キを施してあることが好ましい。アルミニウムと金によ
れば確実なボンディングが可能である。
【００４９】図４は、上記方法を適用して製造された半
導体装置を示す図である。この半導体装置は、ＢＧＡパ
ッケージを適用したものである。すなわち、同図に示す
半導体装置は、上述した半導体チップ１０と、複数のリ
ード２０と、を含む。リード２０の形状及びリード２０
と電極１２との接続状態については上述した通りの構成
である。半導体装置は、さらに、基板４０と、基板４０
に形成された配線パターン４２と、配線パターン４２に
設けられた複数の外部端子４４と、を有し、外部端子４
４によって表面実装が可能になっている。
導体装置を示す図である。この半導体装置は、ＢＧＡパ
ッケージを適用したものである。すなわち、同図に示す
半導体装置は、上述した半導体チップ１０と、複数のリ
ード２０と、を含む。リード２０の形状及びリード２０
と電極１２との接続状態については上述した通りの構成
である。半導体装置は、さらに、基板４０と、基板４０
に形成された配線パターン４２と、配線パターン４２に
設けられた複数の外部端子４４と、を有し、外部端子４
４によって表面実装が可能になっている。
【００５０】基板４０は、有機系又は無機系のいずれの
材料から形成されたものであってもよく、これらの複合
構造からなるものであってもよい。有機系の材料から形
成された基板４０として、例えばポリイミド樹脂からな
るフレキシブル基板が挙げられる。フレキシブル基板と
して、ＴＡＢ技術で使用されるテープを使用してもよ
い。また、無機系の材料から形成された基板４０とし
て、例えばセラミック基板やガラス基板が挙げられる。
有機系及び無機系の材料の複合構造として、例えばガラ
スエポキシ基板が挙げられる。
材料から形成されたものであってもよく、これらの複合
構造からなるものであってもよい。有機系の材料から形
成された基板４０として、例えばポリイミド樹脂からな
るフレキシブル基板が挙げられる。フレキシブル基板と
して、ＴＡＢ技術で使用されるテープを使用してもよ
い。また、無機系の材料から形成された基板４０とし
て、例えばセラミック基板やガラス基板が挙げられる。
有機系及び無機系の材料の複合構造として、例えばガラ
スエポキシ基板が挙げられる。
【００５１】基板４０には、配線パターン４２が形成さ
れている。配線パターン４２は、基板４０の一方の面に
形成される。また、基板４０には、デバイスホール４６
が形成されており、デバイスホール４６の内側に複数の
リード２０が突出している。リード２０は、配線パター
ン４２に電気的に接続されている。基板４０は、リード
２０及び配線パターン４２を半導体チップ１０とは反対
側に向けて配置されている。また、基板４０は、デバイ
スホール４６の内側に半導体チップ１０の電極１２が位
置するように配置されている。リード２０は、上述した
ように、電極１２に接続されている。
れている。配線パターン４２は、基板４０の一方の面に
形成される。また、基板４０には、デバイスホール４６
が形成されており、デバイスホール４６の内側に複数の
リード２０が突出している。リード２０は、配線パター
ン４２に電気的に接続されている。基板４０は、リード
２０及び配線パターン４２を半導体チップ１０とは反対
側に向けて配置されている。また、基板４０は、デバイ
スホール４６の内側に半導体チップ１０の電極１２が位
置するように配置されている。リード２０は、上述した
ように、電極１２に接続されている。
【００５２】基板４０として、配線パターン４２が接着
剤を介して貼り付けられる３層基板を使用してもよい。
あるいは、配線パターン４２は、スパッタリング等によ
り基板に銅などの導電性の膜を被着し、これをエッチン
グして形成することができる。この場合には、基板に配
線パターンが直接形成され、接着剤が介在しない２層基
板となる。もしくは、メッキで配線パターンを形成する
アディティブ法を適用してもよい。あるいは、基板に絶
縁樹脂と配線パターンを積層して構成されるビルドアッ
プ多層構造の基板や、複数の基板が積層された多層基板
を使用してもよい。
剤を介して貼り付けられる３層基板を使用してもよい。
あるいは、配線パターン４２は、スパッタリング等によ
り基板に銅などの導電性の膜を被着し、これをエッチン
グして形成することができる。この場合には、基板に配
線パターンが直接形成され、接着剤が介在しない２層基
板となる。もしくは、メッキで配線パターンを形成する
アディティブ法を適用してもよい。あるいは、基板に絶
縁樹脂と配線パターンを積層して構成されるビルドアッ
プ多層構造の基板や、複数の基板が積層された多層基板
を使用してもよい。
【００５３】外部端子４４は、例えばハンダボールであ
り、配線パターン４２に電気的に接続されたリード２０
を介して、半導体チップ１０の電極１２に電気的に接続
されている。なお、外部端子４４は、ハンダ以外に例え
ば銅等で形成してもよい。また、基板４０における配線
パターン４２の形成面には、外部端子４４を避けてソル
ダレジスト４８が塗布されている。ソルダレジスト４８
は、特に配線パターン４２の表面を覆って保護するよう
になっている。
り、配線パターン４２に電気的に接続されたリード２０
を介して、半導体チップ１０の電極１２に電気的に接続
されている。なお、外部端子４４は、ハンダ以外に例え
ば銅等で形成してもよい。また、基板４０における配線
パターン４２の形成面には、外部端子４４を避けてソル
ダレジスト４８が塗布されている。ソルダレジスト４８
は、特に配線パターン４２の表面を覆って保護するよう
になっている。
【００５４】基板４０としてフレキシブル基板が使用さ
れる場合には、外部端子４４とは反対側に、プレート状
のスティフナ５０が設けられる。スティフナ５０は、銅
やステンレス鋼や銅系合金等で形成されて平面形状を維
持できる強度を有し、基板４０上に絶縁接着剤５２を介
して貼り付けられる。なお、絶縁接着剤５２は、熱硬化
性又は熱可塑性のフィルムとして形成されている。ま
た、スティフナ５０は、半導体チップ１０を避けて、基
板４０の全体に貼り付けられる。こうすることで、基板
４０の歪み、うねりがなくなり、外部端子４４の高さが
一定になって平面安定性が向上し、回路基板への実装歩
留りが向上する。
れる場合には、外部端子４４とは反対側に、プレート状
のスティフナ５０が設けられる。スティフナ５０は、銅
やステンレス鋼や銅系合金等で形成されて平面形状を維
持できる強度を有し、基板４０上に絶縁接着剤５２を介
して貼り付けられる。なお、絶縁接着剤５２は、熱硬化
性又は熱可塑性のフィルムとして形成されている。ま
た、スティフナ５０は、半導体チップ１０を避けて、基
板４０の全体に貼り付けられる。こうすることで、基板
４０の歪み、うねりがなくなり、外部端子４４の高さが
一定になって平面安定性が向上し、回路基板への実装歩
留りが向上する。
【００５５】さらに、半導体チップ１０における電極１
２が形成された面とは反対側の面には、銀ペースト等の
熱伝導接着剤５４を介して放熱板５６が接着されてい
る。これによって、半導体チップ１０の放熱性を上げる
ことができる。放熱板５６は、半導体チップ１０よりも
大きく形成されており、スティフナ５０の上にも接着さ
れるようになっている。なお、スティフナ５０と放熱板
５６との間も、熱伝導接着剤５４で接着されて気密され
ている。熱伝導接着剤５４は、半導体チップ１０の発熱
量によっては通常の絶縁接着剤もしくは上述の絶縁フィ
ルムで代用してもよい。
２が形成された面とは反対側の面には、銀ペースト等の
熱伝導接着剤５４を介して放熱板５６が接着されてい
る。これによって、半導体チップ１０の放熱性を上げる
ことができる。放熱板５６は、半導体チップ１０よりも
大きく形成されており、スティフナ５０の上にも接着さ
れるようになっている。なお、スティフナ５０と放熱板
５６との間も、熱伝導接着剤５４で接着されて気密され
ている。熱伝導接着剤５４は、半導体チップ１０の発熱
量によっては通常の絶縁接着剤もしくは上述の絶縁フィ
ルムで代用してもよい。
【００５６】半導体チップ１０と基板４０との間は、ポ
ッティングされたエポキシ樹脂などの樹脂５８によって
封止されている。また、樹脂５８は、デバイスホール４
６及び半導体チップ１０の外周にも回り込む。
ッティングされたエポキシ樹脂などの樹脂５８によって
封止されている。また、樹脂５８は、デバイスホール４
６及び半導体チップ１０の外周にも回り込む。
【００５７】（第２の実施の形態）図５及び図６は、本
発明を適用した第２の実施の形態に係る半導体装置の製
造方法を説明する図である。この製造方法では、本発明
を適用した第２の実施の形態に係るボンディングツール
を使用することができる。本実施の形態では、半導体チ
ップ１０と、複数のリード６０と、ボンディングツール
７０と、を用意する。半導体チップ１０は、第１の実施
の形態で説明したものである。リード６０も、図５に示
すように、直線状に延びているときの構成は、図１に示
すリード２０と同じである。
発明を適用した第２の実施の形態に係る半導体装置の製
造方法を説明する図である。この製造方法では、本発明
を適用した第２の実施の形態に係るボンディングツール
を使用することができる。本実施の形態では、半導体チ
ップ１０と、複数のリード６０と、ボンディングツール
７０と、を用意する。半導体チップ１０は、第１の実施
の形態で説明したものである。リード６０も、図５に示
すように、直線状に延びているときの構成は、図１に示
すリード２０と同じである。
【００５８】（第１工程）本実施の形態では、図５に示
すように半導体チップ１０及び複数のリード６０を配置
する。この配置は、図１に示す半導体チップ１０及びリ
ード２０の配置と同じでよい。なお、本実施の形態で
は、リード６０の先端が電極１２の表面の領域内に位置
する必要はない。
すように半導体チップ１０及び複数のリード６０を配置
する。この配置は、図１に示す半導体チップ１０及びリ
ード２０の配置と同じでよい。なお、本実施の形態で
は、リード６０の先端が電極１２の表面の領域内に位置
する必要はない。
【００５９】リード６０の上方に、ボンディングツール
７０を配置する。図５には、ボンディングツール７０の
一部を切り欠いて示してある。ボンディングツール７０
は、ギャングボンディングを行うものである。本実施の
形態に係る半導体装置の製造方法では、ギャングボンデ
ィングが適用される。
７０を配置する。図５には、ボンディングツール７０の
一部を切り欠いて示してある。ボンディングツール７０
は、ギャングボンディングを行うものである。本実施の
形態に係る半導体装置の製造方法では、ギャングボンデ
ィングが適用される。
【００６０】ボンディングツール７０は、第１、第２及
び第３の面７２、７４、７６を有する。第１及び第２の
面７２、７４は接続されて形成されている。第１及び第
３の面７２、７６は接続されて形成されている。第１及
び第２の面７２、７４は、角を以て接続されていても曲
面を以て接続されていてもよい。第１及び第３の面７
２、７６は、角を以て接続されていても曲面を以て接続
されていてもよい。
び第３の面７２、７４、７６を有する。第１及び第２の
面７２、７４は接続されて形成されている。第１及び第
３の面７２、７６は接続されて形成されている。第１及
び第２の面７２、７４は、角を以て接続されていても曲
面を以て接続されていてもよい。第１及び第３の面７
２、７６は、角を以て接続されていても曲面を以て接続
されていてもよい。
【００６１】第１及び第２の面７２、７４の境目は、電
極１２の表面の領域内の上方に位置する。詳しくは、リ
ード６０のボンディングが終了したときに、電極１２に
おけるリード６０の先端に近い端部とは反対側の端部の
上方に、第１及び第２の面７２、７４の境目が位置す
る。
極１２の表面の領域内の上方に位置する。詳しくは、リ
ード６０のボンディングが終了したときに、電極１２に
おけるリード６０の先端に近い端部とは反対側の端部の
上方に、第１及び第２の面７２、７４の境目が位置す
る。
【００６２】第１及び第３の面７２、７６の境目は、電
極１２の表面の領域内の上方に位置する。詳しくは、リ
ード６０のボンディングが終了したときに、電極１２に
おけるリード６０の先端に近い端部の上方に、第１及び
第３の面７２、７６の境目が位置する。
極１２の表面の領域内の上方に位置する。詳しくは、リ
ード６０のボンディングが終了したときに、電極１２に
おけるリード６０の先端に近い端部の上方に、第１及び
第３の面７２、７６の境目が位置する。
【００６３】第１の面７２は、電極１２の表面とほぼ平
行な面である。第１の面７２は、リード６０における先
端部６２を除いた部分のうち先端部６２に近い第１部分
６４に接触できる大きさになっている。第１の面７２
は、この第１部分６４を接合部として押圧して電極１２
に接続しながら、リード６０における第１部分６４を除
く部分を屈曲させるものである。
行な面である。第１の面７２は、リード６０における先
端部６２を除いた部分のうち先端部６２に近い第１部分
６４に接触できる大きさになっている。第１の面７２
は、この第１部分６４を接合部として押圧して電極１２
に接続しながら、リード６０における第１部分６４を除
く部分を屈曲させるものである。
【００６４】第２の面７４は、第１の面７２に接続され
て半導体チップ１０から離れる方向に傾斜した面であ
る。第２の面７４は、曲面であってもよいが平面である
ことが好ましい。第２の面７４は、リード６０の先端部
６２及び第１部分６４を除く部分のうち、第１部分６４
に近い第２部分６６の屈曲を規制するものである。
て半導体チップ１０から離れる方向に傾斜した面であ
る。第２の面７４は、曲面であってもよいが平面である
ことが好ましい。第２の面７４は、リード６０の先端部
６２及び第１部分６４を除く部分のうち、第１部分６４
に近い第２部分６６の屈曲を規制するものである。
【００６５】第３の面７６は、第２の面７４とは反対側
で、第１の面７２に接続されて半導体チップ１０から離
れる方向に傾斜した面である。第３の面７６は、曲面で
あってもよいが平面であることが好ましい。第３の面７
６は、リード６０の先端部６２の屈曲を規制するもので
ある。
で、第１の面７２に接続されて半導体チップ１０から離
れる方向に傾斜した面である。第３の面７６は、曲面で
あってもよいが平面であることが好ましい。第３の面７
６は、リード６０の先端部６２の屈曲を規制するもので
ある。
【００６６】第１の面７２から延長された仮想面と、第
２及び第３の面７４、７６のそれぞれとの内角は、特に
限定されるものではないが、３０〜６０°程度であるこ
とが好ましい。６０°を超えると、リード６０が急角度
で立ち上がるため、第１部分６４（電極１２との接合
部）にダメージが加わり、３０°を下回ると、半導体チ
ップ１０の表面とリード６０との間隔が狭くなって、半
導体チップ１０のエッジとショートする可能性がある。
２及び第３の面７４、７６のそれぞれとの内角は、特に
限定されるものではないが、３０〜６０°程度であるこ
とが好ましい。６０°を超えると、リード６０が急角度
で立ち上がるため、第１部分６４（電極１２との接合
部）にダメージが加わり、３０°を下回ると、半導体チ
ップ１０の表面とリード６０との間隔が狭くなって、半
導体チップ１０のエッジとショートする可能性がある。
【００６７】また、図６に示すように、第１の面７２
と、第２及び第３の面７４、７６のそれぞれとの境界
は、電極１２の外端から約２０μｍ以上内側に位置して
いることが好ましい。そうすることで、一般的な厚みの
リードを使用した場合、リード６０の電極１２との接合
部（第１部分６４）が、電極１２の外端から約５μｍ以
上内側に位置することになる。こうすることで、リード
６０の接合部（第１部分６４）の外周部を電極１２に確
実に圧着できるとともに、ボンディングによる電極１２
の外縁部へのダメージを低減することができる。
と、第２及び第３の面７４、７６のそれぞれとの境界
は、電極１２の外端から約２０μｍ以上内側に位置して
いることが好ましい。そうすることで、一般的な厚みの
リードを使用した場合、リード６０の電極１２との接合
部（第１部分６４）が、電極１２の外端から約５μｍ以
上内側に位置することになる。こうすることで、リード
６０の接合部（第１部分６４）の外周部を電極１２に確
実に圧着できるとともに、ボンディングによる電極１２
の外縁部へのダメージを低減することができる。
【００６８】ボンディングツール７０は、ボンディング
を行うときに加熱されることが好ましい。これにより、
圧力及び熱によってボンディングを行うことができる。
例えば、ボンディングツール７０は、ヒータなどを内蔵
していてもよい。
を行うときに加熱されることが好ましい。これにより、
圧力及び熱によってボンディングを行うことができる。
例えば、ボンディングツール７０は、ヒータなどを内蔵
していてもよい。
【００６９】（第２工程）複数のリード６０を一括して
屈曲させて、リード６０の第１部分６４を接合部として
電極１２に接続する。この工程では、その第１部分６４
（接合部）６４を電極１２の表面の領域内に配置して接
続する。この配置にすることで、ボンディングツール７
０の圧力が、半導体チップ１０の能動面における電極１
２を除く部分に加えられることを避けてダメージを抑え
ることができる。また、リード６０の第１部分（接合
部）６４を除く部分を屈曲させて、半導体チップ１０と
非接触の状態にする。具体的には、リード６０の先端部
６２及び第２部分７４を屈曲させる。こうすることで、
リード６０と半導体チップ１０との短絡を防止できる。
ここで、ボンディングツール７０によれば、第２、第３
の面７４、７６によってリード６０の先端部６２及び第
２部分６６の屈曲が規制されるので、適切な角度でリー
ド６０を屈曲させることができる。第２、第３の面７
４、７６が平らな斜面であるときは、リード６０の先端
部６２及び第２部分６６は、第１部分（接合部）６４か
ら傾斜した形状になる。
屈曲させて、リード６０の第１部分６４を接合部として
電極１２に接続する。この工程では、その第１部分６４
（接合部）６４を電極１２の表面の領域内に配置して接
続する。この配置にすることで、ボンディングツール７
０の圧力が、半導体チップ１０の能動面における電極１
２を除く部分に加えられることを避けてダメージを抑え
ることができる。また、リード６０の第１部分（接合
部）６４を除く部分を屈曲させて、半導体チップ１０と
非接触の状態にする。具体的には、リード６０の先端部
６２及び第２部分７４を屈曲させる。こうすることで、
リード６０と半導体チップ１０との短絡を防止できる。
ここで、ボンディングツール７０によれば、第２、第３
の面７４、７６によってリード６０の先端部６２及び第
２部分６６の屈曲が規制されるので、適切な角度でリー
ド６０を屈曲させることができる。第２、第３の面７
４、７６が平らな斜面であるときは、リード６０の先端
部６２及び第２部分６６は、第１部分（接合部）６４か
ら傾斜した形状になる。
【００７０】本実施の形態によれば、リード６０の第１
部分６４を接合部として、半導体チップ１０の電極１２
に直接接続する。電極１２にバンプを設けないので、狭
ピッチの電極１２に対応することができ、バンプ形成の
ためのコスト、日程を省くことができる。なお、電極１
２がアルミニウムで形成されている場合には、リード６
０の少なくとも第１部分７４の表面は金であることが好
ましい。リード６０が銅で形成されている場合には、金
メッキを施してあることが好ましい。アルミニウムと金
によれば確実なボンディングが可能である。
部分６４を接合部として、半導体チップ１０の電極１２
に直接接続する。電極１２にバンプを設けないので、狭
ピッチの電極１２に対応することができ、バンプ形成の
ためのコスト、日程を省くことができる。なお、電極１
２がアルミニウムで形成されている場合には、リード６
０の少なくとも第１部分７４の表面は金であることが好
ましい。リード６０が銅で形成されている場合には、金
メッキを施してあることが好ましい。アルミニウムと金
によれば確実なボンディングが可能である。
【００７１】本実施形態に係る製造方法でも、リード６
０の形状及びリード６０と電極１２との接続状態を除
き、図４に示す半導体装置と同じ構成の半導体装置を得
ることができる。
０の形状及びリード６０と電極１２との接続状態を除
き、図４に示す半導体装置と同じ構成の半導体装置を得
ることができる。
【００７２】（第３の実施の形態）図７には、本発明を
適用した半導体装置１１００を実装した回路基板１００
０が示されている。回路基板には例えばガラスエポキシ
基板等の有機系基板を用いることが一般的である。回路
基板には例えば銅からなる配線パターンが所望の回路と
なるように形成されていて、それらの配線パターンと半
導体装置の外部端子とを機械的に接続することでそれら
の電気的導通を図る。
適用した半導体装置１１００を実装した回路基板１００
０が示されている。回路基板には例えばガラスエポキシ
基板等の有機系基板を用いることが一般的である。回路
基板には例えば銅からなる配線パターンが所望の回路と
なるように形成されていて、それらの配線パターンと半
導体装置の外部端子とを機械的に接続することでそれら
の電気的導通を図る。
【００７３】（第４の実施の形態）そして、本発明を適
用した半導体装置１１００を備える電子機器として、図
８には、ノート型パーソナルコンピュータ１２００が示
されている。
用した半導体装置１１００を備える電子機器として、図
８には、ノート型パーソナルコンピュータ１２００が示
されている。
【００７４】なお、上記本発明の構成要件「半導体チッ
プ」を「電子素子」に置き換えて、半導体チップと同様
に電子素子（能動素子か受動素子かを問わない）の電極
にバンプを形成することもできる。このような電子素子
から製造される電子部品として、例えば、抵抗器、コン
デンサ、コイル、発振器、フィルタ、温度センサ、サー
ミスタ、バリスタ、ボリューム又はヒューズなどがあ
る。
プ」を「電子素子」に置き換えて、半導体チップと同様
に電子素子（能動素子か受動素子かを問わない）の電極
にバンプを形成することもできる。このような電子素子
から製造される電子部品として、例えば、抵抗器、コン
デンサ、コイル、発振器、フィルタ、温度センサ、サー
ミスタ、バリスタ、ボリューム又はヒューズなどがあ
る。
【００７５】（第５の実施の形態）図９は、本発明を適
用した第５の実施の形態に係るボンディングツールを示
す図である。ボンディングツール７０は、ギャングボン
ディングを行うものである。ボンディングツール７０の
端部は、リード２０のボンディングをするようになって
おり、詳しくは、第１の実施の形態で説明した第１及び
第２の面３２、３４の内容が当てはまる。または、ボン
ディングツールの端部を、第２の実施の形態で説明した
第１〜３の面７２、７４、７６を有するように形成して
もよい。
用した第５の実施の形態に係るボンディングツールを示
す図である。ボンディングツール７０は、ギャングボン
ディングを行うものである。ボンディングツール７０の
端部は、リード２０のボンディングをするようになって
おり、詳しくは、第１の実施の形態で説明した第１及び
第２の面３２、３４の内容が当てはまる。または、ボン
ディングツールの端部を、第２の実施の形態で説明した
第１〜３の面７２、７４、７６を有するように形成して
もよい。
【００７６】ボンディングツール７０には凹部７２が形
成されている。詳しくは、ボンディングツール７０の中
央部またはボンディングのための端部を除く領域に、凹
部７２が形成されている。すなわち、凹部７２の凸面
は、ボンディングをするための面（例えば第１の面３
２、７２）である。凹部７２は、半導体チップ１０に形
成されたオーバーコート８０を避けるためのもので、例
えば１０〜２０μｍの深さで形成される。オーバーコー
ト８０は、半導体チップ１０の表面に形成された配線を
保護するために、例えば１０μｍ程度の厚みで形成され
たものである。第１の実施の形態で説明したように、バ
ンプのない電極１２にリード２０をボンディングすると
きに、凹部７２を形成しておく必要がある。
成されている。詳しくは、ボンディングツール７０の中
央部またはボンディングのための端部を除く領域に、凹
部７２が形成されている。すなわち、凹部７２の凸面
は、ボンディングをするための面（例えば第１の面３
２、７２）である。凹部７２は、半導体チップ１０に形
成されたオーバーコート８０を避けるためのもので、例
えば１０〜２０μｍの深さで形成される。オーバーコー
ト８０は、半導体チップ１０の表面に形成された配線を
保護するために、例えば１０μｍ程度の厚みで形成され
たものである。第１の実施の形態で説明したように、バ
ンプのない電極１２にリード２０をボンディングすると
きに、凹部７２を形成しておく必要がある。
【００７７】凹部７２は、ドライエッチング、特に反応
性イオンエッチング（ＲＩＥ）で形成することができ
る。これによれば、レーザ等で形成するよりも、チッピ
ングやクラック等のないボンディングツール７０を形成
することができる。
性イオンエッチング（ＲＩＥ）で形成することができ
る。これによれば、レーザ等で形成するよりも、チッピ
ングやクラック等のないボンディングツール７０を形成
することができる。
【００７８】本実施の形態に係るボンディングツール７
０を使用した半導体装置の製造方法については、第１又
は第２の実施の形態で説明した内容が該当する。
０を使用した半導体装置の製造方法については、第１又
は第２の実施の形態で説明した内容が該当する。
【００７９】（第６の実施の形態）図１０は、本発明を
適用した第６の実施の形態に係るボンディングツールを
示す図である。ボンディングツール１７０は、第１、第
２及び第３の面１７２、１７４、１７６を有する。第１
の面１７２から延長された仮想面と、第３の面１７６と
の内角は、ほぼ９０°になっている。この場合、リード
６０の、電極１２との接合部（第１部分６４）は、電極
１２の外端から約５μｍ以上内側に位置するとは限らな
い。その他の内容は、第２の実施の形態で説明した内容
が該当する。
適用した第６の実施の形態に係るボンディングツールを
示す図である。ボンディングツール１７０は、第１、第
２及び第３の面１７２、１７４、１７６を有する。第１
の面１７２から延長された仮想面と、第３の面１７６と
の内角は、ほぼ９０°になっている。この場合、リード
６０の、電極１２との接合部（第１部分６４）は、電極
１２の外端から約５μｍ以上内側に位置するとは限らな
い。その他の内容は、第２の実施の形態で説明した内容
が該当する。
【図１】図１は、本発明を適用した第１の実施の形態に
係る半導体装置の製造方法を説明する図である。
係る半導体装置の製造方法を説明する図である。
【図２】図２は、本発明を適用した第１の実施の形態に
係る半導体装置の製造方法を説明する図である。
係る半導体装置の製造方法を説明する図である。
【図３】図３は、本発明を適用した第１の実施の形態に
おけるリードの接続状態を示す図である。
おけるリードの接続状態を示す図である。
【図４】図４は、本発明を適用した第１の実施の形態に
係る半導体装置を示す図である。
係る半導体装置を示す図である。
【図５】図５は、本発明を適用した第２の実施の形態に
係る半導体装置の製造方法を説明する図である。
係る半導体装置の製造方法を説明する図である。
【図６】図６は、本発明を適用した第２の実施の形態に
係る半導体装置の製造方法を説明する図である。
係る半導体装置の製造方法を説明する図である。
【図７】図７は、本発明の第３の実施の形態に係る回路
基板を示す図である。
基板を示す図である。
【図８】図８は、本発明に係る方法を適用して製造され
た半導体装置を備える第４の実施の形態に係る電子機器
を示す図である。
た半導体装置を備える第４の実施の形態に係る電子機器
を示す図である。
【図９】図９は、本発明を適用した第５の実施の形態に
係るボンディングツールを示す図である。
係るボンディングツールを示す図である。
【図１０】図１０は、本発明を適用した第６の実施の形
態に係るボンディングツールを示す図である。
態に係るボンディングツールを示す図である。
１０ 半導体チップ １２ 電極 ２０ リード ２２ 先端部（接合部） ３０ ボンディングツール ３２ 第１の面 ３４ 第２の面 ４０ 基板 ４６ デバイスホール ６０ リード ６２ 先端部（接合部） ６４ 第１部分 ６６ 第２部分 ７０ ボンディングツール ７２ 第１の面 ７４ 第２の面 ７６ 第３の面
Claims (19)
- 【請求項１】 ほぼ平坦な表面の複数の電極を有する半
導体チップの前記電極が形成された面の上方に、前記半
導体チップから間隔をあけて、ほぼ平坦な表面の複数の
リードを配置する第１工程と、 ボンディングツールによって、前記リードの少なくとも
１つを屈曲させて、その先端部を接合部として前記電極
に接続する第２工程と、 を含み、 前記第２工程で、前記先端部を前記電極の表面の領域内
に配置し、前記リードにおける前記接合部を除く部分
を、前記半導体チップと非接触の状態にする半導体装置
の製造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、 前記ボンディングツールは、複数の前記リードの前記接
合部を一括して前記電極に接続するギャングボンディン
グツールである半導体装置の製造方法。 - 【請求項３】 請求項１又は請求項２記載の半導体装置
の製造方法において、 前記第２工程で、前記電極の表面の領域内で前記リード
の前記先端部を押圧し、前記リードの前記接合部を除く
部分を、前記接合部から斜めに傾斜した形状にする半導
体装置の製造方法。 - 【請求項４】 ほぼ平坦な表面の複数の電極を有する半
導体チップの前記電極が形成された面の上方に、前記半
導体チップから間隔をあけて、ほぼ平坦な表面の複数の
リードを配置する第１工程と、 ギャングボンディングツールによって、前記リードを屈
曲させて、先端部を除いた部分のうち前記先端部に近い
部分を接合部として前記電極に接続する第２工程と、 を含み、 前記第２工程で、前記先端部を、前記電極の表面の領域
外に配置するとともに前記半導体チップから離れる方向
に屈曲させ、前記リードにおける前記先端部及び前記接
合部を除く部分を、前記半導体チップと非接触の状態に
する半導体装置の製造方法。 - 【請求項５】 請求項４記載の半導体装置の製造方法に
おいて、 前記第２工程で、前記電極の表面の領域内で前記リード
の前記先端部を除いた部分のうち前記先端部に近い部分
を押圧し、前記リードの前記接合部を除く部分を、前記
接合部から斜めに傾斜した形状にする半導体装置の製造
方法。 - 【請求項６】 請求項１から請求項５のいずれかに記載
の半導体装置の製造方法において、 前記電極の少なくとも表面はアルミニウムで形成され、
前記リードには、金メッキが施されている半導体装置の
製造方法。 - 【請求項７】 請求項４、請求項５、請求項４を引用す
る請求項６のいずれかに記載の方法により製造された半
導体装置。 - 【請求項８】 ほぼ平坦な表面の複数の電極を有する半
導体チップと、 前記電極の前記表面に平行に配置される先端部と、前記
半導体チップから離れる方向に屈曲する部分と、を有
し、前記先端部が前記電極に接合されるほぼ平坦な表面
の複数のリードと、 を含み、 それぞれのリードの先端部は、前記電極の表面の領域内
に位置し、前記リードの前記先端部を除く部分は前記半
導体チップと非接触の状態である半導体装置。 - 【請求項９】 請求項８記載の半導体装置において、 前記リードの前記先端部を除く部分が、前記先端部から
斜めに傾斜している半導体装置。 - 【請求項１０】 請求項８又は請求項９記載の半導体装
置において、 前記電極の少なくとも表面はアルミニウムで形成され、
前記リードには、金メッキが施されている半導体装置。 - 【請求項１１】 請求項７から請求項１０のいずれかに
記載の半導体装置が実装された回路基板。 - 【請求項１２】 請求項７から請求項１０のいずれかに
記載の半導体装置を有する電子機器。 - 【請求項１３】 ほぼ平坦な表面の複数の電極を有する
半導体チップの前記電極が形成された面の上方に前記半
導体チップから間隔をあけて配置されたほぼ平坦な表面
の複数のリードを一括して屈曲させる第１の面と、前記
リードの屈曲を規制する第２の面と、を有し、 前記第１の面は、前記電極の前記表面とほぼ平行な面で
あり、前記リードの前記電極に対する接合部となる先端
部に対向し、前記リードの先端部を除く部分を避けて形
成され、 前記第２の面は、前記第１の面に接続されて前記半導体
チップから離れる方向に傾斜した面であり、前記リード
の前記先端部を除く部分の屈曲を規制するものであり、 前記第１の面と第２の面の境目が、前記電極の表面の領
域内に位置し、前記リードの前記接合部を、前記電極の
表面の領域内に位置させるボンディングツール。 - 【請求項１４】 ほぼ平坦な表面の複数の電極を有する
半導体チップの前記電極が形成された面の上方に前記半
導体チップから間隔をあけて配置されたほぼ平坦な表面
の複数のリードを一括して屈曲させる第１の面と、前記
リードの屈曲を規制する第２及び第３の面と、を有し、 前記第１の面は、前記電極の前記表面とほぼ平行な面で
あり、前記リードの前記電極に対する接合部として、先
端部を除いた部分のうち前記先端部に近い部分に対向
し、前記リードの前記接合部を除く部分を避けて形成さ
れ、 前記第２の面は、前記第１の面に接続されて前記半導体
チップから離れる方向に傾斜した面であり、前記リード
の前記先端部及び前記接合部を除く部分の屈曲を規制す
るものであり、 前記第３の面は、前記第２の面とは反対側で前記第１の
面に接続されて前記半導体チップから離れる方向に傾斜
した面であり、前記リードの前記先端部の屈曲を規制す
るものであり、 前記第１及び第２の面の境目と第１及び第３の面の境目
とが、前記電極の表面の領域内に位置し、前記リードの
前記接合部を、前記電極の表面の領域内に位置させるボ
ンディングツール。 - 【請求項１５】 請求項１４記載のボンディングツール
において、 前記第３の面は、平面であるボンディングツール。 - 【請求項１６】 請求項１３から請求項１５のいずれか
に記載のボンディングツールにおいて、 前記第２の面は、平面であるボンディングツール。 - 【請求項１７】 請求項１３から請求項１６のいずれか
に記載のボンディングツールにおいて、 前記リードの接合部に熱を加える加熱手段を有するボン
ディングツール。 - 【請求項１８】 請求項１３から請求項１７のいずれか
に記載のボンディングツールにおいて、 前記第１の面を凸面とする凹部が、前記半導体チップを
向く側に形成されてなるボンディングツール。 - 【請求項１９】 請求項１８記載のボンディングツール
の製造方法であって、 前記凹部をドライエッチングで形成するボンディングツ
ールの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000056834A JP3651345B2 (ja) | 1999-03-30 | 2000-03-02 | ボンディングツール及びその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8930399 | 1999-03-30 | ||
| JP11-89303 | 1999-03-30 | ||
| JP2000056834A JP3651345B2 (ja) | 1999-03-30 | 2000-03-02 | ボンディングツール及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000349121A true JP2000349121A (ja) | 2000-12-15 |
| JP3651345B2 JP3651345B2 (ja) | 2005-05-25 |
Family
ID=26430730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000056834A Expired - Fee Related JP3651345B2 (ja) | 1999-03-30 | 2000-03-02 | ボンディングツール及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3651345B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003007773A (ja) * | 2001-06-25 | 2003-01-10 | Nec Corp | ボンディングツールおよびボンディング方法 |
-
2000
- 2000-03-02 JP JP2000056834A patent/JP3651345B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003007773A (ja) * | 2001-06-25 | 2003-01-10 | Nec Corp | ボンディングツールおよびボンディング方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3651345B2 (ja) | 2005-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100459970B1 (ko) | 반도체 장치 및 그 제조 방법과, 회로기판 및 전자기기 | |
| JP3967133B2 (ja) | 半導体装置及び電子機器の製造方法 | |
| JP3633559B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| TW512498B (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| US7196418B2 (en) | Semiconductor device and stacked semiconductor device that can increase flexibility in designing a stacked semiconductor device | |
| JP3502776B2 (ja) | バンプ付き金属箔及び回路基板及びこれを用いた半導体装置 | |
| JP3838331B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3238004B2 (ja) | 半導体装置の製造方法 | |
| JP2001015679A (ja) | 半導体装置及びその製造方法 | |
| JP4066127B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器。 | |
| JP2001298115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| KR20010105415A (ko) | 반도체 칩의 실장구조, 반도체 장치 및 반도체 장치의제조방법 | |
| JP3565090B2 (ja) | 半導体装置の製造方法 | |
| KR100501018B1 (ko) | 범프 형성 방법, 반도체 웨이퍼, 반도체 칩 및 반도체 장치와 이들의 제조 방법, 회로 기판 및 전자 기기 | |
| JP3065010B2 (ja) | 半導体装置 | |
| JP2000349121A (ja) | 半導体装置及びその製造方法、ボンディングツール及びその製造方法、回路基板並びに電子機器 | |
| JP2748771B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| JP4175339B2 (ja) | 半導体装置の製造方法 | |
| JP4310631B2 (ja) | 半導体装置、回路基板並びに電子機器 | |
| JP3457547B2 (ja) | 半導体装置およびその製造方法ならびにフィルムキャリア | |
| JP2008103739A (ja) | 配線基板、接続基板、半導体装置及びこれらの製造方法、回路基板並びに電子機器 | |
| JP2000124251A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH08172142A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| JP3033541B2 (ja) | Ｔａｂテープ、半導体装置及び半導体装置の製造方法 | |
| JP3586867B2 (ja) | 半導体装置、その製造方法及びその実装方法並びにこれを実装した回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050106 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050201 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050214 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080304 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120304 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120304 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130304 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |