KR100501018B1 - 범프 형성 방법, 반도체 웨이퍼, 반도체 칩 및 반도체 장치와 이들의 제조 방법, 회로 기판 및 전자 기기 - Google Patents

범프 형성 방법, 반도체 웨이퍼, 반도체 칩 및 반도체 장치와 이들의 제조 방법, 회로 기판 및 전자 기기 Download PDF

Info

Publication number
KR100501018B1
KR100501018B1 KR10-1999-0049373A KR19990049373A KR100501018B1 KR 100501018 B1 KR100501018 B1 KR 100501018B1 KR 19990049373 A KR19990049373 A KR 19990049373A KR 100501018 B1 KR100501018 B1 KR 100501018B1
Authority
KR
South Korea
Prior art keywords
bump
electrodes
tip portion
lead
tool
Prior art date
Application number
KR10-1999-0049373A
Other languages
English (en)
Other versions
KR20000035318A (ko
Inventor
고야마유고
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20000035318A publication Critical patent/KR20000035318A/ko
Application granted granted Critical
Publication of KR100501018B1 publication Critical patent/KR100501018B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Abstract

범프의 형성 방법은 볼 형상으로 형성된 선단부(14)를 갖는 도전선(16)의 선단부(14)를 제 1 툴(20)에 의해서 전극(12)에 본딩함과 동시에, 선단부(14)에 있어서의 도전선(16)이 유도되는 중앙부(13)의 주위이며 외주 단부(15)를 피하는 부분을 제 1 툴(20)에 의해서 가압하여 소성 변형시키는 제 1 공정과, 선단부(14)를 전극(12)에 남겨서 도전선(16)을 절단하는 제 2 공정과, 선단부(14)의 적어도 중앙부(13)를 제 2 툴(32)에 의해서 가압하여 소성 변형시키는 제 3 공정을 포함한다.

Description

범프 형성 방법, 반도체 웨이퍼, 반도체 칩 및 반도체 장치와 이들의 제조 방법, 회로 기판 및 전자 기기{Method of forming bump, semiconductor wafer, semiconductor chip and semiconductor device, and methods of fabrication thereof, circuit board and electronic instrument}
본 발명은 범프 형성 방법 및 범프 형성용 본딩 툴, 반도체 웨이퍼, 반도체 칩 및 반도체 장치와 이들의 제조 방법, 회로 기판 및 전자 기기에 관한 것이다.
와이어 본딩 기술을 사용하여 반도체 소자의 전극에 범프를 형성하는 방법이 공지되어 있다. 예를 들면, 일본 특허 공개소 57-163919 호 공보에는, 캐필러리를 사용하여 전극에 와이어를 본딩하여, 와이어를 떼어내는 것으로 전극에 와이어의 잔편을 남겨 이것을 범프로 하는 방법이 기재되어 있다. 이 방법에 의하면, 도금을 중첩하는 것보다도, 범프를 빠르게 형성할 수가 있다.
그러나, 와이어를 떼어내어 형성한 범프는 평평한 상단면이 충분히 확보되어 있지 않기 때문에, 반도체 소자를 기판에 페이스 다운 본딩할 때에는 문제가 없지만, 범프에 리드를 본딩할 때에 접합 정밀도가 떨어진다고 하는 문제가 있었다. 즉, 범프의 상단면이 산 형상으로 되어 있거나, 평탄한 영역이 있다고 해도 작은 면적이기 때문에, 리드와의 접합 면적이 충분하지 않고, 리드가 범프로부터 흘러 내려 버리는 경우가 있었다.
본 발명은 상기 문제점을 해결하는 것으로, 그 목적은 넓은 본딩 영역이 확보된 범프를 용이하게 형성할 수 있는 범프 형성 방법 및 범프 형성용 본딩 툴, 반도체 웨이퍼, 반도체 칩 및 반도체 장치 및 이것들의 제조 방법, 회로 기판 및 전자 기기를 제공하는 것에 있다.
(1) 본 발명에 관계되는 범프 형성 방법은 볼 형상으로 형성된 선단부를 갖는 도전선의 상기 선단부를 제 1 툴에 의해서 전극에 본딩됨과 동시에, 상기 선단부에서의 상기 도전선이 유도되는 중앙부의 주위이며 외주 단부를 피하는 부분을 상기 제 1 툴에 의해서 가압하여 소성 변형시키는 제 1 공정과, 상기 선단부를 상기 전극에 남겨서 상기 도전선을 절단하는 제 2 공정과, 상기 선단부의 적어도 상기 중앙부를 제 2 툴에 의해서 가압하여 소성 변형시키는 제 3 공정을 포함하다.
본 발명에 의하면, 선단부가 볼 형상으로 형성된 도전선을 사용하여 그 선단부를 전극에 본딩하고, 그 일부를 가압하여 소성 변형시킨다. 가압하는 부분은 볼 형상의 선단부 중앙부의 주위이며, 외주 단부를 피하는 부분이다. 따라서, 소성 변형 후의 선단부는 중앙부의 주위에 오목한 자국이 형성될 수 있지만, 외주 단부는 가압되어 있지 않기 때문에 찌그러지지 않는다. 그리고, 도전선을 절단하여, 소성 변형한 선단부를 남기고 선단부의 적어도 중앙부를 더욱 가압하여 소성 변형시킨다. 그 결과, 선단부의 중앙부가 찌그러져 넓어지며, 대부분의 경우에는 평평하게 된다. 이렇게 해서 형성된 범프에 의하면, 제 1 공정에서 볼 형상의 선단부의 외주 단부가 찌그러져 있지 않으므로, 외주 단부의 상면도 본딩 영역으로 이용할 수 있다. 이와 같이, 본 발명에 의하면 넓은 본딩 영역이 확보된 범프를 간단하게 형성할 수 있다.
(2) 본 발명에 관계되는 반도체 웨이퍼의 제조 방법은 집적회로와 복수의 전극을 형성한 후에, 볼 형상으로 형성된 선단부를 갖는 도전선의 상기 선단부를 제 1 툴에 의해서 상기 복수의 전극중 어느 것인가에 본딩됨과 동시에, 상기 선단부에서의 상기 도전선이 유도되는 중앙부의 주위이며 외주 단부를 피하는 부분을 상기 제 1 툴에 의해서 가압하여 소성 변형시키는 제 1 공정과, 상기 선단부를 상기 전극에 남겨서 상기 도전선을 절단하는 제 2 공정과, 상기 선단부의 적어도 상기 중앙부를 제 2 툴에 의해서 가압하여 소성 변형시켜서 범프를 형성하는 제 3 공정을 포함한다.
본 발명에 의하면, 선단부가 볼 형상으로 형성된 도전선을 사용하여 그 선단부를 전극에 본딩하고 그 일부를 가압하여 소성 변형시킨다. 가압하는 부분은 볼 형상의 선단부 중앙부의 주위이며, 외주 단부를 피하는 부분이다. 따라서, 소성 변형 후의 선단부는 중앙부의 주위에 오목한 자국이 형성될 수 있지만, 외주 단부는 가압되어 있지 않기 때문에 찌그러지지 않는다. 그리고, 도전선을 절단하여 소성 변형한 선단부를 남겨, 선단부의 적어도 중앙부를 더욱 가압하여 소성 변형시킨다. 그 결과, 선단부의 중앙부가 찌그러져 넓어져서, 대부분의 경우에는 평평하게 된다. 이렇게 해서 형성된 범프에 의하면, 제 1 공정에서 볼 형상의 선단부의 외주 단부가 찌그러져 있지 않기 때문에, 외주 단부의 표면도 본딩 영역으로서 이용할 수가 있다. 이와 같이, 본 발명에 의하면 넓은 본딩 영역이 확보된 범프를 갖는 반도체 웨이퍼를 간단하게 형성할 수 있다.
(3) 이 반도체 웨이퍼의 제조 방법에 있어서, 상기 제 3 공정 전에, 상기 제 1 공정 및 제 2 공정을 반복하여 복수 전극의 각각에 상기 도전선의 선단부를 남기고, 상기 제 3 공정에서는, 복수의 전극에 남겨진 상기 도전선의 선단부를 동시에 가압하여 상기 복수의 전극상의 범프를 동시에 형성해도 된다.
이것에 의하면, 복수의 범프를 동시에 형성할 수 있기 때문에, 그 공정을 단축할 수 있다.
(4) 본 발명에 관계되는 반도체 칩의 제조 방법은 집적회로와 복수의 전극이 형성된 반도체 웨이퍼를 상기 복수의 전극 중 일군의 전극을 갖는 낱개로 절단한 후에, 볼 형상으로 형성된 선단부를 갖는 도전선의 상기 선단부를 제 1 툴에 의해서 상기 1군의 전극중 어느 것인가에 본딩함과 동시에, 상기 선단부에서의 상기 도전선이 유도되는 중앙부의 주위이며 외주 단부를 피하는 부분을 상기 제 1 툴에 의해서 가압하여 소성 변형시키는 제 1 공정과, 상기 선단부를 상기 전극에 남겨 상기 도전선을 절단하는 제 2 공정과, 상기 선단부의 적어도 상기 중앙부를 제 2 툴에 의해서 가압하여 소성 변형시켜서 범프를 형성하는 제 3 공정을 포함한다.
본 발명에 의하면, 선단부가 볼 형상으로 형성된 도전선을 사용하여 그 선단부를 전극에 본딩하며 그 일부를 가압하여 소성 변형시킨다. 가압하는 부분은 볼 형상의 선단부 중앙부의 주위이며, 외주 단부를 피하는 부분이다. 따라서, 소성 변형 후의 선단부는 중앙부의 주위에 오목 자국이 형성될 수 있지만, 외주 단부는 가압되어 있지 않기 때문에 찌그러져 있지 않다. 그리고, 도전선을 절단하여 소성 변형한 선단부를 남겨, 선단부의 적어도 중앙부를 더욱 가압하여 소성 변형시킨다. 그 결과, 선단부의 중앙부가 찌그러져 넓어져, 대부분의 경우에는 평평하게 된다. 이렇게 해서 형성된 범프에 의하면, 제 1 공정에서 볼 형상의 선단부의 외주 단부가 찌그러져 있지 않기 때문에, 외주 단부의 표면도 본딩 영역으로 이용할 수 있다. 이와 같이, 본 발명에 의하면 넓은 본딩 영역이 확보된 범프를 갖는 반도체 칩을 간단하게 형성할 수 있다.
(5) 이 반도체 칩의 제조 방법에 있어서, 상기 제 3 공정 전에, 상기 제 1 공정 및 제 2 공정을 반복하여 상기 1군의 전극의 각각에 상기 도전선의 선단부를 남기고, 상기 제 3 공정에서는, 상기 1군의 전극에 남겨진 상기 도전선의 선단부를 동시에 가압하여 상기 1군의 전극상의 범프를 동시에 형성해도 된다.
이것에 의하면, 복수의 범프를 동시에 형성할 수 있기 때문에 그 공정을 단축할 수가 있다.
(6) 본 발명에 관계되는 반도체 장치의 제조 방법은 볼 형상으로 형성된 선단부를 갖는 도전선의 상기 선단부를 제 1 툴에 의해서 반도체 소자의 복수 전극중 어느 것인가에 본딩함과 동시에, 상기 선단부에서의 상기 도전선이 유도되는 중앙부의 주위이며 외주 단부를 피하는 부분을 상기 제 1 툴에 의해서 가압하여 소성 변형시키는 제 1 공정과, 상기 선단부를 상기 전극에 남겨서 상기 도전선을 절단하는 제 2 공정과, 상기 선단부의 적어도 상기 중앙부를 제 2 툴에 의해서 가압하여 소성 변형시켜서 범프를 형성하는 제 3 공정과, 상기 범프와 리드를 본딩하는 제 4 공정을 포함한다.
본 발명에 의하면, 선단부가 볼 형상으로 형성된 도전선을 사용하여 그 선단부를 전극에 본딩하여 그 일부를 가압하여 소성 변형시킨다. 가압하는 부분은 볼 형상의 선단부 중앙부의 주위이며, 외주 단부를 피하는 부분이다. 따라서, 소성 변형 후의 선단부는 중앙부의 주위에 오목 자국이 형성될 수 있지만, 외주 단부는 가압되어 있지 않기 때문에 찌그러져 있지 않다. 그리고, 도전선을 절단하여 소성 변형한 선단부를 남기고, 선단부의 적어도 중앙부를 더욱 가압하여 소성 변형시킨다. 그 결과, 선단부의 중앙부가 찌그러져서 넓어져, 대부분의 경우에는 평평하게 된다. 이렇게 해서 형성된 범프에 의하면, 제 1 공정에서 볼 형상의 선단부 외주 단부가 찌그러져 있지 않기 때문에, 외주 단부의 상면도 본딩 영역으로서 이용할 수가 있다. 즉, 넓은 본딩 영역이 확보된 범프를 간단하게 형성할 수 있다. 그리고, 이 범프에 리드를 본딩하여 반도체 장치를 얻을 수 있다.
(7) 이 반도체 장치의 제조 방법에 있어서, 상기 제 3 공정 전에 상기 제 1 공정 및 제 2 공정을 반복하여 복수 전극의 각각에 상기 도전선의 선단부를 남기고, 상기 제 3 공정에서는 복수의 전극에 남겨진 상기 도전선의 선단부를 동시에 가압하여 상기 복수의 전극상의 범프를 동시에 형성해도 된다.
이것에 의하면, 복수의 범프를 동시에 형성할 수 있기 때문에, 그 공정을 단축할 수가 있다.
(8) 이 반도체 장치의 제조 방법에 있어서, 상기 리드는 기판에 형성된 개구부의 내측에 돌출하여 형성되며, 상기 제 4 공정에서, 상기 범프는 상기 개구부 내에 배치되어 상기 개구부 내에서 상기 리드를 상기 범프에 본딩해도 된다.
(9) 이 반도체 장치의 제조 방법에 있어서, 상기 리드는 기판상에 형성되며, 상기 제 4 공정에서, 상기 리드에 있어서의 상기 기판상의 부분에 상기 범프를 대향시켜서 상기 반도체 소자를 페이스 다운 본딩해도 된다.
(1O) 이 반도체 장치의 제조 방법에 있어서, 상기 제 4 공정에서 접착제에 도전 입자가 분산되어 이루어지는 이방성 도전재료를 끼워서 상기 범프와 상기 리드를 본딩해도 된다.
(11) 본 발명에 관계되는 범프 형성용 본딩 툴은, 볼 형상으로 형성된 선단부를 갖는 도전선이 끼워져 통하는 구멍이 형성되고, 상기 구멍의 주위에 상기 도전선의 선단부를 가압하는 가압부를 가지며, 상기 가압부는 상기 선단부의 외주 단부를 피하는 형상을 한다.
본 발명에 의하면, 선단부가 볼 형상으로 형성된 도전선을 구멍에 끼워 통하는, 가압부에 의해서 선단부를 가압할 수 있도록 이루어져 있다. 가압하는 부분은 도전선이 끼워 통하는 구멍의 주위이며, 도전선의 선단부의 외주 단부를 피하는 부분이다. 이 부분을 가압하는 것으로, 볼 형상의 선단부의 외주 단부를 찌그러뜨리지 않고서 소성 변형시킬 수 있다. 그리고, 도전선을 절단하여 소성 변형한 선단부를 남겨, 선단부의 적어도 중앙부를 더욱 가압하여 소성 변형시켜, 선단부의 중앙부를 찌그러뜨림으로써, 외주 단부의 상면도 본딩 영역으로서 이용할 수가 있는 범프를 형성할 수 있다. 이와 같이, 본 발명에 의하면 넓은 본딩 영역이 확보된 범프를 간단하게 형성할 수가 있다.
(12) 본 발명에 관계되는 반도체 웨이퍼는 집적회로와, 복수의 전극과, 각각의 상기 전극상에 형성된 범프를 구비하며, 상기 범프의 상면에 있어서 중앙부와 외주단부와의 사이에는 홈이 형성되며, 상기 중앙부와 외주 단부와의 높이가 거의 같다.
본 발명에 의하면, 범프 중앙부의 외측에 홈이 형성되어 있지만, 홈의 외측 외주 단부가 중앙부와 거의 같은 높이로 되어 있다. 따라서, 범프 상면의 전체가 본딩 영역으로 되어 넓은 본딩 영역이 확보된다.
(13) 본 발명에 관계되는 반도체 칩은 집적 회로와, 복수의 전극과, 각각의 상기 전극상에 형성된 범프를 가지며, 상기 범프의 상면에 있어서, 중앙부와 외주 단부와의 사이에는 홈이 형성되며, 상기 중앙부와 외주 단부와의 높이가 거의 같다.
본 발명에 의하면, 범프의 중앙부의 외측에 홈이 형성되어 있지만, 홈의 외측의 외주 단부가 중앙부와 거의 같은 높이로 되어 있다. 따라서, 범프 상면의 전체가 본딩 영역으로 되어 넓은 본딩 영역이 확보된다.
(14) 본 발명에 관계되는 반도체 장치는 복수의 전극을 갖는 반도체 소자와, 각각의 전극에 설치되며 상면에 있어서의 중앙부와 외주 단부와의 사이에 홈이 형성되고 상기 중앙부와 외주 단부와의 높이가 거의 같은 범프와, 상기 범프에 본딩된 리드와, 상기 리드가 형성된 기판을 포함한다.
본 발명에 의하면, 범프의 중앙부의 외측에 홈이 형성되어 있지만, 홈의 외측의 외주 단부가 중앙부와 거의 같은 높이로 되어 있다. 따라서, 범프 상면의 전체가 본딩 영역이 되어, 넓은 본딩 영역이 확보되기 때문에 리드와의 양호한 접합이 가능하게 된다.
(15) 이 반도체 장치에 있어서, 상기 기판에는 개구부가 형성되며, 상기 리드는 상기 기판에 형성된 상기 개구부의 내측에 돌출하여 형성되고, 상기 범프와 상기 리드는 상기 개구부 내에서 본딩되어 있어도 된다.
(16) 이 반도체 장치에 있어서, 상기 리드는 기판에 형성되고, 상기 제 4 공정에서, 상기 리드에 있어서의 상기 기판상의 부분에 상기 범프를 대향시키고, 상기 반도체 소자가 페이스 다운 본딩되어 있어도 된다.
(17) 이 반도체 장치에 있어서, 상기 범프와 상기 리드는 접착제에 도전 입자가 분산되어 이루어지는 이방성 도전 재료를 끼워서 본딩되어 있어도 된다.
(18) 본 발명에 관계되는 회로 기판에는, 상기 반도체 장치가 설치되어 있다.
(19) 본 발명에 관계되는 전자 기기는 상기 반도체 장치를 갖는다.
이하, 본 발명의 실시 형태를 도면을 참조하여 설명한다.
(제 1 실시예)
본 실시 형태로서는, 본 발명에 관계되는 범프 형성용 본딩 툴을 사용하여 반도체 소자(반도체 칩)에 범프를 형성하는 것으로, 본 발명에 관계되는 반도체 칩을 제조하여, 이 반도체 칩을 사용하여 반도체 장치를 제조한다.
본 발명에 관계되는 반도체 장치의 제조 방법에 있어서, 리드와 범프와의 접합 방법은 상관하지 않는다. 접합 방법으로서, 예를 들면, TAB(Tape Automated Bonding), 플립칩을 포함하는 페이스 다운 본딩, 이방성 도전재료를 사용한 본딩 등을 들 수 있다. 또한, 본 발명에 관계되는 반도체 장치의 패키지 형태는, T-BGA(Tape Ball Grid Array)를 포함하는 BGA(Ball Grid Array), T-CSP(Tape Chip Size/Scale Package)를 포함하는 CSP(Chip Size/Scale Package), 또는 COF(Chip 0n Film) 및 COG(Chip 0n Glass)를 포함하는 TCP(Tape Carrier Package) 등의 어느 것인가가 적용되어도 된다.
도 1 내지 도 7은 본 발명을 적용한 제 1 실시예를 설명하는 도면이다. 본 실시 형태에 관계되는 반도체 장치의 제조 방법으로서는, TAB 기술이 적용된다. 그리고, T-BGA 패키지를 적용한 반도체 장치를 제조한다.
도 1 내지 도 4는 반도체 소자의 전극에 범프를 형성하는 공정을 도시하는 도면이다. 이 공정은 본 발명에 관계되는 범프 형성 방법의 실시 형태이고, 본 발명에 관계되는 반도체 칩의 제조 방법의 실시 형태이며, 본 발명에 관계되는 반도체 장치의 제조 방법의 일부의 실시 형태이다.
우선, 도 1에 도시되는 바와 같이, 1개 또는 복수의 전극(12)이 형성된 반도체 소자(10: 반도체 칩)를 준비한다. 각 전극(12)은 예를 들면 알루미늄 등으로 반도체 소자(10)의 능동 소자의 형성면에 얇고 평평하게 형성되어 있는 것이 많지만, 범프의 형상을 하지 않으면 특별히 측면 또는 종단면의 형상은 한정되지 않고, 반도체 소자(10)의 면과 면밀하게 이루어져 있어도 된다. 또한, 전극(12)의 평면형상도 특별히 한정되지 않고, 원형이라도 구형이라도 된다. 또, 반도체 소자(10)는 집적회로 및 복수의 전극(12)이 형성된 반도체 웨이퍼를 절단하여 얻을 수 있다.
이러한 반도체 소자(10)에 있어서의 전극(12)이 형성된 면의 측에, 제 1 툴(20: 범프 형성용 본딩 툴)을 배치한다. 툴(20)은 와이어 등의 도전선(16)을 끼워 통하는 구멍(22)을 갖는다. 구멍(22)을 파이프 구멍으로 함으로써, 도전선(16)을 가이드할 수 있다. 도전선(16)은 금, 동 또는 알루미늄 등으로 구성되는 것이 대부분이지만, 도전성의 재료이면 특별히 한정되지 않는다. 도전선(16)의 선단부(14)는 툴(20)의 선단부의 외측에서 볼 형상으로 형성되어 있다. 볼 형상의 선단부(14)는 괴상(塊狀)으로 되어 있지만 그 형상은 상관없다. 선단부(14)는 예를 들면, 전기 토치에 의해서 고전압의 방전을 행하여 형성된다.
툴(20)은 구멍(22)이 개구하는 단부를 구성하는 가압부(24)가 도전선(16)의 선단부(14)를 가압하게 되어 있다. 가압부(24)는 툴(20)의 선단부이다. 구멍(22)은 가압부(24)의 중앙부에서 개구해도 된다. 가압부(24)에 형성된 구멍(22)에 있어서, 그 개구의 직경은 그 이외의 부분의 직경보다도 크게 되어 있어도 된다. 즉, 가압부(24)에는 테이퍼상의 구멍(23)을 형성해도 좋다. 테이퍼상의 구멍(23)은 선단부(14)에 있어서의 도전선(16)이 유도되는 중앙부(13)를 향하여 개구한다. 따라서, 가압부(24)는 선단부(14) 중앙부(13)의 주위 부분의 윗쪽에 위치한다. 또한, 가압부(24)의 외형은 예를 들면 원추 사다리꼴상으로 할 수 있다. 이 원추대의 상면이 가압부(24)의 선단면으로 된다. 가압부(24)의 선단면은 선단부(14)의 중앙부(13)를 기준으로서, 선단부(14)의 외주 단부(15)를 피하여 가압하여, 선단부(14)를 소성 변형시켜지는 형상을 한다. 예를 들면, 가압부(24)의 선단면의 폭 또는 직경(W1)을 도전선(16)의 선단부(14)의 폭 또는 직경(W2)보다도 작게하면 된다. 또는, 소성 변형한 선단부(14)의 외주 단부(15)가 가압부(24)보다도 외측으로 넓어지는 것이면, 가압부(24)의 선단면의 폭 또는 직경(W1)이 도전선(16) 선단부(14)의 폭 또는 직경(W2)과 같은 또는 이것을 초과해도 된다.
툴(20)을 어느 것인가 하나의 전극(12)의 윗쪽에 배치하며, 선단부(14)를 어느 것인가 하나의 전극(12) 윗쪽에 배치한다. 클램퍼(18)를 개방하여 툴(20)을 하강시켜, 전극(12)에 선단부(14)를 가압한다. 선단부(14)를 일정한 압력으로 가압하여 전극(12)에 압착을 행하고 있는 사이에 초음파나 열 등을 인가한다.
이렇게 해서, 도 2에 도시되는 바와 같이, 도전선(16)의 선단부(14)가 전극(12)에 본딩된다. 동 도면에 있어서, 선단부(14)의 중앙부(13)는 툴(20)의 가압부(24)에 형성된 구멍(23)에 들어가, 이 구멍(23)의 형상에 대응하여 소성 변형 하고 있다. 구멍(23)이 테이퍼상을 할 때에는, 중앙부(13)는 원추 사다리꼴상을 한다. 또한, 선단부(14)의 중앙부(13)와 외주 단부(15)의 사이에는 가압부(24)로써 가압된 것으로 홈(17)이 형성되어 있다. 홈(17)에 있어서의 외주 단부(15)에 가까운 측면은 가압부(24)가 원추대의 형상을 할 때에는 테이퍼상을 한다. 홈(17)의 외측에 선단부(14)의 외주 단부(15)가 소성 변형하여 위치한다.
다음에, 클램퍼(18)를 패쇄하여 도전선(16)을 유지하며, 도 3에 도시되는 바와 같이, 툴(20) 및 클램퍼(18)를 동시에 상승시킨다. 이렇게 해서, 도전선(16)은떼어지며, 선단부(14)를 포함하는 부분이 전극(12)상에 남는다. 범프 형성의 필요가 있는 전극(12)이 복수인 경우에는, 이상의 공정을 복수의 전극(12)에 대해서 반복하여 행할 수 있다.
다음에, 도 4a에 도시되는 바와 같이, 전극(12)상에 본딩된 도전선(16)의 일부(선단부(14)를 포함한다)가 남겨진 반도체 소자(10)를 대(30)위에 실어서, 도 4b에 도시되는 바와 같이, 제 2 툴(32)에 의해서 선단부(14)의 적어도 중앙부(13)를 깨뜨린다. 제 2 툴(32)은 평탄한 면을 가져도 좋다. 이 경우, 평탄한 면이 선단부(14)의 적어도 중앙부(13)를 가압하여 소성 변형시킨다. 또한, 선단부(14)의 외주 단부(15)도 가압하여 소성 변형시켜도 된다. 또, 본 실시 형태로서는, 복수의 전극(12)상에 남겨진 도전선(16)의 선단부(14)를 동시에 찌그러뜨리지만, 하나의 전극(12)마다 도전선(16)의 선단부(14)를 찌그러뜨려도 된다.
이렇게 해서, 도 4b에 확대하여 도시되는 바와 같이, 각 전극(12)상에 범프(40)가 형성된다. 범프(40)에는 상면에 있어서, 중앙부(42)와 외주 단부(44)와의 사이에 홈(46)이 형성되어 있다. 범프(40)는 도전선(16)의 일부(선단부(14)를 포함한다)로 구성된다. 선단부(14)의 중앙부(13)가 제 2 툴(32)에 의해서 가압되어 있기 때문에, 이 제 2 툴(32)의 형상에 대응하여 소성 변형하고 있다. 제 2 툴(32)이 평탄한 면을 가지며, 이 평탄한 면이 선단부(14)의 중앙부(13)를 가압하는 경우에는, 범프(40)의 중앙부(42)의 상면은 평탄하게 된다. 또한, 선단부(14)의 외주 단부(15)도 제 2 툴(32)이 평탄한 면에 의해서 가압되는 경우에는 범프(40)의 외주 단부(44)의 상면도 평탄하게 된다. 특히, 선단부(14)의 중앙부(13) 및 외주 단부(15)를 제 2 툴(32)이 평탄한 면에서 동시에 가압하는 것으로, 범프(40)의 중앙부(42) 및 외주단부(44)의 높이를 같게 할 수가 있다.
범프(40)에 의하면, 중앙부(42)의 상면뿐만 아니라, 외주 단부(44)의 상면도 본딩 영역으로 되기 때문에, 넓은 본딩 영역을 확보할 수 있다.
다음에 도 5a 및 도 5b에 도시되는 바와 같이, 리드(52)를 범프(40)에 본딩한다. 즉, 도 5a에 도시되는 바와 같이, 대(60)상에 반도체 소자(10: 반도체 칩)를 재치하여, 그 위쪽에 기판(50)에 형성된 리드(52)를 배치하여, 그 위에 가압치구(治具)(62)를 배치한다. 또, 대(60) 및 가압치구(62)는 전극(12)상에 남은 도전선(16)의 선단부(14)를 찌그러뜨릴 때에 사용한 대(30) 및 제 2 툴(32)을 사용해도 된다.
기판(50)은 유기계 또는 무기계의 어느 쪽의 재료로 형성된 것이라도 되며, 이것들의 복합 구조로 이루어지는 것이라도 된다. 유기계의 재료로 형성된 기판(50)으로서, 예를 들면 폴리이미드 수지로 이루어지는 플렉시블 기판을 들 수 있다. 플렉시블 기판으로서, TAB 기술로 사용되는 테이프를 사용해도 된다. 또한, 무기계의 재료로 형성된 기판(50)으로서, 예를 들면 세라믹 기판이나 글라스 기판을 들 수 있다. 유기계 및 무기계 재료의 복합 구조로서, 예를 들면 글라스 엑폭시 기판을 들 수 있다.
기판(50)에는 배선 패턴(54)이 형성되어 있다. 배선 패턴(54)은 기판(50)의 한쪽 면에 형성된다. 또한, 기판(50)에는 개구부(56: 디바이스 홀)가 형성되어 있고, 개구부(56)의 내측에는 1개 또는 복수의 리드(52)가 돌출하고 있다. 리드(52)는 배선 패턴(54)에 전기적으로 접속되어 있다.
이러한 기판(50)은 도 5a에 도시되는 바와 같이, 리드(52) 및 배선 패턴(54)을 반도체 소자(10)와는 반대측으로 향하여 배치된다. 또한, 기판(50)은 개구부(56)의 내측에 반도체 소자(10)의 범프(40)가 위치하도록 배치된다. 또한,기판(50)에 형성된 각각의 리드(52)는 어느 것인가의 범프(40)상에 위치된다.
그리고, 도 5b에 도시되는 바와 같이, 가압치구(62)에 의해서, 리드(52)를 범프(40)에 본딩한다. 자세하게는 가압치구(62)에 의해서 리드(52)를 굴곡시켜 범프(40)에 압착하여, 초음파 진동이나 열 등을 인가하여 양자를 접합한다. 또, 접합되면 진동이나 열에 의해서 리드(52) 및 범프(40)를 구성하는 재료가 용융한다. 여기서, 범프(40)에 금이 사용되고, 동으로 이루어지는 리드(52)의 표면에는 주석이 코팅되어 있는 경우에는, 금-주석의 공정을 할 수 있다. 또한, 본 실시 형태로서는, 복수의 리드(52)를 동시에 본딩하는 집단 본딩(gang bonding)이 행하여지지만, 싱글 포인트 본딩(single point bonding)을 행하여도 된다.
또, 리드가 개구부의 내측에 돌출하지 않는 구성의 기판이 사용되는 경우에는 기판을 통하여 리드가 범프에 가압된다.
본 실시예에서는, 리드(52)가 반도체 소자(10)와는 반대측에 위치하기 때문에, 개구부(56)의 내측에서 리드(52)가 굴곡하고 있다. 또는, 리드(52)를 반도체 소자(10)의 측에 배치하여 본딩을 행할 때에는, 리드(52)는 굴곡하지 않더라도 된다.
리드(52)는 도 6에 도시되는 바와 같이, 그 선단이 범프(40)로부터 돌출하는 상태로 본딩할 수 있다. 이렇게 하는 것으로, 리드(52)와 범프(40)와의 위치에 오차가 있더라도, 적어도 범프(40)의 중앙부(42)의 상면뿐만 아니라 외주 단부(44)의 상면을 리드(52)가 가로지르기 때문에, 리드(52)와 범프(40)와의 접합 면적을 널리 확보할 수 있다.
이상의 공정에 의해서, 반도체 소자(1O)의 리드(52)를 본딩할 수 있다.
본 실시예에 의하면, 도전선(16)을 전극(12)에 본딩하여, 그 선단부(14)를 전극(12)에 남겨 절단하여, 이것을 가압하여 상단면을 평탄으로 할 뿐으로 범프(40)를 형성할 수 있다. 이 공정은 도금에 의해서 범프를 형성하는 공정과 비교하여 짧은 시간으로 행할 수 있다.
다음에, 종래부터 행하여지고 있는 공정에 의해서, 도 7에 도시하는 반도체 장치가 얻어진다. 도 7에 도시하는 반도체 장치는 BGA 패키지를 적용한 것이다. 즉, 동 도면에 도시하는 반도체 장치는 기판(50)과 기판(50)에 형성된 배선 패턴(54)과 배선 패턴(54)에 설치된 복수의 외부전극(70)과 반도체 소자(1O)를 가지며 외부전극(70)에 의해서 면설치가 가능하게 이루어져 있다.
외부전극(70)은 예를 들면 납땜 볼이고, 배선 패턴(54)에 전기적으로 접속된 리드(52)를 끼워서, 반도체 소자(10)의 전극(12)에 전기적으로 접속되어 있다. 또, 외부전극(70)은 납땜 이외로 예를 들면 동등으로 형성해도 된다. 또한 기판(50)에 있어서의 배선 패턴(54)의 형성면에는, 외부전극(70)을 피하고 솔더레지스트(72)가 도포되어 있다. 솔더레지스트(72)는 특히 배선 패턴(54)의 표면을 덮어 보호하도록 되어 있다.
기판(50)으로서 플렉시블 기판이 사용되는 경우에는, 외부전극(70)과는 반대측에, 플레이트상의 스티프너(74)가 설치된다. 스티프너(74)는 동이나 스테인리스강이나 강철계 합금 등으로 형성되어 평면형상을 유지할 수 있는 강도를 가지며, 기판(50)상에 절연 접착제(76)를 끼워 점착된다. 또, 절연 접착제(76)는 열경화성 또는 열가소성의 필름으로 형성되어 있다. 또한, 스티프너(74)는 반도체 소자(10)를 피하여 기판(50)의 전체에 점착된다. 이렇게 하는 것으로, 기판(50)의 왜곡, 기복이 없어져, 외부전극(70)의 높이가 일정으로 되어 평면 안정성이 향상하여, 회로 기판에의 설치 가공시 원료의 대한 제품 비율이 향상한다.
또한, 반도체 소자(10)에 있어서의 전극(12)이 형성된 면과는 반대측의 면에는 은 페이스트 등의 열전도 접착제(78)를 끼워서 방열판(80)이 접착되어 있다. 이것에 의해서, 반도체 소자(10)의 방열성을 올릴 수 있다. 방열판(80)은 반도체 소자(1O)보다도 크게 형성되어 있고, 스티프너(74)의 위에도 접착되도록 이루어져 있다. 또, 스티프너(74)와 방열판(80)과의 사이도 열전도 접착제(78)로 접착하고 기밀하게 할 수 있다. 열전도 접착제(78)는 반도체 소자(10)의 발열량에 의해서는 통상의 절연 접착제 또는 상술의 절연 필름으로 대용해도 된다.
반도체 소자(10)와 기판(50)과의 사이는, 포팅된 엑폭시 수지 등의 수지(82)에 의해서 밀봉되어 있다. 또한, 수지(82)는 개구부(56) 및 반도체 소자(10)의 외주에도 돌아서 들어간다.
(제 2 실시예)
도 8은 본 발명을 적용한 제 2 실시예에 관계되는 반도체 장치를 도시하는 도면이다. 본 실시 형태라도, 전극(12)이 형성된 반도체 소자(10)가 사용되고, 전극(12)상에는 범프(40)가 형성되어 있다. 범프(40)의 구성 및 형성 방법은 제 1 실시 형태로 설명한 바와 같다.
기판(1O0)에는 리드(102)가 형성되어 있다. 기판(100)의 재료는 제 1 실시 형태의 기판(50)으로서 사용할 수 있는 것으로부터 선택할 수 있다. 기판(100)으로서, 리드(102)가 접착제(1O4)를 끼워서 점착되는 3층 기판을 사용해도 된다. 또는 리드는 스퍼터링 등에 의해 기판에 동 등의 도전성의 막을 피도착하여, 이것을 에칭하여 형성할 수가 있다. 이 경우에는, 기판에 리드가 직접 형성되어 접착제가 개재되지 않은 2층 기판으로 된다. 또는, 도금으로 리드를 형성하는 애디티브법을 적용해도 된다. 또는, 기판에 절연 수지와 배선 패턴을 적층하여 구성되는 빌드업 다층구조의 기판이나, 복수의 기판이 적층된 다층 기판을 사용해도 된다.
반도체 소자(10)는 기판(100)에 대하여, 페이스 다운 본딩 또는 플립 칩 본딩된다. 즉, 범프(40)를 리드(102)상에 접촉시켜 도시하지 않은 툴을 끼워서, 양자간에 열 및 압력을 가한다. 이렇게 해서, 범프(40)와 리드(102)가 금속 접합된다.
본 실시 형태라도, 제 1 실시예와 같은 범프(40)를 포함하기 때문에, 이것에 관해서 같은 효과를 달성할 수 있다.
(제 3 실시예)
도 9는 본 발명을 적용한 제 3 실시예에 관계되는 반도체 장치를 도시하는 도이다. 본 실시 형태라도, 전극(12)이 형성된 반도체 소자(10)가 사용되고, 전극(12)상에는 범프(40)가 형성되어 있다. 범프(40)의 구성 및 형성 방법은 제 1 실시예에서 설명한 바와 같다. 기판(100) 및 리드(102)에 대해서는, 제 2 실시예에서 설명한 바와 같다.
반도체 소자(10)는 이방성 도전 재료(110)를 끼워서, 기판(100)에 페이스 다운 본딩 또는 플립 칩 본딩된다. 이방성 도전 재료(110)는 접착제(바인더)에 도전 입자(도전 필러)가 분산된 것으로, 분산제가 첨가되는 경우도 있다. 이방성 도전재료(110)는 미리 시트상으로 형성된 후 기판(10O) 또는 반도체 소자(1O)의 적어도 한쪽에 점착되어도 되고, 또는 액상대로 설치해도 된다. 또, 이방성 도전재료(110)의 접착제로서, 열경화성의 접착제를 사용해도 된다. 이방성 도전재료(110)는 적어도 리드(102)에 있어서의 범프(40)와의 본딩부의 위에 설치된다. 또는, 기판(100)의 전체를 덮도록 이방성 도전재료(110)를 설치하면, 간단하게 그 공정을 행할 수 있다.
이방성 도전재료(11O)는 범프(40)와 리드(102)와의 사이에서 찌부러트려지고, 도전 입자에 의해서 양자사이에서의 전기적 도통을 도모하도록 이루어져 있다. 그리고, 접착제를 경화시켜 전기적 도통을 유지한다. 접착제가 열경화성 수지인 경우에는 열을 가하여 이것을 경화시킨다.
본 실시 형태라도, 제 1 실시예와 같은 범프(40)을 포함하기 때문에, 이것에 관해서 같은 효과를 달성할 수 있다.
(제 4 실시예)
도 10은 본 발명을 적용한 제 4 실시예에 관계되는 반도체 웨이퍼를 도시하는 도면이다. 동 도면에 도시하는 반도체 웨이퍼는 집적회로 및 복수의 전극을 가지며, 각 전극 상에는 범프(40)되어 있다. 범프(40)에 대해서는 제 1 실시예에서 설명한 바와 같은 것으로 그 형성 방법도 동일하다. 범프(40)를 갖는 반도체 웨이퍼는 복수의 전극중 1군의 전극을 포함하는 영역으로 절단되어, 복수의 반도체 칩이 얻어진다.
도 11에는 본 발명을 적용한 반도체 장치(1100)를 설치한 회로 기판(1000)이 도시되어 있다. 회로 기판에는 예를 들면 글라스 엑폭시 기판 등의 유기계 기판을 사용하는 것이 일반적이다. 회로 기판에는 예를 들면 동으로 이루어지는 배선 패턴이 원하는 회로가 되도록 형성되어 있고, 그것들의 배선 패턴과 반도체 장치의 외부 전극을 기계적으로 접속하는 것으로 그것들의 전기적 도통을 도모한다.
그리고, 이 회로 기판(1000)을 구비하는 전자 기기로서, 도 12에는 노트형 퍼스널 컴퓨터(1200)가 도시되어 있다.
상기 본 발명의 구성 요건 「반도체 소자」를「전자소자」로 전환하여, 반도체 소자와 마찬가지로 전자소자(능동소자인지 수동소자인지는 상관 없음)의 전극에 범프를 형성할 수도 있다. 이러한 전자 소자로부터 제조되는 전자 부품으로서, 예를 들면, 저항기, 콘덴서, 코일, 발진기, 필터, 온도 센서, 서미스터, 배리스터, 볼륨 또는 퓨즈 등이 있다.
도 1은 본 발명의 제 1 실시예에 있어서의 범프 형성 공정을 설명하는 도면.
도 2는 본 발명의 제 1 실시예에 있어서의 범프 형성 공정을 설명하는 도면.
도 3은 본 발명의 제 1 실시예에 있어서의 범프 형성 공정을 설명하는 도면.
도 4a 및 도 4b는 본 발명의 제 1 실시예에 있어서의 범프 형성 공정을 설명하는 도면.
도 5a 및 도 5b는 본 발명의 제 1 실시예에 있어서의 리드의 본딩 공정을 도시하는 도면.
도 6은 본 발명의 제 1 실시예에 있어서의 리드와 범프와의 관계를 도시하는 도면.
도 7은 본 발명의 제 1 실시예 따른 반도체 장치를 도시하는 도면.
도 8은 본 발명을 적용한 제 2 실시예에 따른 반도체 장치를 도시하는 도면.
도 9는 본 발명을 적용한 제 3 실시예에 따른 반도체 장치를 도시하는 도면.
도 10은 본 발명을 적용한 제 4 실시예에 따른 반도체 웨이퍼를 도시하는 도면.
도 11은 본 발명의 실시예에 따른 회로 기판을 도시하는 도면.
도 12는 본 발명에 따른 방법을 적용하여 제조된 반도체 장치를 구비하는 전자 기기를 도시하는 도면.
*도면의 주요부분에 대한 부호의 설명*
12: 전극 13: 중앙부
14: 선단부 16: 도전선
20: 제 1 툴 15: 외주 단부
32: 제 2 툴

Claims (19)

  1. 볼 형상으로 형성된 선단부를 갖는 도전선의 상기 선단부를 제 1 툴에 의해서 전극에 본딩함과 동시에, 상기 선단부에서의 상기 도전선이 유도되는 중앙부의 주위이며 외주 단부를 피하는 부분을 상기 제 1 툴에 의해서 가압하여 소성 변형시키는 제 1 공정과,
    상기 선단부를 상기 전극에 남겨서 상기 도전선을 절단하는 제 2 공정과,
    상기 선단부의 적어도 상기 중앙부를 제 2 툴에 의해서 가압하여 소성 변형시키는 제 3 공정을 포함하는 범프 형성 방법.
  2. 집적회로와 복수의 전극을 형성한 후에, 볼 형상으로 형성된 선단부를 갖는 도전선의 상기 선단부를 제 1 툴에 의해서 상기 복수 전극중 어느 것인가에 본딩함과 동시에, 상기 선단부에서의 상기 도전선이 유도되는 중앙부의 주위이며 외주 단부를 피하는 부분을 상기 제 1 툴에 의해서 가압하여 소성 변형시키는 제 1 공정과,
    상기 선단부를 상기 전극에 남겨서 상기 도전선을 절단하는 제 2 공정과,
    상기 선단부의 적어도 상기 중앙부를 제 2 툴에 의해서 가압하여 소성 변형시켜서 범프를 형성하는 제 3 공정을 포함하는 반도체 웨이퍼 제조 방법.
  3. 제 2 항에 있어서,
    상기 제 3 공정 전에 상기 제 1 공정 및 제 2 공정을 반복하여, 복수 전극의 각각에 상기 도전선의 선단부를 남기고,
    상기 제 3 공정에서는, 복수의 전극에 남겨진 상기 도전선의 선단부를 동시에 가압하여 상기 복수의 전극상의 범프를 동시에 형성하는 반도체 웨이퍼 제조 방법.
  4. 집적회로와 복수 전극이 형성된 반도체 웨이퍼를 상기 복수의 전극중 1군의 전극을 갖는 낱개로 절단한 후에, 볼 형상으로 형성된 선단부를 갖는 도전선의 상기 선단부를 제 1 툴에 의해서 상기 1군의 전극중 어느 것인가에 본딩함과 동시에, 상기 선단부에서의 상기 도전선이 유도되는 중앙부의 주위이며 외주 단부를 피하는 부분을 상기 제 1 툴에 의해서 가압하여 소성 변형시키는 제 1 공정과,
    상기 선단부를 상기 전극에 남겨서 상기 도전선을 절단하는 제 2 공정과,
    상기 선단부의 적어도 상기 중앙부를 제 2 툴에 의해서 가압하여 소성 변형시켜서 범프를 형성하는 제 3 공정을 포함하는 반도체 칩 제조 방법.
  5. 제 4 항에 있어서, 상기 제 3 공정 전에, 상기 제 1 공정 및 제 2 공정을 반복하여, 상기 1군의 전극의 각각에 상기 도전선의 선단부를 남기고,
    상기 제 3 공정에서는, 상기 1군의 전극에 남겨진 상기 도전선의 선단부를 동시에 가압하여 상기 1군의 전극상의 범프를 동시에 형성하는 반도체 칩 제조 방법.
  6. 볼 형상으로 형성된 선단부를 갖는 도전선의 상기 선단부를 제 1 툴에 의해서 반도체 소자의 복수 전극중 어느 것인가에 본딩함과 동시에, 상기 선단부에서의 상기 도전선이 유도되는 중앙부의 주위이며 외주 단부를 피하는 부분을 상기 제 1 툴에 의해서 가압하여 소성 변형시키는 제 1 공정과,
    상기 선단부를 상기 전극에 남겨서 상기 도전선을 절단하는 제 2 공정과,
    상기 선단부의 적어도 상기 중앙부를 제 2 툴에 의해서 가압하여 소성 변형시켜서 범프를 형성하는 제 3 공정과,
    상기 범프와 리드를 본딩하는 제 4 공정을 포함하는 반도체 장치 제조 방법.
  7. 제 6 항에 있어서, 상기 제 3 공정 전에, 상기 제 1 공정 및 제 2 공정을 반복하여 복수 전극의 각각에 상기 도전선의 선단부를 남기고,
    상기 제 3 공정에서는, 복수의 전극에 남겨진 상기 도전선의 선단부를 동시에 가압하여 상기 복수 전극상의 범프를 동시에 형성하는 반도체 장치 제조 방법.
  8. 제 6 항 또는 제 7 항에 있어서, 상기 리드는 기판에 형성된 개구부의 내측에 돌출하여 형성되며,
    상기 제 4 공정에서, 상기 범프는 상기 개구부내에 배치되어, 상기 개구부 내에서 상기 리드를 상기 범프에 본딩하는 반도체 장치 제조 방법.
  9. 제 6 항 또는 제 7 항에 있어서, 상기 리드는 기판상에 형성되고,
    상기 제 4 공정에서, 상기 리드에 있어서의 상기 기판상의 부분에 상기 범프를 대향시켜서 상기 반도체 소자를 페이스 다운 본딩하는 반도체 장치 제조 방법.
  10. 제 9 항에 있어서, 상기 제 4 공정에서, 접착제에 도전 입자가 분산되어 이루어지는 이방성 도전재료를 끼워서 상기 범프와 상기 리드를 본딩하는 반도체 장치 제조 방법.
  11. 삭제
  12. 집적 회로와, 복수의 전극과, 각각의 상기 전극 상에 형성된 범프를 가지며,
    상기 범프의 상면에 있어서 중앙부와 외주 단부와의 사이에는 홈이 형성되고, 상기 중앙부와 외주 단부는 상면이 평탄하며 높이가 같은 반도체 웨이퍼.
  13. 집적 회로와, 복수의 전극과, 각각의 상기 전극 상에 형성된 범프를 가지며,
    상기 범프의 상면에 있어서 중앙부와 외주 단부와의 사이에는 홈이 형성되고, 상기 중앙부와 외주 단부는 상면이 평탄하며 높이가 같은 반도체 칩.
  14. 복수의 전극을 갖는 반도체 소자와,
    각각의 전극에 설치되며 상면에 있어서의 중앙부와 외주 단부와의 사이에 홈이 형성되고 상기 중앙부와 외주 단부는 상면이 평탄하며 높이가 같은 범프와,
    상기 범프에 본딩된 리드와,
    상기 리드가 형성된 기판을 포함하는 반도체 장치.
  15. 제 14 항에 있어서, 상기 기판에는 개구부가 형성되며,
    상기 리드는 상기 기판에 형성된 상기 개구부의 내측에 돌출하여 형성되고,
    상기 범프와 상기 리드는 상기 개구부 내에서 본딩되어 있는 반도체 장치.
  16. 제 14 항 또는 제 15 항에 있어서, 상기 리드는 기판에 형성되며,
    상기 리드에 있어서의 상기 기판상의 부분에 상기 범프를 대향시키고, 상기 반도체 소자가 페이스 다운 본딩되어 있는 반도체 장치.
  17. 제 16 항에 있어서, 상기 범프와 상기 리드는 접착제에 도전 입자가 분산되어 이루어지는 이방성 도전재료를 끼워서 본딩되어 있는 반도체 장치.
  18. 제 14 항 또는 제 15 항의 반도체 장치가 실장된 회로 기판.
  19. 제 14 항 또는 제 15 항의 반도체 장치를 갖는 전자 기기.
KR10-1999-0049373A 1998-11-13 1999-11-09 범프 형성 방법, 반도체 웨이퍼, 반도체 칩 및 반도체 장치와 이들의 제조 방법, 회로 기판 및 전자 기기 KR100501018B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP98-341110 1998-11-13
JP10341110A JP2000150560A (ja) 1998-11-13 1998-11-13 バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器

Publications (2)

Publication Number Publication Date
KR20000035318A KR20000035318A (ko) 2000-06-26
KR100501018B1 true KR100501018B1 (ko) 2005-07-18

Family

ID=18343356

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0049373A KR100501018B1 (ko) 1998-11-13 1999-11-09 범프 형성 방법, 반도체 웨이퍼, 반도체 칩 및 반도체 장치와 이들의 제조 방법, 회로 기판 및 전자 기기

Country Status (4)

Country Link
US (2) US6323552B1 (ko)
JP (1) JP2000150560A (ko)
KR (1) KR100501018B1 (ko)
TW (1) TW471077B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642613B1 (en) * 2000-05-09 2003-11-04 National Semiconductor Corporation Techniques for joining an opto-electronic module to a semiconductor package
JP4691759B2 (ja) * 2000-07-11 2011-06-01 日立化成工業株式会社 基板の接続方法
JP4344952B2 (ja) * 2003-10-06 2009-10-14 日本電気株式会社 電子デバイスおよびその製造方法
US7393773B2 (en) * 2004-07-28 2008-07-01 Sv Probe Pte Ltd. Method and apparatus for producing co-planar bonding pads on a substrate
JP4709535B2 (ja) * 2004-11-19 2011-06-22 株式会社東芝 半導体装置の製造装置
KR100699874B1 (ko) * 2005-11-08 2007-03-28 삼성전자주식회사 삽입형 연결부를 갖는 비. 지. 에이 패키지 그 제조방법 및이를 포함하는 보드 구조
US8247272B2 (en) * 2007-12-27 2012-08-21 United Test And Assembly Center Ltd. Copper on organic solderability preservative (OSP) interconnect and enhanced wire bonding process
US20100044416A1 (en) * 2008-08-21 2010-02-25 Nec Corporation Method of manufacturing electronic components having bump
US10446728B2 (en) * 2014-10-31 2019-10-15 eLux, Inc. Pick-and remove system and method for emissive display repair
US10147702B2 (en) * 2016-10-24 2018-12-04 Palo Alto Research Center Incorporated Method for simultaneously bonding multiple chips of different heights on flexible substrates using anisotropic conductive film or paste

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01273325A (ja) * 1988-04-25 1989-11-01 Toshiba Corp キャピラリ及び該キャピラリを使用する半導体装置の製造方法
EP0786808A1 (en) * 1996-01-19 1997-07-30 Shinko Electric Industries Co. Ltd. Anisotropic conductive sheet and printed circuit board
US5726501A (en) * 1994-11-22 1998-03-10 Sharp Kabushiki Kaisha Semiconductor device having a solder drawing layer

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3585461A (en) * 1968-02-19 1971-06-15 Westinghouse Electric Corp High reliability semiconductive devices and integrated circuits
NL184184C (nl) 1981-03-20 1989-05-01 Philips Nv Werkwijze voor het aanbrengen van kontaktverhogingen op kontaktplaatsen van een electronische microketen.
US5172851A (en) * 1990-09-20 1992-12-22 Matsushita Electronics Corporation Method of forming a bump electrode and manufacturing a resin-encapsulated semiconductor device
US5485949A (en) * 1993-04-30 1996-01-23 Matsushita Electric Industrial Co., Ltd. Capillary for a wire bonding apparatus and a method for forming an electric connection bump using the capillary
KR950001962A (ko) * 1993-06-30 1995-01-04 김광호 반도체 칩 범프
US5508561A (en) * 1993-11-15 1996-04-16 Nec Corporation Apparatus for forming a double-bump structure used for flip-chip mounting
KR0154994B1 (ko) * 1993-11-22 1998-12-01 세끼자와 다다시 반도체장치 및 그 제조방법
KR970011650B1 (en) * 1994-01-10 1997-07-12 Samsung Electronics Co Ltd Fabrication method of good die of solder bump
JP3578232B2 (ja) * 1994-04-07 2004-10-20 インターナショナル・ビジネス・マシーンズ・コーポレーション 電気接点形成方法、該電気接点を含むプローブ構造および装置
TW312079B (ko) * 1994-06-06 1997-08-01 Ibm
JPH088286A (ja) 1994-06-21 1996-01-12 Miyazaki Oki Electric Co Ltd 半導体装置のワイヤボンディング方法及びボンディングワイヤ
DE19524739A1 (de) * 1994-11-17 1996-05-23 Fraunhofer Ges Forschung Kernmetall-Lothöcker für die Flip-Chip-Technik
JPH08181175A (ja) 1994-12-22 1996-07-12 Toshiba Corp ワイヤボンディング方法
US5559054A (en) * 1994-12-23 1996-09-24 Motorola, Inc. Method for ball bumping a semiconductor device
US5831441A (en) * 1995-06-30 1998-11-03 Fujitsu Limited Test board for testing a semiconductor device, method of testing the semiconductor device, contact device, test method using the contact device, and test jig for testing the semiconductor device
KR100186752B1 (ko) * 1995-09-04 1999-04-15 황인길 반도체 칩 본딩방법
US5650667A (en) * 1995-10-30 1997-07-22 National Semiconductor Corporation Process of forming conductive bumps on the electrodes of semiconductor chips using lapping and the bumps thereby created
KR0182503B1 (ko) * 1995-12-30 1999-04-15 김광호 와이어 볼 보다 작은 본딩 창을 갖는 반도체 칩과 그 제조 방법
US6001724A (en) * 1996-01-29 1999-12-14 Micron Technology, Inc. Method for forming bumps on a semiconductor die using applied voltage pulses to an aluminum wire
US5889326A (en) * 1996-02-27 1999-03-30 Nec Corporation Structure for bonding semiconductor device to substrate
JPH09252005A (ja) * 1996-03-15 1997-09-22 Shinkawa Ltd バンプ形成方法
US5773876A (en) * 1996-11-06 1998-06-30 National Semiconductor Corporation Lead frame with electrostatic discharge protection
US5795818A (en) * 1996-12-06 1998-08-18 Amkor Technology, Inc. Integrated circuit chip to substrate interconnection and method
US6037786A (en) * 1996-12-13 2000-03-14 International Business Machines Corporation Testing integrated circuit chips
JPH10229059A (ja) * 1997-02-17 1998-08-25 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
JPH10233408A (ja) * 1997-02-21 1998-09-02 Nec Corp 金属接合構造及び半導体装置
US5929521A (en) * 1997-03-26 1999-07-27 Micron Technology, Inc. Projected contact structure for bumped semiconductor device and resulting articles and assemblies
US5976964A (en) * 1997-04-22 1999-11-02 Micron Technology, Inc. Method of improving interconnect of semiconductor device by utilizing a flattened ball bond
JP3391234B2 (ja) * 1997-10-20 2003-03-31 富士ゼロックス株式会社 バンプ形成用キャピラリおよびバンプ形成装置およびバンプ形成方法
US6237422B1 (en) * 1997-12-13 2001-05-29 Dage Precision Industries Ltd. Apparatus and method for testing strength of electrical bond sites on semiconductor devices
JPH11224888A (ja) * 1998-02-05 1999-08-17 Hitachi Ltd 半導体装置およびその製造方法
JP3536650B2 (ja) * 1998-02-27 2004-06-14 富士ゼロックス株式会社 バンプ形成方法および装置
US6193143B1 (en) * 1998-08-05 2001-02-27 Matsushita Electric Industrial Co., Ltd. Solder bump forming method and mounting apparatus and mounting method of solder ball
JP2000133672A (ja) * 1998-10-28 2000-05-12 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01273325A (ja) * 1988-04-25 1989-11-01 Toshiba Corp キャピラリ及び該キャピラリを使用する半導体装置の製造方法
US5726501A (en) * 1994-11-22 1998-03-10 Sharp Kabushiki Kaisha Semiconductor device having a solder drawing layer
EP0786808A1 (en) * 1996-01-19 1997-07-30 Shinko Electric Industries Co. Ltd. Anisotropic conductive sheet and printed circuit board

Also Published As

Publication number Publication date
US6323552B1 (en) 2001-11-27
US20010053598A1 (en) 2001-12-20
JP2000150560A (ja) 2000-05-30
US6689679B2 (en) 2004-02-10
TW471077B (en) 2002-01-01
KR20000035318A (ko) 2000-06-26

Similar Documents

Publication Publication Date Title
KR100459970B1 (ko) 반도체 장치 및 그 제조 방법과, 회로기판 및 전자기기
JP3994262B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR100865426B1 (ko) 반도체 장치 및 그 제조 방법
KR100459971B1 (ko) 반도체 장치 및 그 제조 방법, 제조 장치, 회로 기판 및전자기기
US6627480B2 (en) Stacked semiconductor package and fabricating method thereof
US20020004258A1 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic equipment
JP3925602B2 (ja) 接着材料の貼着方法及び半導体装置の製造方法
US20040159958A1 (en) Semiconductor device and method of manufacturing the same
KR20050074922A (ko) 반도체 장치 및 그 제조 방법
JPS6225446A (ja) Ｉｃパツケ−ジ
US6495922B2 (en) Semiconductor device with pointed bumps
KR20060101385A (ko) 반도체 장치 및 그 제조 방법
KR100501018B1 (ko) 범프 형성 방법, 반도체 웨이퍼, 반도체 칩 및 반도체 장치와 이들의 제조 방법, 회로 기판 및 전자 기기
JP3659133B2 (ja) 半導体装置の製造方法
JP3065010B2 (ja) 半導体装置
JP4072693B2 (ja) 半導体装置の製造方法
JP2002026071A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US8102055B2 (en) Semiconductor device
JP2000124251A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH06252334A (ja) 半導体装置
JP3651345B2 (ja) ボンディングツール及びその製造方法
JPH11163253A (ja) 半導体チップの実装構造、半導体装置および半導体装置の製造方法
JP2000277553A (ja) 半導体チップ、半導体チップへのバンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2005117074A (ja) 半導体装置の製造方法
JP2000012608A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120621

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130603

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee