JPH11224888A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH11224888A
JPH11224888A JP10024109A JP2410998A JPH11224888A JP H11224888 A JPH11224888 A JP H11224888A JP 10024109 A JP10024109 A JP 10024109A JP 2410998 A JP2410998 A JP 2410998A JP H11224888 A JPH11224888 A JP H11224888A
Authority
JP
Japan
Prior art keywords
bump
chip
semiconductor device
conductive adhesive
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10024109A
Other languages
English (en)
Inventor
Yoshizo Sudo
好造 須藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Hokkai Semiconductor Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Hokkai Semiconductor Ltd, Hitachi Ltd filed Critical Hitachi Hokkai Semiconductor Ltd
Priority to JP10024109A priority Critical patent/JPH11224888A/ja
Publication of JPH11224888A publication Critical patent/JPH11224888A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8134—Bonding interfaces of the bump connector
    • H01L2224/81345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/81498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/81499—Material of the matrix
    • H01L2224/8159—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/81498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/81598—Fillers
    • H01L2224/81599—Base material
    • H01L2224/816—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8336—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/83365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 バンプ接続によって搭載される半導体チップ
を有した半導体装置におけるバンプ接続の接続信頼性を
向上させる。 【解決手段】 半導体集積回路が形成された半導体チッ
プ１をフリップチップ接続によって支持するチップ搭載
基板３と、このチップ搭載基板３の電極３ａと電気的に
接続する接続部２ａを有するとともにこの接続部２ａに
溝形状の凹部２ｂが設けられ、一方が半導体チップ１の
パッド１ａと電気的に接続されかつ他方が導電性ペース
ト４と電気的に接続されたバンプ２とからなり、半導体
チップ１が、これのパッド１ａと電気的に接続するバン
プ２の接続部２ａの凹部２ｂを導電性ペースト４と接合
させた状態で導電性ペースト４を介してチップ搭載基板
３にフリップチップ接続される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に、バンプ接続の接続信頼性の向上を図る半導
体装置およびその製造方法に関する。
【０００２】
【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
【０００３】複数個の半導体チップを搭載した半導体装
置、例えば、ＭＣＭ（Multi-Chip-Module)などにおいて
は、半導体チップの実装密度を向上させるために、半導
体チップをフェイスダウンによってチップ搭載基板に実
装するフリップチップ接続が用いられる。
【０００４】このフリップチップ接続では、信号の高速
化のために半田などによって形成されたバンプを使う場
合が多く、そこで、フリップチップ接続を行うにあたっ
ては、半導体チップのパッド（接続端子）にバンプを形
成する工程が必要となる。
【０００５】前記バンプを形成する方法としては、蒸着
によって金（Ａｕ）バンプを形成する方法や、ワイヤバ
ンプボンディング技術（ワイヤボンディングを応用した
接合技術のことであり、以降、スタッドボンディングと
呼ぶ）を用いて金バンプを形成する方法などが知られて
いる。
【０００６】前記スタッドボンディングでは、例えば、
ワイヤボンディング用の金線を用い、この金線の先端に
形成されたボールをキャピラリによって半導体チップの
パッドに押し付けて接合した後、ボール近傍で前記金線
を切断してバンプを形成している。
【０００７】この金線の切断によって、バンプのチップ
搭載基板側の接続部には、僅かに突出した細線残留部が
形成される。
【０００８】さらに、バンプ形成工程では、バンプ接合
後に、バンプ上のこの細線残留部の先端部をキャピラリ
によって加圧して平坦化している。
【０００９】ここで、キャピラリによってバンプ上の細
線残留部を平坦化する技術に関しては、例えば、特開平
７−３７９３０号公報に記載され、さらに、キャピラリ
を用いた平坦化を含むバンプ形成方法については、例え
ば、特開平８−８６２８６号公報に記載され、また、半
田バンプを用いた半導体チップの実装技術については、
例えば、特公平６−６６３５５号公報に記載されてい
る。
【００１０】
【発明が解決しようとする課題】ところが、前記した技
術によって形成されたバンプでは、バンプ上の細線残留
部の先端部およびこの細線残留部の周囲のバンプ表面
は、平坦であるため、導電性接着材との接続面積が少な
く、その結果、フリップチップ接続において充分な接続
強度が得られないことが問題とされる。
【００１１】さらに、導電性接着材との接続面積が少な
いため、接続における電気的な抵抗値も不安定になり、
その結果、接続信頼性が問題とされる。
【００１２】また、細線残留部の先端部とこの細線残留
部の周囲のバンプ表面とが平坦であるため、導電性接着
材として導電性ペーストを用いた場合、この導電性ペー
ストが隣接するパッド方向にはみ出し、これにより、隣
接するパッド同士あるいはバンプ同士のショートを引き
起こすことが問題とされる。
【００１３】本発明の目的は、バンプ接続の接続信頼性
を向上させる半導体装置およびその製造方法を提供する
ことにある。
【００１４】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１５】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１６】すなわち、本発明による半導体装置は、半
導体チップをバンプを介して支持するチップ搭載基板
と、前記チップ搭載基板の電極と電気的に接続する接続
部を有するとともにこの接続部に凹部が設けられ、一方
が前記半導体チップの接続端子と電気的に接続されかつ
他方が導電性接着材と電気的に接続された前記バンプと
を有し、前記半導体チップが、これの接続端子と電気的
に接続する前記バンプの前記接続部の前記凹部を導電性
接着材と接合させた状態で前記導電性接着材を介して前
記チップ搭載基板に電気的に接続されているものであ
る。
【００１７】また、本発明による半導体装置の製造方法
は、ワイヤボンディング用の金属細線の先端に形成され
たボールをキャピラリによって半導体チップの接続端子
に押し付けて接合した後、前記ボール近傍で前記金属細
線を切断して前記接続端子に前記バンプを形成する工程
と、前記半導体チップ上に形成した前記バンプのチップ
搭載基板側の接続部に凹部を形成する工程と、導電性接
着材を用いて前記バンプの前記凹部を前記導電性接着材
と接合させて前記バンプの前記接続部と前記導電性接着
材とを接続する工程と、前記導電性接着材を介して前記
バンプと前記チップ搭載基板の電極とを電気的に接続し
て前記半導体チップを前記チップ搭載基板に実装する工
程とを有するものである。
【００１８】これにより、半導体チップを導電性接着材
を介してチップ搭載基板に実装した際に、バンプの凹部
に導電性接着材が入りこむとともに凹部によってバンプ
と導電性接着材との接続面積を増加させることができ
る。
【００１９】その結果、バンプと導電性接着材との接続
強度を増加させることができる。
【００２０】したがって、バンプと導電性接着材との接
続における電気的な抵抗値を安定化させることができ、
その結果、バンプの接続信頼性を向上できるとともに、
バンプ接続の品質を向上できる。
【００２１】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
【００２２】図１は本発明の半導体装置の一例であるＭ
ＣＭの構造の実施の形態を示す図であり、（ａ）は平面
図、（ｂ）は断面図、図２は図１に示す半導体装置のバ
ンプ接続部の構造の一例を示す拡大部分断面図、図３は
図１に示す半導体装置に設けられたバンプの構造の一例
を示す拡大部分断面図、図４は本発明の実施の形態の半
導体装置の製造方法に用いられるキャピラリの構造の一
例を示す拡大部分断面図、図５は本発明の半導体装置の
製造方法におけるバンプ形成手順の実施の形態の一例を
示す部分断面図である。
【００２３】本実施の形態の半導体装置は、バンプ２を
介して電気的に接続された半導体チップ１を搭載したも
のであり、半導体チップ１がバンプ２を介してチップ搭
載基板３にベアチップでかつフェイスダウンによってフ
リップチップ接続されたものである。
【００２４】なお、本実施の形態では、図１に示すよう
に、４個の半導体チップ１を搭載したＭＣＭ（Multi-Ch
ip-Module)６の場合を例に取り上げて説明するが、搭載
される半導体チップ１の数は、特に限定されるものでは
ない。
【００２５】図１〜図４を用いて、図１に示すＭＣＭ６
の構成について説明すると、半導体集積回路が形成され
た半導体チップ１をフリップチップ接続によって支持す
るチップ搭載基板３と、チップ搭載基板３の電極３ａと
電気的に接続する接続部２ａを有するとともにこの接続
部２ａに溝形状の凹部２ｂが設けられ、一方が半導体チ
ップ１のパッド１ａ（接続端子）と電気的に接続されか
つ他方が導電性接着材と電気的に接続されたバンプ２と
からなり、半導体チップ１が、これのパッド１ａと電気
的に接続するバンプ２の接続部２ａの凹部２ｂを前記導
電性接着材と接合させた状態で前記導電性接着材を介し
てチップ搭載基板３にフリップチップ接続されている。
【００２６】なお、本実施の形態のＭＣＭ６では、前記
導電性接着材として銀ペーストなどの導電性ペースト４
を用いた場合を取り上げて説明する。したがって、半導
体チップ１が導電性ペースト４を介してチップ搭載基板
３に実装されている。
【００２７】ここで、本実施の形態のバンプ２は、スタ
ッドボンディング技術（ワイヤボンディング装置を用い
て半導体チップ１上にバンプ２を形成する技術）を用い
て半導体チップ１のパッド１ａ上に接合させて形成した
もの（これをスタッドバンプともいう）である。
【００２８】前記スタッドボンディングでは、ワイヤボ
ンディング装置を用い、かつ、ワイヤボンディング用の
金属細線の一例として金線（ただし、パッド１ａの材料
との組み合わせによっては、前記金属細線としてアルミ
ニウム線などを用いてもよい）を使用し、この金線の先
端に形成されたボールを前記ワイヤボンディング装置に
設けられた図４に示すキャピラリ５によって半導体チッ
プ１のパッド１ａに押し付けて接合し、その後、ボール
近傍で前記金線を切断してバンプ２を形成している。
【００２９】したがって、このようにして形成された金
のバンプ２の接続部２ａには、このバンプ２から僅かに
突出する細線残留部２ｃが形成される。
【００３０】ここで、接続部２ａは、バンプ２における
チップ搭載基板３側の接続箇所であるとともに、導電性
ペースト４との接続箇所である。
【００３１】さらに、本実施の形態のバンプ２には、前
記金線を切断して形成したバンプ２の細線残留部２ｃの
周囲のバンプ表面に、細線残留部２ｃを囲むように２列
で全周に亘って三角溝状に形成された凹部２ｂが設けら
れ、図２に示すように、この凹部２ｂが導電性ペースト
４と接合された状態でバンプ２の接続部２ａと導電性ペ
ースト４とが電気的に接続されている。
【００３２】なお、この溝状の凹部２ｂは、本実施の形
態では、前記ワイヤボンディング装置に設けられたキャ
ピラリ５によって形成されたものである。これは、キャ
ピラリ５によって前記金線を切断して半導体チップ１の
パッド１ａ上にバンプ２を形成した後、ハンマーリング
またはレベリングとも呼ばれるキャピラリ５の先端を用
いた平坦化技術を利用して形成したものである。
【００３３】つまり、先端に、凹凸部５ａと押圧部５ｂ
とが形成されたキャピラリ５を用いて前記金線を切断し
た後、キャピラリ５の先端の凹凸部５ａをバンプ２の細
線残留部２ｃの周囲のバンプ表面に接触させ、かつキャ
ピラリ５に小さな荷重を付与し、これにより、バンプ２
の前記バンプ表面に凹部２ｂを形成する。
【００３４】さらに、これと同時に、キャピラリ５の先
端の押圧部５ｂによって細線残留部２ｃの先端が潰さ
れ、その結果、細線残留部２ｃのレベリングすなわち平
坦化が行われる。
【００３５】その結果、半導体チップ１のパッド１ａ上
に、図３に示すような溝状の凹部２ｂを有したバンプ２
を形成できるとともに、細線残留部２ｃの先端を平坦に
することができる。
【００３６】なお、チップ搭載基板３は、例えば、エポ
キシ系の樹脂やセラミック基板によって形成されたもの
である。
【００３７】次に、本実施の形態による半導体装置の製
造方法について説明する。
【００３８】ここで、前記半導体装置の製造方法は、図
１に示す半導体装置であるＭＣＭ６の製造方法である。
【００３９】したがって、チップ搭載基板３にバンプ２
を介してフリップチップ接続でかつベアチップによって
半導体チップ１を実装するものである。
【００４０】まず、ワイヤボンディング装置を用いてワ
イヤボンディング用の金属細線である金線の先端に形成
されたボールを、ワイヤボンディング用のツールである
キャピラリ５によって半導体チップ１のパッド１ａに押
し付けて接合した後、前記ボール近傍で前記金線を切断
して細線残留部２ｃを形成し、これにより、図５（ａ）
に示すように、僅かに突出し、かつ先端が尖った状態の
細線残留部２ｃを有したバンプ２をパッド１ａ上に形成
する。
【００４１】その後、半導体チップ１のパッド１ａ上に
形成したバンプ２のチップ搭載基板３側の接続部２ａに
凹部２ｂを形成する。
【００４２】ここで、本実施の形態では、前記ワイヤボ
ンディング装置が備える図４に示すキャピラリ５の先端
により、バンプ２の接続部２ａにおける細線残留部２ｃ
の周囲のバンプ表面にこの細線残留部２ｃを囲むように
２列で全周に亘って三角溝状に凹部２ｂを形成する。
【００４３】つまり、図４および図５（ｂ）に示すよう
に、キャピラリ５の先端の凹凸部５ａをバンプ２の細線
残留部２ｃの周囲のバンプ表面に接触させ、かつキャピ
ラリ５に小さな荷重を付与し、これにより、バンプ２の
前記バンプ表面に２列の三角溝状の凹部２ｂを形成す
る。
【００４４】これと同時に、キャピラリ５の先端の押圧
部５ｂにより、尖った状態の細線残留部２ｃの先端を軽
く加圧して潰し、その結果、細線残留部２ｃの平坦化を
行う。
【００４５】続いて、図５（ｃ）に示すように、キャピ
ラリ５を上昇させて、これにより、半導体チップ１のパ
ッド１ａ上に、図３に示すような溝状の凹部２ｂを有し
たバンプ２を形成できるとともに、細線残留部２ｃの先
端を平坦にすることができる。
【００４６】なお、キャピラリ５の押圧部５ｂの先端か
らの深さは、機械加工などによって高精度に形成されて
いるため、この押圧部５ｂによって平坦化された細線残
留部２ｃの高さも高精度に形成できる。
【００４７】その後、導電性接着材として銀ペーストな
どの導電性ペースト４を用い、バンプ２の凹部２ｂを導
電性ペースト４と接合させてバンプ２の接続部２ａと導
電性ペースト４とを接続する。
【００４８】その際、本実施の形態では、スタンピング
法によってバンプ２に導電性ペースト４を付着させる。
【００４９】まず、バンプ２が形成された半導体チップ
１を逆さま（バンプ２を下方に向ける）に配置して、図
示しないスキージによって所定治具に一定厚さに形成さ
れた導電性ペースト４内に、半導体チップ１上に形成さ
れたバンプ２の細線残留部２ｃをその先端側から浸して
いく。
【００５０】所定量浸した後、半導体チップ１を上昇さ
せて導電性ペースト４内からバンプ２を取り出す。
【００５１】これにより、バンプ２の細線残留部２ｃに
付着した導電性ペースト４が玉状になる。
【００５２】その後、半導体チップ１上に形成されたバ
ンプ２とこれに対応するチップ搭載基板３の電極３ａと
の位置合わせを行い、フリップチップ接続で半導体チッ
プ１をチップ搭載基板３に実装する。
【００５３】その際、まず、半導体チップ１上のバンプ
２とチップ搭載基板３の電極３ａとの位置を合わせて半
導体チップ１をチップ搭載基板３上に載置して、導電性
ペースト４によるバンプ２と電極３ａとの接着を行う。
【００５４】さらに、この接着により、バンプ２の細線
残留部２ｃを含む接続部２ａが導電性ペースト４に接合
し、細線残留部２ｃの周囲に形成された凹部２ｂも導電
性ペースト４と接合する。
【００５５】つまり、導電性ペースト４が凹部２ｂ内に
入り込んでいき、これにより、バンプ２の接続部２ａと
導電性ペースト４とが接続する。
【００５６】続いて、所定温度（例えば、１５０℃程
度）に導電性ペースト４を加熱して、これにより、この
導電性ペースト４を熱硬化する。
【００５７】その結果、導電性ペースト４を介してバン
プ２とチップ搭載基板３の電極３ａとを電気的に接続さ
せてフリップチップ接続により半導体チップ１をチップ
搭載基板３に実装する。
【００５８】なお、本実施の形態では、半導体装置が、
図１に示す４個の半導体チップ１をベアチップ実装した
ＭＣＭ６であるため、全ての半導体チップ１が前記した
方法によって実装される。
【００５９】本実施の形態による半導体装置およびその
製造方法によれば、以下のような作用効果が得られる。
【００６０】すなわち、バンプ２のチップ搭載基板３側
の接続部２ａに凹部２ｂが設けられたことにより、半導
体チップ１を導電性ペースト４（導電性接着材）を介し
てチップ搭載基板３に実装した際に、バンプ２の凹部２
ｂに導電性ペースト４が入りこむとともに凹部２ｂによ
ってバンプ２と導電性ペースト４との接続面積を増加さ
せることができる。
【００６１】これによって、バンプ２と導電性ペースト
４との接続強度を増加させることができる。
【００６２】その結果、バンプ２と導電性ペースト４と
の接続における電気的な抵抗値を安定化させることがで
きる。
【００６３】これにより、バンプ２の接続信頼性を向上
できるとともに、バンプ接続の品質を向上できる。
【００６４】なお、ＭＣＭ６（半導体装置）において半
導体チップ１が本実施の形態のバンプ２を用いたフリッ
プチップ接続によってチップ搭載基板３に実装されるこ
とにより、前記フリップチップ接続の接続信頼性を向上
でき、かつＭＣＭ６の品質を向上できる。
【００６５】また、バンプ２のチップ搭載基板３側の接
続部２ａに凹部２ｂが設けられたことにより、本実施の
形態のように導電性接着材として銀ペーストなどの導電
性ペースト４を用いた際には、この導電性ペースト４が
凹部２ｂに入り込むため、導電性ペースト４のはみ出し
形状であるフィレット形状を小さく形成できる。
【００６６】これにより、隣接するパッド１ａ方向への
導電性ペースト４のはみ出しを抑制できる。
【００６７】したがって、隣接するパッド１ａ同士ある
いはバンプ２同士のショートの発生を防止でき、その結
果、ＭＣＭ６（半導体装置）の歩留りを向上できる。
【００６８】さらに、隣接するパッド１ａ同士あるいは
バンプ２同士のショートの発生を防止できるため、バン
プ密度を増やすことができる。
【００６９】その結果、半導体装置すなわちＭＣＭ６の
外部端子数を増加させることができる。
【００７０】また、バンプ２の接続部２ａに凹部２ｂを
形成する際に、キャピラリ５によって凹部２ｂを形成す
ることにより、バンプ２の形成工程における工程数を増
加させることなく、バンプ２の接続部２ａに凹部２ｂを
形成できる。
【００７１】したがって、比較的容易にバンプ２接続の
接続信頼性を向上できる。
【００７２】また、バンプ２の接続部２ａにおける細線
残留部２ｃの周囲のバンプ表面にキャピラリ５によって
凹部２ｂを形成することにより、この凹部２ｂを形成す
る際のバンプ２の細線残留部２ｃの加圧時に、細線残留
部２ｃの高さを高精度に形成できる。
【００７３】これにより、複数のバンプ２に対してそれ
ぞれのバンプ２の細線残留部２ｃの高さを高精度に均一
化することができ、その結果、導電性接着材として導電
性ペースト４を用いた際には、複数のバンプ２間におけ
る導電性ペースト４の厚さを均一化させることができ
る。
【００７４】したがって、複数のバンプ２間における電
気的抵抗値の安定性を確保でき、その結果、バンプ２の
接続信頼性を向上できる。
【００７５】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
【００７６】例えば、前記実施の形態では、バンプ２の
凹部２ｂが、バンプ２の細線残留部２ｃの周囲に２列で
三角溝状に形成されている場合を説明したが、図６
（ａ）に示す他の実施の形態のバンプ２のように、細線
残留部２ｃの周囲に１列で三角溝状に形成されていても
よく、さらに、細線残留部２ｃの周囲のバンプ表面に３
列以上の複数列で設けられていてもよい。
【００７７】また、図６（ｂ）に示す他の実施の形態の
バンプ２のように、細線残留部２ｃの周囲に１列で四角
溝状に形成されていてもよい。
【００７８】つまり、凹部２ｂの形状は、特に限定され
るものではなく、溝状に細長く繋がったものであって
も、あるいは、個々に区画された溝形状のものが複数個
形成されていてもよく、何れに場合においても溝状に凹
んで形成されたものであればよい。
【００７９】また、図７に示す他の実施の形態のバンプ
２のように、バンプ２の細線残留部２ｃの先端をキャピ
ラリ５（図４参照）によって平坦化して潰したものと、
細線残留部２ｃの周囲に２列で三角溝状に形成されてい
る凹部２ｂとの組み合わせであってもよい。
【００８０】図６または図７に示すバンプ２によっても
前記実施の形態で説明したバンプ２と同様の作用効果を
得ることができる。
【００８１】また、凹部２ｂを形成するキャピラリ５に
ついても、前記実施の形態で説明した図４に示すキャピ
ラリ５に限定されるものではなく、例えば、図８に示す
他の実施の形態のキャピラリ５のような先端形状のもの
であってもよい。
【００８２】さらに、凹部２ｂの形成手段は、キャピラ
リ５に限定されるものではなく、バンプ２の接続部２ａ
に凹部２ｂを形成可能なものであれば、キャピラリ５以
外のハンマーリング（平坦化）専用のハンマー部材など
を用いてもよい。
【００８３】また、前記実施の形態では、半導体装置が
４個の半導体チップ１を搭載したＭＣＭ６の場合につい
て説明したが、前記半導体装置は、スタッドボンディン
グによって形成されたバンプ２の接続部２ａに凹部２ｂ
が設けられ、かつこのバンプ２を介して半導体チップ１
が搭載されるものであれば、ＭＣＭ６以外のＢＧＡ（Ba
ll Grid Array)などであってもよい。
【００８４】さらに、前記実施の形態では、導電性接着
材が導電性ペースト４の場合について説明したが、前記
導電性接着材は、図９に示す他の実施の形態のように、
異方性導電膜７を用いてもよい。
【００８５】ただし、異方性導電膜７を用いる場合に
は、細線残留部２ｃの先端部に凹部２ｂを設けなければ
ならない。これは、異方性導電膜７の導電性粒子７ａ
が、バンプ２の細線残留部２ｃの先端部と電気的接合を
行うためである。
【００８６】したがって、バンプ２の接続部２ａにおけ
る細線残留部２ｃの先端部に凹部２ｂを形成し、かつ導
電性接着材として異方性導電膜７を用いることにより、
凹部２ｂを異方性導電膜７と接合させてバンプ２の接続
部２ａと異方性導電膜７とを接続させることができる。
【００８７】これにより、図９に示すように、半導体チ
ップ１を異方性導電膜７を介してチップ搭載基板３にフ
リップチップ接続によって実装できる。
【００８８】なお、バンプ２の細線残留部２ｃの先端部
に凹部２ｂを形成し、かつ導電性接着材として異方性導
電膜７を用いることにより、凹部２ｂに数多くの異方性
導電膜７の導電性粒子７ａを留めることができる。
【００８９】これにより、バンプ２に対しての異方性導
電膜７の導電性粒子７ａの接触を向上できるため、バン
プ２と異方性導電膜７との電気的接続の接続強度を向上
できる。
【００９０】また、前記実施の形態と前記他の実施の形
態とにおける半導体装置およびその製造方法では、半導
体チップ１がバンプ２と導電性接着材とを介してフリッ
プチップ接続される場合を説明したが、前記半導体装置
およびその製造方法は、接続部２ａに凹部２ｂを有しか
つスタッドボンディングによって形成されたバンプ２を
介して半導体チップ１が搭載されるものであれば、必ず
しもフリップチップ接続されていなくてもよく、接続部
２ａに凹部２ｂが設けられたバンプ２を用いて半導体チ
ップ１をフィルム基板などに搭載する半導体装置におい
ても適用することができる。
【００９１】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００９２】（１）．バンプの接続部に凹部が設けられ
たことにより、半導体チップを導電性接着材を介して実
装した際に、バンプの凹部に導電性接着材が入りこむと
ともに凹部によってバンプと導電性接着材との接続面積
を増加させることができる。これによって、バンプと導
電性接着材との接続強度を増加させることができる。そ
の結果、バンプと導電性接着材との接続における電気的
な抵抗値を安定化させることができる。これにより、バ
ンプの接続信頼性を向上できるとともに、バンプ接続の
品質を向上できる。
【００９３】（２）．前記（１）により、半導体装置に
おいて半導体チップがバンプを用いたフリップチップ接
続によってチップ搭載基板に実装されることにより、フ
リップチップ接続の接続信頼性を向上でき、かつ半導体
装置の品質を向上できる。
【００９４】（３）．バンプの接続部に凹部が設けられ
たことにより、導電性接着材として導電性ペーストを用
いた際には、この導電性ペーストが凹部に入り込むた
め、導電性ペーストのはみ出し形状であるフィレット形
状を小さく形成できる。これにより、隣接する接続端子
方向への導電性ペーストのはみ出しを抑制できる。した
がって、隣接する接続端子同士あるいはバンプ同士のシ
ョートの発生を防止でき、その結果、半導体装置の歩留
りを向上できる。
【００９５】（４）．隣接する接続端子同士あるいはバ
ンプ同士のショートの発生を防止できるため、バンプ密
度を増やすことができる。その結果、半導体装置の外部
端子数を増加させることができる。
【００９６】（５）．バンプの接続部に凹部を形成する
際に、キャピラリによって凹部を形成することにより、
バンプ形成工程における工程数を増加させることなく、
バンプの接続部に凹部を形成できる。したがって、比較
的容易にバンプ接続の接続信頼性を向上できる。
【図面の簡単な説明】
【図１】本発明の半導体装置の一例であるＭＣＭの構造
の実施の形態を示す図であり、（ａ）は平面図、（ｂ）
は断面図である。
【図２】図１に示す半導体装置のバンプ接続部の構造の
一例を示す拡大部分断面図である。
【図３】図１に示す半導体装置に設けられたバンプの構
造の一例を示す拡大部分断面図である。
【図４】本発明の実施の形態の半導体装置の製造方法に
用いられるキャピラリの構造の一例を示す拡大部分断面
図である。
【図５】（ａ),（ｂ),（ｃ) は本発明の半導体装置の製
造方法におけるバンプ形成手順の実施の形態の一例を示
す部分断面図である。
【図６】（ａ),（ｂ) は本発明の他の実施の形態である
半導体装置に設けられるバンプの構造を示す拡大部分断
面図である。
【図７】本発明の他の実施の形態である半導体装置に設
けられるバンプの構造を示す拡大部分断面図である。
【図８】本発明の他の実施の形態である半導体装置の製
造方法に用いられるキャピラリの構造を示す拡大部分断
面図である。
【図９】本発明の他の実施の形態である半導体装置に用
いられる異方性導電膜の接合状態を示す拡大部分断面図
である。
【符号の説明】
１ 半導体チップ １ａ パッド（接続端子） ２ バンプ ２ａ 接続部 ２ｂ 凹部 ２ｃ 細線残留部 ３ チップ搭載基板 ３ａ 電極 ４ 導電性ペースト（導電性接着材） ５ キャピラリ ５ａ 凹凸部 ５ｂ 押圧部 ６ ＭＣＭ（半導体装置） ７ 異方性導電膜（導電性接着材） ７ａ 導電性粒子

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 バンプによって電気的に接続された半導
    体チップを備える半導体装置であって、 前記半導体チップを前記バンプを介して支持するチップ
    搭載基板と、 前記チップ搭載基板の電極と電気的に接続する接続部を
    有するとともにこの接続部に凹部が設けられ、一方が前
    記半導体チップの接続端子と電気的に接続されかつ他方
    が導電性接着材と電気的に接続された前記バンプとを有
    し、 前記半導体チップが、これの接続端子と電気的に接続す
    る前記バンプの前記接続部の前記凹部を導電性接着材と
    接合させた状態で前記導電性接着材を介して前記チップ
    搭載基板に電気的に接続されていることを特徴とする半
    導体装置。
  2. 【請求項２】 フリップチップ接続された半導体チップ
    を備える半導体装置であって、 前記半導体チップを前記フリップチップ接続によって支
    持するチップ搭載基板と、 前記チップ搭載基板の電極と電気的に接続する接続部を
    有するとともにこの接続部に凹部が設けられ、一方が前
    記半導体チップの接続端子と電気的に接続されかつ他方
    が導電性接着材と電気的に接続されたバンプとを有し、 前記半導体チップが、これの接続端子と電気的に接続す
    る前記バンプの前記接続部の前記凹部を導電性接着材と
    接合させた状態で前記導電性接着材を介して前記チップ
    搭載基板に前記フリップチップ接続されていることを特
    徴とする半導体装置。
  3. 【請求項３】 請求項１または２記載の半導体装置であ
    って、前記導電性接着材として導電性ペーストを用い、
    前記半導体チップが前記導電性ペーストを介して前記チ
    ップ搭載基板に実装されていることを特徴とする半導体
    装置。
  4. 【請求項４】 請求項１または２記載の半導体装置であ
    って、前記導電性接着材として異方性導電膜を用い、前
    記半導体チップが前記異方性導電膜を介して前記チップ
    搭載基板に実装されていることを特徴とする半導体装
    置。
  5. 【請求項５】 半導体チップがバンプによって電気的に
    接続される半導体装置の製造方法であって、 ワイヤボンディング用の金属細線の先端に形成されたボ
    ールをキャピラリによって前記半導体チップの接続端子
    に押し付けて接合した後、前記ボール近傍で前記金属細
    線を切断して前記接続端子に前記バンプを形成する工程
    と、 前記半導体チップ上に形成した前記バンプのチップ搭載
    基板側の接続部に凹部を形成する工程と、 導電性接着材を用いて前記バンプの前記凹部を前記導電
    性接着材と接合させて前記バンプの前記接続部と前記導
    電性接着材とを接続する工程と、 前記導電性接着材を介して前記バンプと前記チップ搭載
    基板の電極とを電気的に接続して前記半導体チップを前
    記チップ搭載基板に実装する工程とを有することを特徴
    とする半導体装置の製造方法。
  6. 【請求項６】 半導体チップがフリップチップ接続され
    る半導体装置の製造方法であって、 ワイヤボンディング用の金属細線の先端に形成されたボ
    ールをキャピラリによって前記半導体チップの接続端子
    に押し付けて接合した後、前記ボール近傍で前記金属細
    線を切断して前記接続端子にバンプを形成する工程と、 前記半導体チップ上に形成した前記バンプのチップ搭載
    基板側の接続部に凹部を形成する工程と、 導電性接着材を用いて前記バンプの前記凹部を前記導電
    性接着材と接合させて前記バンプの前記接続部と前記導
    電性接着材とを接続する工程と、 前記導電性接着材を介して前記バンプと前記チップ搭載
    基板の電極とを電気的に接続して前記フリップチップ接
    続により前記半導体チップを前記チップ搭載基板に実装
    する工程とを有することを特徴とする半導体装置の製造
    方法。
  7. 【請求項７】 請求項５または６記載の半導体装置の製
    造方法であって、前記導電性接着材として導電性ペース
    トを用い、前記金属細線を切断して形成した前記バンプ
    の前記接続部における細線残留部の周囲のバンプ表面に
    前記凹部を形成し、前記凹部を前記導電性ペーストと接
    合させて前記バンプの前記接続部と前記導電性ペースト
    とを接続することを特徴とする半導体装置の製造方法。
  8. 【請求項８】 請求項５または６記載の半導体装置の製
    造方法であって、前記導電性接着材として異方性導電膜
    を用い、前記金属細線を切断して形成した前記バンプの
    前記接続部における細線残留部の先端部に前記凹部を形
    成し、前記凹部を前記異方性導電膜と接合させて前記バ
    ンプの前記接続部と前記異方性導電膜とを接続すること
    を特徴とする半導体装置の製造方法。
  9. 【請求項９】 請求項５，６，７または８記載の半導体
    装置の製造方法であって、前記バンプのチップ搭載基板
    側の接続部に凹部を形成する際に、ワイヤボンディング
    用のツールであるキャピラリによって前記凹部を形成す
    ることを特徴とする半導体装置の製造方法。
JP10024109A 1998-02-05 1998-02-05 半導体装置およびその製造方法 Pending JPH11224888A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10024109A JPH11224888A (ja) 1998-02-05 1998-02-05 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10024109A JPH11224888A (ja) 1998-02-05 1998-02-05 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH11224888A true JPH11224888A (ja) 1999-08-17

Family

ID=12129182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10024109A Pending JPH11224888A (ja) 1998-02-05 1998-02-05 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH11224888A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6689679B2 (en) * 1998-11-13 2004-02-10 Seiko Epson Corporation Semiconductor device having bumps
KR100485447B1 (ko) * 2000-11-30 2005-04-27 가부시키가이샤 신가와 반도체장치 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6689679B2 (en) * 1998-11-13 2004-02-10 Seiko Epson Corporation Semiconductor device having bumps
KR100485447B1 (ko) * 2000-11-30 2005-04-27 가부시키가이샤 신가와 반도체장치 및 그 제조방법

Similar Documents

Publication Publication Date Title
JP3526788B2 (ja) 半導体装置の製造方法
US6844619B2 (en) Compact semiconductor device capable of mounting a plurality of semiconductor chips with high density and method of manufacturing the same
JP3830125B2 (ja) 半導体装置の製造方法及び半導体装置
KR20150041029A (ko) Bva 인터포저
JPH11297889A (ja) 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法
US6396155B1 (en) Semiconductor device and method of producing the same
US6465876B1 (en) Semiconductor device and lead frame therefor
US20020039807A1 (en) Manufacturing method of a semiconductor device
JPH04338648A (ja) 半導体装置のバンプ電極形成方法、表示装置及び電子印字装置
JPH09162230A (ja) 電子回路装置及びその製造方法
US6881612B2 (en) Method of bonding a semiconductor element to a substrate
JP2000022300A (ja) 配線基板および電子ユニット
JP3370842B2 (ja) 半導体装置の実装構造
JPH10154726A (ja) 半導体装置及びその製造方法
JPH11224888A (ja) 半導体装置およびその製造方法
US6291893B1 (en) Power semiconductor device for “flip-chip” connections
JP2004186629A (ja) 半導体装置およびその製造方法
JP2001007155A (ja) フリップチップ接続構造体
JPH0350736A (ja) 半導体チップのバンプ製造方法
JPH11260850A (ja) 半導体装置およびその製造方法
JP2000252320A (ja) 半導体装置およびその製造方法
JPH10261735A (ja) 半導体装置およびその製造方法
JPH07142490A (ja) 半導体集積回路装置およびその製造方法
JPH11176878A (ja) 半導体装置、その製造方法および実装方法
JPH08186117A (ja) ワイヤボンディング装置用キャピラリーとバンプの形成方法