JP3370842B2 - 半導体装置の実装構造 - Google Patents
半導体装置の実装構造Info
- Publication number
- JP3370842B2 JP3370842B2 JP2808896A JP2808896A JP3370842B2 JP 3370842 B2 JP3370842 B2 JP 3370842B2 JP 2808896 A JP2808896 A JP 2808896A JP 2808896 A JP2808896 A JP 2808896A JP 3370842 B2 JP3370842 B2 JP 3370842B2
- Authority
- JP
- Japan
- Prior art keywords
- bump
- electrode
- semiconductor device
- sharp
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の実装構
造に係り、特に突起電極を用いて実装処理を行う半導体
装置の実装構造に関する。 【０００２】近年、半導体装置の高密度化，高速化，小
型化が要求されており、この要求に対応すべくフリップ
チップ実装方法が多く用いられるようになってきてい
る。このフリップチップ実装方法においては、半導体チ
ップ或いは半導体装置の所定位置に複数の突起電極を形
成する必要がある。また、高密度化により突起電極の形
成数も増大する傾向にある。更に、複数配設される突起
電極の内、一つにでも接続不良が発生すると半導体チッ
プ及び半導体装置は機能しなくなる。 【０００３】よって、信頼性の高い実装を行うために
は、各突起電極を確実に実装基板に接続する必要があ
る。 【０００４】 【従来の技術】例えば、マルチチップモジュール（ＭＣ
Ｍ）においては、ベアチップ状の半導体チップの一面に
複数の突起電極（以下、バンプという）を形成し、この
ベアチップをマザーボードにフリップチップ接合により
実装することが行われている。また、ＢＧＡ(Ball Grid
Array) 構造の半導体装置は、半導体チップを搭載した
基板の実装面に複数のバンプを形成し、この半導体装置
を実装基板にフリップチップ接合により実装することが
行われている。 【０００５】従来、上記突起電極を形成する方法として
は、メッキ法，蒸着法，及びワイヤーボンディング法等
が用いられており、また突起電極の材質としては半田或
いは金（Ａｕ）が一般に用いられている。メッキ法によ
り突起電極を形成する方法では、半導体チップ或いは基
板にバンプ形成位置を残してレジストを配設し、これを
電界メッキ槽に浸漬してバンプ形成位置にバンプを成長
させる。また、蒸着法では、半導体チップ或いは基板に
バンプ形成位置を残してレジストを配設し、これを蒸着
装置に装着してバンプ形成位置にバンプを成長させる。
図１３（Ａ）は、メッキ法或いは蒸着法を用いることに
より半導体チップ１上に形成されたバンプ２を示してい
る。 【０００６】一方、ワイヤーボンディング法では、ワイ
ヤーボンディング装置を用い、バンプ形成位置に金ワイ
ヤを接合した後、キャピラリを微量上昇させた時点でワ
イヤカットを行い、これによりバンプ形成位置にスタッ
トバンプを形成する。図１３（Ｂ）は、ワイヤーボンデ
ィング法を用いることにより半導体チップ１上に形成さ
れたスタットバンプ３を示している。 【０００７】上記のようにバンプが形成された半導体チ
ップ或いは半導体装置（以下、半導体チップ及び半導体
装置を総称して半導体装置という）は、マザーボード或
いは実装基板（以下、マザーボード及び実装基板を総称
して実装基板という）にフリップチップ接合される。こ
のため、図１４（Ａ）に示されるように、実装基板４の
バンプ５が形成された位置と対応する位置には平面電極
６が形成されており、この平面電極６にバンプ５がフリ
ップチップ接合されることにより半導体装置７は実装基
板４に電気的に接合させる構成とされていた。尚、図１
４（Ｂ）は半導体装置７が実装基板４にフリップチップ
接合された状態を示している。 【０００８】また、接合時におけるフリップチップ方法
はバンプの材質に依存する。具体的には、半田の場合に
はバンプを加熱・加圧することにより平面電極に接合さ
せ、金スタットバンプの場合には半導体装置と実装基板
の間に導電性樹脂等を介在させた上で加圧することによ
り平面電極に接合させる構成とされていた。 【０００９】 【発明が解決しようとする課題】ところで、フリップチ
ップ接合の場合、バンプ５が実装基板４上に形成された
平面電極６と安定した接続を行うためには、バンプ５の
高さを一定化することが不可欠である。このため従来で
は、バンプ５に対してその高さを一定化するためのレベ
リング処理を行っている。 【００１０】このレベリング処理は、図１５（Ａ）に示
されるように、バンプ５の形成後に押圧部が平坦面とさ
れたレベリング用治具８にてバンプ５の上部を押圧し、
バンプ５の上部に平坦部５ａを成形する処理である。し
かるに従来のレベリング処理は、単にバンプ５の上部に
平坦部５ａを成形するのみの処理であったため、バンプ
５自体のボリューム（大きさ）にバラツキがある場合に
は、レベリング処理により形成された平坦部５ａの面積
に差が生じてしまう。即ち、バンプ５のボリュームが大
きい場合には平坦部５ａの面積は大きくなり、逆にバン
プ５のボリュームが小さい場合には平坦部５ａの面積は
小さくなる。 【００１１】よって、上記のように平坦部５ａの面積に
バラツキがあるバンプ５が形成された半導体装置７を実
装基板４にフリップチップ接合すると、バンプ５と平面
電極６との接続面積にバラツキが生じ、接続抵抗（接続
インピーダンス）に差が生じてしまうという問題点が生
じる。このように接続抵抗に差が生じると、高速化され
た半導体装置７の場合には、接続抵抗差に起因して半導
体装置７の処理速度にバラツキが生じ、安定した処理が
行えないおそれがある。 【００１２】本発明は上記の点に鑑みてなされたもので
あり、安定したフリップチップ接合を可能とした半導体
装置の実装構造を提供することを目的とする。 【００１３】 【課題を解決するための手段】上記の課題を解決するた
めに、本発明では、半導体チップまたは半導体チップが
搭載される基板に複数の突起電極が配設された構成を有
する半導体装置を、前記突起電極と接続される電極部が
形成された実装基板に実装する半導体装置の実装構造に
おいて、前記半導体装置に配設された前記突起電極を、
基部と、該基部の先端部に形成された平坦部と、該平坦
部の中央に突出形成された尖鋭部とよりなる構成とし、
前記実装基板に形成された前記電極部を、孔部と環状電
極部とよりなるホール電極により構成し、前記突起電極
と前記ホール電極とを接続した状態において、前記尖鋭
部が前記孔部に嵌入し、前記平坦部が前記環状電極部と
当接するよう構成すると共に、前記孔部内に裏打ち材が
充填された構成としたことを特徴とするものである。 【００１４】 【００１５】 【００１６】 【００１７】 【００１８】 【００１９】 【００２０】 【００２１】 【００２２】 【００２３】上記した請求項１記載の発明によれば、突
起電極とホール電極との電気的な接続面積を増大するこ
とができ、電気的接続を確実に行なうことができる。 【００２４】 【００２５】 【００２６】 【００２７】 【００２８】 【００２９】 【００３０】 【００３１】 【００３２】 【００３３】 【００３４】 【発明の実施の形態】次に本発明の実施の形態について
図面と共に説明する。図１及び図２は本発明の一実施例
である半導体装置１０を示しており、図１は半導体装置
１０を実装基板１１に実装した状態を、また図２は半導
体装置１０を実装基板１１に実装する前の状態を示して
いる。 【００３５】尚、本発明はバンプが形成された半導体チ
ップ及び半導体装置（例えばＢＧＡ構造の半導体装置）
の双方に適用することができるが、以下の説明において
は、この半導体チップ及び半導体装置を総称して半導体
装置１０というものとする。図１及び図２に示す例で
は、半導体装置１０として半導体チップを用いた例を示
しており、チップ本体１２の実装基板１１と対向する面
には複数の突起電極１３（以下、バンプという）が形成
されている。このバンプ１３は、例えば材料として高融
点半田が用いられており、基部１４の先端部に尖鋭部１
５が形成されたことを特徴としている。 【００３６】基部１４はその一端部が半導体装置１０に
形成されているパッド３７（図3 に示す）に接合されて
おり、これによりバンプ１３は半導体装置１０と電気的
に接続されている。また、尖鋭部１５は基部１４と一体
的に形成されており、例えば円錐形状等の尖った形状を
有している。この尖鋭部１５は基部１４の先端部に形成
された平坦部１６の中央に形成されており、実装基板１
１に向け突出した構成とされている。 【００３７】一方、上記構成とされた半導体装置１０が
実装される実装基板１１は、図１及び図２に加え図４に
示されるように、基板本体１７の半導体装置１０と対向
する面に複数の電極部１８が形成されている。この電極
部１８は突起電極状（バンプ状）の形状を有しており、
また半導体装置１０に配設されているバンプ１３の材料
に対し柔らかい材料（例えば金（Ａｕ））で形成されて
いる。更に、電極部１８の配設位置は、バンプ１３の形
成位置と対応するよう構成されている。 【００３８】続いて、上記構成とされた半導体装置１０
を実装基板１１に実装する方法について説明する。半導
体装置１０を実装基板１１に実装するには、図２に示さ
れるように、バンプ１３とバンプ状の電極部１８とが対
向するよう半導体装置１０と実装基板１１とを位置決め
し、続いて半導体装置１０を実装基板１１に向け押圧す
る。前記のように、バンプ１３と電極部１８とは位置決
めされているため、半導体装置１０を実装基板１１に向
け押圧することにより、バンプ１３は電極部１８に向け
押圧される。 【００３９】この際、上記のようにバンプ１３はその先
端部に尖った尖鋭部１５が形成されており、かつバンプ
１３は電極部１８に対して硬い材質により形成されてお
り、更に電極部１８はバンプ状とされているため、上記
押圧処理により尖鋭部１５は電極部１８に嵌入する。 【００４０】図３は、バンプ１３に形成された尖鋭部１
５が電極部１８に嵌入した状態を拡大して示している。
同図に示されるように、バンプ１３が電極部１８に嵌入
した状態で、尖鋭部１５は電極部１８に突き刺さった状
態となっている。このように、半導体装置１０を実装基
板１１に実装した状態において、バンプ１３の先端部に
形成された尖鋭部１５が実装基板１１に形成されている
電極部１８に嵌入するため、バンプ１３と電極部１８と
の電気的な接続面積を増大することができる。即ち、尖
鋭部１５は上記したように円錐形状等の表面積の広い形
状とされているため、バンプ１３と電極部１８との接触
面積は増大する。 【００４１】よって、バンプ１３の大きさにバラツキが
生じていたとしても、バンプ１３と電極部１８との接触
面積は十分に広くなり、バンプ１３と電極部１８の電気
的接続を確実に行うことができる。これにより、バンプ
１３と電極部１８との電気的接続位置において接続抵抗
（接続インピーダンス）にバラツキが発生することを防
止でき、従って高速化された半導体装置１０であっても
安定した処理を確保することができる。 【００４２】また、バンプ１３と電極部１８との電気的
接続を行うに際し、従来のスタットバンプ３を用いた実
装構造で必要とされた導電性部材が不要となるため、従
来のスタットバンプ３を用いた実装構造に比べて部品点
数の削減及び製造工程の簡単化を図ることができる。 【００４３】更に、本実施例においては、バンプ１３を
電極部１８に機械的に嵌入させることにより接続を行う
構成とされているため、従来バンプを電極部に接続する
際に必要とされた加熱処理を不要とすることができる。
よって、実装処理の簡単化を図ることができると共に、
半導体装置１０に熱ダメージが発生することを防止する
ことができる。尚、バンプ１３と電極部１８との電気的
接続をより確実にするために、従来と同様に実装時に加
熱雰囲気下でバンプ１３と電極部１８とを接合する構成
としてもよい。 【００４４】続いて、上記構成とされた半導体装置１０
の製造方法について説明する。尚、本発明に係る半導体
装置１０の製造方法は、バンプ１３の形成方法に特徴を
有するため、以下の説明においてはバンプ１３の形成方
法についてのみ説明するものとする。 【００４５】バンプ１３は、突起電極形成工程と尖鋭部
形成工程とを実施することにより形成される。突起電極
形成工程は、半導体装置１０の所定位置に尖鋭部１５が
形成されていない状態のバンプ１３ａ（即ち、従来構成
のバンプ）を形成する工程であり、尖鋭部形成工程は突
起電極形成工程で形成されたバンプ１３ａに対して尖鋭
部１５を形成する工程である。以下、各構成について説
明する。 【００４６】バンプ１３を形成するには、突起電極形成
工程においてメッキ法，蒸着法，或いはワイヤーボンデ
ィング法等を用いて半導体装置１０の所定位置にバンプ
１３ａを形成する。このバンプ１３ａの形成方法は、特
に限定されるものではなく、上記した各方法の何れを用
いて形成してもよい。また、上記のバンプ１３ａの形成
方法は、何れもバンプ形成方法として一般に知られてい
るものであり、よって従来から用いられているバンプ形
成設備をそのまま用いてバンプ１３ａを形成することが
できる。 【００４７】図５は、突起電極形成工程を実施すること
により、バンプ１３ａが形成された半導体装置１０を示
している。この突起電極形成工程が終了した状態では、
バンプ１３ａにはまだ尖鋭部１５は形成されておらず、
よってバンプ１３ａは球状或いは柱状形状となっている
（図５では球状形状を示す）。 【００４８】突起電極形成工程が終了すると、続いて尖
鋭部形成工程が実施される。尖鋭部形成工程では、図６
及び図７に示されるように、尖鋭部形成用治具１９（以
下、単に治具という）を用いてバンプ１３ａの先端部に
尖鋭部１５を形成する。治具１９は、図６及び図８
（Ａ）に示すように、バンプ１３ａと当接する先端部に
例えば円錐形状の凹部２０と環状の平面部２１とを有し
ており、図示しない昇降機構により上下動する構成とさ
れている。バンプ１３ａに尖鋭部１５を形成する際、治
具１９は昇降機構により図６に示されるようにバンプ１
３ａに向け下降してバンプ１３ａの先端部を加圧する。 【００４９】この際、治具１９は成形型として機能し、
よってバンプ１３ａの先端部には凹部２０の形状に対応
した尖鋭部１５が形成される。また、同時にバンプ１３
ａの先端部には平面部２１に対応した平坦部１６も形成
される。これにより、図７に示される基部１４，尖鋭部
１５，及び平坦部１６を有したバンプ１３が形成され
る。 【００５０】上記した尖鋭部形成工程は、従来実施され
ていたレベリング処理（図１５参照）に代えて行われる
ものであり、尖鋭部形成工程を設けてもこれにより製造
工程が複雑化するようなことはない。また、治具１９を
上下動させる昇降機構も従来のレベリング処理において
レベリング用治具８を駆動する機構として用いられてい
るものであり、よってレベリング用治具８を治具１９に
交換するだけで尖鋭部１５を形成することが可能とな
る。更に、尖鋭部形成工程は単に突起電極１３ａに対し
治具１９を押圧するだけの処理であるため、容易に尖鋭
部１５を形成することができる。 【００５１】尚、上記した尖鋭部形成工程で使用した治
具１９は、半導体装置１０に形成された複数のバンプ１
３ａに対し、１個づつ尖鋭部１５を形成する構成のもの
であったが、図８（Ｂ）に示されるように、複数のバン
プ１３ａの形成位置に対応するよう複数の凹部２０を平
面部２１内に設けた構成の治具２２を用意し、この治具
２２を用いて尖鋭部形成工程を実施することにより、複
数のバンプ１３ａに対し効率良く尖鋭部１５を形成する
ことが可能となる。 【００５２】また、上記した尖鋭部形成工程では、従来
実施されていたレベリング処理の効果をそのまま維持す
ることができ、尖鋭部１５の形成時に同時に形成される
平坦部１６の高さは均一となるよう構成されている。続
いて、本発明に係る実装基板の第１実施例について説明
する。 【００５３】図９は第１実施例に係る実装基板２５にＢ
ＧＡ構造の半導体装置３０が実装された状態を示してい
る。先ず、ＢＧＡ構造の半導体装置３０について説明す
る。ＢＧＡ構造の半導体装置３０は、大略すると基板３
１，封止樹脂３３，及び突起電極である複数のバンプ３
４（以下、電極部という）等により構成されている。 【００５４】基板３１は例えばガラス・エポキシ製の基
板であり、その上面３１ａに半導体チップ３２を搭載す
ると共に、所定のパターンを有する配線３５が形成され
ている。この配線３５の所定位置と半導体チップ３２と
は、ワイヤ３６を用いて電気的に接続されている。ま
た、基板３１の上面３１ａには、半導体チップ３２及び
ワイヤ３６を封止するように封止樹脂３３が形成されて
おり、この封止樹脂３３により半導体チップ３２及びワ
イヤ３６は外部に対して保護される構成とされている。 【００５５】一方、基板３１の下面３１ｂには複数のバ
ンプ電極部３４が配設されている。この電極部３４は半
導体装置３０の外部接続端子として機能するものであ
り、基板３１に形成された配線及びスルーホール（共に
図示せず）により配線３５に接続されている。従って、
半導体チップ３２はワイヤ３６，配線，スルーホールを
介して電極部３４に電気的に接続された構成とされてい
る。 【００５６】上記構成された半導体装置３０は実装基板
２５に実装される。実装基板２５は、基板本体２４に複
数のバンプ２６を形成した構成とされている。このバン
プ２６の形成位置は、半導体装置３０に設けられた電極
部３４の形成位置と対応するよう構成されている。ま
た、バンプ２６は材料として例えば高融点半田が用いら
れており、前記した半導体装置１０側に配設されたバン
プ１３と同様に基部２７，尖鋭部２８，及び平坦部２８
を一体的に形成した構成とされている。 【００５７】基部２７はその一端部が基板本体２４に形
成されているパッド（図示せず）に接合されており、こ
れによりバンプ２６は実装基板２５と電気的に接続され
ている。また、尖鋭部２８は円錐形状等の尖った形状を
有しており、基部２７の先端部に形成された平坦部２９
の中央に上部に向け突出するよう形成されている。尚、
バンプ２６の材質は、前記した半導体装置３０に設けら
れた電極部３４の材質に対して硬い材料とされている。 【００５８】上記構成とされた実装基板２５に半導体装
置３０を実装するには、バンプ２６と電極部３４とが対
向するよう半導体装置３０と実装基板２５とを位置決め
し、続いて半導体装置３０を実装基板２５に向け押圧す
る。これにより、電極部３４はバンプ２６に向け押圧さ
れる。この際、上記のようにバンプ２６はその先端部に
尖った尖鋭部２８が形成されており、かつバンプ２６は
電極部３４に対して硬い材質により形成されているた
め、上記押圧処理により尖鋭部２８は電極部３４に嵌入
する。 【００５９】このように、半導体装置３０を実装基板２
５に実装した状態において、尖鋭部２８が電極部３４に
嵌入するため、バンプ２６と電極部３４との電気的な接
続面積を増大することができる。よって、バンプ２６或
いは電極部３４の大きさにバラツキが生じていたとして
も、バンプ２６と電極部３４との接触面積は十分に広く
なり、バンプ２６と電極部３４の電気的接続を確実に行
うことができる。 【００６０】これにより、バンプ２６と電極部３４との
電気的接続位置において接続抵抗（接続インピーダン
ス）にバラツキが発生することを防止でき、従って高速
化された半導体装置３０であっても安定した処理を確保
することができる。また、導電性部材を半導体装置３０
と実装基板２５との間に介在させる必要もなく、部品点
数の削減及び製造工程の簡単化を図ることができる。 【００６１】更に、本実施例においては、バンプ２６を
電極部３４に機械的に嵌入させることにより接続を行う
構成とされているため、両者２６，３４の接続に際し加
熱処理を不要とすることができ、よって実装処理の簡単
化及び半導体装置３０に熱ダメージが発生することを防
止することができる。 【００６２】尚、実装基板２５にバンプ２６を形成する
方法については、図５乃至図８を用いて説明したバンプ
１３の形成方法と同一であるため、その説明は省略す
る。続いて、本発明に係る実装基板の第２実施例につい
て説明する。図１０は第２実施例に係る実装基板４０を
示している。本実施例に係る実装基板４０は基板本体４
１に複数のホール電極４２を形成したことを特徴とする
ものであり、例えば図１に示した半導体装置１０が実装
されるものである。 【００６３】この実装基板４０に形成されるホール電極
４２は、基板本体４１に形成された孔部４２ａと、この
孔部４２ａに形成された環状電極部４２ｂとにより構成
されている。また、ホール電極４２の形成位置は、半導
体装置１０に設けられたバンプ１３の形成位置と対応す
るよう設定されている。このホール電極４２の形成方法
としては、基板形成技術の一つとして一般に用いられて
いるスルーホール形成技術を利用することができ、よっ
てホール電極４２を容易に形成することができる。 【００６４】図１１は、第２実施例に係る実装基板４０
に図１に示した半導体装置１０が実装された状態を示し
てる。同図に示されるように、実装状態において半導体
装置１０に形成されたバンプ１３は実装基板４０に形成
されたホール電極４２に電気的に接続する。具体的に
は、実装状態においてバンプ１３に形成された尖鋭部１
５はホール電極４２の孔部４２ａに嵌入し、バンプ１３
に形成された平坦部１６はホール電極４２の環状電極部
４２ｂの上部と当接する。 【００６５】上記のように、尖鋭部１５が孔部４２ａに
嵌入することにより、バンプ１３とホール電極４２との
位置決めを一義的に行うことができ、また共に平坦面と
されたバンプ１３の平坦部１６と環状電極部４２ｂとが
当接することにより、バンプ１３とホール電極４２との
接続状態を一定化でき、これに伴い接続面積も一定化す
るため、安定した電気特性を得ることができる。 【００６６】図１２は、図１１における接続構造をより
強化するために、ホール電極４２の裏側から裏打ち材４
３を設けた構成を示している。この裏打ち材４３は、例
えば半田よりなり、ホール電極４２の裏側から孔部４２
ａ内に充填し配設された構成とされている。 【００６７】この構成とすることにより、尖鋭部１５と
ホール電極４２との電気的な接続面積を更に増大するこ
とができ、よってバンプ１３とホール電極４２との電気
的接続をより確実に行うことができる。また、これに伴
いバンプ１３とホール電極４２との機械的接続強度も向
上するため、実装の信頼性をより向上させることができ
る。 【００６８】 【発明の効果】上述の如く本発明によれば、突起電極と
ホール電極との電気的な接続面積を増大することがで
き、電気的接続を確実に行なうことができる。 【００６９】 【００７０】 【００７１】
造に係り、特に突起電極を用いて実装処理を行う半導体
装置の実装構造に関する。 【０００２】近年、半導体装置の高密度化，高速化，小
型化が要求されており、この要求に対応すべくフリップ
チップ実装方法が多く用いられるようになってきてい
る。このフリップチップ実装方法においては、半導体チ
ップ或いは半導体装置の所定位置に複数の突起電極を形
成する必要がある。また、高密度化により突起電極の形
成数も増大する傾向にある。更に、複数配設される突起
電極の内、一つにでも接続不良が発生すると半導体チッ
プ及び半導体装置は機能しなくなる。 【０００３】よって、信頼性の高い実装を行うために
は、各突起電極を確実に実装基板に接続する必要があ
る。 【０００４】 【従来の技術】例えば、マルチチップモジュール（ＭＣ
Ｍ）においては、ベアチップ状の半導体チップの一面に
複数の突起電極（以下、バンプという）を形成し、この
ベアチップをマザーボードにフリップチップ接合により
実装することが行われている。また、ＢＧＡ(Ball Grid
Array) 構造の半導体装置は、半導体チップを搭載した
基板の実装面に複数のバンプを形成し、この半導体装置
を実装基板にフリップチップ接合により実装することが
行われている。 【０００５】従来、上記突起電極を形成する方法として
は、メッキ法，蒸着法，及びワイヤーボンディング法等
が用いられており、また突起電極の材質としては半田或
いは金（Ａｕ）が一般に用いられている。メッキ法によ
り突起電極を形成する方法では、半導体チップ或いは基
板にバンプ形成位置を残してレジストを配設し、これを
電界メッキ槽に浸漬してバンプ形成位置にバンプを成長
させる。また、蒸着法では、半導体チップ或いは基板に
バンプ形成位置を残してレジストを配設し、これを蒸着
装置に装着してバンプ形成位置にバンプを成長させる。
図１３（Ａ）は、メッキ法或いは蒸着法を用いることに
より半導体チップ１上に形成されたバンプ２を示してい
る。 【０００６】一方、ワイヤーボンディング法では、ワイ
ヤーボンディング装置を用い、バンプ形成位置に金ワイ
ヤを接合した後、キャピラリを微量上昇させた時点でワ
イヤカットを行い、これによりバンプ形成位置にスタッ
トバンプを形成する。図１３（Ｂ）は、ワイヤーボンデ
ィング法を用いることにより半導体チップ１上に形成さ
れたスタットバンプ３を示している。 【０００７】上記のようにバンプが形成された半導体チ
ップ或いは半導体装置（以下、半導体チップ及び半導体
装置を総称して半導体装置という）は、マザーボード或
いは実装基板（以下、マザーボード及び実装基板を総称
して実装基板という）にフリップチップ接合される。こ
のため、図１４（Ａ）に示されるように、実装基板４の
バンプ５が形成された位置と対応する位置には平面電極
６が形成されており、この平面電極６にバンプ５がフリ
ップチップ接合されることにより半導体装置７は実装基
板４に電気的に接合させる構成とされていた。尚、図１
４（Ｂ）は半導体装置７が実装基板４にフリップチップ
接合された状態を示している。 【０００８】また、接合時におけるフリップチップ方法
はバンプの材質に依存する。具体的には、半田の場合に
はバンプを加熱・加圧することにより平面電極に接合さ
せ、金スタットバンプの場合には半導体装置と実装基板
の間に導電性樹脂等を介在させた上で加圧することによ
り平面電極に接合させる構成とされていた。 【０００９】 【発明が解決しようとする課題】ところで、フリップチ
ップ接合の場合、バンプ５が実装基板４上に形成された
平面電極６と安定した接続を行うためには、バンプ５の
高さを一定化することが不可欠である。このため従来で
は、バンプ５に対してその高さを一定化するためのレベ
リング処理を行っている。 【００１０】このレベリング処理は、図１５（Ａ）に示
されるように、バンプ５の形成後に押圧部が平坦面とさ
れたレベリング用治具８にてバンプ５の上部を押圧し、
バンプ５の上部に平坦部５ａを成形する処理である。し
かるに従来のレベリング処理は、単にバンプ５の上部に
平坦部５ａを成形するのみの処理であったため、バンプ
５自体のボリューム（大きさ）にバラツキがある場合に
は、レベリング処理により形成された平坦部５ａの面積
に差が生じてしまう。即ち、バンプ５のボリュームが大
きい場合には平坦部５ａの面積は大きくなり、逆にバン
プ５のボリュームが小さい場合には平坦部５ａの面積は
小さくなる。 【００１１】よって、上記のように平坦部５ａの面積に
バラツキがあるバンプ５が形成された半導体装置７を実
装基板４にフリップチップ接合すると、バンプ５と平面
電極６との接続面積にバラツキが生じ、接続抵抗（接続
インピーダンス）に差が生じてしまうという問題点が生
じる。このように接続抵抗に差が生じると、高速化され
た半導体装置７の場合には、接続抵抗差に起因して半導
体装置７の処理速度にバラツキが生じ、安定した処理が
行えないおそれがある。 【００１２】本発明は上記の点に鑑みてなされたもので
あり、安定したフリップチップ接合を可能とした半導体
装置の実装構造を提供することを目的とする。 【００１３】 【課題を解決するための手段】上記の課題を解決するた
めに、本発明では、半導体チップまたは半導体チップが
搭載される基板に複数の突起電極が配設された構成を有
する半導体装置を、前記突起電極と接続される電極部が
形成された実装基板に実装する半導体装置の実装構造に
おいて、前記半導体装置に配設された前記突起電極を、
基部と、該基部の先端部に形成された平坦部と、該平坦
部の中央に突出形成された尖鋭部とよりなる構成とし、
前記実装基板に形成された前記電極部を、孔部と環状電
極部とよりなるホール電極により構成し、前記突起電極
と前記ホール電極とを接続した状態において、前記尖鋭
部が前記孔部に嵌入し、前記平坦部が前記環状電極部と
当接するよう構成すると共に、前記孔部内に裏打ち材が
充填された構成としたことを特徴とするものである。 【００１４】 【００１５】 【００１６】 【００１７】 【００１８】 【００１９】 【００２０】 【００２１】 【００２２】 【００２３】上記した請求項１記載の発明によれば、突
起電極とホール電極との電気的な接続面積を増大するこ
とができ、電気的接続を確実に行なうことができる。 【００２４】 【００２５】 【００２６】 【００２７】 【００２８】 【００２９】 【００３０】 【００３１】 【００３２】 【００３３】 【００３４】 【発明の実施の形態】次に本発明の実施の形態について
図面と共に説明する。図１及び図２は本発明の一実施例
である半導体装置１０を示しており、図１は半導体装置
１０を実装基板１１に実装した状態を、また図２は半導
体装置１０を実装基板１１に実装する前の状態を示して
いる。 【００３５】尚、本発明はバンプが形成された半導体チ
ップ及び半導体装置（例えばＢＧＡ構造の半導体装置）
の双方に適用することができるが、以下の説明において
は、この半導体チップ及び半導体装置を総称して半導体
装置１０というものとする。図１及び図２に示す例で
は、半導体装置１０として半導体チップを用いた例を示
しており、チップ本体１２の実装基板１１と対向する面
には複数の突起電極１３（以下、バンプという）が形成
されている。このバンプ１３は、例えば材料として高融
点半田が用いられており、基部１４の先端部に尖鋭部１
５が形成されたことを特徴としている。 【００３６】基部１４はその一端部が半導体装置１０に
形成されているパッド３７（図3 に示す）に接合されて
おり、これによりバンプ１３は半導体装置１０と電気的
に接続されている。また、尖鋭部１５は基部１４と一体
的に形成されており、例えば円錐形状等の尖った形状を
有している。この尖鋭部１５は基部１４の先端部に形成
された平坦部１６の中央に形成されており、実装基板１
１に向け突出した構成とされている。 【００３７】一方、上記構成とされた半導体装置１０が
実装される実装基板１１は、図１及び図２に加え図４に
示されるように、基板本体１７の半導体装置１０と対向
する面に複数の電極部１８が形成されている。この電極
部１８は突起電極状（バンプ状）の形状を有しており、
また半導体装置１０に配設されているバンプ１３の材料
に対し柔らかい材料（例えば金（Ａｕ））で形成されて
いる。更に、電極部１８の配設位置は、バンプ１３の形
成位置と対応するよう構成されている。 【００３８】続いて、上記構成とされた半導体装置１０
を実装基板１１に実装する方法について説明する。半導
体装置１０を実装基板１１に実装するには、図２に示さ
れるように、バンプ１３とバンプ状の電極部１８とが対
向するよう半導体装置１０と実装基板１１とを位置決め
し、続いて半導体装置１０を実装基板１１に向け押圧す
る。前記のように、バンプ１３と電極部１８とは位置決
めされているため、半導体装置１０を実装基板１１に向
け押圧することにより、バンプ１３は電極部１８に向け
押圧される。 【００３９】この際、上記のようにバンプ１３はその先
端部に尖った尖鋭部１５が形成されており、かつバンプ
１３は電極部１８に対して硬い材質により形成されてお
り、更に電極部１８はバンプ状とされているため、上記
押圧処理により尖鋭部１５は電極部１８に嵌入する。 【００４０】図３は、バンプ１３に形成された尖鋭部１
５が電極部１８に嵌入した状態を拡大して示している。
同図に示されるように、バンプ１３が電極部１８に嵌入
した状態で、尖鋭部１５は電極部１８に突き刺さった状
態となっている。このように、半導体装置１０を実装基
板１１に実装した状態において、バンプ１３の先端部に
形成された尖鋭部１５が実装基板１１に形成されている
電極部１８に嵌入するため、バンプ１３と電極部１８と
の電気的な接続面積を増大することができる。即ち、尖
鋭部１５は上記したように円錐形状等の表面積の広い形
状とされているため、バンプ１３と電極部１８との接触
面積は増大する。 【００４１】よって、バンプ１３の大きさにバラツキが
生じていたとしても、バンプ１３と電極部１８との接触
面積は十分に広くなり、バンプ１３と電極部１８の電気
的接続を確実に行うことができる。これにより、バンプ
１３と電極部１８との電気的接続位置において接続抵抗
（接続インピーダンス）にバラツキが発生することを防
止でき、従って高速化された半導体装置１０であっても
安定した処理を確保することができる。 【００４２】また、バンプ１３と電極部１８との電気的
接続を行うに際し、従来のスタットバンプ３を用いた実
装構造で必要とされた導電性部材が不要となるため、従
来のスタットバンプ３を用いた実装構造に比べて部品点
数の削減及び製造工程の簡単化を図ることができる。 【００４３】更に、本実施例においては、バンプ１３を
電極部１８に機械的に嵌入させることにより接続を行う
構成とされているため、従来バンプを電極部に接続する
際に必要とされた加熱処理を不要とすることができる。
よって、実装処理の簡単化を図ることができると共に、
半導体装置１０に熱ダメージが発生することを防止する
ことができる。尚、バンプ１３と電極部１８との電気的
接続をより確実にするために、従来と同様に実装時に加
熱雰囲気下でバンプ１３と電極部１８とを接合する構成
としてもよい。 【００４４】続いて、上記構成とされた半導体装置１０
の製造方法について説明する。尚、本発明に係る半導体
装置１０の製造方法は、バンプ１３の形成方法に特徴を
有するため、以下の説明においてはバンプ１３の形成方
法についてのみ説明するものとする。 【００４５】バンプ１３は、突起電極形成工程と尖鋭部
形成工程とを実施することにより形成される。突起電極
形成工程は、半導体装置１０の所定位置に尖鋭部１５が
形成されていない状態のバンプ１３ａ（即ち、従来構成
のバンプ）を形成する工程であり、尖鋭部形成工程は突
起電極形成工程で形成されたバンプ１３ａに対して尖鋭
部１５を形成する工程である。以下、各構成について説
明する。 【００４６】バンプ１３を形成するには、突起電極形成
工程においてメッキ法，蒸着法，或いはワイヤーボンデ
ィング法等を用いて半導体装置１０の所定位置にバンプ
１３ａを形成する。このバンプ１３ａの形成方法は、特
に限定されるものではなく、上記した各方法の何れを用
いて形成してもよい。また、上記のバンプ１３ａの形成
方法は、何れもバンプ形成方法として一般に知られてい
るものであり、よって従来から用いられているバンプ形
成設備をそのまま用いてバンプ１３ａを形成することが
できる。 【００４７】図５は、突起電極形成工程を実施すること
により、バンプ１３ａが形成された半導体装置１０を示
している。この突起電極形成工程が終了した状態では、
バンプ１３ａにはまだ尖鋭部１５は形成されておらず、
よってバンプ１３ａは球状或いは柱状形状となっている
（図５では球状形状を示す）。 【００４８】突起電極形成工程が終了すると、続いて尖
鋭部形成工程が実施される。尖鋭部形成工程では、図６
及び図７に示されるように、尖鋭部形成用治具１９（以
下、単に治具という）を用いてバンプ１３ａの先端部に
尖鋭部１５を形成する。治具１９は、図６及び図８
（Ａ）に示すように、バンプ１３ａと当接する先端部に
例えば円錐形状の凹部２０と環状の平面部２１とを有し
ており、図示しない昇降機構により上下動する構成とさ
れている。バンプ１３ａに尖鋭部１５を形成する際、治
具１９は昇降機構により図６に示されるようにバンプ１
３ａに向け下降してバンプ１３ａの先端部を加圧する。 【００４９】この際、治具１９は成形型として機能し、
よってバンプ１３ａの先端部には凹部２０の形状に対応
した尖鋭部１５が形成される。また、同時にバンプ１３
ａの先端部には平面部２１に対応した平坦部１６も形成
される。これにより、図７に示される基部１４，尖鋭部
１５，及び平坦部１６を有したバンプ１３が形成され
る。 【００５０】上記した尖鋭部形成工程は、従来実施され
ていたレベリング処理（図１５参照）に代えて行われる
ものであり、尖鋭部形成工程を設けてもこれにより製造
工程が複雑化するようなことはない。また、治具１９を
上下動させる昇降機構も従来のレベリング処理において
レベリング用治具８を駆動する機構として用いられてい
るものであり、よってレベリング用治具８を治具１９に
交換するだけで尖鋭部１５を形成することが可能とな
る。更に、尖鋭部形成工程は単に突起電極１３ａに対し
治具１９を押圧するだけの処理であるため、容易に尖鋭
部１５を形成することができる。 【００５１】尚、上記した尖鋭部形成工程で使用した治
具１９は、半導体装置１０に形成された複数のバンプ１
３ａに対し、１個づつ尖鋭部１５を形成する構成のもの
であったが、図８（Ｂ）に示されるように、複数のバン
プ１３ａの形成位置に対応するよう複数の凹部２０を平
面部２１内に設けた構成の治具２２を用意し、この治具
２２を用いて尖鋭部形成工程を実施することにより、複
数のバンプ１３ａに対し効率良く尖鋭部１５を形成する
ことが可能となる。 【００５２】また、上記した尖鋭部形成工程では、従来
実施されていたレベリング処理の効果をそのまま維持す
ることができ、尖鋭部１５の形成時に同時に形成される
平坦部１６の高さは均一となるよう構成されている。続
いて、本発明に係る実装基板の第１実施例について説明
する。 【００５３】図９は第１実施例に係る実装基板２５にＢ
ＧＡ構造の半導体装置３０が実装された状態を示してい
る。先ず、ＢＧＡ構造の半導体装置３０について説明す
る。ＢＧＡ構造の半導体装置３０は、大略すると基板３
１，封止樹脂３３，及び突起電極である複数のバンプ３
４（以下、電極部という）等により構成されている。 【００５４】基板３１は例えばガラス・エポキシ製の基
板であり、その上面３１ａに半導体チップ３２を搭載す
ると共に、所定のパターンを有する配線３５が形成され
ている。この配線３５の所定位置と半導体チップ３２と
は、ワイヤ３６を用いて電気的に接続されている。ま
た、基板３１の上面３１ａには、半導体チップ３２及び
ワイヤ３６を封止するように封止樹脂３３が形成されて
おり、この封止樹脂３３により半導体チップ３２及びワ
イヤ３６は外部に対して保護される構成とされている。 【００５５】一方、基板３１の下面３１ｂには複数のバ
ンプ電極部３４が配設されている。この電極部３４は半
導体装置３０の外部接続端子として機能するものであ
り、基板３１に形成された配線及びスルーホール（共に
図示せず）により配線３５に接続されている。従って、
半導体チップ３２はワイヤ３６，配線，スルーホールを
介して電極部３４に電気的に接続された構成とされてい
る。 【００５６】上記構成された半導体装置３０は実装基板
２５に実装される。実装基板２５は、基板本体２４に複
数のバンプ２６を形成した構成とされている。このバン
プ２６の形成位置は、半導体装置３０に設けられた電極
部３４の形成位置と対応するよう構成されている。ま
た、バンプ２６は材料として例えば高融点半田が用いら
れており、前記した半導体装置１０側に配設されたバン
プ１３と同様に基部２７，尖鋭部２８，及び平坦部２８
を一体的に形成した構成とされている。 【００５７】基部２７はその一端部が基板本体２４に形
成されているパッド（図示せず）に接合されており、こ
れによりバンプ２６は実装基板２５と電気的に接続され
ている。また、尖鋭部２８は円錐形状等の尖った形状を
有しており、基部２７の先端部に形成された平坦部２９
の中央に上部に向け突出するよう形成されている。尚、
バンプ２６の材質は、前記した半導体装置３０に設けら
れた電極部３４の材質に対して硬い材料とされている。 【００５８】上記構成とされた実装基板２５に半導体装
置３０を実装するには、バンプ２６と電極部３４とが対
向するよう半導体装置３０と実装基板２５とを位置決め
し、続いて半導体装置３０を実装基板２５に向け押圧す
る。これにより、電極部３４はバンプ２６に向け押圧さ
れる。この際、上記のようにバンプ２６はその先端部に
尖った尖鋭部２８が形成されており、かつバンプ２６は
電極部３４に対して硬い材質により形成されているた
め、上記押圧処理により尖鋭部２８は電極部３４に嵌入
する。 【００５９】このように、半導体装置３０を実装基板２
５に実装した状態において、尖鋭部２８が電極部３４に
嵌入するため、バンプ２６と電極部３４との電気的な接
続面積を増大することができる。よって、バンプ２６或
いは電極部３４の大きさにバラツキが生じていたとして
も、バンプ２６と電極部３４との接触面積は十分に広く
なり、バンプ２６と電極部３４の電気的接続を確実に行
うことができる。 【００６０】これにより、バンプ２６と電極部３４との
電気的接続位置において接続抵抗（接続インピーダン
ス）にバラツキが発生することを防止でき、従って高速
化された半導体装置３０であっても安定した処理を確保
することができる。また、導電性部材を半導体装置３０
と実装基板２５との間に介在させる必要もなく、部品点
数の削減及び製造工程の簡単化を図ることができる。 【００６１】更に、本実施例においては、バンプ２６を
電極部３４に機械的に嵌入させることにより接続を行う
構成とされているため、両者２６，３４の接続に際し加
熱処理を不要とすることができ、よって実装処理の簡単
化及び半導体装置３０に熱ダメージが発生することを防
止することができる。 【００６２】尚、実装基板２５にバンプ２６を形成する
方法については、図５乃至図８を用いて説明したバンプ
１３の形成方法と同一であるため、その説明は省略す
る。続いて、本発明に係る実装基板の第２実施例につい
て説明する。図１０は第２実施例に係る実装基板４０を
示している。本実施例に係る実装基板４０は基板本体４
１に複数のホール電極４２を形成したことを特徴とする
ものであり、例えば図１に示した半導体装置１０が実装
されるものである。 【００６３】この実装基板４０に形成されるホール電極
４２は、基板本体４１に形成された孔部４２ａと、この
孔部４２ａに形成された環状電極部４２ｂとにより構成
されている。また、ホール電極４２の形成位置は、半導
体装置１０に設けられたバンプ１３の形成位置と対応す
るよう設定されている。このホール電極４２の形成方法
としては、基板形成技術の一つとして一般に用いられて
いるスルーホール形成技術を利用することができ、よっ
てホール電極４２を容易に形成することができる。 【００６４】図１１は、第２実施例に係る実装基板４０
に図１に示した半導体装置１０が実装された状態を示し
てる。同図に示されるように、実装状態において半導体
装置１０に形成されたバンプ１３は実装基板４０に形成
されたホール電極４２に電気的に接続する。具体的に
は、実装状態においてバンプ１３に形成された尖鋭部１
５はホール電極４２の孔部４２ａに嵌入し、バンプ１３
に形成された平坦部１６はホール電極４２の環状電極部
４２ｂの上部と当接する。 【００６５】上記のように、尖鋭部１５が孔部４２ａに
嵌入することにより、バンプ１３とホール電極４２との
位置決めを一義的に行うことができ、また共に平坦面と
されたバンプ１３の平坦部１６と環状電極部４２ｂとが
当接することにより、バンプ１３とホール電極４２との
接続状態を一定化でき、これに伴い接続面積も一定化す
るため、安定した電気特性を得ることができる。 【００６６】図１２は、図１１における接続構造をより
強化するために、ホール電極４２の裏側から裏打ち材４
３を設けた構成を示している。この裏打ち材４３は、例
えば半田よりなり、ホール電極４２の裏側から孔部４２
ａ内に充填し配設された構成とされている。 【００６７】この構成とすることにより、尖鋭部１５と
ホール電極４２との電気的な接続面積を更に増大するこ
とができ、よってバンプ１３とホール電極４２との電気
的接続をより確実に行うことができる。また、これに伴
いバンプ１３とホール電極４２との機械的接続強度も向
上するため、実装の信頼性をより向上させることができ
る。 【００６８】 【発明の効果】上述の如く本発明によれば、突起電極と
ホール電極との電気的な接続面積を増大することがで
き、電気的接続を確実に行なうことができる。 【００６９】 【００７０】 【００７１】
【図面の簡単な説明】
【図１】本発明の一実施例である半導体装置が実装基板
に実装さたれ状態を示す図である。 【図２】本発明の一実施例である半導体装置が実装基板
に実装される前の状態を示す図である。 【図３】バンプと電極部との接続部分を拡大して示す図
である。 【図４】本発明の一実施例である半導体装置が実装され
る実装基板を示す図である。 【図５】本発明の一実施例である半導体装置の製造方法
を説明するための図である（突起電極形成工程）。 【図６】本発明の一実施例である半導体装置の製造方法
を説明するための図である（尖鋭部形成工程）。 【図７】尖鋭部形成工程により形成された尖鋭部を拡大
して示す図である。 【図８】尖鋭部形成工程で用いる尖鋭部形成用治具を説
明するための図である。 【図９】本発明に係る実装基板の第１実施例を説明する
ための図である。 【図１０】本発明に係る実装基板の第２実施例を説明す
るための図である。 【図１１】第２実施例に係る実装基板にバンプが接合し
た状態を拡大して示す図である。 【図１２】図１１に示す接合状態において、半田を裏打
ちした構成を示す図である。 【図１３】従来の半導体装置に設けられるバンプを説明
するための図である。 【図１４】従来の半導体装置の実装方法を説明するため
の図である。 【図１５】従来の半導体装置の製造方法を説明するため
の図である。 【符号の説明】 １０，３０ 半導体装置 １１，２５，４０ 実装基板 １３，１３ａ，２６ バンプ １４，２７ 基部 １５，２８ 尖鋭部 １６，２９ 平坦部 １８，３４ 電極部 １９，２２ 治具（尖鋭部形成用治具） ２０ 凹部 ２１ 平面部 ３１ 基板 ３２ 半導体チップ ４２ ホール電極 ４３ 裏打ち材
に実装さたれ状態を示す図である。 【図２】本発明の一実施例である半導体装置が実装基板
に実装される前の状態を示す図である。 【図３】バンプと電極部との接続部分を拡大して示す図
である。 【図４】本発明の一実施例である半導体装置が実装され
る実装基板を示す図である。 【図５】本発明の一実施例である半導体装置の製造方法
を説明するための図である（突起電極形成工程）。 【図６】本発明の一実施例である半導体装置の製造方法
を説明するための図である（尖鋭部形成工程）。 【図７】尖鋭部形成工程により形成された尖鋭部を拡大
して示す図である。 【図８】尖鋭部形成工程で用いる尖鋭部形成用治具を説
明するための図である。 【図９】本発明に係る実装基板の第１実施例を説明する
ための図である。 【図１０】本発明に係る実装基板の第２実施例を説明す
るための図である。 【図１１】第２実施例に係る実装基板にバンプが接合し
た状態を拡大して示す図である。 【図１２】図１１に示す接合状態において、半田を裏打
ちした構成を示す図である。 【図１３】従来の半導体装置に設けられるバンプを説明
するための図である。 【図１４】従来の半導体装置の実装方法を説明するため
の図である。 【図１５】従来の半導体装置の製造方法を説明するため
の図である。 【符号の説明】 １０，３０ 半導体装置 １１，２５，４０ 実装基板 １３，１３ａ，２６ バンプ １４，２７ 基部 １５，２８ 尖鋭部 １６，２９ 平坦部 １８，３４ 電極部 １９，２２ 治具（尖鋭部形成用治具） ２０ 凹部 ２１ 平面部 ３１ 基板 ３２ 半導体チップ ４２ ホール電極 ４３ 裏打ち材
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平７−115097（ＪＰ，Ａ)
特開 平６−333982（ＪＰ，Ａ)
特開 昭57−207362（ＪＰ，Ａ)
特開 平６−326153（ＪＰ，Ａ)
特開 平２−187048（ＪＰ，Ａ)
特開 平４−356935（ＪＰ，Ａ)
特開 昭57−143838（ＪＰ，Ａ)
特開 平７−193099（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/60
H01L 21/92
H01L 23/12
H05K 1/18
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 半導体チップまたは半導体チップが搭載
される基板に複数の突起電極が配設された構成を有する
半導体装置を、前記突起電極と接続される電極部が形成
された実装基板に実装する半導体装置の実装構造におい
て、 前記半導体装置に配設された前記突起電極を、基部と、
該基部の先端部に形成された平坦部と、該平坦部の中央
に突出形成された尖鋭部とよりなる構成とし、 前記実装基板に形成された前記電極部を、孔部と環状電
極部とよりなるホール電極により構成し、 前記突起電極と前記ホール電極とを接続した状態におい
て、前記尖鋭部が前記孔部に嵌入し、前記平坦部が前記
環状電極部と当接するよう構成すると共に、前記孔部内
に裏打ち材が充填された構成としたことを特徴とする半
導体装置の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2808896A JP3370842B2 (ja) | 1996-02-15 | 1996-02-15 | 半導体装置の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2808896A JP3370842B2 (ja) | 1996-02-15 | 1996-02-15 | 半導体装置の実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09223721A JPH09223721A (ja) | 1997-08-26 |
| JP3370842B2 true JP3370842B2 (ja) | 2003-01-27 |
Family
ID=12239036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2808896A Expired - Lifetime JP3370842B2 (ja) | 1996-02-15 | 1996-02-15 | 半導体装置の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3370842B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3344956B2 (ja) | 1998-01-08 | 2002-11-18 | 日本特殊陶業株式会社 | 積層セラミック基板の製造方法 |
| JP2002151534A (ja) * | 2000-11-08 | 2002-05-24 | Mitsubishi Electric Corp | 電極形成方法およびそれに用いられる半導体装置並びに基板 |
| JP3626688B2 (ja) | 2001-01-11 | 2005-03-09 | アルプス電気株式会社 | 微動トラッキング装置を有する磁気ヘッドアクチュエータ |
| JP4805223B2 (ja) | 2007-07-27 | 2011-11-02 | レノボ・シンガポール・プライベート・リミテッド | 充電システムおよび充電方法 |
| JP4591529B2 (ja) * | 2008-03-26 | 2010-12-01 | 株式会社デンソー | バンプの接合方法およびバンプの接合構造体 |
| JP2009246166A (ja) * | 2008-03-31 | 2009-10-22 | Fujitsu Ltd | 電子部品パッケージおよび基板ユニット並びにプリント配線板およびその製造方法 |
-
1996
- 1996-02-15 JP JP2808896A patent/JP3370842B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09223721A (ja) | 1997-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6414849B1 (en) | Low stress and low profile cavity down flip chip and wire bond BGA package | |
| US5485949A (en) | Capillary for a wire bonding apparatus and a method for forming an electric connection bump using the capillary | |
| US7816251B2 (en) | Formation of circuitry with modification of feature height | |
| US6062873A (en) | Socket for chip package test | |
| US8067267B2 (en) | Microelectronic assemblies having very fine pitch stacking | |
| JP2500462B2 (ja) | 検査用コネクタおよびその製造方法 | |
| US9520374B2 (en) | Semiconductor device, substrate and semiconductor device manufacturing method | |
| KR20150041029A (ko) | Bva 인터포저 | |
| JP2001015679A (ja) | 半導体装置及びその製造方法 | |
| US20060157865A1 (en) | Circuit board and manufacturing method therefor and semiconductor package and manufacturing method therefor | |
| US6713880B2 (en) | Semiconductor device and method for producing the same, and method for mounting semiconductor device | |
| JPH1050883A (ja) | 半導体装置およびその製造方法 | |
| JP3370842B2 (ja) | 半導体装置の実装構造 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
| KR20020026854A (ko) | 반도체 장치 제조 방법 | |
| JP2000252320A (ja) | 半導体装置およびその製造方法 | |
| JPH09172021A (ja) | 半導体装置、半導体装置の製造方法及び実装方法 | |
| WO2001033623A1 (en) | Semiconductor device and its manufacturing method | |
| JP2001168224A (ja) | 半導体装置、電子回路装置および製造方法 | |
| JP3676590B2 (ja) | 半導体装置 | |
| JPH09246273A (ja) | バンプ構造 | |
| JPH11204573A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2001326245A (ja) | 半導体装置およびその製造方法 | |
| JP2001319943A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021105 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081115 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081115 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081115 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091115 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101115 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101115 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111115 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111115 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111115 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111115 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121115 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121115 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131115 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |