JPH1050883A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH1050883A
JPH1050883A JP8216775A JP21677596A JPH1050883A JP H1050883 A JPH1050883 A JP H1050883A JP 8216775 A JP8216775 A JP 8216775A JP 21677596 A JP21677596 A JP 21677596A JP H1050883 A JPH1050883 A JP H1050883A
Authority
JP
Japan
Prior art keywords
hole
conductor pattern
integrated circuit
insulating substrate
circuit chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8216775A
Other languages
English (en)
Other versions
JP3679199B2 (ja
Inventor
Kazuaki Ano
一章 阿野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Japan Ltd
Original Assignee
Texas Instruments Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Japan Ltd filed Critical Texas Instruments Japan Ltd
Priority to JP21677596A priority Critical patent/JP3679199B2/ja
Priority to MYPI97003448A priority patent/MY121256A/en
Priority to KR1019970035794A priority patent/KR100645415B1/ko
Priority to SG1997002702A priority patent/SG53021A1/en
Priority to US08/902,994 priority patent/US6060775A/en
Priority to TW086111045A priority patent/TW371787B/zh
Publication of JPH1050883A publication Critical patent/JPH1050883A/ja
Application granted granted Critical
Publication of JP3679199B2 publication Critical patent/JP3679199B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】ＢＧＡ型集積回路パッケージの製造において、
絶縁基板のスルーホール内にクリーム半田を充填する工
程を不要とすると共に、半田ボールの接合部における熱
応力を低減する。 【解決手段】絶縁基板２には半田バンプを形成する位置
に対応してスルーホール２ａが形成される。絶縁基板の
チップ３を搭載した面には、導体パターン６が形成さ
れ、その一端はスルーホール２ａ上に位置する。上記導
体パターンのスルーホール上の領域は、スルーホール内
に突出する部分６ｄを有する。各スルーホール上に半田
ボール７を移載し、上記突出部分６ｄと接触させる。こ
の状態で半田ボールを溶融し、突出部分６ｄと半田ボー
ル７とを直接接合する。突出部分６ｄは、パターンを張
り出し加工することにより形成するのがよい。張り出し
加工による突起は、その部分に掛かる熱応力を低減させ
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はＢＧＡ型半導体集積
回路パッケージ及びその製造方法に関し、特にそのバン
プ構造及びバンプ形成方法に関する。
【０００２】
【従来の技術】半導体集積回路パッケージの小型化、多
ピン化の要求に伴い、従来のＱＦＰ(Quad Flat Packag
e)やＴＣＰ(Tape Carrier Package)に変わるものとして
ＢＧＡ型の集積回路パッケージが注目を集めている。Ｂ
ＧＡ(Ball Grid Array)は、集積回路チップを実装した
絶縁基板の底面側に、接続端子である半田バンプを２次
元的に配列した表面実装型のパッケージである。接続端
子を２次元的に配列したため、多ピン化を図ってもパッ
ケージ寸法を大きくすることなく端子ピッチを１ｍｍ以
上とすることができ、従来の一括リフロー実装技術を使
える点もＢＧＡの利点の一つである。
【０００３】ＢＧＡ型集積回路パッケージの中には、絶
縁基板に２次元的に形成されたスルーホールを介して、
半田バンプを絶縁基板の反対側（集積回路チップ側）の
面に所定のパターンをもって形成された導体パターンに
接合させるものがある。このような構造のパッケージに
おいては、クリーム半田をスキージを用いてスルーホー
ル内に充填し、その上にあらかじめほぼ球状に形成され
た半田ボールを移載して一括リフローにより溶融させる
方法が一般的に用いられている。ここで、スルーホール
内に充填したクリーム半田は、導体パターンと半田ボー
ルの接合の橋渡しをする。もしクリーム半田がなけれ
ば、リフロー時に半田がスルーホール内に完全に流れ込
むことは難しく、導体パターンと半田ボールとの間の一
部には隙間ができてしまい、導体パターンとの接合が達
成されない。なぜならば、半田ボールには、その表面張
力によって球形を維持しようとする力が作用するからで
ある。
【０００４】
【発明が解決しようとする課題】このようにクリーム半
田の必要性が明らかである反面、スルーホール内にクリ
ーム半田を充填させる工程の存否は、パッケージの生産
性及びコストに大きく影響する。
【０００５】基本的に、導体パターンと半田ボールとの
距離は、絶縁基板の厚さ、スルーホールの直径及び半田
ボールの直径によって決まる。したがって、クリーム半
田を用いずに半田ボールをスルーホール内に完全に充填
させる方法として、スルーホールの径をさらに大きくす
るか又は半田ボールの直径を小さくする構造を考慮すべ
きである。
【０００６】しかしながらスルーホール間のピッチを変
えない前提で、その径を大きくした場合には、スルーホ
ールの間を通る数本の導体パターンの線幅を狭くするか
又は線間距離を小さくしなければならないという問題が
生じる。このようなことは、導体パターンのインピーダ
ンスを下げ又は導体パターン間のクロストークを無くす
るために、極力避けなければならない。
【０００７】また、半田ボールの直径は、実装基板に対
する接続信頼性の点から必要以上には小さくできないと
いう問題がある。言い換えれば、パッケージの実装にお
いては、パッケージ及び実装基板の反り、実装後のパッ
ケージ高さ等を考慮し、一定以上の半田ボール径が必要
である。
【０００８】本発明の目的は、スルーホールにクリーム
半田を充填することなく、半田バンプを絶縁基板の反対
側の面の導体パターンに接合させる集積回路パッケージ
及びその製造方法を提供することにある。
【０００９】また、本発明の別の目的は、絶縁基板の厚
さ、スルーホールの径、半田ボールの直径等の基本的な
寸法関係に変更を加えることなく、クリーム半田を充填
する工程を省いたバンプ構造及びその形成方法を提供す
ることにより、集積回路パッケージの生産性を改善する
ことである。
【００１０】一方、集積回路パッケージの外部基板への
実装の際には、実装基板とパッケージ側の熱膨張係数差
に起因して半田接合部に熱応力が発生する。この熱応力
は半田接合部にクラックを生じさせ、パッケージの実装
不良を引き起こすことがある。したがって半田接合部の
熱応力をできるだけ小さくすることは、パッケージの実
装信頼性を向上する上で極めて重要である。特に、ＢＧ
Ａ型のパッケージにおいては、半田ボールと実装基板と
の接合部だけでなく、半田ボールとパッケージ側の導体
パターンとの接合部に発生する熱応力を考慮しなければ
ならない。
【００１１】本発明の別の目的は、ＢＧＡ型集積回路パ
ッケージにおいて、半田ボールとパッケージ側の導体パ
ターンとの接合部に生じる熱応力を低減し、パッケージ
の実装信頼性を向上させることである。
【００１２】
【課題を解決するための手段】本発明は、集積回路チッ
プを搭載する絶縁基板の下面に、２次元的に半田バンプ
を形成してなるＢＧＡ型集積回路パッケージに適用して
好適なものである。絶縁基板には半田バンプを形成する
位置に対応してスルーホールが形成される。集積回路チ
ップを搭載した側の絶縁基板の面には、導体パターンが
形成され、その導体パターンの一部はスルーホール上に
位置する。また、導体パターンは他の部分において集積
回路チップの電極パッドに例えばワイヤボンディングに
よって電気的に接続される。もっとも導体パターンと集
積回路チップの電極パッドとの接続形態は、上記ワイヤ
ボンディングによる接続方法の他に、集積回路チップを
反転して電極パッドを導体パターンに直接接合する、い
わゆるフリップチップによる方法など種々の接続形態が
採用できる。
【００１３】上記導体パターンのスルーホール上の領域
は、スルーホール内に突出する部分を有する。この部分
は、上記導体パターンのスルーホール上の領域をスルー
ホール側へ張り出し加工して形成することが半導体装置
の製造工程を簡略化する上で好ましい。もっとも他の方
法、例えばスルーホール上の導体パターンの領域に、ス
ルーホール側から導体突起を接合することによって本発
明を実現することが可能である。しかしまた、張り出し
加工により形成された導体パターンの突起は、その部分
に掛かる熱応力を低減させる上でも好適である。張り出
し加工による導体パターンのオフセットは、突起部分の
スルーホールに対する位置ずれ、突起部分の伸縮を少な
くし、この部分の熱応力を低減するものと考えられる。
その結果、半田ボール側との伸縮差が小さくなり、クラ
ックが生じ難くなる。
【００１４】絶縁基板の下面側、すなわち集積回路チッ
プを搭載した面と反対側の面から各スルーホール上に、
あらかじめほぼ球状に形成された半田ボールが移載され
る。このとき、上記導体パターンのスルーホール内に突
出させた部分と半田ボールの一部が物理的に接触する。
この状態で半田ボールが溶融されると、半田ボールの基
部側は、それが接触する導体パターンの突出部分に導か
れて、スルーホール内へ流れ込み広がる。この結果、導
体パターンと半田ボールとはスルーホール内で接合さ
れ、絶縁基板面にバンプが形成される。
【００１５】本発明においては、溶融後に半田ボールと
導体パターンとをスルーホールを介して完全に隙間なく
接触させるために、導体パターンの一部をスルーホール
内に突出させたことが重要である。半田ボールはほぼ球
形であり、スルーホールに搭載した状態でその一部がス
ルーホール内に突出する。したがって導体パターンをス
ルーホールの反対側まで完全に突出させる必要はなく、
半田ボールの突出量を差し引いた分だけスルーホール内
へ突出させればよい。本発明が適用される集積回路パッ
ケージの絶縁基板は、紙フェノールやガラス布エポキシ
などを素材とするリジッド基板、ポリイミドフィルムな
どからなる可撓性基板等を採用することができる。
【００１６】本発明は、絶縁基板上のスルーホールを介
して半田ボールを絶縁基板上の導体パターンに接続する
構造のあらゆる半導体装置に適用することが可能であ
る。スルーホールを集積回路チップ下に位置させ、パッ
ケージの外形を、実装した集積回路チップの外形に近づ
けたＣＳＰ(Chip Size Package)に本発明を適用するこ
とが可能である。
【００１７】
【発明の実施の形態】以下、本発明の一実施形態を図面
に沿って説明する。図１〜図５に本発明を適用した半導
体装置を示す。本半導体装置は、１００ピン対応の半田
バンプを備えたＣＳＰである。図１に示すように半導体
装置１は、可撓性絶縁基板２の上面に半導体集積回路チ
ップ３を、回路素子及び後述する電極パッド４が形成さ
れた主面３ａを上向きにして搭載する。
【００１８】可撓性絶縁基板２は、半田ボール７を実装
する位置に、スルーホール２ａを有する。スルーホール
２ａは、可撓性絶縁基板２の集積回路チップ３が搭載さ
れる領域内に位置し、その領域の周辺の内側に沿って２
列に整列されている。一つの実施例において可撓性絶縁
基板２を、厚さ７５μｍのポリイミドからなる単層の薄
膜フィルムで形成し、２００μｍの直径を有する円形孔
をこのスルーホール２ａとして開けた。隣接するスルー
ホール２ａ間のピッチは５００μｍである。
【００１９】可撓性絶縁基板２の集積回路チップ３を搭
載する面には、導体パターン６が形成される。導体パタ
ーン６は、集積回路チップ３の電極パッド４に対応して
設けられる互いに電気的に独立した複数の線路である。
各導体パターン６の一端側はそれが対応するスルーホー
ル２ａ上に至り、他端側は集積回路チップ３が搭載され
る基板の領域から外側に延びている。図３には、導体パ
ターン６の可撓性絶縁基板２上の配置及び形状が明瞭に
示されている。図３に示されるように、各導体パターン
６の内側の端部は、各スルーホール２ａ上にこれを覆う
ように配置される方形の接続パッド６ａである。導体パ
ターン６の外側の端部は、可撓性絶縁基板２の端部にま
で延びている。導体パターン６の外側に延びる線路６ｃ
の途中に、その線路幅よりも広い幅寸法を有するランド
６ｂが形成されている。すべてのランド６ｂは、可撓性
絶縁基板２の集積回路チップ３を搭載する領域Ａの外側
に位置し、集積回路チップ３を基板上に搭載した状態に
おいても上方に露出する。集積回路チップ３の各電極パ
ッド４は、それが対応する導体パターンのランド６ｂ
に、導体ワイヤ５を介してワイヤボンディングされるこ
とによって、各導体パターン６に接続される。
【００２０】上記説明からも明らかなように、各導体パ
ターン６のランド６ｂよりも外側の線路の部分は、集積
回路チップと外部基板とを電気的に接続するという導体
パターンの本来的な機能のためには必ずしも必要ではな
い。しかしながらこれは、導体パターン６に電界メッキ
を施す際に各導体パターンに通電するための端子として
機能する。導体パターン６は、エポキシ系接着剤の層８
を介して可撓性絶縁基板２上に接着された銅箔を所定の
パターンにエッチングすることにより得られる。導体パ
ターン６の表面には、電界メッキによりニッケル・金メ
ッキが施される。実施例において、導体パターンの厚さ
は２５μｍ、接続パッド６ａの一辺の長さは３５０μ
ｍ、ランド６ｂの幅は１００μｍ、そして線路６ｃの幅
は４０μｍである。
【００２１】図４には図２における上記導体パターン６
の接続パッド６ａと半田ボール７との接合部を拡大して
示している。図４において明らかなように、スルーホー
ル２ａ上に位置する上記接続パッド６ａは、スルーホー
ル２ａ内に向けて張り出されたメサ型の突起６ｄを有す
る。本実施形態において突起６ｄは、スルーホール２ａ
上に平坦に延びた接続パッド６ａの中央を、上方から金
型により打ち出すことにより形成されている。スルーホ
ール２ａ内に張り出された突起６ｄに対して半田ボール
７が接合されている。図４は半田ボール７の接合後の状
態を示しているが、半田ボールが接合する前の球状の段
階において、突起６ｄの先端の面（図４においては下向
きにされている）は、半田ボール７と一部で直接接触す
るように突起６ｂの突出量を設定する。製造工程におい
て、パッケージは可撓性絶縁基板２が上側になるように
反転され、別の工程で形成された半田ボール７がスルー
ホール２ａ上に移載される。この状態で一括リフローに
より半田ボール７を溶融し、突起６ｄに接合させる。半
田ボール７が加熱されると、突起６ｄとの接触点を起点
に半田ボールはスルーホール２ａ内を充填する。
【００２２】本発明においては、突起６ｄの先端の面を
半田ボール７に直接接触させるのに十分な突起６ｄの突
出量ｈを考慮しなければならない。そのため、スルーホ
ール２ａの縁に半田ボール７が接触するような状態で半
田ボールを搭載した場合のスルーホール内への半田ボー
ルの突出量を考える。本実施例において、半田ボール７
の直径は３００μｍ、スルーホール２ａの直径は２００
μｍであり、これよりスルーホール内への半田ボールの
突出量は約３８μｍとなる。可撓性絶縁基板２の厚さ
（７５μｍ）と接着層８の厚さ（１２μｍ）の合計は８
７μｍである。上記のような寸法条件において突起６ｄ
の先端の面を半田ボール７に直接接触させるのに、突起
６ｂの突出量ｈは４９μｍ以上必要である。実施例にお
いては、突出量ｈを６０μｍとした。その一方で、突起
６ｂの突出量ｈが極端に大きいと、半田ボール７を移載
したときに、スルーホール内で半田ボールが安定しない
或いは位置ずれを起こしてしまう恐れがある。半田ボー
ルの溶融前の安定性を確保するために、少なくとも可撓
性絶縁基板２の反対側の面から突起６ｄの先端が突出せ
ずに、ある程度の落ち込みを有するように設計する必要
があろう。
【００２３】本実施形態により構成された半導体装置
を、熱応力に関し従来の半導体装置と比較した。従来の
半導体装置は、スルーホールの位置において導体パター
ンの突起を有しておらず、クリーム半田をスルーホール
内に充填して半田ボールの接合を行なったものである。
両半導体装置を外部基板に実装した状態で、−２５〜１
２５℃の熱サイクル試験を行なった。その結果、本半導
体装置において半田ボールと導体パターンとの界面にお
ける熱応力が、従来型の半導体装置に比べ２０〜３０％
低減されていることが明らかとなった。
【００２４】次に上記半導体装置１の製造工程につい
て、図５（Ａ）〜（Ｉ）に沿って説明する。同図（Ａ）
において、可撓性絶縁基板２の表面に接着剤の層を形成
してから、ポンチでスルーホール２ａの型抜きをする。
接着剤の層の上に銅箔６を貼り付け（工程（Ｂ））、パ
ターンニング、エッチングをして導体パターン６を得、
さらにその表面にニッケル・金メッキを施す（工程
（Ｃ））。工程Ｄにおいて、スルーホール２ａ上の導体
パターン６の領域をスルーホール２ａ内に張り出し加工
して突起６ｄを形成する。すべてのスルーホール２ａの
位置に対応して配列したポンチ列によって、一括して一
つの可撓性絶縁基板上のすべての突起を形成することが
可能である。
【００２５】次に可撓性絶縁基板２上の集積回路チップ
を搭載する領域に半田レジストの層９を設ける（工程
（Ｅ））。半田レジストの層上に集積回路チップ３を搭
載し、その電極パッドと導体パターン６のランドとをワ
イヤボンディングする（工程（Ｆ））。集積回路チップ
３を覆うように樹脂１０をモールドし、半導体装置をパ
ッケージ化する（工程（Ｇ））。次に、可撓性絶縁基板
２が上側になるようにパッケージを反転し、別の工程で
形成された半田ボール７をスルーホール２ａ上に移載す
る（工程（Ｈ））。吸着治具に複数の半田ボール７を真
空吸着し、フラックスを転写した後に移載する方法を採
ることができる。この状態で一括リフローにより半田ボ
ール７を溶融し、突起６ｄに接合させる（工程
（Ｉ））。以上の工程を経て、半田バンプを備えた半導
体装置１が製造される。上記製造工程においては可撓性
絶縁基板２を一枚の独立した基板としてその説明を行な
った。しかし、ＴＡＢ(Tape Automated Bonding)で用い
られるようなテープ状の基板（ＴＡＢテープといわれ
る）によって、上記可撓性絶縁基板を提供することがで
きる。
【００２６】
【発明の効果】以上の如く本発明の半導体装置の製造に
おいては、半田ボールを実装するために、あらかじめス
ルーホール内にクリーム半田を充填する必要がない。ク
リーム半田を充填するための工程を半導体製造工程から
省くことにより、半導体装置の生産性が向上し、コスト
が削減できる。
【００２７】本発明を実現するために、従来の基本的な
設計を変更する必要はない。すなわち、可撓性絶縁基板
の厚さ、スルーホールの配置及びその径、半田ボールの
大きさ、チップの搭載の仕方その他は、従来のものをそ
のまま採用することができ、従来の半導体装置の設計、
設備等を継承することができる。
【００２８】張り出し加工により導体パターンの突起を
形成することにより、該突起と半田ボールとの界面の熱
応力が低減する。熱応力の低下は、該界面におけるクラ
ックの出現率を下げ、パッケージの実装信頼性を向上さ
せる。
【図面の簡単な説明】
【図１】本発明を適用した１００ピン対応のＣＳＰの一
部を破断して示す斜視図である。
【図２】図１の側断面図である。
【図３】図１のパッケージに用いられる可撓性絶縁基板
の平面図である。
【図４】図２における導体パターンの接続パッドと半田
ボールとの接合部を拡大して示す図である。
【図５】図１のパッケージの製造工程を示す図である。
【符号の説明】
１ 半導体装置 ２ 可撓性絶縁基板 ３ 集積回路チップ ３ａ 主面 ４ 電極パッド ５ 導体ワイヤ ６ 導体パターン ６ａ 接続パッド ６ｂ ランド ６ｃ 線路 ６ｄ 突起 ７ 半田ボール ８ 接着層 ９ 半田レジスト層 １０ モールド樹脂

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 集積回路チップと、 上記集積回路チップを搭載し、スルーホールを備えた絶
    縁基板と、 上記絶縁基板の上記集積回路チップを搭載した側の面に
    形成され、該集積回路チップに形成された電極パッドと
    電気的に接続される導体パターンであって、上記スルー
    ホール内に突出する部分を有するものと、 上記スルーホール内に突出する上記導体パターンの部分
    に接合される半田ボールと、を備えた半導体装置。
  2. 【請求項２】 上記導体パターンの上記スルーホール上
    の領域を上記スルーホール側へ張り出し加工して上記ス
    ルーホール内に突出させた請求項１記載の半導体装置。
  3. 【請求項３】 上記絶縁基板が可撓性絶縁基板である請
    求項１又は２記載の半導体装置。
  4. 【請求項４】 上記スルーホールを上記集積回路チップ
    下に位置させた請求項１記載の半導体装置。
  5. 【請求項５】 上記導体パターンは、上記絶縁基板の上
    記集積回路チップが搭載された領域の外側に、上記スル
    ーホール内に突出させた部分と連通するランド部を有
    し、上記集積回路チップの電極パッドと該ランド部がワ
    イヤボンディングされることにより電気的に接続される
    請求項４記載の半導体装置。
  6. 【請求項６】 絶縁基板にスルーホールを形成する工程
    と、 上記絶縁基板の表面に、その一部がスルーホールを覆う
    ようにして導体パターンを形成する工程と、 上記導体パターンの上記スルーホール上の領域を上記ス
    ルーホール側へ張り出し加工する工程と、 上記絶縁基板の上記導体パターンを形成した面上に集積
    回路チップを搭載する工程と、 上記集積回路チップに形成された電極パッドと上記導体
    パターンとを電気的に接続する工程と、 少なくとも上記集積回路チップと上記導体パターンの接
    続領域を封止する工程と、 上記絶縁基板の上記集積回路チップを搭載した側の面と
    反対側の面から上記スルーホールへ半田ボールを載置す
    る工程と、 上記半田ボールを溶融して上記導体パターンのスルーホ
    ール内へ突出した部分に接合する工程と、を含む半導体
    装置の製造方法。
  7. 【請求項７】 上記スルーホールに半田ボールを載置す
    る工程において、上記半田ボールを上記導体パターンの
    スルーホール内へ突出した部分に接触させる請求項６記
    載の半導体装置の製造方法。
JP21677596A 1996-07-30 1996-07-30 半導体パッケージ装置 Expired - Fee Related JP3679199B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP21677596A JP3679199B2 (ja) 1996-07-30 1996-07-30 半導体パッケージ装置
MYPI97003448A MY121256A (en) 1996-07-30 1997-07-29 Semiconductor device and manufacturing method
KR1019970035794A KR100645415B1 (ko) 1996-07-30 1997-07-29 반도체장치및그제조방법
SG1997002702A SG53021A1 (en) 1996-07-30 1997-07-30 Semiconductor device and manufacturing method
US08/902,994 US6060775A (en) 1996-07-30 1997-07-30 Semiconductor device
TW086111045A TW371787B (en) 1996-07-30 1997-10-09 Semiconductor device and manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21677596A JP3679199B2 (ja) 1996-07-30 1996-07-30 半導体パッケージ装置

Publications (2)

Publication Number Publication Date
JPH1050883A true JPH1050883A (ja) 1998-02-20
JP3679199B2 JP3679199B2 (ja) 2005-08-03

Family

ID=16693708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21677596A Expired - Fee Related JP3679199B2 (ja) 1996-07-30 1996-07-30 半導体パッケージ装置

Country Status (6)

Country Link
US (1) US6060775A (ja)
JP (1) JP3679199B2 (ja)
KR (1) KR100645415B1 (ja)
MY (1) MY121256A (ja)
SG (1) SG53021A1 (ja)
TW (1) TW371787B (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2954110B2 (ja) * 1997-09-26 1999-09-27 九州日本電気株式会社 Ｃｓｐ型半導体装置及びその製造方法
JPH11297889A (ja) * 1998-04-16 1999-10-29 Sony Corp 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法
US6232666B1 (en) * 1998-12-04 2001-05-15 Mciron Technology, Inc. Interconnect for packaging semiconductor dice and fabricating BGA packages
JP3554212B2 (ja) * 1998-12-21 2004-08-18 沖電気工業株式会社 半導体装置
JP2000236040A (ja) * 1999-02-15 2000-08-29 Hitachi Ltd 半導体装置
US6310390B1 (en) * 1999-04-08 2001-10-30 Micron Technology, Inc. BGA package and method of fabrication
JP2001168125A (ja) * 1999-12-03 2001-06-22 Nec Corp 半導体装置
US6242815B1 (en) 1999-12-07 2001-06-05 Advanced Semiconductor Engineering, Inc. Flexible substrate based ball grid array (BGA) package
US6657311B1 (en) 2002-05-16 2003-12-02 Texas Instruments Incorporated Heat dissipating flip-chip ball grid array
US20030218246A1 (en) * 2002-05-22 2003-11-27 Hirofumi Abe Semiconductor device passing large electric current
DE102004020580A1 (de) * 2004-04-27 2005-11-17 Infineon Technologies Ag Verfahren zur Herstellung eines BGA-Chipmoduls und BGA-Chipmodul
US7926173B2 (en) * 2007-07-05 2011-04-19 Occam Portfolio Llc Method of making a circuit assembly
JP2009105139A (ja) * 2007-10-22 2009-05-14 Shinko Electric Ind Co Ltd 配線基板及びその製造方法と半導体装置
TWI360207B (en) * 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
US8367473B2 (en) * 2009-05-13 2013-02-05 Advanced Semiconductor Engineering, Inc. Substrate having single patterned metal layer exposing patterned dielectric layer, chip package structure including the substrate, and manufacturing methods thereof
US20100289132A1 (en) * 2009-05-13 2010-11-18 Shih-Fu Huang Substrate having embedded single patterned metal layer, and package applied with the same, and methods of manufacturing of the substrate and package
TW201041105A (en) * 2009-05-13 2010-11-16 Advanced Semiconductor Eng Substrate having single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package
US8288869B2 (en) * 2009-05-13 2012-10-16 Advanced Semiconductor Engineering, Inc. Semiconductor package with substrate having single metal layer and manufacturing methods thereof
TWI425603B (zh) * 2009-09-08 2014-02-01 Advanced Semiconductor Eng 晶片封裝體
US20110084372A1 (en) 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
US8786062B2 (en) * 2009-10-14 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package and process for fabricating same
US8569894B2 (en) * 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
KR102037866B1 (ko) * 2013-02-05 2019-10-29 삼성전자주식회사 전자장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
JP2616565B2 (ja) * 1994-09-12 1997-06-04 日本電気株式会社 電子部品組立体
US5583376A (en) * 1995-01-03 1996-12-10 Motorola, Inc. High performance semiconductor device with resin substrate and method for making the same
US5598321A (en) * 1995-09-11 1997-01-28 National Semiconductor Corporation Ball grid array with heat sink
JP3123638B2 (ja) * 1995-09-25 2001-01-15 株式会社三井ハイテック 半導体装置
KR100201380B1 (ko) * 1995-11-15 1999-06-15 김규현 Bga 반도체 패키지의 열방출 구조
JP3345541B2 (ja) * 1996-01-16 2002-11-18 株式会社日立製作所 半導体装置及びその製造方法

Also Published As

Publication number Publication date
TW371787B (en) 1999-10-11
KR980012316A (ko) 1998-04-30
JP3679199B2 (ja) 2005-08-03
US6060775A (en) 2000-05-09
KR100645415B1 (ko) 2007-01-31
SG53021A1 (en) 1998-09-28
MY121256A (en) 2006-01-28

Similar Documents

Publication Publication Date Title
JP3679199B2 (ja) 半導体パッケージ装置
US5717252A (en) Solder-ball connected semiconductor device with a recessed chip mounting area
US20030001244A1 (en) Lead frame, resin-sealed semiconductor device, and method for fabricating the same
US9520374B2 (en) Semiconductor device, substrate and semiconductor device manufacturing method
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
US6013944A (en) Semiconductor device in which chip electrodes are connected to terminals arranged along the periphery of an insulative board
US5107329A (en) Pin-grid array semiconductor device
JPH09321173A (ja) 半導体装置用パッケージ及び半導体装置とそれらの製造方法
JPH09312355A (ja) 半導体装置とその製造方法
KR100658120B1 (ko) 필름 기판을 사용한 반도체 장치 제조 방법
JP2949969B2 (ja) フィルムキャリア半導体装置
JP4035949B2 (ja) 配線基板及びそれを用いた半導体装置、ならびにその製造方法
JP4038021B2 (ja) 半導体装置の製造方法
JP3334958B2 (ja) 半導体パッケージ及び半導体パッケージの製造方法
US6624008B2 (en) Semiconductor chip installing tape, semiconductor device and a method for fabricating thereof
JPH0547836A (ja) 半導体装置の実装構造
KR100565766B1 (ko) 반도체 칩 패키지 및 그 제조방법
JPH09199631A (ja) 半導体装置の構造と製造方法
JP2002151627A (ja) 半導体装置、その製造方法および実装方法
JPH11260850A (ja) 半導体装置およびその製造方法
KR100481424B1 (ko) 칩 스케일 패키지의 제조 방법
KR100308116B1 (ko) 칩스케일반도체패키지및그제조방법_
JPH0955448A (ja) 半導体装置の製造方法
JPH02252251A (ja) フィルムキャリヤーテープ
KR100195511B1 (ko) 리드 프레임을 이용한 볼 그리드 어레이 패키지

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050512

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090520

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100520

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100520

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110520

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120520

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130520

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130520

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees