JPH09321173A - 半導体装置用パッケージ及び半導体装置とそれらの製造方法 - Google Patents

半導体装置用パッケージ及び半導体装置とそれらの製造方法

Info

Publication number
JPH09321173A
JPH09321173A JP8156216A JP15621696A JPH09321173A JP H09321173 A JPH09321173 A JP H09321173A JP 8156216 A JP8156216 A JP 8156216A JP 15621696 A JP15621696 A JP 15621696A JP H09321173 A JPH09321173 A JP H09321173A
Authority
JP
Japan
Prior art keywords
semiconductor device
lead
stage
leads
insulating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8156216A
Other languages
English (en)
Inventor
Yasuharu Nakamura
安治 中村
Akihisa Nakamura
晄尚 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP8156216A priority Critical patent/JPH09321173A/ja
Priority to US08/858,846 priority patent/US5847458A/en
Priority to KR1019970020608A priority patent/KR100271676B1/ko
Publication of JPH09321173A publication Critical patent/JPH09321173A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 ＢＧＡタイプの半導体装置に代わる、製造の
容易な半導体装置形成用の半導体装置用パッケージを得
る。 【解決手段】 複数本のリード１０と半導体チップ搭載
用のステージ２０とを所定間隔ずつあけて並べて配列す
る。リード１０下面の所定部位には、端子部１２を突出
形成する。複数本のリード１０の上面及び側面とステー
ジ２０の側面とには、絶縁材３０を連続して層状に被着
する。そして、該絶縁材３０を介して、複数本のリード
１０とステージ２０とを一連に結合する。半導体チップ
の電極を電気的に接続するリード上面の端子部１４と半
導体チップをボンディングするステージの上面２２と電
子回路の端子部に電気的に接続するリード下面の端子部
１２とは、絶縁材３０の間に露出させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体チップ実装
用の半導体装置用パッケージと、該パッケージを用いて
形成した半導体チップが内蔵された半導体装置と、それ
らの半導体装置用パッケージと半導体装置とを形成する
ための、半導体装置用パッケージの製造方法と、半導体
装置の製造方法とに関する。
【０００２】
【従来の技術】従来より、半導体チップが内蔵されたＢ
ＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプの半導
体装置がある。この半導体装置は、その下面に電子回路
接続用の複数の端子が格子状に並べて備えられている。
端子には、ほぼ半球状をしたはんだバンプが形成されて
いる。
【０００３】このＢＧＡタイプの半導体装置では、その
下面の端子を、該端子に形成されたはんだバンプを用い
て、半導体装置実装用のボード（以下、ボードという）
表面に形成された電子回路の端子部にはんだ付け接続で
きる。そして、その半導体装置をボードに表面実装でき
る。
【０００４】
【発明が解決しようとする課題】しかしながら、上記Ｂ
ＧＡタイプの半導体装置の製造に際しては、その半導体
チップ実装用の基板にスルーホールを穿設して、該ホー
ル内周面に、無電解めっき法と電解めっき法とを用い
て、めっき層からなる導体層を複数回形成し、該導体層
を介して、基板上面に形成された回路パターンを絶縁基
板下面に形成された端子に電気的に接続する必要等があ
って、その製造に多大な手数と時間を要した。
【０００５】本発明は、このような課題に鑑みてなされ
たもので、ＢＧＡタイプの半導体装置に代わる、製造の
容易な半導体装置を形成するための半導体装置用パッケ
ージと、該パッケージを用いて形成された製造の容易な
半導体装置と、それらの半導体装置用パッケージと半導
体装置とを形成するための、半導体装置用パッケージの
製造方法と、半導体装置の製造方法とを提供することを
目的としている。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明の第１の半導体装置用パッケージは、複数本
のリードと半導体チップ搭載用のステージとが所定間隔
ずつあけて並べて配列され、前記リード下面の所定部位
に端子部が突出形成され、前記複数本のリードの上面及
び側面とステージの側面とに絶縁材が連続して被着され
て、該絶縁材を介して前記複数本のリードとステージと
が一連に結合され、前記リード上面の端子部と半導体チ
ップをボンディングするステージの上面とリード下面の
端子部とが前記絶縁材の間に露出されてなることを特徴
としている。
【０００７】本発明の第２の半導体装置用パッケージ
は、複数本のリードが所定間隔ずつあけて並べて配列さ
れ、前記リード下面の所定部位に端子部が突出形成さ
れ、前記複数本のリードの上面及び側面に絶縁材が連続
して被着されて、該絶縁材を介して前記複数本のリード
が一連に結合され、前記リード上面の端子部とリード下
面の端子部とが前記絶縁材の間に露出されてなることを
特徴としている。
【０００８】本発明の第３の半導体装置用パッケージ
は、複数本のリードと半導体チップ搭載用のステージと
が所定間隔ずつあけて並べて配列され、前記複数本のリ
ードの下面及び側面とステージの側面とに絶縁材が連続
して被着されて、該絶縁材を介して前記複数本のリード
とステージとが一連に結合され、前記リード下面の端子
部が前記絶縁材の間に露出されてなることを特徴として
いる。
【０００９】本発明の第４の半導体装置用パッケージ
は、複数本のリードが所定間隔ずつあけて並べて配列さ
れ、前記複数本のリードの下面及び側面に絶縁材が連続
して被着されて、該絶縁材を介して前記複数本のリード
が一連に結合され、前記リード下面の端子部が前記絶縁
材の間に露出されてなることを特徴としている。
【００１０】本発明の第１の半導体装置は、本発明の第
１又は第３の半導体装置用パッケージのステージの上面
に、半導体チップがボンディングされて、該チップの電
極とリード上面の端子部とが電気的に接続され、前記ス
テージの上面とリードの上面とに封止用絶縁材が被着さ
れて、該封止用絶縁材内部に半導体チップが封止されて
なることを特徴としている。
【００１１】本発明の第２の半導体装置は、本発明の第
２又は第４の半導体装置用パッケージのリードの上方
に、半導体チップが配置されて、該チップの電極が前記
リード上面の端子部に電気的に接続され、前記リードの
上面に封止用絶縁材が被着されて、該封止用絶縁材内部
に半導体チップが封止されてなることを特徴としてい
る。
【００１２】これらの第１、第２、第３又は第４の半導
体装置用パッケージ、第１又は第２の半導体装置におい
ては、リード上面の端子部とリード下面の端子部とが、
リードを介して、一連に電気的に接続されている。
【００１３】そのため、基板に該当する、絶縁材にスル
ーホールを穿設して、該ホール内周面に無電解めっき法
と電解めっき法とを用いて導体層を複数回形成し、該導
体層を介して、リード上面の端子部とリード下面の端子
部とを電気的に接続する必要をなくすことができる。
【００１４】また、複数本のリードの間、又はそれに加
えて、リードとステージとの間を、それらの間に介在す
る絶縁材により、電気的に絶縁できる。
【００１５】また、第１、第２、第３又は第４の半導体
装置用パッケージにあっては、絶縁材の間に露出された
リード上面の端子部、又は絶縁材で覆われていないリー
ド上面の端子部に、半導体チップの電極を電気的に接続
できる。又はそれに加えて、絶縁材の間に露出されたス
テージの上面、又は絶縁材で覆われていないステージの
上面に、半導体チップをボンディングできる。
【００１６】また、第１又は第２の半導体装置にあって
は、半導体チップを封止用絶縁材内部に封止して、半導
体チップに塵埃や湿気が付着するのを防止できる。
【００１７】また、リード下面の端子部を、ボード表面
に形成された電子回路の端子部にはんだ付け接続して、
第１又は第２の半導体装置をボードに表面実装できる。
【００１８】その際には、リード下面に端子部が突出形
成された第１又は第２の半導体装置にあっては、そのリ
ード下面に突出形成された端子部をスタンドオフに用い
て、半導体装置下面を、ボード表面の上方にリード下面
の端子部の丈分、浮かせることができる。そして、リー
ド下面の端子部以外のリード下面部分がボード表面に形
成された電子回路に電気的に短絡するのを防ぐことがで
きる。
【００１９】また、複数本のリード下面及び側面に絶縁
材が連続して被着されて、リードの端子部が絶縁材の間
に露出された第１又は第２の半導体装置にあっては、リ
ード下面の端子部以外のリード下面部分が絶縁材で覆わ
れているため、該絶縁材により、リード下面の端子部以
外のリード下面部分がボード表面に形成された電子回路
に電気的に短絡するのを防ぐことができる。
【００２０】本発明の第１、第２、第３又は第４の半導
体装置用パッケージにおいては、リード上面の端子部、
又はそれに加えて、ステージの上面にボンディング用の
めっきが施された構造とすることを好適としている。
【００２１】この半導体装置用パッケージにあっては、
ボンディング用のめっきが施されたリード上面の端子部
に、半導体チップの電極をリードに電気的に接続するた
めのワイヤ等を容易かつ確実にボンディングしたり、半
導体チップの電極を容易かつ確実にフリップチップボン
ディングしたりできる。又はそれに加えて、ボンディン
グ用のめっきが施されたステージの上面に、半導体チッ
プを容易かつ確実にボンディングできる。
【００２２】本発明の第３又は第４の半導体装置用パッ
ケージにおいては、リード上面の端子部を除いた、複数
本のリードの上面及び側面、又はそれに加えて、ステー
ジの側面に補強用絶縁材が連続して被着されて、該補強
用絶縁材を介して複数本のリード、又はそれに加えて、
リードとステージとが一連に結合された構造とすること
を好適としている。
【００２３】この半導体装置用パッケージにあっては、
絶縁材に加えて、補強用絶縁材を介して、複数本のリー
ド、又はそれに加えて、リードとステージとを強固に一
連に結合できる。
【００２４】また、本発明の第３の半導体装置用パッケ
ージにおいては、ステージの側面に加えて、ステージの
下面に絶縁材が連続して被着されて、該絶縁材を介し
て、リードと前記ステージとが一連に結合された構造と
することを好適としている。
【００２５】この半導体装置用パッケージにあっては、
ステージの側面に加えて、ステージの下面に連続して被
着された絶縁材を介して、ステージをリードに強固に一
連に結合できる。
【００２６】本発明の第１又は第２の半導体装置におい
ては、リード下面の端子部、又はそれに加えて、ステー
ジの下面に、はんだバンプが形成された構造とすること
を好適としている。
【００２７】この半導体装置にあっては、リード下面の
端子部に形成されたはんだバンプを用いて、リード下面
の端子部を、ボード表面に形成された電子回路の端子部
に容易かつ確実にはんだ付け接続できる。又はそれに加
えて、ステージの下面に形成されたはんだバンプを用い
て、ステージを、ボード表面に形成された金属製のステ
ージ接合部に容易かつ確実にはんだ付け接続できる。
【００２８】本発明の第２の半導体装置においては、封
止用絶縁材の間に半導体チップの背面が露出されて、該
チップの背面にヒートスプレッダーが被着された構造と
することを好適としている。
【００２９】この半導体装置にあっては、半導体チップ
が発する熱を、ヒートスプレッダーを通して、半導体装
置外部に効率良く放散できる。
【００３０】本発明の第１の半導体装置用パッケージの
製造方法は、次の工程を含むことを特徴としている。 ａ．金属板上面の所定部位をエッチング処理して、該金
属板上面に輪郭盲溝を所定パターンに形成し、前記金属
板に前記輪郭盲溝で区切られた複数本のリード形成部と
ステージ形成部とを並べて形成する工程。 ｂ．前記リード形成部上面の端子部と半導体チップをボ
ンディングするステージ形成部の上面とを除いた、前記
複数本のリード形成部の上面及び側面とステージ形成部
の側面とそれらの間の前記輪郭盲溝の内側面とに絶縁材
を連続して被着する工程。 ｃ．前記金属板下面の所定部位をエッチング処理して、
前記輪郭盲溝直下の金属板下面部分に輪郭溝を形成し、
該輪郭溝により前記複数本のリード形成部の間及びリー
ド形成部とステージ形成部との間を分離して、複数本の
リードとステージとを所定間隔ずつあけて並べて形成す
ると共に、前記輪郭溝の間に前記絶縁材を露出させ、前
記リード下面の所定部位に端子部を突出形成する工程。
【００３１】本発明の第２の半導体装置用パッケージの
製造方法は、次の工程を含むことを特徴としている。 ａ．金属板上面の所定部位をエッチング処理して、該金
属板上面に輪郭盲溝を所定パターンに形成し、前記金属
板に前記輪郭盲溝で区切られた複数本のリード形成部を
並べて形成する工程。 ｂ．前記リード形成部上面の端子部を除いた、前記複数
本のリード形成部の上面及び側面とそれらの間の前記輪
郭盲溝の内側面とに絶縁材を連続して被着する工程。 ｃ．前記金属板下面の所定部位をエッチング処理して、
前記輪郭盲溝直下の金属板下面部分に輪郭溝を形成し、
該輪郭溝により前記複数本のリード形成部の間を分離し
て、複数本のリードを所定間隔ずつあけて並べて形成す
ると共に、前記輪郭溝の間に前記絶縁材を露出させ、前
記リード下面の所定部位に端子部を突出形成する工程。
【００３２】本発明の第３の半導体装置用パッケージの
製造方法は、次の工程を含むことを特徴としている。 ａ．金属板下面の所定部位をエッチング処理して、前記
金属板下面に輪郭盲溝を所定パターンに形成し、前記金
属板に前記輪郭盲溝で区切られた複数本のリード形成部
とステージ形成部とを並べて形成する工程。 ｂ．前記複数本のリード形成部の下面及び側面とステー
ジ形成部の側面とそれらの間の前記輪郭盲溝の内側面と
に絶縁材を連続して被着する工程。 ｃ．前記リード形成部下面の端子部直下の前記絶縁材部
分を除去して、前記絶縁材の間に前記端子部を露出させ
る工程。 ｄ．前記金属板上面の所定部位をエッチング処理して、
前記輪郭盲溝直上の金属板上面部分に輪郭溝を形成し、
該輪郭溝により前記複数本のリード形成部の間及びリー
ド形成部とステージ形成部との間を分離して、複数本の
リードとステージとを所定間隔ずつあけて並べて形成
し、前記輪郭溝の間に前記絶縁材を露出させる工程。
【００３３】本発明の第４の半導体装置用パッケージの
製造方法は、次の工程を含むことを特徴としている。 ａ．金属板下面の所定部位をエッチング処理して、前記
金属板下面に輪郭盲溝を所定パターンに形成し、前記金
属板に前記輪郭盲溝で区切られた複数本のリード形成部
を並べて形成する工程。 ｂ．前記複数本のリード形成部の下面及び側面とそれら
の間の前記輪郭盲溝の内側面とに絶縁材を連続して被着
する工程。 ｃ．前記リード形成部下面の端子部直下の前記絶縁材部
分を除去して、前記絶縁材の間に前記端子部を露出させ
る工程。 ｄ．前記金属板上面の所定部位をエッチング処理して、
前記輪郭盲溝直上の金属板上面部分に輪郭溝を形成し、
該輪郭溝により前記複数本のリード形成部の間を分離し
て、複数本のリードを所定間隔ずつあけて並べて形成
し、前記輪郭溝の間に前記絶縁材を露出させる工程。
【００３４】本発明の第１の半導体装置の製造方法は、
次の工程を含むことを特徴としている。 ａ．本発明の第１又は第３の半導体装置用パッケージの
製造方法により形成した半導体装置用パッケージのステ
ージの上面に、半導体チップをボンディングして、該チ
ップの電極とリード上面の端子部とを電気的に接続する
工程。 ｂ．前記ステージの上面とリードの上面とに封止用絶縁
材を被着して、該封止用絶縁材内部に半導体チップを封
止する工程。
【００３５】本発明の第２の半導体装置の製造方法は、
次の工程を含むことを特徴としている。 ａ．本発明の第２又は第４の半導体装置用パッケージの
製造方法により形成した半導体装置用パッケージのリー
ドの上方に、半導体チップを配置して、該チップの電極
をリード上面の端子部に電気的に接続する工程。 ｂ．前記リードの上面に封止用絶縁材を被着して、該封
止用絶縁材内部に半導体チップを封止する工程。
【００３６】これらの第１、第２、第３又は第４の半導
体装置用パッケージの製造方法、第１又は第２の半導体
装置の製造方法においては、金属板の上下面の所定部位
をエッチング処理することにより、複数本のリード、又
はそれに加えて、ステージを所定間隔ずつあけて並べて
形成できる。それと共に、第１又は第２の半導体装置用
パッケージの製造方法にあっては、リード下面の所定部
位に、端子部を突出形成できる。
【００３７】また、複数本のリード、又はそれに加え
て、リードとステージとを、絶縁材を介して、一連に結
合したり、複数本のリードの間、又はそれに加えて、リ
ードとステージとの間を、それらの間に介在する絶縁材
により、電気的に絶縁したりできる。
【００３８】また、リード上面の端子部をリード下面の
端子部に、リードを介して、一連に電気的に接続でき
る。そして、基板に該当する、絶縁材にスルーホールを
穿設して、該ホール内周面に無電解めっき法と電解めっ
き法とを用いて導体層を複数回形成し、該導体層を介し
て、リード上面の端子部をリード下面の端子部に電気的
に接続する必要をなくすことができる。
【００３９】また、第１、第２、第３又は第４の半導体
装置用パッケージの製造方法にあっては、半導体チップ
の電極を電気的に接続するリード上面の端子部を、絶縁
材の間に露出させたり、絶縁材で覆わぬようにしたりで
きる。又はそれに加えて、半導体チップをボンディング
するステージの上面を、絶縁材の間に露出させたり、絶
縁材で覆わぬようにしたりできる。
【００４０】また、第１又は第２の半導体装置の製造方
法にあっては、半導体チップを封止用絶縁材内部に封止
して、半導体チップに塵埃や湿気が付着するのを防ぐこ
とができる。
【００４１】本発明の第１、第２、第３又は第４の半導
体装置用パッケージの製造方法においては、リード形成
部上面の端子部、又はそれに加えて、ステージ形成部の
上面にボンディング用のめっきを施す工程を含むことを
好適としている。
【００４２】この半導体装置用パッケージの製造方法に
あっては、リード形成部上面の端子部に半導体チップの
電極をワイヤ等を介して又は介さずに容易かつ確実にボ
ンディング可能とするボンディング用のめっきを、リー
ド形成部上面の端子部に施すことができる。又はそれに
加えて、ステージ形成部の上面に半導体チップを容易か
つ確実にボンディング可能とするボンディング用のめっ
きを、ステージ形成部の上面に施すことができる。
【００４３】本発明の第３又は第４の半導体装置用パッ
ケージの製造方法においては、リード上面の端子部を除
いた、複数本のリードの上面及び側面、又はそれに加え
て、ステージの側面に補強用絶縁材を連続して被着し
て、該補強用絶縁材を介して複数本のリード、又はそれ
に加えて、リードとステージとを一連に結合する工程を
含むことを好適としている。
【００４４】この半導体装置用パッケージの製造方法に
あっては、絶縁材に加えて、補強用絶縁材を介して、複
数本のリード、又はそれに加えて、リードとステージと
を強固に一連に結合できる。
【００４５】また、本発明の第３の半導体装置用パッケ
ージの製造方法においては、ステージの側面に加えて、
ステージの下面に絶縁材を連続して被着する工程を含む
ことを好適としている。
【００４６】この半導体装置用パッケージの製造方法に
あっては、ステージの側面に加えて、ステージの下面に
連続して被着した絶縁材を用いて、ステージをリードに
強固に一連に結合できる。
【００４７】本発明の第１又は第２の半導体装置の製造
方法においては、リード下面の端子部、又はそれに加え
て、ステージの下面に、はんだバンプを形成する工程を
含むことを好適としている。
【００４８】この半導体装置の製造方法にあっては、リ
ード下面の端子部をボード表面に形成された電子回路の
端子部に容易かつ確実にはんだ付け接続できるようにす
るためのはんだバンプを、リード下面の端子部に形成で
きる。又はそれに加えて、ステージをボード表面に形成
された金属製のステージ接合部に容易かつ確実にはんだ
付け接続できるようにするためのはんだバンプを、ステ
ージの下面に形成できる。
【００４９】本発明の第２の半導体装置の製造方法にお
いては、封止用絶縁材の間に半導体チップの背面を露出
させて、該チップの背面にヒートスプレッダーを被着す
る工程を含むことを好適としている。
【００５０】この半導体装置の製造方法にあっては、半
導体チップが発する熱を半導体装置外部に効率良く放散
させるためのヒートスプレッダーを、半導体装置に備え
ることができる。
【００５１】
【発明の実施の形態】次に、本発明の実施の形態を図面
に従い説明する。図１と図２は本発明の第１の半導体装
置用パッケージの好適な実施の形態を示し、図１はその
断面図、図２はその底面図である。以下に、この第１の
半導体装置用パッケージを説明する。
【００５２】図において、１０は、細帯状をしたリード
であって、複数本並べて配列されている。
【００５３】２０は、方形板状をしたステージであっ
て、複数本並べて配列されたリード１０のほぼ中央に配
列されている。
【００５４】リード１０下面の所定部位には、ボード表
面に形成された電子回路の端子部にはんだ付け接続する
ための端子部１２が、凸状に突出形成されている。
【００５５】複数本のリード１０と、ステージ２０と
は、所定間隔ずつあけて、平面状に並べて配列されてい
る。複数本のリード１０と、ステージ２０とは、銅、銅
合金、鉄―ニッケル合金、鉄―ニッケル―コバルト合金
等からなる金属板を用いて形成されている。
【００５６】複数本のリード１０の上面及び側面と、ス
テージ２０の側面とには、エポキシ樹脂、ポリイミド樹
脂等の絶縁材３０が連続して層状に被着されている。そ
して、該絶縁材３０を介して、複数本のリード１０とス
テージ２０とが一連に結合されている。それと共に、複
数本のリード１０の間、及びリード１０とステージ２０
との間が、それらの間に介在する絶縁材３０により、電
気的に絶縁されている。
【００５７】半導体チップをボンディングするステージ
の上面２２と、リード上面の端子部１４と、リード下面
の端子部１２とは、絶縁材３０の間に露出されている。
【００５８】リード上面の端子部１４には、ボンディン
グ用の銀めっき等のめっき５０が施されている。
【００５９】同様に、半導体チップをボンディングする
ステージの上面２２にも、ボンディング用の銀めっき等
のめっき４０が施されている。
【００６０】ステージ２０は、リード１０下面に突出形
成された端子部１２と同じ丈分、厚く形成されている。
そして、ステージ２０が、その下面をボード表面に形成
された金属製のステージ接合部にはんだ付け接続できる
ように構成されている。
【００６１】図１又は図２に示した第１の半導体装置用
パッケージは、以上のように構成されている。
【００６２】図３は本発明の第２の半導体装置用パッケ
ージの好適な実施の形態を示し、詳しくはその断面図で
ある。以下に、この第２の半導体装置用パッケージを説
明する。
【００６３】この第２の半導体装置用パッケージでは、
ステージ２０がリード１０と並べて配列されずに、複数
本のリード１０のみが、所定間隔ずつあけて、平面状に
並べて配列されている。
【００６４】複数本のリード１０の上面及び側面には、
絶縁材３０が連続して層状に被着されている。そして、
該絶縁材３０を介して、複数本のリード１０が一連に結
合されている。それと共に、複数本のリード１０の間
が、それらの間に介在する絶縁材３０により、電気的に
絶縁されている。
【００６５】リード上面の端子部１４とリード下面の端
子部１２とは、絶縁材３０の間に露出されている。
【００６６】その他は、ステージ２０部分を除いて、前
述第１の半導体装置用パッケージと同様に構成されてい
る。
【００６７】図４と図５は本発明の第３の半導体装置用
パッケージの好適な実施の形態を示し、図４はその断面
図、図５はその底面図である。以下に、この第３の半導
体装置用パッケージを説明する。
【００６８】この第３の半導体装置用パッケージでは、
複数本のリード１０と、ステージ２０とが、所定間隔ず
つあけて、平面状に並べて配列されている。
【００６９】複数本のリード１０の下面及び側面と、ス
テージ２０の側面とには、感光性ポリイミド樹脂又は通
常のポリイミド樹脂、エポキシ樹脂等の絶縁材３２が連
続して層状に被着されている。そして、該絶縁材３２を
介して、複数本のリード１０とステージ２０とが一連に
結合されている。それと共に、複数本のリード１０の
間、及びリード１０とステージ２０との間が、それらの
間に介在する絶縁材３２により、電気的に絶縁されてい
る。
【００７０】リード下面の端子部１２は、絶縁材３２の
間に露出されている。
【００７１】同様に、ステージ２０の下面も、絶縁材３
２の間に露出されている。
【００７２】リード上面の端子部１４には、ボンディン
グ用の銀めっき等のめっき５０が施されている。
【００７３】同様に、半導体チップをボンディングする
ステージの上面２２にも、ボンディング用の銀めっき等
のめっき４０が施されている。
【００７４】図４と図５に示した第３の半導体装置用パ
ッケージは、以上のように構成されている。
【００７５】図６は本発明の第４の半導体装置用パッケ
ージの好適な実施の形態を示し、詳しくはその断面図で
ある。以下にこの第４の半導体装置用パッケージを説明
する。
【００７６】この第４の半導体装置用パッケージでは、
ステージ２０が、リード１０と並べて配列されずに、複
数本のリード１０のみが、所定間隔ずつあけて、平面状
に並べて配列されている。
【００７７】複数本のリード１０の下面及び側面には、
感光性ポリイミド樹脂又は通常のポリイミド樹脂、エポ
キシ樹脂等の絶縁材３２が連続して層状に被着されてい
る。そして、該絶縁材３２を介して、複数本のリード１
０が一連に結合されている。それと共に、複数本のリー
ド１０の間が、それらの間に介在する絶縁材３２によ
り、電気的に絶縁されている。
【００７８】リード下面の端子部１２は、絶縁材３２の
間に露出されている。
【００７９】その他は、ステージ２０部分を除いて、前
述第３の半導体装置用パッケージと同様に構成されてい
る。
【００８０】次に、これらの第１、第２、第３又は第４
の半導体装置用パッケージを用いて形成された第１又は
第２の半導体装置であって、本発明の第１又は第２の半
導体装置の好適な実施の形態を説明する。
【００８１】図７又は図８は本発明の第１の半導体装置
の好適な実施の形態を示し、詳しくはその断面図であ
る。以下に、この第１の半導体装置を説明する。
【００８２】この第１の半導体装置では、上述第１又は
第３の半導体装置用パッケージのボンディング用のめっ
き４０が施されたステージの上面２２に、半導体チップ
６０がボンディングされている。そして、ステージ２０
に半導体チップ６０が搭載されている。
【００８３】半導体チップ６０の電極と、ボンディング
用のめっき５０が施されたリード上面の端子部１４と
は、ワイヤ７０を介して、電気的に接続されている。
【００８４】ステージ２０の上面とリード１０の上面と
には、ポリイミド樹脂、エポキシ樹脂等の封止用絶縁材
８０が、絶縁材３０やボンディング用のめっき４０、５
０を介して、又は介さずに直接に、層状に被着されてい
る。そして、該封止用絶縁材８０内部に半導体チップ６
０及びワイヤ７０が封止されて、半導体チップ６０やワ
イヤ７０に塵埃や湿気が付着するのが防止されている。
【００８５】リード下面の端子部１２には、はんだバン
プ９０が形成されている。
【００８６】同様に、ステージ２０の下面にも、はんだ
バンプ１００が形成されている。
【００８７】図７又は図８に示した第１の半導体装置
は、以上のように構成されていて、この第１の半導体装
置においては、リード下面の端子部１２に形成されたは
んだバンプ９０を用いて、リード下面の端子部１２を、
ボード表面に形成された電子回路の端子部にはんだ付け
接続できる。そして、その第１の半導体装置をボードに
表面実装できる。
【００８８】その際には、ステージ２０の下面に形成さ
れたはんだバンプ１００を用いて、ステージ２０を、ボ
ード表面に形成された金属製のステージ接合部にはんだ
付け接続できる。そして、ステージの上面２２にボンデ
ィングされた半導体チップ６０が発する熱を、ステージ
２０を通して、ボードに効率良く放散させることができ
る。
【００８９】図９又は図１０は本発明の第２の半導体装
置の好適な実施の形態を示し、詳しくはその断面図であ
る。以下に、この第２の半導体装置を説明する。
【００９０】この第２の半導体装置では、前述第２又は
第４の半導体装置用パッケージのリード１０の上方に、
半導体チップ６０が配置されている。そして、半導体チ
ップ６０の電極が、その直下のボンディング用のめっき
５０が施されたリード上面の端子部１４に、フリップチ
ップボンディングされて、電気的に接続されている。
【００９１】リード１０の上面には、エポキシ樹脂、ポ
リイミド樹脂等の封止用絶縁材８０が、絶縁材３０やボ
ンディング用のめっき５０を介して、又は介さずに直接
に、層状に被着されている。そして、該封止用絶縁材８
０内部に半導体チップ６０が封止されて、半導体チップ
６０に塵埃や湿気が付着するのが防止されている。
【００９２】その他は、ステージ２０部分を除いて、前
述図７又は図８に示した第１の半導体装置と同様に構成
されていて、その作用も、ステージ２０部分の作用を除
いて、前述図７又は図８に示した第１の半導体装置と同
様である。
【００９３】次に、図１に示した第１の半導体装置用パ
ッケージの製造方法であって、本発明の第１の半導体装
置用パッケージの製造方法の好適な実施の形態を説明す
る。
【００９４】図１１ないし図１６は本発明の第１の半導
体装置用パッケージの製造方法の好適な実施の形態を示
し、詳しくはその製造工程説明図である。以下に、この
第１の半導体装置用パッケージの製造方法を説明する。
【００９５】この第１の半導体装置用パッケージの製造
方法では、図１１に示したように、金属板１１０上面の
所定部位をエッチング処理して、金属板１１０上面に断
面がほぼＵ字状等をした輪郭盲溝１２０を所定パターン
に形成している。そして、金属板１１０に、輪郭盲溝１
２０で区切られた複数本のリード形成部１０ａとステー
ジ形成部２０ａとを並べて形成している。
【００９６】具体的には、図１２に示したように、金属
板１１０上面にレジスト層１３０を所定パターンに形成
している。また、それ以外の金属板１１０下面とその側
面等にも、レジスト層１３０を形成している。そして、
それらのレジスト層１３０を形成した金属板１１０をエ
ッチング処理浴槽内に浸漬して、レジスト層１３０の間
に露出した金属板１１０上面部分をエッチング処理して
いる。そして、金属板１１０上面に輪郭盲溝１２０を所
定パターンに形成している。その後、レジスト層１３０
を、金属板１１０表面から剥離している。
【００９７】次いで、図１３に示したように、リード形
成部上面の端子部１４ａに、ボンディング用の銀めっき
等のめっき５０を施している。同様に、ステージ形成部
の上面２２ａにも、ボンディング用の銀めっき等のめっ
き４０を施している。
【００９８】具体的には、リード形成部上面の端子部１
４ａとステージ形成部の上面２２ａとそれらの間に存在
する輪郭盲溝１２０の内側面とを除いた、その他の金属
板１１０上面部分をゴム等のマスク（図示せず）で覆っ
て、リード形成部上面の端子部１４ａとステージ形成部
の上面２２ａとそれらの間に存在する輪郭盲溝１２０の
内側面とに、銀めっき等のめっき４０、５０を施してい
る。
【００９９】次いで、図１４に示したように、ボンディ
ング用のめっき５０を施したリード形成部上面の端子部
１４ａと、ボンディング用のめっき４０を施したステー
ジ形成部の上面２２ａとを除いた、複数本のリード形成
部１０ａの上面及び側面とステージ形成部２０ａの側面
とそれらの間の輪郭盲溝１２０の内側面とに、トランス
ファーモールド法、ポッティング法等により、エポキシ
樹脂、ポリイミド樹脂等の絶縁材３０を連続して層状に
被着している。
【０１００】次いで、図１５に示したように、金属板１
１０下面の所定部位をエッチング処理して、輪郭盲溝１
２０直下の金属板１１０下面部分に、断面がほぼ逆Ｕ字
状等をした輪郭溝１４０を形成している。そして、該輪
郭溝１４０により、複数本のリード形成部１０ａの間、
及びリード形成部１０ａとステージ形成部２０ａとの間
を分離している。そして、複数本のリード１０とステー
ジ２０とを所定間隔ずつあけて平面状に並べて形成して
いる。それと共に、輪郭溝１４０の間に、絶縁材３０を
露出させ、リード１０下面の所定部位に、端子部１２を
凸状に突出形成している。
【０１０１】また、複数本のリード１０とステージ２０
とを、絶縁材３０を介して、一連に結合している。それ
と共に、複数本のリード１０の間、及びリード１０とス
テージ２０との間を、それらの間に介在する絶縁材３０
により、電気的に絶縁している。
【０１０２】具体的には、図１６に示したように、金属
板１１０下面にレジスト層１５０を所定パターンに形成
している。また、それ以外の絶縁材３０の間に露出させ
た金属板１１０上面部分と金属板１１０側面等にも、レ
ジスト層１５０を形成している。そして、それらのレジ
スト層１５０を形成した金属板１１０をエッチング処理
浴槽内に浸漬して、レジスト層１５０の間に露出した金
属板１１０下面部分をエッチング処理している。そし
て、金属板１１０下面に輪郭溝１４０を所定パターンに
形成している。その後、レジスト層１５０を、金属板１
１０表面から剥離している。
【０１０３】図１１ないし図１６に示した第１の半導体
装置用パッケージの製造方法は、以上の工程からなる。
【０１０４】次に、図３に示した第２の半導体装置用パ
ッケージの製造方法であって、本発明の第２の半導体装
置用パッケージの製造方法の好適な実施の形態を説明す
る。
【０１０５】図１７ないし図２０は本発明の第２の半導
体装置用パッケージの製造方法の好適な実施の形態を示
し、詳しくはその製造工程説明図である。以下に、この
第２の半導体装置用パッケージの製造方法を説明する。
【０１０６】この第２の半導体装置用パッケージの製造
方法では、図１７に示したように、金属板１１０上面の
所定部位をエッチング処理して、金属板１１０上面に断
面がほぼＵ字状等をした輪郭盲溝１２０を所定パターン
に形成している。そして、金属板１１０に、輪郭盲溝１
２０で区切られた複数本のリード形成部１０ａを並べて
形成している。
【０１０７】次いで、図１８に示したように、リード形
成部上面の端子部１４ａに、ボンディング用の銀めっき
等のめっき５０を施している。
【０１０８】次いで、図１９に示したように、ボンディ
ング用のめっき５０を施したリード形成部上面の端子部
１４ａを除いた、複数本のリード形成部１０ａの上面及
び側面とそれらの間の輪郭盲溝１２０の内側面とに、ト
ランスファーモールド法、ポッティング法等により、エ
ポキシ樹脂、ポリイミド樹脂等の絶縁材３０を連続して
層状に被着している。
【０１０９】次いで、図２０に示したように、金属板１
１０下面の所定部位をエッチング処理して、輪郭盲溝１
２０直下の金属板１１０下面部分に、断面がほぼ逆Ｕ字
状等をした輪郭溝１４０を形成している。そして、該輪
郭溝１４０により、複数本のリード形成部１０ａの間を
分離している。そして、複数本のリード１０を所定間隔
ずつあけて平面状に並べて形成している。それと共に、
輪郭溝１４０の間に、絶縁材３０を露出させ、リード１
０下面の所定部位に、端子部１２を凸状に突出形成して
いる。
【０１１０】また、複数本のリード１０とステージ２０
とを、絶縁材３０を介して、一連に結合している。それ
と共に、複数本のリード１０の間を、それらの間に介在
する絶縁材３０により、電気的に絶縁している。
【０１１１】図１７ないし図２０に示した第２の半導体
装置用パッケージの製造方法は、以上の工程からなる。
【０１１２】次に、図４と図５に示した第３の半導体装
置用パッケージの製造方法であって、本発明の第３の半
導体装置用パッケージの製造方法の好適な実施の形態を
説明する。
【０１１３】図２１ないし図２５は本発明の第３の半導
体装置用パッケージの製造方法の好適な実施の形態を示
し、詳しくはその製造工程説明図である。以下に、この
第３の半導体装置用パッケージの製造方法を説明する。
【０１１４】この第３の半導体装置用パッケージの製造
方法では、図２１に示したように、金属板１１０下面の
所定部位をエッチング処理して、金属板１１０下面に断
面がほぼ逆Ｕ字状等をした輪郭盲溝１２０を所定パター
ンに形成している。そして、金属板１１０に、輪郭盲溝
１２０で区切られた複数本のリード形成部１０ａとステ
ージ形成部２０ａとを並べて形成している。
【０１１５】次いで、図２２に示したように、リード形
成部上面の端子部１４ａに、ボンディング用の銀めっき
等のめっき５０を施している。同様に、ステージ形成部
の上面２２ａにも、ボンディング用の銀めっき等のめっ
き４０を施している。
【０１１６】具体的には、リード形成部上面の端子部１
４ａとステージ形成部の上面２２ａとを除いた、その他
の金属板１１０上面部分をゴム等のマスク（図示せず）
で覆って、リード形成部上面の端子部１４ａとステージ
形成部の上面２２ａとに、銀めっき等のめっき４０、５
０を施している。
【０１１７】次いで、図２３に示したように、複数本の
リード形成部１０ａの下面及び側面とステージ形成部２
０ａの側面とそれらの間の輪郭盲溝１２０の内側面と
に、トランスファーモールド法、ポッティング法等によ
り、感光性ポリイミド樹脂又は通常のポリイミド樹脂、
エポキシ樹脂等の絶縁材３２を連続して層状に被着して
いる。
【０１１８】次いで、図２４に示したように、リード形
成部下面の端子部１２ａ直下の絶縁材３２部分を除去し
ている。そして、絶縁材３２の間にリード形成部下面の
端子部１２ａを露出させている。
【０１１９】具体的には、絶縁材３２が感光性樹脂の場
合には、その感光性樹脂からなる絶縁材３２に直接に露
光、現像処理を施して、リード形成部下面の端子部１２
ａ直下の感光性樹脂からなる絶縁材３２部分を除去して
いる。また、絶縁材３２が通常の樹脂の場合には、絶縁
材３２表面にレジスト層（図示せず）を所定パターンに
形成して、該レジスト層が形成された絶縁材３２に露
光、現像処理を施している。そして、リード形成部下面
の端子部１２ａ直下の通常の樹脂からなる絶縁材３２部
分を除去している。
【０１２０】次いで、図２５に示したように、金属板１
１０上面の所定部位をエッチング処理して、輪郭盲溝１
２０直上の金属板１１０上面部分に、断面がほぼＵ字状
等をした輪郭溝１４０を形成している。そして、該輪郭
溝１４０により、複数本のリード形成部１０ａの間、及
びリード形成部１０ａとステージ形成部２０ａとの間を
分離している。そして、複数本のリード１０ａとステー
ジ２０とを所定間隔ずつあけて平面状に並べて形成して
いる。それと共に、輪郭溝１４０の間に、絶縁材３２を
露出させている。
【０１２１】また、複数本のリード１０とステージ２０
とを、絶縁材３２を介して、一連に結合している。それ
と共に、複数本のリード１０の間、及びリード１０とス
テージ２０との間を、それらの間に介在する絶縁材３２
により、電気的に絶縁している。
【０１２２】図２１ないし図２５に示した第３の半導体
装置用パッケージの製造方法は、以上の工程からなる。
【０１２３】次に、図６に示した第４の半導体装置用パ
ッケージの製造方法であって、本発明の第４の半導体装
置用パッケージの製造方法の好適な実施の形態を説明す
る。
【０１２４】図２６ないし図３０は本発明の第４の半導
体装置用パッケージの製造方法の好適な実施の形態を示
し、詳しくはその製造工程説明図である。以下に、この
第４の半導体装置用パッケージの製造方法を説明する。
【０１２５】この第４の半導体装置用パッケージの製造
方法では、図２６に示したように、金属板１１０下面の
所定部位をエッチング処理して、金属板１１０下面に断
面がほぼ逆Ｕ字状等をした輪郭盲溝１２０を所定パター
ンに形成している。そして、金属板１１０に、輪郭盲溝
１２０で区切られた複数本のリード形成部１０ａを並べ
て形成している。
【０１２６】次いで、図２７に示したように、リード形
成部上面の端子部１４ａに、ボンディング用の銀めっき
等のめっき５０を施している。
【０１２７】次いで、図２８に示したように、複数本の
リード形成部１０ａの下面及び側面とそれらの間の輪郭
盲溝１２０の内側面とに、トランスファーモールド法、
ポッティング法等により、感光性ポリイミド樹脂又は通
常のポリイミド樹脂、エポキシ樹脂等の絶縁材３２を連
続して層状に被着している。
【０１２８】次いで、図２９に示したように、リード形
成部下面の端子部１２ａ直下の絶縁材３２部分を除去し
ている。そして、絶縁材３２の間にリード形成部下面の
端子部１２ａを露出させている。
【０１２９】次いで、図３０に示したように、金属板１
１０上面の所定部位をエッチング処理して、輪郭盲溝１
２０直上の金属板１１０上面部分に、断面がほぼＵ字状
等をした輪郭溝１４０を形成している。そして、該輪郭
溝１４０により、複数本のリード形成部１０ａの間を分
離している。そして、複数本のリード１０を所定間隔ず
つあけて平面状に並べて形成している。それと共に、輪
郭溝１４０の間に、絶縁材３２を露出させている。
【０１３０】また、複数本のリード１０を、絶縁材３２
を介して、一連に結合している。それと共に、複数本の
リード１０の間を、それらの間に介在する絶縁材３２に
より、電気的に絶縁している。
【０１３１】図２６ないし図３０に示した第４の半導体
装置用パッケージの製造方法は、以上の工程からなる。
【０１３２】次に、前述第１又は第３の半導体装置用パ
ッケージを用いて形成する半導体装置の製造方法であっ
て、本発明の第１の半導体装置の製造方法の好適な実施
の形態を説明する。
【０１３３】図３１又は図３２は本発明の第１の半導体
装置の製造方法の好適な実施の形態を示し、詳しくはそ
の製造工程説明図である。以下に、この第１の半導体装
置の製造方法を説明する。
【０１３４】この第１の半導体装置の製造方法において
は、図３１又は図３２に示したように、上述第１又は第
３の製造方法により形成した第１又は第３の半導体装置
用パッケージのボンディング用のめっき４０を施したス
テージの上面２２に、半導体チップ６０をボンディング
している。そして、半導体チップ６０をステージ２０に
搭載している。
【０１３５】半導体チップ６０の電極とボンディング用
のめっき５０を施したリード上面の端子部１４とは、ワ
イヤボンディング装置等を用いて、ワイヤ７０を介し
て、電気的に接続している。
【０１３６】次いで、図７又は図８に示したように、ス
テージ２０の上面とリード１０の上面とにエポキシ樹
脂、ポリイミド樹脂等の封止用絶縁材８０を層状に被着
して、該封止用絶縁材８０内部に、半導体チップ６０及
びワイヤ７０を封止している。
【０１３７】次いで、図７又は図８に示したように、リ
ード下面の端子部１２と、ステージ２０の下面とに、は
んだバンプ９０、１００を形成している。
【０１３８】その際には、図７に示した第１の半導体装
置の製造方法にあっては、リード１０下面に突出形成し
た端子部１２とステージ２０の下面とをはんだ浴槽内に
浸漬して、リード下面の端子部１２と、ステージ２０の
下面とに、はんだバンプ９０、１００を形成している。
【０１３９】また、図８に示した第１の半導体装置の製
造方法にあっては、絶縁材３２の間に露出したリード１
０下面の端子部１２とステージ２０の下面とにはんだボ
ール（図示せず）をはんだ付けして、リード下面の端子
部１２と、ステージ２０の下面とに、はんだバンプ９
０、１００を形成している。
【０１４０】図３１又は図３２に示した第１の半導体装
置の製造方法は、以上の工程からなる。
【０１４１】次に、前述第２又は第４の半導体装置用パ
ッケージを用いて形成する半導体装置の製造方法であっ
て、本発明の第２の半導体装置の製造方法の好適な実施
の形態を説明する。
【０１４２】図３３又は図３４は本発明の第２の半導体
装置の製造方法の好適な実施の形態を示し、詳しくはそ
の製造工程説明図である。以下に、この第２の半導体装
置の製造方法を説明する。
【０１４３】この第２の半導体装置の製造方法において
は、図３３又は図３４に示したように、前述第２又は第
４の半導体装置用パッケージの製造方法により形成した
第２又は第４の半導体装置用パッケージのリード１０の
上方に、半導体チップ６０を配置している。そして、該
半導体チップ６０の電極を、その直下のリード上面の端
子部１４に、フリップチップボンディングして、電気的
に接続している。
【０１４４】次いで、図９又は図１０に示したように、
リード１０の上面にエポキシ樹脂、ポリイミド樹脂等の
封止用絶縁材８０を層状に被着して、該封止用絶縁材８
０内部に半導体チップ６０を封止している。
【０１４５】次いで、図９又は図１０に示したように、
リード下面の端子部１２に、はんだバンプ９０を形成し
ている。
【０１４６】図３３又は図３４に示した第２の半導体装
置の製造方法は、以上の工程からなる。
【０１４７】なお、前述第１、第２、第３又は第４の半
導体装置用パッケージ、第１又は第２の半導体装置、第
１、第２、第３又は第４の半導体装置用パッケージの製
造方法、第１又は第２の半導体装置の製造方法において
は、複数本のリード１０、又はそれに加えて、ステージ
２０を、平面状でなく、段差を持たせて、並べて配列し
たり、複数本のリード形成部１０ａ、又はそれに加え
て、ステージ形成部２０ａを、平面状でなく、段差を持
たせて、並べて形成したりしても良く、そのようにして
も、前述第１、第２、第３又は第４の半導体装置用パッ
ケージ、第１又は第２の半導体装置と同様な作用を持つ
半導体装置を提供したり形成したりできる。
【０１４８】また、リード上面の端子部１４又はリード
形成部上面の端子部１４ａにボンディング用のめっき５
０を施さずに、リード１０又はリード形成部１０ａをボ
ンディング性に優れた部材で形成して、その素地が露出
したリード上面の端子部１４に、半導体チップ６０の電
極をワイヤ７０等を介して又は介さずに直接にボンディ
ングしても良い。又はそれに加えて、ステージの上面２
２又はステージ形成部の上面２２ａにボンディング用の
めっき４０を施さずに、半導体チップ６０をステージの
上面２２に接着剤等を用いて接合しても良い。
【０１４９】また、前述第１又は第２の半導体装置、第
１又は第２の半導体装置の製造方法においては、封止用
絶縁材８０の使用量の節約を図るために、半導体チップ
６０を配置した箇所周辺のステージ２０の上面とリード
１０の上面のみ、又はそれに加えて、ワイヤ７０を配置
した箇所周辺のリード１０の上面のみに封止用絶縁材８
０を被着して、該封止用絶縁材８０内部に半導体チップ
６０、又はそれに加えて、ワイヤ７０を封止しても良
く、そのようにしても、半導体チップ６０やワイヤ７０
に塵埃や湿気が付着するのを防止できる。
【０１５０】また、前述第１、第２、第３又は第４の半
導体装置用パッケージの製造方法においては、リード形
成部上面の端子部１４ａを除いた複数本のリード形成部
１０ａの上面及び側面、又は複数本のリード形成部１０
ａの下面及び側面、又はそれに加えて、ステージ形成部
２０ａの側面と、それらの間の輪郭盲溝１２０の内側面
とに、絶縁材３０、３２を連続して層状に被着した後
に、リード形成部上面の端子部１４ａ、又はそれに加え
て、ステージ形成部２０ａの上面に、ボンディング用の
めっき５０、４０を施しても良く、そのようにしても、
前述第１、第２、第３又は第４の半導体装置用パッケー
ジと同様な作用を持つ半導体装置用パッケージを形成で
きる。
【０１５１】また、前述第１又は第２の半導体装置、第
１又は第２の半導体装置の製造方法においては、リード
下面の端子部１２にはんだバンプ９０を形成したり、ス
テージ２０の下面にはんだバンプ１００を形成したりせ
ずに、それらの端子部１２やステージ２０を、ボード表
面に形成された電子回路の端子部やステージ接合部に、
それらの電子回路の端子部やステージ接合部の表面に塗
布されたはんだペーストを用いて、はんだ付け接続して
も良い。
【０１５２】また、リード下面の端子部１２にはんだバ
ンプ９０を形成したり、ステージ２０の下面にはんだバ
ンプ１００を形成したりする際には、リード下面の端子
部１２やステージ２０の下面に錫めっき等のめっきを施
して、それらの面のはんだの濡れ性を向上させると良
い。そして、それらの面に、はんだバンプ９０、１００
を的確に形成できるようにすると良い。
【０１５３】また、前述第１又は第２の半導体装置用パ
ッケージ、第１又は第２の半導体装置用パッケージの製
造方法においては、リード１０下面に突出形成する端子
部１２の先端を、図３５に示したように、ほぼ逆Ｙ字状
に形成したり、図３６に示したように、ほぼ球状に膨出
形成したりして、端子部１２の周囲面積を広げると良
い。そして、端子部１２にはんだバンプ９０を的確に形
成したり、端子部１２をボード表面に形成された電子回
路の端子部に的確にはんだ付け接続したりできるように
すると良い。
【０１５４】また、前述第３又は第４の半導体装置用パ
ッケージ、第３又は第４の半導体装置用パッケージの製
造方法においては、図３７又は図３８に示したように、
リード上面の端子部１４を除いた、リード１０の上面及
び側面、又はそれに加えて、ステージ２０の側面に、エ
ポキシ樹脂、ポリイミド樹脂等の補強用絶縁材１７０を
連続して層状に被着すると良い。そして、絶縁材３２に
加えて、補強用絶縁材１７０を介して、複数本のリード
１０、又はそれに加えて、リード１０とステージ２０と
を、強固に一連に結合すると良い。
【０１５５】また、前述第３の半導体装置用パッケー
ジ、第３の半導体装置用パッケージの製造方法において
は、図３９に示したように、ステージ２０の側面に加え
て、ステージ２０の下面にも、絶縁材３２を連続して層
状に被着すると良い。そして、ステージ２０とリード１
０とを、絶縁材３２で強固に一連に結合すると良い。
【０１５６】また、前述第２の半導体装置、第２の半導
体装置の製造方法においては、図４０、図４１に示した
ように、封止用絶縁材８０の間に半導体チップ６０の背
面を露出させて、該チップの背面に、高熱放散性の金属
製等のヒートスプレッダー１６０を被着すると良い。そ
して、半導体チップ６０が発する熱を、ヒートスプレッ
ダー１６０を通して、半導体装置外部に効率良く放散で
きるようにすると良い。
【０１５７】また、前述第１、第２、第３又は第４の半
導体装置用パッケージの製造方法においては、金属板１
１０に、リードフレーム形成用等の長尺な金属帯板を用
いて、その金属帯板に、半導体装置用パッケージ形成用
の、輪郭盲溝１２０で区切られた、複数本のリード形成
部１０ａ、又はそれに加えて、ステージ形成部２０ａ
を、所定ピッチで複数組並べて形成すると良い。そし
て、その金属帯板を用いて、複数組の第１、第２、第３
又は第４の半導体装置用パッケージを手数をかけずに同
時形成できるようにすると良い。
【０１５８】また、本発明の第１、第２、第３又は第４
の半導体装置用パッケージは、図４２に示したように、
本発明の第１又は第２の半導体装置やその他の電子部品
を１個ないし複数個実装するための、マザーボードにも
利用可能である。
【０１５９】
【発明の効果】以上説明したように、本発明の第１、第
２、第３又は第４の半導体装置用パッケージと、本発明
の第１又は第２の半導体装置と、それらを製造するため
の、本発明の第１、第２、第３又は第４の半導体装置用
パッケージの製造方法と、本発明の第１又は第２の半導
体装置の製造方法とによれば、ＢＧＡタイプの半導体装
置に代わる、製造の容易な半導体装置形成用の半導体装
置用パッケージと、該パッケージを用いて形成された製
造の容易な半導体装置と、それらを形成するための、半
導体装置用パッケージの製造方法と、半導体装置の製造
方法とを提供できる。
【図面の簡単な説明】
【図１】本発明の第１の半導体装置用パッケージの断面
図である。
【図２】本発明の第１の半導体装置用パッケージの底面
図である。
【図３】本発明の第２の半導体装置用パッケージの断面
図である。
【図４】本発明の第３の半導体装置用パッケージの断面
図である。
【図５】本発明の第３の半導体装置用パッケージの底面
図である。
【図６】本発明の第４の半導体装置用パッケージの断面
図である。
【図７】本発明の第１の半導体装置の断面図である。
【図８】本発明の第１の半導体装置の断面図である。
【図９】本発明の第２の半導体装置の断面図である。
【図１０】本発明の第２の半導体装置の断面図である。
【図１１】本発明の第１の半導体装置用パッケージの製
造方法の説明図である。
【図１２】本発明の第１の半導体装置用パッケージの製
造方法の説明図である。
【図１３】本発明の第１の半導体装置用パッケージの製
造方法の説明図である。
【図１４】本発明の第１の半導体装置用パッケージの製
造方法の説明図である。
【図１５】本発明の第１の半導体装置用パッケージの製
造方法の説明図である。
【図１６】本発明の第１の半導体装置用パッケージの製
造方法の説明図である。
【図１７】本発明の第２の半導体装置用パッケージの製
造方法の説明図である。
【図１８】本発明の第２の半導体装置用パッケージの製
造方法の説明図である。
【図１９】本発明の第２の半導体装置用パッケージの製
造方法の説明図である。
【図２０】本発明の第２の半導体装置用パッケージの製
造方法の説明図である。
【図２１】本発明の第３の半導体装置用パッケージの製
造方法の説明図である。
【図２２】本発明の第３の半導体装置用パッケージの製
造方法の説明図である。
【図２３】本発明の第３の半導体装置用パッケージの製
造方法の説明図である。
【図２４】本発明の第３の半導体装置用パッケージの製
造方法の説明図である。
【図２５】本発明の第３の半導体装置用パッケージの製
造方法の説明図である。
【図２６】本発明の第４の半導体装置用パッケージの製
造方法の説明図である。
【図２７】本発明の第４の半導体装置用パッケージの製
造方法の説明図である。
【図２８】本発明の第４の半導体装置用パッケージの製
造方法の説明図である。
【図２９】本発明の第４の半導体装置用パッケージの製
造方法の説明図である。
【図３０】本発明の第４の半導体装置用パッケージの製
造方法の説明図である。
【図３１】本発明の第１の半導体装置の製造方法の説明
図である。
【図３２】本発明の第１の半導体装置の製造方法の説明
図である。
【図３３】本発明の第２の半導体装置の製造方法の説明
図である。
【図３４】本発明の第２の半導体装置の製造方法の説明
図である。
【図３５】リード下面の端子部の拡大断面図である。
【図３６】リード下面の端子部の拡大断面図である。
【図３７】本発明の第３の半導体装置用パッケージの断
面図である。
【図３８】本発明の第４の半導体装置用パッケージの断
面図である。
【図３９】本発明の第３の半導体装置用パッケージの断
面図である。
【図４０】本発明の第２の半導体装置の断面図である。
【図４１】本発明の第２の半導体装置の断面図である。
【図４２】本発明の第１の半導体装置用パッケージをマ
ザーボードに用いた場合の説明図である。
【符号の説明】
１０ リード １０ａ リード形成部 １２ リード下面の端子部 １２ａ リード形成部下面の端子部 １４ リード上面の端子部 １４ａ リード形成部上面の端子部 ２０ ステージ ２０ａ ステージ形成部 ２２ ステージの上面 ２２ａ ステージ形成部の上面 ３０、３２ 絶縁材 ４０、５０ めっき ６０ 半導体チップ ７０ ワイヤ ８０ 封止用絶縁材 ９０、１００ はんだバンプ １１０ 金属板 １２０ 輪郭盲溝 １４０ 輪郭溝 １３０、１５０ レジスト層 １６０ ヒートスプレッダー １７０ 補強用絶縁材

Claims (22)

    【特許請求の範囲】
  1. 【請求項１】 複数本のリードと半導体チップ搭載用の
    ステージとが所定間隔ずつあけて並べて配列され、前記
    リード下面の所定部位に端子部が突出形成され、前記複
    数本のリードの上面及び側面とステージの側面とに絶縁
    材が連続して被着されて、該絶縁材を介して前記複数本
    のリードとステージとが一連に結合され、前記リード上
    面の端子部と半導体チップをボンディングするステージ
    の上面とリード下面の端子部とが前記絶縁材の間に露出
    されてなることを特徴とする半導体装置用パッケージ。
  2. 【請求項２】 複数本のリードが所定間隔ずつあけて並
    べて配列され、前記リード下面の所定部位に端子部が突
    出形成され、前記複数本のリードの上面及び側面に絶縁
    材が連続して被着されて、該絶縁材を介して前記複数本
    のリードが一連に結合され、前記リード上面の端子部と
    リード下面の端子部とが前記絶縁材の間に露出されてな
    ることを特徴とする半導体装置用パッケージ。
  3. 【請求項３】 複数本のリードと半導体チップ搭載用の
    ステージとが所定間隔ずつあけて並べて配列され、前記
    複数本のリードの下面及び側面とステージの側面とに絶
    縁材が連続して被着されて、該絶縁材を介して前記複数
    本のリードとステージとが一連に結合され、前記リード
    下面の端子部が前記絶縁材の間に露出されてなることを
    特徴とする半導体装置用パッケージ。
  4. 【請求項４】 複数本のリードが所定間隔ずつあけて並
    べて配列され、前記複数本のリードの下面及び側面に絶
    縁材が連続して被着されて、該絶縁材を介して前記複数
    本のリードが一連に結合され、前記リード下面の端子部
    が前記絶縁材の間に露出されてなることを特徴とする半
    導体装置用パッケージ。
  5. 【請求項５】 リード上面の端子部、又はそれに加え
    て、ステージの上面にボンディング用のめっきが施され
    た請求項１、２、３又は４記載の半導体装置用パッケー
    ジ。
  6. 【請求項６】 リード上面の端子部を除いた、複数本の
    リードの上面及び側面、又はそれに加えて、ステージの
    側面に補強用絶縁材が連続して被着されて、該補強用絶
    縁材を介して複数本のリード、又はそれに加えて、リー
    ドとステージとが一連に結合された請求項３又は４記載
    の半導体装置用パッケージ。
  7. 【請求項７】 ステージの側面に加えて、ステージの下
    面に絶縁材が連続して被着されて、該絶縁材を介して、
    リードと前記ステージとが一連に結合された請求項３、
    ５又は６記載の半導体装置用パッケージ。
  8. 【請求項８】 請求項１、３、５、６又は７記載の半導
    体装置用パッケージのステージの上面に、半導体チップ
    がボンディングされて、該チップの電極とリード上面の
    端子部とが電気的に接続され、前記ステージの上面とリ
    ードの上面とに封止用絶縁材が被着されて、該封止用絶
    縁材内部に半導体チップが封止されてなることを特徴と
    する半導体装置。
  9. 【請求項９】 請求項２、４、５又は６記載の半導体装
    置用パッケージのリードの上方に、半導体チップが配置
    されて、該チップの電極が前記リード上面の端子部に電
    気的に接続され、前記リードの上面に封止用絶縁材が被
    着されて、該封止用絶縁材内部に半導体チップが封止さ
    れてなることを特徴とする半導体装置。
  10. 【請求項１０】 リード下面の端子部、又はそれに加え
    て、ステージの下面に、はんだバンプが形成された請求
    項８又は９記載の半導体装置。
  11. 【請求項１１】 封止用絶縁材の間に半導体チップの背
    面が露出されて、該チップの背面にヒートスプレッダー
    が被着された請求項９又は１０記載の半導体装置。
  12. 【請求項１２】 次の工程を含むことを特徴とする半導
    体装置用パッケージの製造方法。 ａ．金属板上面の所定部位をエッチング処理して、該金
    属板上面に輪郭盲溝を所定パターンに形成し、前記金属
    板に前記輪郭盲溝で区切られた複数本のリード形成部と
    ステージ形成部とを並べて形成する工程。 ｂ．前記リード形成部上面の端子部と半導体チップをボ
    ンディングするステージ形成部の上面とを除いた、前記
    複数本のリード形成部の上面及び側面とステージ形成部
    の側面とそれらの間の前記輪郭盲溝の内側面とに絶縁材
    を連続して被着する工程。 ｃ．前記金属板下面の所定部位をエッチング処理して、
    前記輪郭盲溝直下の金属板下面部分に輪郭溝を形成し、
    該輪郭溝により前記複数本のリード形成部の間及びリー
    ド形成部とステージ形成部との間を分離して、複数本の
    リードとステージとを所定間隔ずつあけて並べて形成す
    ると共に、前記輪郭溝の間に前記絶縁材を露出させ、前
    記リード下面の所定部位に端子部を突出形成する工程。
  13. 【請求項１３】 次の工程を含むことを特徴とする半導
    体装置用パッケージの製造方法。 ａ．金属板上面の所定部位をエッチング処理して、該金
    属板上面に輪郭盲溝を所定パターンに形成し、前記金属
    板に前記輪郭盲溝で区切られた複数本のリード形成部を
    並べて形成する工程。 ｂ．前記リード形成部上面の端子部を除いた、前記複数
    本のリード形成部の上面及び側面とそれらの間の前記輪
    郭盲溝の内側面とに絶縁材を連続して被着する工程。 ｃ．前記金属板下面の所定部位をエッチング処理して、
    前記輪郭盲溝直下の金属板下面部分に輪郭溝を形成し、
    該輪郭溝により前記複数本のリード形成部の間を分離し
    て、複数本のリードを所定間隔ずつあけて並べて形成す
    ると共に、前記輪郭溝の間に前記絶縁材を露出させ、前
    記リード下面の所定部位に端子部を突出形成する工程。
  14. 【請求項１４】 次の工程を含むことを特徴とする半導
    体装置用パッケージの製造方法。 ａ．金属板下面の所定部位をエッチング処理して、前記
    金属板下面に輪郭盲溝を所定パターンに形成し、前記金
    属板に前記輪郭盲溝で区切られた複数本のリード形成部
    とステージ形成部とを並べて形成する工程。 ｂ．前記複数本のリード形成部の下面及び側面とステー
    ジ形成部の側面とそれらの間の前記輪郭盲溝の内側面と
    に絶縁材を連続して被着する工程。 ｃ．前記リード形成部下面の端子部直下の前記絶縁材部
    分を除去して、前記絶縁材の間に前記端子部を露出させ
    る工程。 ｄ．前記金属板上面の所定部位をエッチング処理して、
    前記輪郭盲溝直上の金属板上面部分に輪郭溝を形成し、
    該輪郭溝により前記複数本のリード形成部の間及びリー
    ド形成部とステージ形成部との間を分離して、複数本の
    リードとステージとを所定間隔ずつあけて並べて形成
    し、前記輪郭溝の間に前記絶縁材を露出させる工程。
  15. 【請求項１５】 次の工程を含むことを特徴とする半導
    体装置用パッケージの製造方法。 ａ．金属板下面の所定部位をエッチング処理して、前記
    金属板下面に輪郭盲溝を所定パターンに形成し、前記金
    属板に前記輪郭盲溝で区切られた複数本のリード形成部
    を並べて形成する工程。 ｂ．前記複数本のリード形成部の下面及び側面とそれら
    の間の前記輪郭盲溝の内側面とに絶縁材を連続して被着
    する工程。 ｃ．前記リード形成部下面の端子部直下の前記絶縁材部
    分を除去して、前記絶縁材の間に前記端子部を露出させ
    る工程。 ｄ．前記金属板上面の所定部位をエッチング処理して、
    前記輪郭盲溝直上の金属板上面部分に輪郭溝を形成し、
    該輪郭溝により前記複数本のリード形成部の間を分離し
    て、複数本のリードを所定間隔ずつあけて並べて形成
    し、前記輪郭溝の間に前記絶縁材を露出させる工程。
  16. 【請求項１６】 リード形成部上面の端子部、又はそれ
    に加えて、ステージ形成部の上面にボンディング用のめ
    っきを施す工程を含む請求項１２、１３、１４又は１５
    記載の半導体装置用パッケージの製造方法。
  17. 【請求項１７】 リード上面の端子部を除いた、複数本
    のリードの上面及び側面、又はそれに加えて、ステージ
    の側面に補強用絶縁材を連続して被着して、該補強用絶
    縁材を介して複数本のリード、又はそれに加えて、リー
    ドとステージとを一連に結合する工程を含む請求項１
    ４、１５記載の半導体装置用パッケージの製造方法。
  18. 【請求項１８】 ステージの側面に加えて、ステージの
    下面に絶縁材を連続して被着する工程を含む請求項１４
    記載の半導体装置用パッケージの製造方法。
  19. 【請求項１９】 次の工程を含むことを特徴とする半導
    体装置の製造方法。 ａ．請求項１２、１４、１６、１７又は１８記載の半導
    体装置用パッケージの製造方法により形成した半導体装
    置用パッケージのステージの上面に、半導体チップをボ
    ンディングして、該チップの電極とリード上面の端子部
    とを電気的に接続する工程。 ｂ．前記ステージの上面とリードの上面とに封止用絶縁
    材を被着して、該封止用絶縁材内部に半導体チップを封
    止する工程。
  20. 【請求項２０】 次の工程を含むことを特徴とする半導
    体装置の製造方法。 ａ．請求項１３、１５、１６又は１７記載の半導体装置
    用パッケージの製造方法により形成した半導体装置用パ
    ッケージのリードの上方に、半導体チップを配置して、
    該チップの電極をリード上面の端子部に電気的に接続す
    る工程。 ｂ．前記リードの上面に封止用絶縁材を被着して、該封
    止用絶縁材内部に半導体チップを封止する工程。
  21. 【請求項２１】 リード下面の端子部、又はそれに加え
    て、ステージの下面に、はんだバンプを形成する工程を
    含む請求項１９又は２０記載の半導体装置の製造方法。
  22. 【請求項２２】 封止用絶縁材の間に半導体チップの背
    面を露出させて、該チップの背面にヒートスプレッダー
    を被着する工程を含む請求項２０又は２１記載の半導体
    装置の製造方法。
JP8156216A 1996-05-21 1996-05-27 半導体装置用パッケージ及び半導体装置とそれらの製造方法 Pending JPH09321173A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP8156216A JPH09321173A (ja) 1996-05-27 1996-05-27 半導体装置用パッケージ及び半導体装置とそれらの製造方法
US08/858,846 US5847458A (en) 1996-05-21 1997-05-19 Semiconductor package and device having heads coupled with insulating material
KR1019970020608A KR100271676B1 (ko) 1996-05-27 1997-05-26 반도체장치용패키지및반도체장치와그들의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8156216A JPH09321173A (ja) 1996-05-27 1996-05-27 半導体装置用パッケージ及び半導体装置とそれらの製造方法

Publications (1)

Publication Number Publication Date
JPH09321173A true JPH09321173A (ja) 1997-12-12

Family

ID=15622903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8156216A Pending JPH09321173A (ja) 1996-05-21 1996-05-27 半導体装置用パッケージ及び半導体装置とそれらの製造方法

Country Status (2)

Country Link
JP (1) JPH09321173A (ja)
KR (1) KR100271676B1 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037344A (ja) * 2001-07-25 2003-02-07 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2003037212A (ja) * 2001-07-25 2003-02-07 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2003037214A (ja) * 2001-07-25 2003-02-07 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2003046054A (ja) * 2001-07-31 2003-02-14 Sanyo Electric Co Ltd 板状体、リードフレームおよび半導体装置の製造方法
JP2003046055A (ja) * 2001-07-31 2003-02-14 Sanyo Electric Co Ltd 板状体、リードフレームおよび半導体装置の製造方法
JP2005033043A (ja) * 2003-07-08 2005-02-03 New Japan Radio Co Ltd リードフレームおよび半導体装置並びにそれらの製造方法
KR100508733B1 (ko) * 2000-09-04 2005-08-18 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조방법
JP2005277001A (ja) * 2004-03-24 2005-10-06 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2005537664A (ja) * 2002-08-30 2005-12-08 フェアチャイルド・セミコンダクター・コーポレーション 非成型パッケージに基づく基板
JP2010177329A (ja) * 2009-01-28 2010-08-12 Sharp Corp 樹脂複合リードフレームとその製造方法、及びその実装体
WO2010116622A1 (ja) * 2009-03-30 2010-10-14 凸版印刷株式会社 半導体素子用基板の製造方法および半導体装置
JP2015035495A (ja) * 2013-08-08 2015-02-19 住友電工デバイス・イノベーション株式会社 半導体装置及びその製造方法
WO2020240882A1 (ja) * 2019-05-31 2020-12-03 アオイ電子株式会社 半導体装置および半導体装置の製造方法

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100508733B1 (ko) * 2000-09-04 2005-08-18 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조방법
JP2003037212A (ja) * 2001-07-25 2003-02-07 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2003037214A (ja) * 2001-07-25 2003-02-07 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2003037344A (ja) * 2001-07-25 2003-02-07 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP4698080B2 (ja) * 2001-07-25 2011-06-08 三洋電機株式会社 回路装置の製造方法
JP2003046055A (ja) * 2001-07-31 2003-02-14 Sanyo Electric Co Ltd 板状体、リードフレームおよび半導体装置の製造方法
JP2003046054A (ja) * 2001-07-31 2003-02-14 Sanyo Electric Co Ltd 板状体、リードフレームおよび半導体装置の製造方法
JP4663172B2 (ja) * 2001-07-31 2011-03-30 三洋電機株式会社 半導体装置の製造方法
JP4679000B2 (ja) * 2001-07-31 2011-04-27 三洋電機株式会社 板状体
JP2005537664A (ja) * 2002-08-30 2005-12-08 フェアチャイルド・セミコンダクター・コーポレーション 非成型パッケージに基づく基板
US7682877B2 (en) 2002-08-30 2010-03-23 Fairchild Semiconductor Corporation Substrate based unmolded package
US7790513B2 (en) 2002-08-30 2010-09-07 Fairchild Semiconductor Corporation Substrate based unmolded package
US8541890B2 (en) 2002-08-30 2013-09-24 Fairchild Semiconductor Corporation Substrate based unmolded package
KR101037997B1 (ko) * 2002-08-30 2011-05-30 페어차일드 세미컨덕터 코포레이션 반도체 다이 패키지와 반도체 다이 패키지용 기판 그리고 이들의 형성 방법, 및 리드 프레임 구조물의 제조 방법 및 처리 방법
JP2005033043A (ja) * 2003-07-08 2005-02-03 New Japan Radio Co Ltd リードフレームおよび半導体装置並びにそれらの製造方法
JP2005277001A (ja) * 2004-03-24 2005-10-06 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2010177329A (ja) * 2009-01-28 2010-08-12 Sharp Corp 樹脂複合リードフレームとその製造方法、及びその実装体
WO2010116622A1 (ja) * 2009-03-30 2010-10-14 凸版印刷株式会社 半導体素子用基板の製造方法および半導体装置
US8466547B2 (en) 2009-03-30 2013-06-18 Toppan Printing Co., Ltd. Method for manufacturing substrate for semiconductor element, and semiconductor device
TWI404188B (zh) * 2009-03-30 2013-08-01 Toppan Printing Co Ltd 半導體元件用基板之製造方法及半導體裝置
JP2010238693A (ja) * 2009-03-30 2010-10-21 Toppan Printing Co Ltd 半導体素子用基板の製造方法および半導体装置
JP2015035495A (ja) * 2013-08-08 2015-02-19 住友電工デバイス・イノベーション株式会社 半導体装置及びその製造方法
WO2020240882A1 (ja) * 2019-05-31 2020-12-03 アオイ電子株式会社 半導体装置および半導体装置の製造方法
TWI767145B (zh) * 2019-05-31 2022-06-11 日商青井電子股份有限公司 半導體裝置及半導體裝置之製造方法

Also Published As

Publication number Publication date
KR100271676B1 (ko) 2001-01-15
KR970077086A (ko) 1997-12-12

Similar Documents

Publication Publication Date Title
US5847458A (en) Semiconductor package and device having heads coupled with insulating material
JPH05129473A (ja) 樹脂封止表面実装型半導体装置
JPH11297889A (ja) 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法
JP2002026198A (ja) 半導体装置及びその製造方法
JPH1050883A (ja) 半導体装置およびその製造方法
US7923835B2 (en) Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing
KR100271676B1 (ko) 반도체장치용패키지및반도체장치와그들의제조방법
KR100250560B1 (ko) 반도체장치와그제조방법
JP3482850B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US6573595B1 (en) Ball grid array semiconductor package with resin coated metal core
JPH10135366A (ja) Ｂｇａ半導体パッケージの外部端子の製造方法
JP3656861B2 (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
JP3912445B2 (ja) 半導体装置
JP4038021B2 (ja) 半導体装置の製造方法
JP4159631B2 (ja) 半導体パッケージの製造方法
JPH10154768A (ja) 半導体装置及びその製造方法
KR100520443B1 (ko) 칩스케일패키지및그제조방법
JPH11251360A (ja) 半導体装置およびその製造方法
JPH11154717A (ja) 半導体装置
JP3136274B2 (ja) 半導体装置
KR100891652B1 (ko) 반도체 칩 실장용 기판
KR100320447B1 (ko) 반도체 패키지의 제조방법
US6645794B2 (en) Method of manufacturing a semiconductor device by monolithically forming a sealing resin for sealing a chip and a reinforcing frame by transfer molding
JPS58134450A (ja) 半導体装置およびその製造方法
KR100246848B1 (ko) 랜드 그리드 어레이 및 이를 채용한 반도체 패키지