TWI767145B - 半導體裝置及半導體裝置之製造方法 - Google Patents

半導體裝置及半導體裝置之製造方法 Download PDF

Info

Publication number
TWI767145B
TWI767145B TW108136243A TW108136243A TWI767145B TW I767145 B TWI767145 B TW I767145B TW 108136243 A TW108136243 A TW 108136243A TW 108136243 A TW108136243 A TW 108136243A TW I767145 B TWI767145 B TW I767145B
Authority
TW
Taiwan
Prior art keywords
lead terminal
semiconductor element
electrode
semiconductor device
lead
Prior art date
Application number
TW108136243A
Other languages
English (en)
Other versions
TW202046477A (zh
Inventor
高尾勝大
鈴木敬史
Original Assignee
日商青井電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商青井電子股份有限公司 filed Critical 日商青井電子股份有限公司
Publication of TW202046477A publication Critical patent/TW202046477A/zh
Application granted granted Critical
Publication of TWI767145B publication Critical patent/TWI767145B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92226—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92246—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1426—Driver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Bipolar Transistors (AREA)
  • Noodles (AREA)

Abstract

半導體裝置包括：具有第1電極之至少1個第1半導體元件、具有第2電極之第2半導體元件、與上述至少1個第1半導體元件之上述第1電極連接之第1引線端子、與上述第2半導體元件之上述第2電極連接之第2引線端子、將上述第1引線端子及上述第2引線端子加以密封之第1樹脂、以及將上述至少1個第1半導體元件及上述第2半導體元件加以密封之第2樹脂。

Description

半導體裝置及半導體裝置之製造方法
本發明係關於一種半導體裝置及半導體裝置之製造方法。
已知將複數個電子零件接合於由引線框架所形成之引線端子，且由樹脂所密封之半導體裝置。專利文獻1中揭示有將2個MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金屬氧化物半導體場效電晶體)與驅動器IC(Integrated Circuit，積體電路)接合於由引線框架所形成之引線端子，且將整體由樹脂所密封之半導體裝置。
現有技術文獻 專利文獻
專利文獻1：美國專利申請公開第2016/0104688號說明書
專利文獻1中記載之半導體裝置係利用樹脂，將MOSFET、驅動器IC、引線端子以及接合線總括地密封之結構。因此，於樹脂密封之前，必須於將各MOSFET及驅動器IC各自之1個電極接合於引線框架，且將各MOSFET之其他電極藉由接合線而連接於引線框架之狀態下，預先將引線框架藉由蝕刻來切斷而將各引線端子分離。因此，專利文獻1中記載之半導體裝置無法提高生產 性。
依據本發明之第1形態，半導體裝置包括：具有第1電極之至少1個第1半導體元件、具有第2電極之第2半導體元件、與上述至少1個第1半導體元件之上述第1電極連接之第1引線端子、與上述第2半導體元件之上述第2電極連接之第2引線端子、將上述第1引線端子及上述第2引線端子加以密封之第1樹脂、以及將上述至少1個第1半導體元件及上述第2半導體元件加以密封之第2樹脂。
依據本發明之第2形態，第1形態之半導體裝置較佳為進而包括由上述第1樹脂所保持之連接導體。上述至少1個第1半導體元件具有第3電極。上述第2半導體元件具有第4電極。上述至少1個第1半導體元件之上述第3電極以及上述第2半導體元件之上述第4電極分別連接於上述連接導體。
依據本發明之第3形態，第2形態之半導體裝置中，較佳為上述第1引線端子、上述第2引線端子及上述連接導體係由引線框架所形成，且上述連接導體之厚度薄於上述第1引線端子之厚度。
依據本發明之第4形態，第2形態之半導體裝置中，較佳為上述第1引線端子及上述第2引線端子係由引線框架所形成，且上述連接導體係藉由鍍敷而形成。
依據本發明之第5形態，第2形態之半導體裝置中，較佳為上述第1引線端子連接於高電位部，上述第2引線端子連接於低電位部，並且在與上述第1引線端子接合之上述至少1個第1半導體元件之上述第1電極、和與上述第2引線端子接合之上述第2半導體元件之上述第2電極之間，配置有上述至少1個第1半導體元件之上述第3電極以及上述第2半導體元件之上述第4電極。
依據本發明之第6形態，第2形態之半導體裝置中，較佳為上述第1引線端子、上述第2引線端子及上述連接導體包含銅或銅合金。
依據本發明之第7形態，第1形態之半導體裝置中，較佳為上述第1引線端子及上述第2引線端子於上述第1樹脂之配置上述至少1個第1半導體元件及上述第2半導體元件之側之相反側，分別具有至少一部分從上述第1樹脂中露出之下表面。
依據本發明之第8形態，第5形態之半導體裝置中，較佳為上述第2引線端子包含：與上述第2半導體元件之上述第2電極接合之連接部、以及從上述第1樹脂中露出之構裝部，並且上述連接部之厚度薄於上述構裝部之厚度。
依據本發明之第9形態，第1形態之半導體裝置中，較佳為於上述至少1個第1半導體元件之上述第1電極與上述第1引線端子之間、上述第2半導體元件之上述第2電極與上述第2引線端子之間、上述第1引線端子之與配置上述至少1個第1半導體元件之上述第1電極之側相反側之面、以及上述第2引線端子之與配置上述第2半導體元件之上述第2電極之側相反側之面上，分別設置有由同一材料構成之接合用鍍敷層。
依據本發明之第10形態，第1形態之半導體裝置中，較佳為於上述至少1個第1半導體元件之上述第1電極與上述第1引線端子之間、上述第2半導體元件之上述第2電極與上述第2引線端子之間設置有第1接合用鍍敷層，並且於上述第1引線端子之與配置上述至少1個第1半導體元件之上述第1電極之側相反側之面、以及上述第2引線端子之與配置上述第2半導體元件之上述第2電極之側相反側之面上，設置有利用與上述第1接合用鍍敷層不同之金屬的第2接合用鍍敷層。
依據本發明之第11形態，第2形態之半導體裝置較佳為進而包括導電體。上述至少1個第1半導體元件在與配置上述第1電極及上述第3電極之側相反之側具有第5電極。上述導電體連接於上述第5電極。
依據本發明之第12形態，第11形態之半導體裝置中，較佳為上述導電體於配置上述至少1個第1半導體元件之側之相反側，具有從上述第2樹脂中露出之上 表面。
依據本發明之第13形態，第11或第12形態之半導體裝置中，較佳為上述至少1個第1半導體元件包含至少1對半導體元件，並且上述導電體將上述至少1對半導體元件中之其中一者所具有之上述第5電極、以及上述至少1對半導體元件中之另一者所具有之上述第1電極加以連接。
依據本發明之第14形態，第13形態之半導體裝置中，較佳為上述至少1對半導體元件包含複數對之半導體元件。
依據本發明之第15形態，第14形態之半導體裝置較佳為進而包括進行直流或交流之轉換的電力轉換部。上述第2半導體元件係對上述複數對之半導體元件進行驅動控制之控制用半導體元件。上述電力轉換部包括上述複數對之半導體元件以及上述控制用半導體元件。
依據本發明之第16形態，半導體裝置之製造方法包括：利用第1樹脂將第1引線端子及第2引線端子加以密封而形成引線端子密封體；於上述引線端子密封體之上述第1引線端子上連接第1半導體元件之第1電極；於上述引線端子密封體之上述第2引線端子上連接第2半導體元件之第2電極；將上述第1半導體元件、上述第2半導體元件、以及上述引線端子密封體的上述第1半導體元件及上述第2半導體元件側之面，利用第2樹脂加以密封。
依據本發明之第17形態，第16形態之半導體裝置之製造方法較佳為進而包括形成由上述第1樹脂所保持之連接導體。上述連接導體將上述第1半導體元件之第3電極、以及上述第2半導體元件之第4電極加以連接。
依據本發明之第18形態，第17形態之半導體裝置之製造方法中，較佳為上述第1引線端子、上述第2引線端子及上述連接導體係由引線框架所形成。
依據本發明之第19形態，第17形態之半導體裝置之製造方法較佳為進而包括由引線框架來形成上述第1引線端子及上述第2引線端子。上述連接導體係藉 由鍍敷而形成。
依據本發明之第20形態，第16至第19中之任一形態之半導體裝置之製造方法較佳為進而包括：在於上述引線端子密封體之上述第1引線端子上接合上述第1半導體元件之上述第1電極之前、以及於上述引線端子密封體之上述第2引線端子上接合上述第2半導體元件之上述第2電極之前，於上述第1引線端子之上下兩面及上述第2引線端子之上下兩面，均形成接合用鍍敷層。上述第1引線端子之上述上下兩面中之上表面為上述第1半導體元件之上述第1電極所接合之面，且為上述第1引線端子之上述上下兩面中之下表面之相反側之面。上述第2引線端子之上述上下兩面中之上表面為上述第2半導體元件之上述第2電極所接合之面，且為上述第2引線端子之上述上下兩面中之下表面之相反側之面。
依據本發明，由於利用樹脂將引線端子加以密封，故而可提高生產性。
100、100A:半導體裝置
110、110a~110c:MOSFET
120、120a~120c:MOSFET
240、240a、240b:控制用半導體元件
241:電極
242、243:電極
300:引線框架
300S:引線框架薄壁部
300T:引線框架薄片
300U:導體形成面
312:汲極連接導體
313:汲極連接用引線端子
320、320a~320f:源極引線端子
330、330a~330c:佈線導體
340、340a~340c:汲極導體
343:源極連接部
343a:端部
344:中間部
350:連接導體
360:I/O引線端子
361:構裝部
361a:I/O引線端子構裝部
362:連接部
362a:I/O引線端子連接部
372:連接導體
371、371a~371g:導體
400:馬達發電機
510、510A:引線端子密封體
521a:側面
511:樹脂
521:密封樹脂
531:接合層
D:汲極
S:源極
G:閘電極
圖1係表示本發明之第1實施方式之半導體裝置之電路圖之一例的圖。
圖2(A)係第1實施方式之半導體裝置之俯視圖，圖2(B)係圖2(A)之IIB-IIB線剖面圖。
圖3係圖2(A)所示之半導體裝置之III-III線剖面圖。
圖4係圖2所示之半導體裝置之仰視圖。
圖5表示圖2所示之半導體裝置之製造方法之一例，圖5(A)為俯視圖，圖5(B)為圖5(A)之VB-VB線剖面圖。
圖6表示繼圖5之後之半導體裝置之製造方法，圖6(A)為俯視圖，圖6(B) 為圖6(A)之VIB-VIB線剖面圖。
圖7表示繼圖6之後之半導體裝置之製造方法，圖7(A)為俯視圖，圖7(B)為圖7(A)之VIIB-VIIB線剖面圖。
圖8表示繼圖7之後之半導體裝置之製造方法，圖8(A)為俯視圖，圖8(B)為圖8(A)之VIIIB-VIIIB線剖面圖。
圖9表示繼圖8之後之半導體裝置之製造方法，圖9(A)為俯視圖，圖9(B)為圖9(A)之IXB-IXB線剖面圖。
圖10表示繼圖9之後之半導體裝置之製造方法，圖10(A)為俯視圖，圖10(B)為圖10(A)之XB-XB線剖面圖。
圖11表示本發明之第2實施方式之半導體裝置，圖11(A)為俯視圖，圖11(B)為圖11(A)之XIB-XIB線剖面圖。
圖12為圖11(A)所示之半導體裝置之XII-XII線剖面圖。
圖13為圖11所示之半導體裝置之仰視圖。
圖14表示圖11所示之半導體裝置之製造方法之一例，圖14(A)為俯視圖，圖14(B)為圖14(A)之XIVB-XIVB線剖面圖。
圖15表示繼圖14之後之半導體裝置之製造方法，圖15(A)為俯視圖，圖15(B)為圖15(A)之XVB-XVB線剖面圖。
圖16表示繼圖15之後之半導體裝置之製造方法，圖16(A)為俯視圖，圖16(B)為圖16(A)之XVIB-XVIB線剖面圖。
圖17表示繼圖16之後之半導體裝置之製造方法，圖17(A)為俯視圖，圖17(B)為圖17(A)之XVIIB-XVIIB線剖面圖。
圖18表示繼圖17之後之半導體裝置之製造方法，圖18(A)為俯視圖，圖18(B)為圖18(A)之XVIIIB-XVIIIB線剖面圖。
圖19表示繼圖18之後之半導體裝置之製造方法，圖19(A)為俯視圖，圖19 (B)為圖19(A)之XIXB-XIXB線剖面圖。
圖20表示繼圖19之後之半導體裝置之製造方法，圖20(A)為俯視圖，圖20(B)為圖20(A)之XXB-XXB線剖面圖。
-第1實施方式-
參照圖1~圖10，對本發明之第1實施方式之半導體裝置100進行說明。圖1係表示本實施方式之半導體裝置100之電路圖之一例的圖。半導體裝置100包括反向器電路130及控制部140。
反向器電路130包含作為開關元件之6個MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金屬氧化物半導體場效電晶體)110a~110c、120a~120c。各MOSFET 110a~110c係作為上臂電路而動作，各MOSFET 120a~120c係作為下臂電路而動作。MOSFET 110a與120a、MOSFET 110b與120b、MOSFET 110c與120c分別串聯連接，分別構成上下臂串聯電路150。各上下臂串聯電路150係與馬達發電機400之電樞繞組之各相繞組對應而輸出U相、V相、W相之三相之交流電力。此外，以下之說明中，有時代表MOSFET 110a~110c而稱為MOSFET 110，且代表MOSFET 120a~120c而稱為MOSFET 120。
MOSFET 110之汲極D透過導體211、212而連接於直流正極端子213。MOSFET 120之源極S透過導體221、222而連接於直流負極端子223。MOSFET 110之源極S與MOSFET 120之汲極D藉由導體231而連接。MOSFET 110及120之閘電極G藉由控制用導體160而連接於控制部140。
控制部140包括對上下臂串聯電路150進行驅動控制之驅動器電路。控制部140亦可包含對驅動器電路供給控制訊號之控制電路。MOSFET 110及120接收從控制部140輸出之驅動訊號而動作，將由未圖示之電池所供給之直 流電力轉換為三相交流電力。
圖2(A)係本實施方式之半導體裝置100之俯視圖，圖2(B)為圖2(A)之IIB-IIB線剖面圖，圖3為圖2(A)所示之半導體裝置100之III-III線剖面圖，圖4為圖2所示之半導體裝置之仰視圖。
半導體裝置100包括：6個MOSFET 110、120(參照圖2(B)、圖3)；6個源極引線端子320(參照圖4)；汲極連接用引線端子313(參照圖3、圖4)；複數個I/O引線端子360(參照圖4)；樹脂511(參照圖2(B)、圖3)；2個控制用半導體元件240a、240b(參照圖2(B)、圖9)；複數個連接導體350(參照圖2(B)、圖7)；3個佈線導體330(參照圖2(B)、圖7)；汲極連接導體312(參照圖2(A)、圖3)；3個汲極導體340(參照圖2(A))；以及密封樹脂521(參照圖2(A)、圖2(B)、圖3)。6個MOSFET 110、120係藉由密封樹脂521而封裝為1個，因此，本實施方式之半導體裝置100具有六合一結構。
6個源極引線端子320(參照圖4)具有源極引線端子320a~320f(參照圖4)。源極引線端子320a~320f、汲極連接用引線端子313、以及複數個I/O引線端子360(參照圖4)係由樹脂511所密封，構成引線端子密封體510(參照圖2(B)、圖3)。
此外，控制用半導體元件240a、240b相當於圖1之控制部140，對6個MOSFET 110、120進行驅動控制。MOSFET 110及120接收由控制用半導體元件240a、240b所輸出之驅動訊號而動作，將由未圖示之電池所供給之直流電力轉換為三相交流電力。即，複數個MOSFET 110、120以及控制用半導體元件240a、240b構成電力轉換部。
汲極導體340包括汲極導體340a~340c(參照圖2(A)、圖2(B))。又，佈線導體330包括佈線導體330a~330c(參照圖2(B)、圖7)。以下之說明中，有時代表源極引線端子320a~320f而稱為源極引線端子320，代表汲極導體 340a~340c而稱為汲極導體340，且代表佈線導體330a~330c而稱為佈線導體330。
各汲極導體340係與和源極引線端子320形成一體之佈線導體330(參照圖2(B)、圖7)電性連接。即，汲極導體340及佈線導體330相當於圖1所示之導體231。又，汲極連接導體312連接於汲極連接用引線端子313。即，汲極連接導體312以及汲極連接用引線端子313相當於圖1所示之導體211及導體212。連接導體350相當於圖1所示之控制用導體160。
源極引線端子320、汲極連接用引線端子313、複數個I/O引線端子360、佈線導體330、及連接導體350係由引線框架300(參照圖5)所形成。佈線導體330及連接導體350係將引線框架300進行半蝕刻而形成，形成為小於源極引線端子320以及汲極連接用引線端子313之厚度。又，I/O引線端子360包括：設置於前端側之構裝部361、以及厚度小於構裝部361之連接部362(參照圖2(B))。I/O引線端子360之連接部362係將引線框架300進行半蝕刻而形成。
汲極導體340之上表面係設為與密封樹脂521之上表面為同一面，且從密封樹脂521中露出。源極引線端子320、汲極連接用引線端子313及I/O引線端子360之構裝部361各自之下表面係設為與樹脂511之下表面為同一面，且從樹脂511中露出。源極引線端子320及I/O引線端子360之構裝部361於樹脂511之配置MOSFET 110及控制用半導體元件240之側之相反側，具有至少一部分從樹脂511中露出之下表面。
佈線導體330及連接導體350係利用樹脂511而與源極引線端子320、汲極連接用引線端子313以及複數個I/O引線端子360一併一體化。因此，佈線導體330及連接導體350係由樹脂511所保持。
MOSFET 110、120之各自之源極S係透過接合層531而連接於源極引線端子320。MOSFET 110、120之各自之閘電極G係透過接合層531而連接於 連接導體350之一端部。控制用半導體元件240所具有之2個電極241及242中之其中一個電極241(參照圖2(B))係透過接合層531而連接於連接導體350之一端部。即，由樹脂511所保持之連接導體350係將MOSFET 110、120之各自之閘電極G以及控制用半導體元件240所具有之2個電極241及242中之其中一個電極241加以連接。又，控制用半導體元件240所具有之2個電極241及242中之另一個電極242(參照圖2(B))係透過接合層531而接合於I/O引線端子360之連接部362。
於源極引線端子320、汲極連接用引線端子313及I/O引線端子360之構裝部361之各自之從樹脂511中露出之面上，形成有接合層531。於源極引線端子320、汲極連接用引線端子313及I/O引線端子360之構裝部361之各自之從樹脂511中露出之面上形成之接合層531接合於未圖示之電路基板之連接墊。
接合層531係使用PPF(Pre-Plated Lead Frame，預鍍引線框架)技術而形成。即，於將MOSFET 110、120以及控制用半導體元件240a、240b接合於引線框架300上之前，藉由濺鍍、無電解電鍍或電解電鍍等而於引線框架300之整面上形成接合層531。藉此，與將MOSFET 110、120以及控制用半導體元件240a、240b(以下，有時代表而稱為「控制用半導體元件240」)透過接合層531而接合於引線框架300上之後，於源極引線端子320及I/O引線端子360之構裝部361之從樹脂511中露出之面上形成接合層531之通常製法相比，可削減步驟數。於將引線框架300之材質設為銅之情形時，接合層531例如可從引線框架300側起依序設為Ni/Au、Pd/Au、Ni/Pd/Au等多層結構或者Au等單層結構。於MOSFET 110、120之源極S與源極引線端子320之間、控制用半導體元件240之電極242與I/O引線端子360之間、源極引線端子320之與配置MOSFET 110、120之源極S之側相反側之面(從樹脂511中露出之面)、以及I/O引線端子360之與配置控制用半導體元件240之電極242之側相反側之面(從樹脂511中露出之面)上，分別設置有由同一材料構成之接合用鍍敷層即接合層531。
於MOSFET 120a~120c之各自之汲極D上，電性連接有汲極導體340a~340c。如圖2(B)所圖示，各汲極導體340a~340c包含汲極連接部342、源極連接部343、以及中間部344。於汲極連接部342與源極連接部343之間，形成源極連接部343降低之階差部，於該階差部設置有將汲極連接部342與源極連接部343連接之中間部344。源極連接部343係透過接合層531而接合於佈線導體330。各佈線導體330與MOSFET 110之源極S所接合之源極引線端子320形成為一體，藉此，MOSFET 110之源極S連接於MOSFET 120之汲極D。
詳細而言，MOSFET 110a~110c之源極S分別透過與源極引線端子320a~320c形成為一體之佈線導體330a~330c(參照圖7)以及汲極導體340a~340c，而連接於MOSFET 120a~120c之各自之汲極D。例如，汲極導體340a將一對MOSFET 110a以及120a中之其中一者MOSFET 120a所具有之汲極D、以及另一者MOSFET 110a所具有之源極S相互連接。關於複數對之MOSFET中之任意一對亦同樣地相互連接。源極引線端子320a~320c分別透過接合層531而接合於未圖示之電路基板之連接墊。從源極引線端子320a~320c分別輸出U相、V相、W相之交流電力(參照圖1)。
因此，MOSFET 120之源極S所連接之源極引線端子320連接於高電位部(未圖示)。另一方面，I/O引線端子360之構裝部361連接於低電位部(未圖示)。如圖2(B)所圖示，在與源極引線端子320接合之MOSFET 110之源極S、和與I/O引線端子360之構裝部361接合之控制用半導體元件240之電極242之間，配置有MOSFET 120之閘電極G以及控制用半導體元件240之電極241。因此，可將連接於高電位部之源極引線端子320與連接於低電位部之I/O引線端子360之構裝部361之沿面距離增大，可防止由放電引起之絕緣破壞，或可抑制雜訊阻礙。
如圖2(B)所圖示，汲極導體340a~340c之源極連接部343朝向密封樹脂521之側面521a而延伸出，端部343a從密封樹脂521之側面521a中露出。 但，亦可設為將源極連接部343之端部343a由密封樹脂521來覆蓋之結構。
如上所述，各汲極導體340之汲極連接部342之上表面從密封樹脂521之上表面露出。因此，各汲極導體340兼使用作為導電體之功能以及作為散熱片之功能。
如圖3所示，汲極連接導體312包括：汲極連接部312a、引線端子連接部312b、以及中間部312c。於汲極連接部312a與引線端子連接部312b之間，形成引線端子連接部312b降低之階差部，於該階差部設置有將汲極連接部312a與引線端子連接部312b加以連接之中間部312c。汲極連接導體312之汲極連接部312a係與MOSFET 110a~110c之汲極D電性連接。汲極連接導體312之引線端子連接部312b係透過接合層531而連接於汲極連接用引線端子313。汲極連接用引線端子313係透過圖2以後之圖中未圖示之導體212(參照圖1)而連接於直流正極端子213。
如上所述，汲極連接導體312之汲極連接部312a之上表面從密封樹脂521之上表面露出。因此，汲極連接導體312兼使用作為導電體之功能以及作為散熱片之功能。
參照圖5~圖10，對半導體裝置之製造方法進行說明。首先，參照圖5~圖6，對引線端子密封體510之製造方法進行說明。圖5表示圖2所示之半導體裝置100之製造方法之一例，圖5(A)為俯視圖，圖5(B)為圖5(A)之VB-VB線剖面圖，圖6表示繼圖5之後之半導體裝置100之製造方法，圖6(A)為俯視圖，圖6(B)為圖6(A)之VIB-VIB線剖面圖。
準備平坦之板狀之引線框架300。引線框架300之材質為導電性良好之金屬，例如較佳為銅或銅合金。半導體裝置100係使用引線框架300而同時製作多個，以下，引線框架300設為具有與1個半導體裝置100對應之尺寸者，作為1個半導體裝置100之製造方法而例示。
接著，如圖5(A)、圖5(B)所圖示，從下表面側對引線框架300進行半蝕刻。藉由半蝕刻，於形成源極引線端子320a~320f、汲極連接用引線端子313、以及I/O引線端子360之構裝部361之區域以外之區域，形成引線框架薄壁部300S。
其次，如圖6(A)、圖6(B)所圖示，於引線框架300之形成有引線框架薄壁部300S之區域，換言之，於引線框架300之除源極引線端子320a~320f、汲極連接用引線端子313及I/O引線端子360之構裝部361以外之區域，例如藉由如壓縮成形或轉移成形之類之模成形，來填充樹脂511。於形成有引線框架薄壁部300S之區域填充樹脂511後，較佳為藉由研磨加工，使引線框架300以及樹脂511之下表面側變得平坦。藉此，形成源極引線端子320a~320f、汲極連接用引線端子313及I/O引線端子360之構裝部361藉由樹脂511而一體化之引線端子密封體510。
其次，參照圖7~圖10，然後對利用密封樹脂521將MOSFET 110、120以及控制用半導體元件240加以密封之步驟進行說明。利用密封樹脂521將MOSFET 110、120以及控制用半導體元件240加以密封之步驟包括如下步驟：對引線框架薄壁部300S進行加工，形成佈線導體330、連接導體350及I/O引線端子360，將MOSFET 110、120以及控制用半導體元件240接合於佈線導體330、連接導體350及I/O引線端子360。
圖7表示繼圖6之後之半導體裝置100之製造方法，圖7(A)為俯視圖，圖7(B)為圖7(A)之VIIB-VIIB線剖面圖，圖8表示繼圖7之後之半導體裝置100之製造方法，圖8(A)為俯視圖，圖8(B)為圖8(A)之VIIIB-VIIIB線剖面圖，圖9表示繼圖8之後之半導體裝置100之製造方法，圖9(A)為俯視圖，圖9(B)為圖9(A)之IXB-IXB線剖面圖，圖10表示繼圖9之後之半導體裝置100之製造方法，圖10(A)為俯視圖，圖10(B)為圖10(A)之XB-XB線剖面圖。
如圖7(A)、圖7(B)所圖示，使用光微影技術將引線框架薄壁部300S加以圖案化。眾所周知，光微影技術係將光致抗蝕劑於表面形成膜而作為遮罩，進行曝光、顯影來形成光致抗蝕劑圖案之方法。藉由將形成於引線框架薄壁部300S上之光致抗蝕劑圖案作為遮罩，對引線框架薄壁部300S進行蝕刻，則引線框架薄壁部300S形成為與光致抗蝕劑圖案相同之圖案。
藉由將引線框架薄壁部300S加以圖案化，源極引線端子320a~320f係相互分離而形成。源極引線端子320a~320c係分別與相互分離之佈線導體330a~330c一體化而形成。各佈線導體330a~330c之與源極引線端子320a~320c側相反側之端部331分別形成於與源極引線端子320d~320f接近之位置。又，藉由將引線框架薄壁部300S進行蝕刻，汲極連接用引線端子313從引線框架薄壁部300S分離而形成。
於引線框架薄壁部300S上，如圖7(A)所圖示，複數個連接導體350相互分離而形成。進而，於引線框架薄壁部300S上，形成構裝部361與連接部362一體化之I/O引線端子360。I/O引線端子360之與控制用半導體元件240之電極242接合之連接部362之厚度薄於構裝部361之厚度。
如此一來，藉由將引線框架薄壁部300S加以圖案化，則源極引線端子320a~320f及I/O引線端子360之構裝部361相互分離，形成佈線導體330a~330c、連接導體350及I/O引線端子360之連接部362。源極引線端子320a~320f及I/O引線端子360之構裝部361係由樹脂511所密封，佈線導體330a~330c、連接導體350以及I/O引線端子360之連接部362係由樹脂511所保持。
其次，如圖8(A)、(B)所圖示，於源極引線端子320a~320f以及汲極連接用引線端子313之上下兩面、I/O引線端子360之構裝部361之下表面、連接導體350之一端及另一端、以及I/O引線端子360之連接部362之一端，分別形成接合層531。接合層531係藉由例如濺鍍或鍍敷而形成。接合層531可設為單層 或者多層結構。
其次，如圖9(A)、圖9(B)所圖示，將MOSFET 110、120以及控制用半導體元件240藉由焊料等接合材(未圖示)而與接合層531接合。詳細而言，將MOSFET 110a~110c之源極S分別與形成於源極引線端子320a~320c上之接合層531接合。將MOSFET 120a~120c之源極S分別與形成於源極引線端子320d~320f上之接合層531接合。將MOSFET 110a~110c、120a~120c之各自之閘電極G，利用接合材(未圖示)而與形成於連接導體350之一端之接合層531接合。
控制用半導體元件240a、240b分別具有2個電極241及242。將該等2個電極241及242中之其中一個電極241，利用接合材(未圖示)而與形成於連接導體350之端部上之接合層531接合，且將另一個電極242，利用接合材(未圖示)而與形成於I/O引線端子360之連接部362上之接合層531接合。
其次，如圖10(A)、圖10(B)所圖示，於形成於佈線導體330a~330c之端部331上之接合層531上，分別接合汲極導體340a~340c之源極連接部343。汲極導體340a~340c之源極連接部343與佈線導體330a~330c之端部331之接合係以汲極導體340a~340c之汲極連接部342分別與MOSFET 120a~120c之汲極D電性連接之方式來進行。視需要，亦可將汲極導體340a~340c之源極連接部343與MOSFET 120a~120c之汲極D，利用導電性黏接片或導電性黏接材而黏接，或者利用焊料等接合材而接合。藉此，MOSFET 120a~120c之汲極D分別連接於MOSFET 110a~110c之源極S。
又，於形成於汲極連接用引線端子313上之接合層531上，接合汲極連接導體312之引線端子連接部312b。汲極連接導體312之引線端子連接部312b與汲極連接用引線端子313之接合係以汲極連接導體312之汲極連接部312a與MOSFET 110a~110c之汲極D電性連接之方式來進行。視需要，亦可將汲極連 接導體312之汲極連接部312a與MOSFET 110a~110c之汲極D，利用導電性黏接片或導電性黏接材而黏接，或者利用焊料等接合材而接合。藉此，MOSFET 110a~110c之各汲極D相互電性連接。
然後，將引線端子密封體510之上表面與設置於引線端子密封體510之上表面的MOSFET 110、MOSFET 120、控制用半導體元件240、汲極導體340以及汲極連接導體312，利用密封樹脂521而密封。利用密封樹脂之密封例如可藉由如轉移模成形之類之模成形。如此一來，可獲得圖2(A)、(B)及圖3所圖示之半導體裝置100。
依據上述第1實施方式之半導體裝置100，起到下述效果。
(1)半導體裝置100包括：具有源極S之至少1個MOSFET 110、具有電極242之控制用半導體元件240、與MOSFET 110之源極S連接之源極引線端子320、與控制用半導體元件240之電極242連接之I/O引線端子360之構裝部361、將源極引線端子320及I/O引線端子360之構裝部361加以密封之樹脂511、以及將MOSFET 110及控制用半導體元件240加以密封之密封樹脂521。該半導體裝置100之製造方法包括：利用樹脂511將源極引線端子320及I/O引線端子360加以密封而形成引線端子密封體510；於引線端子密封體510之源極引線端子320上連接MOSFET 110之源極S；於引線端子密封體510之I/O引線端子360上連接控制用半導體元件240之電極242；以及利用密封樹脂521，將MOSFET 110、控制用半導體元件240、以及引線端子密封體510之MOSFET 110及控制用半導體元件240側之面加以密封。源極引線端子320及I/O引線端子360之構裝部361係由樹脂511所密封且保持。因此，可容易進行源極引線端子320與MOSFET 110之接合、以及I/O引線端子360之構裝部361與控制用半導體元件240之接合。又，亦無使連接半導體元件之連接構件損傷之顧慮。進而，利用密封樹脂521將MOSFET 110及控制用半導體元件240加以密封之步驟亦容易。因此，可提高半導體裝置100之 生產性。
(2)半導體裝置100進而包括由樹脂511所保持之連接導體350，MOSFET 110具有閘電極G，控制用半導體元件240具有電極241，MOSFET 110之閘電極G以及控制用半導體元件240之電極241分別與連接導體350連接。如此一來，可將MOSFET 110與控制用半導體元件240，利用與通常之電路基板之配線相當自連接導體350而連接。
專利文獻1所述之半導體裝置中，MOSFET與驅動器IC係透過接合線而相互連接之結構，並非僅由引線框架來相互電性連接之結構。因此，可應用之半導體裝置之範圍受到限定。與此相對，本實施方式之半導體裝置100中，MOSFET 110與控制用半導體元件240係藉由利用引線框架而形成之連接導體350來相互電性連接。因此，可應用之半導體裝置之範圍大幅度擴大。又，由於半導體裝置100內部具有將半導體元件相互連接之連接導體350，故而包括電路基板之構裝密度提高，可實現小型化。
(3)源極引線端子320、I/O引線端子360之構裝部361及連接導體350係由引線框架300所形成，連接導體350之厚度係形成為薄於源極引線端子320之厚度。藉由使連接導體350之厚度薄於源極引線端子320之厚度，蝕刻時之刻入深度少即可，藉此，蝕刻加工之精度提高，連接導體350可高精細化，可實現半導體裝置100之小型化。如此一來，可使如下結構併存，即，於增加源極引線端子320及I/O引線端子360之構裝部361之厚度來確保熱容量、與使連接導體350變薄而實現高精細化之間相互權衡之結構。
(4)源極引線端子320連接於高電位部，I/O引線端子360之構裝部361連接於低電位部。在與源極引線端子320接合之MOSFET 110之源極S、和與I/O引線端子360之構裝部361接合之控制用半導體元件240之電極242之間，配置有MOSFET 110之閘電極G以及控制用半導體元件240之電極241。因此，可使 連接於高電位部之源極引線端子320與連接於低電位部之I/O引線端子360之構裝部361的沿面距離增大，可防止由放電引起之絕緣破壞，或可抑制雜訊阻礙。
(5)源極引線端子320、I/O引線端子360之構裝部361及連接導體350包含銅或銅合金。因此，可實現半導體裝置100內之電路導體之低電阻化。
(6)MOSFET 120在與配置源極S及閘電極G之側相反之側具有汲極D，半導體裝置100進而包括與汲極D連接之汲極導體340。因此，與在MOSFET 120之汲極D上連接有接合線之結構相比，可實現半導體裝置100之低背化、低電感化、低電容化、低電阻化。
(7)汲極導體340係於配置MOSFET 120之側之相反側，具有從密封樹脂521中露出之上表面。因此，不僅將汲極導體340作為導電體，亦可兼用於散熱片。
(8)本實施方式之半導體裝置100之製造方法包括：在於引線端子密封體510之源極引線端子320上接合MOSFET 110之源極S之前、以及於引線端子密封體510之I/O引線端子360之構裝部361上接合控制用半導體元件240之電極242之前，於源極引線端子320之上下兩面以及I/O引線端子360之上下兩面均形成接合層531。源極引線端子320之上下兩面中之上表面係MOSFET 110之源極S所接合之面，且為源極引線端子320之上下兩面中之下表面之相反側之面。I/O引線端子360之上下兩面中之上表面係控制用半導體元件240之電極242所接合之面，且為I/O引線端子360之上下兩面中之下表面之相反側之面。因此，與將MOSFET 110以及控制用半導體元件240透過接合層531而接合於引線框架300上後，於源極引線端子320及I/O引線端子360之構裝部361之從樹脂511中露出之面上設置接合層531的通常之製法相比，可削減步驟數。
-第2實施方式-
參照圖11~圖20，對本發明之第2實施方式之半導體裝置100A進行說明。圖 11表示本實施方式之半導體裝置100A，圖11(A)為俯視圖，圖11(B)為圖11(A)之XIB-XIB線剖面圖，圖12為圖11(A)所示之半導體裝置100A之XII-XII線剖面圖，圖13為圖11所示之半導體裝置100A之仰視圖。
第2實施方式之半導體裝置100A並非由引線框架300來形成第1實施方式之半導體裝置100中之佈線導體330a~330c、連接導體350及I/O引線端子360之連接部362等電路導體，而是藉由鍍敷來形成。
以下之說明中，以與第1實施方式不同之構成為主來進行說明，與第1實施方式相同之構成係對所對應之構成標註同樣之符號，適當省略說明。此外，第2實施方式中，控制用半導體元件240係作為除了電極241及電極242之外，還具有第3電極243者而例示。亦可與第1實施方式同樣，將第2實施方式中之控制用半導體元件240設為具有電極241及電極242之2個電極者。
半導體裝置100A包括：6個MOSFET 110、120(參照圖11(B)、圖12)；6個源極引線端子320(參照圖13)；汲極連接用引線端子313(參照圖12、圖13)；複數個I/O引線端子構裝部361a(參照圖13)；I/O引線端子連接部362a；樹脂511(參照圖11(B)、圖13)；2個控制用半導體元件240a、240b(參照圖11(B)、圖19)；複數個連接導體372(參照圖11(B)、圖17)；7個導體371(參照圖11(B)、圖17)；汲極連接導體312(參照圖11(A)、圖11(B))；3個汲極導體340(參照圖11(A)、圖11(B))；以及密封樹脂521(參照圖11(A)、圖11(B)、圖12)。
6個源極引線端子320(參照圖14)包括源極引線端子320a~320f(參照圖13)。源極引線端子320a~320f、汲極連接用引線端子313、以及複數個I/O引線端子構裝部361a(參照圖11)係由樹脂511所密封，構成引線端子密封體510A。
3個汲極導體340包括汲極導體340a~340c(參照圖11(A)、圖11 (B))。又，7個導體371包括導體371a~371g(參照圖11(B)、圖17)。
此處，第2實施方式中，6個源極引線端子320以及複數個I/O引線端子構裝部361a係由引線框架300所形成，連接導體372、導體371a~371g及I/O引線端子連接部362a係藉由鍍敷而形成。即，導體371a~371g分別藉由對源極引線端子320a~320f以及汲極連接用引線端子313進行鍍敷而形成。又，複數個I/O引線端子連接部362a係藉由對I/O引線端子構裝部361a進行鍍敷而形成。此外，以下之說明中，有時代表導體371a~371g而稱為導體371。
汲極導體340a~340c分別與導體371a~371c連接(亦參照圖17)，且透過導體371a~371c而與源極引線端子320a~320c分別連接。汲極連接導體312連接於導體371g，且透過導體371g而連接於汲極連接用引線端子313。
MOSFET 110、120之各自之源極S係透過接合層531及導體371而接合於源極引線端子320。MOSFET 110、120之各自之閘電極G係透過接合層531而接合於連接導體372之一端部。控制用半導體元件240所具有之2個電極241及242中之其中一個電極241係透過接合層531而接合於連接導體372之另一端部。即，由樹脂511所保持之連接導體372將MOSFET 110、120之各自之閘電極G與控制用半導體元件240所具有之2個電極241及242中之其中一個電極241加以連接。又，控制用半導體元件240之電極242、243分別透過接合層531而接合於I/O引線端子連接部362a。
於源極引線端子320、汲極連接用引線端子313及I/O引線端子構裝部361a之各自之從樹脂511之背面露出之面上，分別設置有接合層531。於源極引線端子320、汲極連接用引線端子313及I/O引線端子構裝部361a之各自之從樹脂511之背面露出之面上分別形成之接合層531係與未圖示之電路基板之連接墊分別接合。
與第1實施方式同樣，接合層531係使用PPF(Pre Plated Lead frame，預鍍引線框架)技術，全部以同一步驟來形成。
於MOSFET 120a~120c之汲極D上，分別電性連接有汲極導體340a~340c。汲極導體340a~340c分別透過接合層531而接合於導體371a~371c。各導體371a~371c分別與源極引線端子320a~320c電性連接。藉此，MOSFET 110a~110c之源極S分別連接於MOSFET 120a~120c之汲極D。
與第1實施方式同樣，各汲極導體340之汲極連接部342之上表面從密封樹脂521中露出。因此，各汲極導體340兼使用作為導電體之功能及作為散熱片之功能。
如圖12所示，汲極連接導體312之汲極連接部312a係與MOSFET 110a~110c之汲極D電性連接。汲極連接導體312之引線端子連接部312b係透過接合層531及導體371g而接合於汲極連接用引線端子313。與第1實施方式同樣，汲極連接導體312之汲極連接部312a之上表面從密封樹脂521之上表面露出。因此，汲極連接導體312兼使用作為導電體之功能及作為散熱片之功能。
參照圖14~圖20，對第2實施方式之半導體裝置100A之製造方法進行說明。首先，參照圖14~圖15，對引線端子密封體510A之製造方法進行說明。圖14表示圖11所示之半導體裝置100A之製造方法之一例，圖14(A)為俯視圖，圖14(B)為圖14(A)之XIVB-XIVB線剖面圖，圖15表示繼圖14之後之半導體裝置100A之製造方法，圖15(A)為俯視圖，圖15(B)為圖15(A)之XVB-XVB線剖面圖。
準備平坦之板狀之引線框架300。引線框架300之材質為導電性良好之金屬，例如較佳為銅或銅合金。半導體裝置100A係使用引線框架300來同時製作多個，但以下，引線框架300係設為具有1個半導體裝置100A之尺寸者。
而且，如圖14(A)、圖14(B)所圖示，從上表面側對引線框架300進行半蝕刻。藉由半蝕刻，於形成源極引線端子320a~320f、汲極連接用引 線端子313、以及I/O引線端子構裝部361a之區域以外之區域，形成引線框架薄片300T。
其次，如圖15(A)、圖15(B)所圖示，於引線框架300之形成引線框架薄片300T之區域，換言之，於引線框架300中之源極引線端子320a~320f、汲極連接用引線端子313及I/O引線端子構裝部361a以外之區域，例如藉由如轉移模成形之類之模成形而填充樹脂511。於形成有引線框架薄片300T之區域填充樹脂511後，較佳為藉由研磨加工，使引線框架300以及樹脂511之上表面側變得平坦。
藉此，於引線框架300之形成有引線框架薄片300T之區域之上部，形成填充有樹脂511之引線端子密封體510A。引線端子密封體510A之形成於引線框架300上之源極引線端子320a~320f、汲極連接用引線端子313、I/O引線端子構裝部361a於該時間點，與引線框架薄片300T形成為一體，並非分別分離。
其次，參照圖16~圖20，對如下步驟進行說明，即，於引線端子密封體510A上形成連接導體372、導體371及I/O引線端子連接部362a，將MOSFET 110、120以及控制用半導體元件240接合於導體371、連接導體372及I/O引線端子360，將該等利用密封樹脂521來加以密封。
圖16表示繼圖15之後之半導體裝置100A之製造方法，圖16(A)為俯視圖，圖16(B)為圖16(A)之XVIB-XVIB線剖面圖，圖17表示繼圖16之後之半導體裝置100A之製造方法，圖17(A)為俯視圖，圖17(B)為圖17(A)之XVIIB-XVIIB線剖面圖，圖18表示繼圖17之後之半導體裝置100A之製造方法，圖18(A)為俯視圖，圖18(B)為圖18(A)之XVIIIB-XVIIIB線剖面圖，圖19表示繼圖18之後之半導體裝置100A之製造方法，圖19(A)為俯視圖，圖19(B)為圖19(A)之XIXB-XIXB線剖面圖，圖20表示繼圖19之後之半導體裝置100A之製造方法，圖20(A)為俯視圖，圖20(B)為圖20(A)之XXB-XXB 線剖面圖。
如圖16(A)、(B)所圖示，於引線端子密封體510A之上表面側，與引線框架薄片300T一體化之源極引線端子320a~320f之上表面、汲極連接用引線端子313之上表面、I/O引線端子構裝部361a之上表面、以及樹脂511之上表面300U(以下稱為導體形成面)變得平坦。
如圖16(A)、圖16(B)所圖示，於導體形成面300U上形成導體膜370。導體膜370之形成較佳為如下方：藉由濺鍍而形成基底層(未圖示)，以基底層作為電流路，藉由電解電鍍而形成。但是，並不限定於該方法，例如亦可僅藉由濺鍍而形成。導體膜370之材料較佳為銅或銅合金。
其次，如圖17(A)、圖17(B)所圖示，使用光微影技術，將導體膜370加以圖案化。藉由將導體膜370加以圖案化，導體371a~371g、連接導體372及I/O引線端子連接部362a分別分離而形成。此時，於汲極連接用引線端子313上亦形成導體371g(參照圖12)。導體371a~371c之與源極引線端子320a~320c側相反側之端部331分別形成於與源極引線端子320d~320f(參照圖14、圖17)接近之位置。
其次，如圖18(A)、圖18(B)所圖示，去除引線框架薄片300T，使樹脂511之下表面從引線端子密封體510A之下表面露出。藉此，源極引線端子320a~320f、汲極連接用引線端子313及I/O引線端子構裝部361a分別相互分離。因此，導體371a~371g、連接導體372及I/O引線端子連接部362a分別成為電性獨立之電路導體。
而且，於源極引線端子320a~320f以及汲極連接用引線端子313之上下兩面、I/O引線端子構裝部361a之下表面、連接導體372之一端及另一端、以及I/O引線端子連接部362a之一端之上表面，分別形成接合層531。
其次，如圖19(A)、圖19(B)所圖示，將MOSFET 110、120 以及控制用半導體元件240，分別利用焊料等接合材(未圖示)而接合於接合層531上。詳細而言，將MOSFET 110a~110c、120a~120c之源極S，分別利用接合材(未圖示)而與形成於源極引線端子320a~320f上之接合層531接合。又，將MOSFET 110a~110c、120a~120c之各自之閘電極G，利用接合材(未圖示)而與形成於連接導體372之一端之接合層531接合。
將控制用半導體元件240a、240b各自所具有之電極241，利用接合材(未圖示)而與形成於連接導體372之端部上之接合層531接合，且將電極242、243，利用接合材(未圖示)而分別與形成於I/O引線端子連接部362a上之接合層531接合。
其次，如圖20(A)、圖20(B)所圖示，於形成於導體371a~371c之端部331(圖17參照)上之接合層531上，分別接合汲極導體340a~340c之源極連接部343。汲極導體340a~340c之源極連接部343與導體371a~371c之端部331之接合係以汲極導體340a~340c之汲極連接部342分別與MOSFET 120a~120c之汲極D電性連接之方式進行。藉此，MOSFET 120a~120c之汲極D分別與MOSFET 110a~110c之源極S連接。
又，於形成於汲極連接用引線端子313上之接合層531上，接合汲極連接導體312之引線端子連接部312b(參照圖12)。汲極連接導體312之引線端子連接部312b與汲極連接用引線端子313之接合係以汲極連接導體312之引線端子連接部312b與MOSFET 110a~110c之汲極D電性連接之方式進行。
然後，將引線端子密封體510A之上表面以及設置於引線端子密封體510A之上表面的MOSFET 110、120、控制用半導體元件240、汲極導體340及汲極連接導體312，利用密封樹脂521來加以密封。如此一來，可獲得圖11(A)、(B)及圖12所圖示之半導體裝置100A。
第2實施方式中，半導體裝置100A亦包括：將源極引線端子320 及I/O引線端子構裝部361a加以密封之樹脂511、以及將MOSFET 110及控制用半導體元件240加以密封之密封樹脂521。因此，第2實施方式中亦起到與第1實施方式之效果(1)同樣之效果。
第2實施方式中亦為，半導體裝置100A具有由樹脂511所保持之連接導體372，MOSFET 110具有閘電極G，控制用半導體元件240具有電極241，MOSFET 110之閘電極G以及控制用半導體元件240之電極241分別連接於連接導體372。因此，第2實施方式中亦起到與第1實施方式之效果(2)同樣之效果。
第2實施方式中，源極引線端子320及I/O引線端子構裝部361a亦由引線框架300所形成，連接導體372係藉由薄於引線框架300之厚度之鍍敷而形成。因此，第2實施方式中，起到與第1實施方式之效果(3)同樣之效果。
此外，第2實施方式中，連接導體372由於藉由鍍敷而形成，故而可使其厚度較由引線框架所形成之連接導體而言更薄且微細。因此，第2實施方式中，可進一步提高連接導體372之高精細化。
第2實施方式中亦為，源極引線端子320連接於高電位部，I/O引線端子構裝部361a連接於低電位部。在與源極引線端子320接合之MOSFET 110之源極S、和與I/O引線端子構裝部361a接合之控制用半導體元件240之電極242之間，配置有MOSFET 110之閘電極G以及控制用半導體元件240之電極241。因此，第2實施方式中亦起到與第1實施方式之效果(4)同樣之效果。
第2實施方式中，源極引線端子320、I/O引線端子構裝部361a以及連接導體372亦包含銅或銅合金。因此，第2實施方式中亦起到與第1實施方式之效果(5)同樣之效果。
第2實施方式中，MOSFET 120亦在與源極S及閘電極G所配置之側相反側之面上具有汲極D，半導體裝置100A進而包括與汲極D連接之汲極導體340(導電體)。因此，第2實施方式中亦起到與第1實施方式之效果(6)同樣之 效果。
第2實施方式中，MOSFET 120在與源極S及閘電極G所配置之側相反側之面上具有汲極D，且進而包括與汲極D連接之汲極導體340，汲極導體340具有MOSFET 120所配置之側之相反側之面即上表面，且該上表面從密封樹脂521中露出。因此，第2實施方式中亦起到與第1實施方式之效果(7)同樣之效果。
第2實施方式中，半導體裝置100A之製造方法包括：於引線端子密封體510A之源極引線端子320上之導體371上接合MOSFET 110、120之源極S之前、以及於引線端子密封體510A之I/O引線端子構裝部361a上之I/O引線端子連接部362a上接合控制用半導體元件240之電極242、243之前，於源極引線端子320之上下兩面、I/O引線端子連接部362a之一端之上表面以及I/O引線端子構裝部361a之下表面，均形成接合層531(接合用鍍敷層)。因此，第2實施方式中亦起到與第1實施方式之效果(8)同樣之效果。
上述各實施方式中，將構成半導體裝置100、100A之電力轉換部即反向器電路130的開關元件設為MOSFET 110、120來例示。但是，開關元件並不限定於MOSFET 110、120，例如亦可設為IGBT(Insulated Gate Bipolar Transistor，絕緣閘雙極電晶體)等其他半導體元件。於構成使用IGBT作為開關元件之電力轉換部之情形時，必須於射極集極間配置二極體。
上述各實施方式中，半導體裝置100、100A係作為將6個臂電路封裝為1個之六合一來例示。但是，本發明可應用於具有1個以上之臂電路之所有半導體裝置。
上述各實施方式中，半導體裝置100、100A係作為具有將DC(直流)轉換為AC(交流)之反向器電路者而例示。但是，本發明可應用於包括進行AC/DC轉換之轉換器或進行DC/DC轉換之電力轉換部的半導體裝置。進而， 本發明亦可設為不具有電力轉換部之封裝體，總而言之，可廣泛應用於將複數個半導體元件利用密封樹脂來密封之半導體裝置。
上述各實施方式中，已對從引線端子密封體510、510A之上下兩面同時鍍敷接合層531之情形加以說明，但亦可對上表面及下表面分別利用不同種類之金屬來實施鍍敷。例如為如下方法：第1實施方式中，於源極引線端子320a~320f以及汲極連接用引線端子313之各自之上表面、連接導體350之一端及另一端、以及I/O引線端子360之連接部362之一端形成接合層531後，形成密封樹脂521之步驟之進而以後，於源極引線端子320a~320f以及汲極連接用引線端子313之各自之下表面、以及I/O引線端子360之構裝部361之下表面，利用與上表面不同之金屬來實施鍍敷。作為進行鍍敷之金屬，例如，可對上表面使用Ag鍍敷，對下表面使用Sn或SnAg合金之鍍敷。亦可對第2實施方式應用同樣之步驟。
上述中，已對各種實施方式進行說明，本發明並不限定於該等內容。於本發明之技術性思想之範圍內所考慮之其他形態亦包含於本發明之範圍內。
專利文獻1中記載之半導體裝置具有如下結構：將2個MOSFET以及驅動器IC各自之1個電極接合於由引線框架所形成之引線端子，且將各MOSFET之其他電極藉由接合線而接合於其他引線端子。2個MOSFET、驅動器IC、引線端子以及接合線總括地由樹脂來密封。各引線端子的接合面之相反側之面從樹脂中露出。藉由將各引線端子之從樹脂中露出之面分別接合於電路基板之連接墊，而達成高密度構裝。
然而，於進行樹脂密封之前，必須於將各MOSFET以及驅動器IC之各自之1個電極接合於引線框架，且將各MOSFET之其他電極藉由接合線而接合於引線框架上之狀態下，將引線框架藉由蝕刻而切斷，將各引線端子分離。為了對引線框架進行蝕刻，於此之前，必須將MOSFET、驅動器IC及接合線遮 蔽，不僅花費時間，而且亦存在使接合線等破損之顧慮。又，引線端子彼此僅藉由接合線而連接，必須於所保持之構件不存在之狀態下進行模成形，因此必須於模具內正確定位，進而，必須花費工夫來防止由於樹脂注入時之壓力而使各引線端子之位置偏移。由於具有此種問題，故而專利文獻1中記載之半導體裝置無法提高生產性。但是，依據上述各實施方式之半導體裝置由於不具有此種問題，故而可提高生產性。
以下之優先權基礎申請之揭示內容係作為引用文而併入本文中。
日本特願2019-103206號(2019年5月31日申請)
100:半導體裝置
120、120b:MOSFET
240、240a:控制用半導體元件
241:電極
242:電極
312:汲極連接導體
320、320e:源極引線端子
330、330a、330b:佈線導體
340、340a~340c:汲極導體
342:汲極連接部
343:源極連接部
343a:端部
344:中間部
350:連接導體
360:I/O引線端子
361:構裝部
362:連接部
510:引線端子密封體
511:樹脂
521:密封樹脂
521a:側面
531:接合層
D:汲極
S:源極
G:閘電極

Claims (18)

  1. 一種半導體裝置，其包括：至少1個第1半導體元件，其具有第1電極；第2半導體元件，其具有第2電極；第1引線端子，其連接於上述至少1個第1半導體元件之上述第1電極；第2引線端子，其連接於上述第2半導體元件之上述第2電極；第1樹脂，其保持上述第1引線端子及上述第2引線端子；以及第2樹脂，其將上述至少1個第1半導體元件及上述第2半導體元件加以密封；上述半導體裝置進而包括由上述第1樹脂所保持之連接導體；上述至少1個第1半導體元件具有第3電極；上述第2半導體元件具有第4電極；並且上述至少1個第1半導體元件之上述第3電極以及上述第2半導體元件之上述第4電極分別連接於上述連接導體。
  2. 如請求項1所述之半導體裝置，其中，上述第1引線端子、上述第2引線端子及上述連接導體係由引線框架所形成，並且上述連接導體之厚度薄於上述第1引線端子之厚度。
  3. 如請求項1所述之半導體裝置，其中，上述第1引線端子及上述第2引線端子係由引線框架所形成，並且上述連接導體係藉由鍍敷而形成。
  4. 如請求項1所述之半導體裝置，其中，上述第1引線端子連接於高電位部，上述第2引線端子連接於低電位部，並且在與上述第1引線端子接合之上述至少1個第1半導體元件之上述第1電極、 和與上述第2引線端子接合之上述第2半導體元件之上述第2電極之間，配置有上述至少1個第1半導體元件之上述第3電極以及上述第2半導體元件之上述第4電極。
  5. 如請求項1所述之半導體裝置，其中，上述第1引線端子、上述第2引線端子以及上述連接導體包含銅或銅合金。
  6. 如請求項1所述之半導體裝置，其中，上述第1引線端子及上述第2引線端子於上述第1樹脂之配置上述至少1個第1半導體元件及上述第2半導體元件之側之相反側，分別具有至少一部分從上述第1樹脂中露出之下表面。
  7. 如請求項4所述之半導體裝置，其中，上述第2引線端子包含：與上述第2半導體元件之上述第2電極接合之連接部、以及從上述第1樹脂中露出之構裝部，並且上述連接部之厚度薄於上述構裝部之厚度。
  8. 如請求項1所述之半導體裝置，其中，於上述至少1個第1半導體元件之上述第1電極與上述第1引線端子之間、上述第2半導體元件之上述第2電極與上述第2引線端子之間、上述第1引線端子之與配置上述至少1個第1半導體元件之上述第1電極之側相反側之面、以及上述第2引線端子之與配置上述第2半導體元件之上述第2電極之側相反側之面上，分別設置有由同一材料構成之接合用鍍敷層。
  9. 如請求項1所述之半導體裝置，其中，於上述至少1個第1半導體元件之上述第1電極與上述第1引線端子之間、上述第2半導體元件之上述第2電極與上述第2引線端子之間設置有第1接合用鍍敷層，並且於上述第1引線端子之與配置上述至少1個第1半導體元件之上述第1電極之側相反側之面、以及上述第2引線端子之與配置上述第2半導體元件之上述 第2電極之側相反側之面上，設置有利用與上述第1接合用鍍敷層不同之金屬的第2接合用鍍敷層。
  10. 如請求項1所述之半導體裝置，其進而包括導電體，上述至少1個第1半導體元件在與配置上述第1電極及上述第3電極之側相反之側具有第5電極，並且上述導電體連接於上述第5電極。
  11. 如請求項10所述之半導體裝置，其中，上述導電體於配置上述至少1個第1半導體元件之側之相反側，具有從上述第2樹脂中露出之上表面。
  12. 如請求項10或11所述之半導體裝置，其中，上述至少1個第1半導體元件包含至少1對半導體元件，並且上述導電體將上述至少1對半導體元件中之其中一者所具有之上述第5電極、與上述至少1對半導體元件中之另一者所具有之上述第1電極加以連接。
  13. 如請求項12所述之半導體裝置，其中，上述至少1對半導體元件包含複數對之半導體元件。
  14. 如請求項13所述之半導體裝置，其進而包括進行直流或交流之轉換的電力轉換部，上述第2半導體元件係對上述複數對之半導體元件進行驅動控制之控制用半導體元件，並且上述電力轉換部藉由上述複數對之半導體元件以及上述控制用半導體元件而構成。
  15. 一種半導體裝置之製造方法，其包括：形成引線端子密封體，該引線端子密封體藉由第1樹脂保持有第1引線端子以及第2引線端子； 於上述引線端子密封體之上述第1引線端子上連接第1半導體元件之第1電極；於上述引線端子密封體之上述第2引線端子上連接第2半導體元件之第2電極；以及利用第2樹脂，將上述第1半導體元件、上述第2半導體元件、以及上述引線端子密封體之上述第1半導體元件及上述第2半導體元件側之面加以密封；進而包括形成藉由上述第1樹脂保持之連接導體；並且上述連接導體將上述第1半導體元件之第3電極、與上述第2半導體元件之第4電極加以連接。
  16. 如請求項15所述之半導體裝置之製造方法，其中，上述第1引線端子、上述第2引線端子及上述連接導體係由引線框架所形成。
  17. 如請求項15所述之半導體裝置之製造方法，其進而包括由引線框架來形成上述第1引線端子及上述第2引線端子，並且上述連接導體係藉由鍍敷而形成。
  18. 如請求項15至17中任一項所述之半導體裝置之製造方法，其進而包括：在於上述引線端子密封體之上述第1引線端子上接合上述第1半導體元件之上述第1電極之前、以及於上述引線端子密封體之上述第2引線端子上接合上述第2半導體元件之上述第2電極之前，於上述第1引線端子之上下兩面及上述第2引線端子之上下兩面，均形成接合用鍍敷層；並且上述第1引線端子之上述上下兩面中之上表面係上述第1半導體元件之上述第1電極所接合之面，且為上述第1引線端子之上述上下兩面中之下表面之相反側之面；上述第2引線端子之上述上下兩面中之上表面係上述第2半導體元件之上述第2電極所接合之面，且為上述第2引線端子之上述上下兩面中之下表面之相反 側之面。
TW108136243A 2019-05-31 2019-10-07 半導體裝置及半導體裝置之製造方法 TWI767145B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP2019-103206 2019-05-31
JP2019103206A JP6709313B1 (ja) 2019-05-31 2019-05-31 半導体装置および半導体装置の製造方法
PCT/JP2019/037699 WO2020240882A1 (ja) 2019-05-31 2019-09-25 半導体装置および半導体装置の製造方法
WOPCT/JP2019/037699 2019-09-25

Publications (2)

Publication Number Publication Date
TW202046477A TW202046477A (zh) 2020-12-16
TWI767145B true TWI767145B (zh) 2022-06-11

Family

ID=70976322

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108136243A TWI767145B (zh) 2019-05-31 2019-10-07 半導體裝置及半導體裝置之製造方法

Country Status (7)

Country Link
US (1) US20220216135A1 (zh)
EP (1) EP3979319A4 (zh)
JP (1) JP6709313B1 (zh)
KR (1) KR102618242B1 (zh)
CN (1) CN113892174A (zh)
TW (1) TWI767145B (zh)
WO (1) WO2020240882A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7185676B2 (ja) * 2020-10-27 2022-12-07 アオイ電子株式会社 半導体リレー装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09321173A (ja) * 1996-05-27 1997-12-12 Shinko Electric Ind Co Ltd 半導体装置用パッケージ及び半導体装置とそれらの製造方法
JPH10178246A (ja) * 1996-12-18 1998-06-30 Denki Kagaku Kogyo Kk 回路基板およびその製法
JP2005332999A (ja) * 2004-05-20 2005-12-02 Sanyo Electric Co Ltd 回路装置およびその製造方法、板状体
JP2009147117A (ja) * 2007-12-14 2009-07-02 Toppan Printing Co Ltd リードフレーム型基板の製造方法及び半導体基板
JP2015109295A (ja) * 2013-12-03 2015-06-11 凸版印刷株式会社 リードフレーム型基板およびリードフレーム型基板の製造方法
TW201603203A (zh) * 2014-07-04 2016-01-16 Eastern Kk 配線基板的製造方法及配線基板
TW201717336A (zh) * 2015-11-09 2017-05-16 Towa Corp 樹脂封裝裝置以及樹脂封裝方法
TW201739015A (zh) * 2016-04-05 2017-11-01 Towa Corp 樹脂封裝裝置及樹脂封裝方法
TW201816951A (zh) * 2016-07-25 2018-05-01 友立材料股份有限公司 半導體元件安裝用基板、半導體裝置及其製造方法
TW201916293A (zh) * 2017-09-20 2019-04-16 日商新光電氣工業股份有限公司 半導體元件用基板及其製造方法、半導體裝置及其製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4549491B2 (ja) * 2000-03-13 2010-09-22 大日本印刷株式会社 樹脂封止型半導体装置
TW578282B (en) * 2002-12-30 2004-03-01 Advanced Semiconductor Eng Thermal- enhance MCM package
DE102006037118B3 (de) * 2006-08-07 2008-03-13 Infineon Technologies Ag Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
JP4670931B2 (ja) * 2008-09-29 2011-04-13 住友金属鉱山株式会社 リードフレーム
JP2012089794A (ja) * 2010-10-22 2012-05-10 Toyota Industries Corp 半導体装置
US9171828B2 (en) * 2014-02-05 2015-10-27 Texas Instruments Incorporated DC-DC converter having terminals of semiconductor chips directly attachable to circuit board
US20160104688A1 (en) 2014-10-09 2016-04-14 International Rectifier Corporation Robust and Reliable Power Semiconductor Package

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09321173A (ja) * 1996-05-27 1997-12-12 Shinko Electric Ind Co Ltd 半導体装置用パッケージ及び半導体装置とそれらの製造方法
JPH10178246A (ja) * 1996-12-18 1998-06-30 Denki Kagaku Kogyo Kk 回路基板およびその製法
JP2005332999A (ja) * 2004-05-20 2005-12-02 Sanyo Electric Co Ltd 回路装置およびその製造方法、板状体
JP2009147117A (ja) * 2007-12-14 2009-07-02 Toppan Printing Co Ltd リードフレーム型基板の製造方法及び半導体基板
JP2015109295A (ja) * 2013-12-03 2015-06-11 凸版印刷株式会社 リードフレーム型基板およびリードフレーム型基板の製造方法
TW201603203A (zh) * 2014-07-04 2016-01-16 Eastern Kk 配線基板的製造方法及配線基板
TW201717336A (zh) * 2015-11-09 2017-05-16 Towa Corp 樹脂封裝裝置以及樹脂封裝方法
TW201739015A (zh) * 2016-04-05 2017-11-01 Towa Corp 樹脂封裝裝置及樹脂封裝方法
TW201816951A (zh) * 2016-07-25 2018-05-01 友立材料股份有限公司 半導體元件安裝用基板、半導體裝置及其製造方法
TW201916293A (zh) * 2017-09-20 2019-04-16 日商新光電氣工業股份有限公司 半導體元件用基板及其製造方法、半導體裝置及其製造方法

Also Published As

Publication number Publication date
TW202046477A (zh) 2020-12-16
JP6709313B1 (ja) 2020-06-10
WO2020240882A1 (ja) 2020-12-03
JP2020198355A (ja) 2020-12-10
CN113892174A (zh) 2022-01-04
EP3979319A1 (en) 2022-04-06
KR20210151194A (ko) 2021-12-13
US20220216135A1 (en) 2022-07-07
KR102618242B1 (ko) 2023-12-27
EP3979319A4 (en) 2023-06-28

Similar Documents

Publication Publication Date Title
US8040708B2 (en) Semiconductor device
US7759778B2 (en) Leaded semiconductor power module with direct bonding and double sided cooling
TWI399789B (zh) 半導體裝置
CN107731779B (zh) 电子装置
US9468087B1 (en) Power module with improved cooling and method for making
JP2007012857A (ja) 半導体装置
JP6371610B2 (ja) パワーモジュールおよびその製造方法
US20190088577A1 (en) Semiconductor device
JP6591808B2 (ja) パワーモジュールおよびインバータ装置
KR20090052688A (ko) 전력 소자 패키지 및 그 제조 방법
JP5285348B2 (ja) 回路装置
US10504823B2 (en) Power semiconductor device with small contact footprint and the preparation method
TWI767145B (zh) 半導體裝置及半導體裝置之製造方法
US11538742B2 (en) Packaged multichip module with conductive connectors
US11688672B2 (en) Leadframe capacitors
JP2020107637A (ja) 半導体装置
JP2010147501A (ja) 半導体装置
CN114334933A (zh) 半导体装置和制造半导体装置的对应方法
JP7399149B2 (ja) 半導体装置
WO2022054572A1 (ja) 半導体装置
JP2023065873A (ja) 半導体装置およびその製造方法
JP2005064532A (ja) 半導体装置
JP2010251556A (ja) 半導体装置及び放熱体
JP2002110892A (ja) マルチチップ半導体装置
JP2013128040A (ja) 半導体装置