以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
また、本願においては、電界効果トランジスタをMOSFET(Metal Oxide Semiconductor Field Effect Transistor)と記載するが、ゲート絶縁膜として非酸化膜を除外するものではない。
(実施の形態1)
<回路構成について>
図1は、本発明の一実施の形態の半導体装置(半導体パッケージ)1の回路構成を示す回路図である。半導体装置1は、例えば、非絶縁型DC-DCコンバータや、あるいはインバータに用いることができる。図1において、符号1を付した一点鎖線で囲まれた部分が、半導体装置1に形成される回路を示す図である。そのうち、符号2を付した点線で囲まれた部分が、半導体チップ2に形成される部分であり、符号3を付した点線で囲まれた部分が、半導体チップ3に形成される部分であり、符号4を付した点線で囲まれた部分が、半導体チップ4に形成される部分である。
図1に示されるように、半導体装置1は、半導体チップ2,3,4を有しており、これら3つの半導体チップ2,3,4が1つのパッケージ内に封止されて、半導体装置1が形成されている。半導体チップ2内には、パワーMOSFET12が形成され、半導体チップ3内には、パワーMOSFET13が形成され、半導体チップ4内には、制御回路14が形成されている。パワーMOSFETとしては、例えばトレンチゲート型のMOSFETなどを用いることができる。
半導体チップ2は、半導体チップ2内に形成されたパワーMOSFET12のソース(S)に電気的に接続されたソース電極2Sと、半導体チップ2内に形成されたパワーMOSFET12のドレイン(D)に電気的に接続されたドレイン電極2Dと、半導体チップ2内に形成されたパワーMOSFET12のゲート(G)に電気的に接続されたゲート電極2Gとを有している。また、半導体チップ3は、半導体チップ3内に形成されたパワーMOSFET13のソース(S)に電気的に接続されたソース電極3Sと、半導体チップ3内に形成されたパワーMOSFET13のドレイン(D)に電気的に接続されたドレイン電極3Dと、半導体チップ3内に形成されたパワーMOSFET13のゲート(G)に電気的に接続されたゲート電極3Gとを有している。また、半導体チップ4は、半導体チップ4内に形成された制御回路14に電気的に接続された複数の電極4Cを有している。
パワーMOSFET12は、ハイサイドスイッチ(高電位側スイッチ)用の電界効果トランジスタであり、パワーMOSFET13は、ロウサイドスイッチ(低電位側スイッチ)用の電界効果トランジスタである。
パワーMOSFET12とパワーMOSFET13とは、端子T1と端子T2との間に直列に接続されており、パワーMOSFET12のドレイン(D)が端子T1と接続され、パワーMOSFET12のソース(S)がパワーMOSFET13のドレイン(D)と接続され、パワーMOSFET13のソース(S)が端子T2と接続されている。具体的には、半導体チップ2のドレイン電極2Dが、端子T1と電気的に接続され、半導体チップ2のソース電極2Sが、半導体チップ3のドレイン電極3Dと電気的に接続され、半導体チップ3のソース電極3Sが、端子T2と電気的に接続されている。端子T3は、半導体チップ2のソース電極2Sと半導体チップ3のドレイン電極3Dとの両方に、電気的に接続されている。
端子T1,T2,T3は、半導体装置1の外部端子(外部接続用端子)である。端子T1には、半導体装置1の外部の電源などから電源電位(VIN)が供給される。端子T2には、電源電位よりも低い基準電位、例えばグランド電位(GND)が供給される。端子T3は、出力用の端子である。端子T3は、例えば、半導体装置1の外部に設けられた負荷に接続される。
半導体チップ2のゲート電極2Gは、半導体チップ4の電極4Cと電気的に接続され、半導体チップ3のゲート電極3Gは、半導体チップ4の他の電極4Cと電気的に接続されている。半導体チップ4内に形成された制御回路14は、パワーMOSFET12,13の動作を制御する回路(駆動回路)を含んでいる。制御回路14は、半導体チップ4の電極4Cから半導体チップ2,3のゲート電極2G,3Gに供給するゲート電圧を制御することにより、パワーMOSFET12,13の動作を制御することができる。半導体チップ4のさらに他の電極4Cは、端子T4と電気的に接続されている。端子T4も半導体装置1の外部端子であり、端子T4を通じて制御回路14を半導体装置1の外部の回路に接続することができる。
<半導体装置の構造について>
図2は、本実施の形態の半導体装置1の上面図であり、図3は、本実施の形態の半導体装置1の下面図(裏面図)である。図4~図7は、本実施の形態の半導体装置1の平面透視図であり、図8~図10は、本実施の形態の半導体装置1の断面図である。図11は、本実施の形態の半導体装置1に用いられている半導体チップ2,3の上面図であり、図12は、本実施の形態の半導体装置1に用いられている半導体チップ2,3の下面図(裏面図)である。
なお、図2では、半導体装置1上に電子部品31が搭載された状態が示されている。また、図4は、絶縁体からなる構成物(絶縁層27および封止部9)を透視したときの半導体装置1の平面透視図が示されている。また、図5は、図4において、更に配線30(配線30DS,30C)を透視したときの半導体装置1の平面透視図が示されている。また、図6は、図5において、更に配線26(配線26DS,26GH,26GL,26C1,26C2,26C3)を透視したときの半導体装置1の平面透視図が示されている。なお、図6では、実際に見えるのは、半導体チップ3のドレイン電極3Dであるが、理解を簡単にするために、半導体チップ3におけるゲート電極3Gおよびソース電極3Sの平面位置を、点線で示してある。また、図7は、図6において、更に半導体チップ2,3,4およびプラグ部22を透視したときの半導体装置1の平面透視図が示されている。また、図8は、図4に示されるA1-A1線の位置での半導体装置1の断面図であり、図9は、図4に示されるA2-A2線の位置での半導体装置1の断面図であり、図10は、図4に示されるA3-A3線の位置での半導体装置1の断面図である。
本実施の形態では、上述のように、ハイサイドスイッチ用のパワーMOSFET12が形成された半導体チップ2と、ロウサイドスイッチ用のパワーMOSFET13が形成された半導体チップ3と、制御回路14が形成された半導体チップ4とを、一緒にパッケージ化して、1つの半導体装置1としている。ここでは、半導体装置1として、例えばQFN(Quad Flat Non-leaded package)型の面実装型の半導体パッケージを適用した場合を例に挙げて説明する。以下に、図2~図12を参照して、本実施の形態の半導体装置1の具体的な構成について説明する。
本実施の形態の半導体装置1は、ダイパッド(チップ搭載部)5,6,7と、各ダイパッド5,6,7に搭載された半導体チップ2,3,4と、複数のリード8と、これらを封止する封止部(封止樹脂部)9とを有している。
封止部9は、例えば熱硬化性樹脂などの絶縁性の樹脂材料などからなる。封止部9は、一方の主面である上面9aと、上面9aの反対側の主面である下面9bと、上面9aと下面9bとをつなぐ4つの側面とを有している。
半導体装置1が有する複数のリード8は、半導体装置1の外周に並んで配置されており、封止部9の下面9bで各リード8の下面が露出している。また、封止部9の下面9bでは、ダイパッド5,6,7のそれぞれの下面も露出している。ダイパッド5,6,7は、互いに離間しており、ダイパッド5,6,7の間には、封止部9が充填されている。
半導体チップ2,3,4のそれぞれは、一方の主面である表面と、それとは反対側の主面である裏面とを有しており、図11には、各半導体チップ2,3の表面側が示され、図12には、各半導体チップ2,3の裏面側が示されている。
半導体チップ2において、ソース電極2Sおよびゲート電極2Gは半導体チップ2の表面側に形成され、ドレイン電極2Dは半導体チップ2の裏面側に形成されている。すなわち、半導体チップ2において、ソース電極2Sおよびゲート電極2Gと、ドレイン電極2Dとは、互いに反対側の面に形成されている。同様に、半導体チップ3において、ソース電極3Sおよびゲート電極3Gは半導体チップ3の表面側に形成され、ドレイン電極3Dは半導体チップ3の裏面側に形成されている。すなわち、半導体チップ3において、ソース電極3Sおよびゲート電極3Gと、ドレイン電極3Dとは、互いに反対側の面に形成されている。
半導体チップ4において、複数の電極4Cは半導体チップ4の表面側に形成されている。電極4Cは、半導体チップ4のパッド電極上に形成された接続用の電極であり、例えば柱状の電極である。
本実施の形態の半導体装置1においては、半導体チップ2と半導体チップ3とは、上下(表裏)が逆に搭載されており、半導体チップ2は、表面側が上側を向き、裏面側が下側(ダイパッド5側)を向いており、一方、半導体チップ3は、裏面側が上側を向き、表面側が下側(ダイパッド6側)を向いている。
すなわち、半導体チップ2は、ソース電極2Sおよびゲート電極2Gが上を向き、ドレイン電極2Dがダイパッド5の上面に対向する向きで、ダイパッド5の上面上に導電性の接合材10Dにより接合されている。これにより、半導体チップ2のドレイン電極2Dとダイパッド5とが、導電性の接合材10Dを介して電気的に接続される。一方、半導体チップ3は、ドレイン電極3Dが上を向き、ソース電極3Sがダイパッド6の上面に対向する向きで、ダイパッド6の上面上に導電性の接合材10Sを介して接合されている。これにより、半導体チップ3のソース電極3Sとダイパッド6とが、導電性の接合材10Sを介して電気的に接続される。半導体チップ3のゲート電極3Gは、ゲート接続用導体部6Gと電気的に接続されている。半導体チップ3のゲート電極3Gは、ゲート接続用導体部6Gと導電性の接合材10Gを介して電気的に接続されている。ゲート接続用導体部6Gは、封止部9の下面9bで露出していないことが好ましい。例えば、ゲート接続用導体部6Gの下面側をハーフエッチングするなどして、ダイパッド5,6,7およびリード8よりもゲート接続用導体部6Gを薄くしておくことにより、封止部9の下面9bにおいて、ダイパッド5,6,7およびリード8の下面は露出するが、ゲート接続用導体部6Gは露出しないようにすることができる。
半導体チップ4は、電極4Cが上を向き、半導体チップ4の裏面がダイパッド7の上面に対向する向きで、ダイパッド7の上面上に、絶縁性または導電性の接合材10Cにより接合されている。
ダイパッド5,6,7、ゲート接続用導体部6Gおよび複数のリード8は、導電体で構成されており、好ましくは銅(Cu)または銅合金(例えばニッケルを含有する銅合金)などの金属材料からなり、その表面には必要に応じてめっき膜(例えばニッケルめっき膜)を形成することもできる。また、ダイパッド5,6,7、ゲート接続用導体部6G、および複数のリード8が1枚のリードフレームから構成されていれば、複数の部材を組み合わせる必要がなく、リードフレームを用いて半導体装置1を製造するのが容易となる。
半導体チップ2のソース電極2Sおよびゲート電極2Gと、半導体チップ4の複数の電極4Cとは、封止部9の上面で露出している。例えば、半導体チップ2のソース電極2S上において、そのソース電極2Sを露出するように、封止部9に開口部が設けられている。また、半導体チップ2のゲート電極2G上において、そのゲート電極2Gを露出するように、封止部9に開口部が設けられている。
封止部9の上面上には、配線(配線層、パターン化された導体層)26が形成されている。配線26は、配線26DSと配線26GHと配線26GLと配線26C1と配線26C2と配線26C3とを含んでいる。配線26に含まれる各配線26DS,26GH,26GL,26C1,26C2,26C3は同層に形成されている。また、ダイパッド5,6、ゲート接続用導体部6Gおよびリード8のそれぞれの上には、導電性のプラグ部22が形成されている。プラグ部22は、銅(Cu)などの金属材料からなり、封止部9に設けられた孔部内に形成されている。プラグ部22は、そのプラグ部22上の配線26と、そのプラグ部22の下の導電体(ダイパッド5、ダイパッド6、ゲート接続用導体部6Gまたはリード8)とを電気的に接続するために、設けられている。
配線26DSは、半導体チップ2のソース電極2Sと半導体チップ3のドレイン電極3Dとを電気的に接続するための配線である。配線26DSは、半導体チップ2のソース電極2S上に位置してそのソース電極2Sに電気的に接続される部分と、半導体チップ3のドレイン電極3D上に位置してそのドレイン電極3Dに電気的に接続される部分と、それらをつなぐ部分とを、一体的に有している。
配線26GLは、半導体チップ3のゲート電極3Gと半導体チップ4の電極4Cとを電気的に接続するための配線である。配線26GLの一方の端部は、ゲート接続用導体部6G上に設けられたプラグ部22上に位置してそのプラグ部22に電気的に接続され、配線26GLの他方の端部は、半導体チップ4の電極4C上に位置してその電極4Cに電気的に接続される。これにより、半導体チップ3のゲート電極3Gと半導体チップ4の電極4Cとは、導電性の接合材10G、ゲート接続用導体部6G、プラグ部22(ゲート接続用導体部6G上に形成されたプラグ部22)および配線26GLを通じて、電気的に接続される。
配線26GHは、半導体チップ2のゲート電極2Gと半導体チップ4の電極4Cとを電気的に接続するための配線である。配線26GHの一方の端部は、半導体チップ2のゲート電極2G上に位置してそのゲート電極2Gに電気的に接続され、配線26GHの他方の端部は、半導体チップ4の電極4C上に位置してその電極4Cに電気的に接続される。
配線26C1は、リード8と半導体チップ4の電極4Cとを電気的に接続するための配線である。配線26C1の一方の端部は、リード8上に設けられたプラグ部22上に位置してそのプラグ部22に電気的に接続され、配線26C1の他方の端部は、半導体チップ4の電極4C上に位置してその電極4Cに電気的に接続される。
配線26C2は、半導体チップ2のドレイン電極2Dと半導体チップ4の電極4Cとを電気的に接続するための配線である。配線26C2の一方の端部は、ダイパッド5上に設けられたプラグ部22上に位置してそのプラグ部22に電気的に接続され、配線26C2の他方の端部は、半導体チップ4の電極4C上に位置してその電極4Cに電気的に接続される。これにより、半導体チップ2のドレイン電極2Dと半導体チップ4の電極4Cとは、導電性の接合材10D、ダイパッド5、プラグ部22(ダイパッド5上に形成されたプラグ部22)および配線26C2を通じて、電気的に接続される。
配線26C3は、半導体チップ3のソース電極3Sと半導体チップ4の電極4Cとを電気的に接続するための配線である。配線26C3の一方の端部は、ダイパッド6上に設けられたプラグ部22上に位置してそのプラグ部22に電気的に接続され、配線26C3の他方の端部は、半導体チップ4の電極4C上に位置してその電極4Cに電気的に接続される。これにより、半導体チップ3のソース電極3Sと半導体チップ4の電極4Cとは、導電性の接合材10S、ダイパッド6、プラグ部22(ダイパッド6上に形成されたプラグ部22)および配線26C3を通じて、電気的に接続される。
封止部9の上面上には、配線26を覆うように絶縁層27が形成されている。封止部9と絶縁層27とにより、半導体チップ2,3,4、ダイパッド5,6,7、ゲート接続用導体部6Gおよび複数のリード8を封止する絶縁体部(封止用絶縁体部)28が構成されている。ダイパッド5,6,7、ゲート接続用導体部6Gおよび複数のリード8は、少なくとも一部が絶縁体部28により封止されていればよいが、半導体チップ2,3,4は、絶縁体部28から露出しないことが好ましい。
また、封止部9上に形成する配線層と絶縁層の層数を増やすこともできるが、その場合は、増やした絶縁層も封止用の絶縁体部28の一部を構成することになる。
絶縁層27上には、配線(配線層、パターン化された導体層)30が形成されている。配線30は、絶縁層27に設けられた開口部(孔部)29を通じて配線26と電気的に接続されている。
配線30は、配線26DSに電気的に接続された配線30DSと、配線26C1に電気的に接続された配線30Cとを含んでいる。配線26DSと配線30DSとを接続する為の開口部29は、複数設けることが好ましい。配線30DSは、配線26DSを通じて、半導体チップ2のソース電極2Sおよび半導体チップ3のドレイン電極3Dの両方に、電気的に接続されている。配線30DSは、上記図1の端子T3に対応しており、出力端子として機能することができる。配線30Cは、配線26C1およびプラグ部22(リード8上に形成されたプラグ部22)を通じてリード8と電気的に接続されている。配線30Cには、リード8、プラグ部22および配線26C1を通じて、例えばグランド電位が供給される。
配線26,30やプラグ部22は、半導体装置1の配線構造を構成している。半導体チップ2のゲート電極2G、半導体チップ3のゲート電極3Gおよび複数のリード8のそれぞれは、半導体装置1の配線構造を通じて、半導体チップ4の電極4Cと電気的に接続されている。また、半導体チップ2のソース電極2Sと半導体チップ3のドレイン電極3Dとは、半導体装置1の配線構造を通じて、電気的に接続されている。
半導体装置1を基板に実装する際には、電子部品31(図2参照)を半導体装置1上に搭載することができる。例えば、電子部品31としてコイルを搭載する場合は、電子部品31の一方の電極を配線30DSに電気的に接続し、他方の電極を配線30Cに電気的に接続する。
また、半導体装置1上に電子部品31を搭載しない場合は、配線30Cの形成を省略することができる。また、配線30自体の形成を省略することもでき、その場合は、絶縁層27の開口部から露出する部分の配線26DSを、半導体装置1の出力端子(端子T3)として用いることができる。
<半導体装置の製造工程について>
次に、本実施の形態の半導体装置1の製造工程について説明する。図13~図29は、本実施の形態の半導体装置1の製造工程を示す断面図である。図13~図29のうち、図13、図15、図18、図20、図22、図24、図26および図28は、各製造工程における、図4のA1-A1線に対応する半導体装置1の断面図であり、また、図14、図16、図17、図19、図21、図23、図25、図27および図29は、各製造工程における、図4のA2-A2線に対応する半導体装置1の断面図である。尚、図面上では1パッケージ分のみ図示しているが、面方向に複数のパッケージが連結した状態で、複数のパッケージを同時に製造することができる。これは他の実施形態においても同様である。
まず、図13および図14に示されるように、リードフレームを準備する。リードフレームは、フレーム枠(図示せず)と、フレーム枠に連結されたダイパッド5,6,7、ゲート接続用導体部6Gおよび複数のリード8を有している。リードフレームは、ポリイミドフィルム等のバックテープ(図示せず)に接着された状態で用いる。
次に、図15および図16に示されるように、ダイボンディング工程を行って、ダイパッド5,6,7上に半導体チップ2,3,4を搭載する。ダイボンディング工程において、半導体チップ2と半導体チップ3とは、ダイパッドへの搭載時の上下(表裏)の向きが反対である。すなわち、半導体チップ2は、ソース電極2Sおよびゲート電極2Gが上を向き、ドレイン電極2Dがダイパッド5の上面に対向する向きで、ダイパッド5の上面上に導電性の接合材10Dを介して搭載する。半導体チップ3は、ドレイン電極3Dが上を向き、ソース電極3Sがダイパッド6の上面に対向し、かつ、半導体チップ3のゲート電極3Gがゲート接続用導体部6Gの上面に対向する向きで、ダイパッド6の上面上に導電性の接合材10Sを介し、かつ、ゲート接続用導体部6Gの上面上に導電性の接合材10Gを介して、搭載する。半導体チップ4は、半導体チップ4の裏面がダイパッド7の上面に対向する向きで、ダイパッド7の上面上に、絶縁性または導電性の接合材10Cを介して搭載する。その後、接合材10D,10S,10G,10Cを硬化させる。これにより、半導体チップ2がダイパッド5に固定されるとともに、半導体チップ2のドレイン電極2Dとダイパッド5とが、導電性の接合材10Dを介して電気的に接続される。また、半導体チップ3がダイパッド6に固定されるとともに、半導体チップ3のソース電極3Sとダイパッド6とが、導電性の接合材10Sを介して電気的に接続され、半導体チップ3のゲート電極3Gとゲート接続用導体部6Gとが、導電性の接合材10Gを介して電気的に接続される。また、半導体チップ4がダイパッド7に固定される。導電性の接合材としては、導電性のペースト型接合材(例えば銀ペースト)や、あるいは半田材などを用いることができる。また、半田材を用いて接合する場合は、半田接続される半導体チップ側の電極は、ニッケル層を含む積層構造を適用することもできる。
次に、図15および図16に示されるように、半導体チップ2,3,4、ダイパッド5,6,7、ゲート接続用導体部6Gおよび複数のリード8を封止する封止部(封止樹脂部)9を形成する。この段階では、半導体チップ2,3,4およびその各電極2S,2G,3D,4Cは、封止部9で覆われており、封止部9から露出しない。また、リードフレームの下面側はバックテープに固定されているため、ダイパッド5,6,7およびリード8の各下面は封止部9の下面9bと面一になる。また、ゲート接続用導体部6Gは、下面側からのハーフエッチングなどにより、リード8に比べて厚さを薄くしている。このため、ゲート接続用導体部6Gの下面上にも封止部9が形成されるので、封止部9の下面9bでゲート接続用導体部6Gは露出しない。
次に、図17に示されるように、例えばレーザー加工などにより、封止部9に孔部21を形成する。孔部21は、封止部9の上面側から下方に向かって形成される。孔部21は、リード8上と、ゲート接続用導体部6G上と、半導体チップ2に平面視で重ならない位置でのダイパッド5上と、半導体チップ3に平面視で重ならない位置でのダイパッド6上とに、それぞれ形成される。孔部21の底部では、リード8、ゲート接続用導体部6G、ダイパッド5、およびダイパッド6が露出される。
そして、封止部9の孔部21内に、電解めっき法などを用いて導電性のプラグ部22を形成する。プラグ部22は、銅(Cu)などの金属材料からなり、孔部21を埋めるように形成される。リード8上に形成されたプラグ部22は、そのリード8と電気的に接続される。また、ゲート接続用導体部6G上に形成されたプラグ部22は、そのゲート接続用導体部6Gと電気的に接続される。またダイパッド5上に形成されたプラグ部22は、そのダイパッド5と電気的に接続される。また、ダイパッド6上に形成されたプラグ部22は、そのダイパッド6と電気的に接続される。
次に、図18および図19に示されるように、封止部9の上面9aを研磨して封止部9の厚さを薄くする。少なくとも、電極4Cおよびプラグ部22に達する程度に研磨することで、封止部9の上面9aから電極4Cの上面とプラグ部22の上面とが露出した状態となる。
次に、図20および図21に示されるように、封止部9の半導体チップ2のソース電極2S上、ゲート電極2G上および半導体チップ3のドレイン電極3D上に、レーザー加工などを用いて開口部23を形成する。開口部23の底部では、半導体チップ2のソース電極2S、半導体チップ2のゲート電極2G、および半導体チップ3のドレイン電極3Dが露出する。開口部23をレーザー加工により形成する場合は、レーザーによる電極2S,2G,3Dの損傷を防止するために、電極2S,2G,3D上に予め例えば4~10μm程度の銅膜を形成してもよい。この段階でバックテープを引き剥がし、それにより封止部9の下面9bとダイパッド5,6,7およびリード8の各下面が露出する。
次に、図22および図23に示されるように、無電解めっき法を用いて金属膜24aを形成する。金属膜24aは、封止部9の上面9a上と、開口部23から露出するソース電極2S上、ゲート電極2G上、ドレイン電極3D上と、封止部9の上面9aから露出する電極4Cの上面上と、封止部9の上面9aから露出するプラグ部22の上面上とに、連続的に形成される。
次に、図24および図25に示されるように、金属膜24a上に、レジストパターン25を形成する。それから、レジストパターン25で覆われずに露出する部分の金属膜24a上に、電解めっき法を用いて金属膜24bを形成する。その後、図26および図27に示されるように、レジストパターン25を除去してから、金属膜24bで覆われずに露出する部分の金属膜24aを、エッチングなどにより除去する。これにより、金属膜24aと金属膜24a上の金属膜24bとからなる配線26が形成される。上述のように、配線26は、配線26DSと配線26GHと配線26GLと配線26C1と配線26C2と配線26C3とを含んでいる。
次に、図28および図29に示されるように、封止部9の上面9a上に、配線26を覆うように、絶縁層27を形成する。絶縁層27は、例えば熱硬化性樹脂などの絶縁性の樹脂材料などからなる。なお、図28および図29では、簡略化のために、配線26を構成する金属膜24aと金属膜24bとを分けて示さずに、一体化して示してある(上記図8および図9も同様)。
次に、絶縁層27に開口部29を形成する。開口部29の底部では、配線26の一部が露出する。
次に、絶縁層27上に配線30を形成する。配線30の形成法は、配線26の形成と基本的には同じであるので、ここではその繰り返しの説明は省略する。配線30は、開口部29から露出される配線26と電気的に接続されている。上述のように、配線30は、配線30DSと配線30Cとを含んでいる。その後、上記金属膜24aを無電解めっき法で形成した際に、封止部9の下面9b上にも無電解めっき膜が形成されている場合は、封止部9の下面9b上の無電解めっき膜をエッチングなどにより除去する。
その後、隣り合うパッケージ間をダイシングブレードにより切断することで、半導体装置1を得ることができる。
<主要な特徴と効果について>
DC-DCコンバータやインバータのような電源回路などでは、ハイサイドスイッチ用の電界効果トランジスタと、ロウサイドスイッチ用の電界効果トランジスタとを直列に接続する。ハイサイドスイッチ用の電界効果トランジスタが形成されたハイサイド用半導体チップと、ロウサイドスイッチ用の電界効果トランジスタが形成されたロウサイド用半導体チップとを1つのパッケージとして半導体装置を構成すれば、それらの半導体チップを別々の半導体装置としてパッケージ化した場合に比べて、所望の回路を構成するのに必要な半導体装置の数を低減することができる。しかしながら、半導体装置内でハイサイド用半導体チップのソース電極とロウサイド用半導体チップのドレイン電極とを電気的に接続するには、電極間の配線に必要な部材を半導体装置内に配置する必要があるため、半導体装置の寸法の増大が懸念される。
本実施の形態の半導体装置1は、ダイパッド5,6と、ダイパッド5上に搭載された半導体チップ2と、ダイパッド6上に搭載された半導体チップ3と、それらを封止する絶縁体部28とを備えている。半導体チップ2は、表面側に形成されたソース電極2Sおよび裏面側に形成されたドレイン電極2Dを有し、半導体チップ3は、表面側に形成されたソース電極3Sおよび裏面側に形成されたドレイン電極3Dを有している。
本実施の形態の主要な特徴のうちの一つは、半導体チップ2と半導体チップ3とは上下(表裏)が逆向きで、ダイパッド上に搭載されていることである。すなわち、半導体チップ2は、ドレイン電極2Dがダイパッド5に対向する向きでダイパッド5上に搭載され、半導体チップ3は、ソース電極3Sがダイパッド6に対向する向きでダイパッド6上に搭載されている。そして、絶縁体部28内に、半導体チップ2のソース電極2Sと半導体チップ3のドレイン電極3Dとを電気的に接続する配線26DSを形成している。
本実施の形態とは異なり、ハイサイド用半導体チップ(半導体チップ2に対応)とロウサイド用半導体チップ(半導体チップ3に対応)とを上下(表裏)を同じ向きで、ダイパッド上に搭載した場合を仮定し、これを以下では検討例と称することとする。この検討例の場合は、ハイサイド用半導体チップとロウサイド用半導体チップのどちらも、ドレイン電極がダイパッドに対向する向きでダイパッド上に搭載される。この場合は、ハイサイド用半導体チップを搭載するハイサイド用ダイパッドが、そのハイサイド用半導体チップのドレイン電極と電気的に接続され、ロウサイド用半導体チップを搭載するロウサイド用ダイパッドが、そのロウサイド用半導体チップのドレイン電極と電気的に接続されることになる。
しかしながら、この検討例の場合、ハイサイド用半導体チップのソース電極とロウサイド用半導体チップのドレイン電極とを半導体装置内で電気的に接続するためには、ハイサイド用半導体チップのソース電極とロウサイド用ダイパッドとを、金属板を用いて電気的に接続することが考えられる。しかしながら、これは、ロウサイド用ダイパッドと金属板とを接続するのに要する領域(スペース)を必要とするため、半導体装置の寸法の増大を招いてしまう。例えば、ハイサイド用半導体チップとロウサイド用半導体チップとの間の間隔を大きくして、ハイサイド用半導体チップのソース電極とロウサイド用ダイパッドとを金属板で接続することになるため、半導体チップ間の間隔を大きくする分、半導体装置の寸法の増大を招いてしまう。
それに対して、本実施の形態では、半導体チップ2は、ドレイン電極2Dがダイパッド5に対向する向きでダイパッド5上に搭載され、半導体チップ3は、ソース電極3Sがダイパッド6に対向する向きでダイパッド6上に搭載されている。これにより、半導体チップ2のソース電極2Sと半導体チップ3のドレイン電極3Dとが、いずれも上側(ダイパッドと逆側)を向き、また、半導体チップ2のソース電極2Sの高さ位置と半導体チップ3のドレイン電極3Dの高さ位置とが、概ね同じ高さ位置になる。このため、絶縁体部28内に形成された配線26DSを用いて、半導体チップ2のソース電極2Sと半導体チップ3のドレイン電極3Dとを、容易かつ的確に、電気的に接続することができる。
このため、本実施の形態では、半導体チップ3を搭載するダイパッド6と半導体チップ2のソース電極2Sとを金属板などで電気的に接続する必要はないので、半導体装置内に金属板を配置するために必要なスペースを確保する必要がなく、また、半導体チップ3を搭載するダイパッド6に、金属板を接続するためのスペースを確保する必要もない。本実施の形態では、半導体チップ2,3の間隔を小さくしても、半導体チップ2のソース電極2Sと半導体チップ3のドレイン電極3Dとを、配線26DSによって容易かつ的確に電気的に接続することができる。従って、半導体チップ2,3の間隔を小さくして、半導体装置の小型化(小面積化)を図ることができる。
また、本実施の形態では、半導体チップ2のソース電極2Sと半導体チップ3のドレイン電極3Dとを、金属板ではなく、配線26DSによって電気的に接続しており、配線26DSは、配線幅の自由度が高く、また、半導体チップ2のソース電極2Sと半導体チップ3のドレイン電極3Dとを配線26DSによって最短経路で接続することができる。このため、半導体装置の低インピーダンスや低オン抵抗を実現しやすくなる。従って、半導体装置の性能を向上させることができる。
また、配線26DSの配線幅をある程度大きくして、半導体チップ2のソース電極2Sと半導体チップ3のドレイン電極3Dとを配線26DSによって低抵抗で接続することが望ましいが、この観点で、配線26DSの幅W1(図5参照)は、他の配線26GH,26GL,26C1,26C2,26C3の幅W2よりも大きいことが好ましい。ここで、配線幅は、その配線の厚さ方向に略垂直で、かつ、その配線を流れる電流方向に略垂直な方向の幅(寸法)に対応している。
また、半導体チップ2,3だけでなく、それらを制御する(従って半導体チップ2,3のゲート電極2G,3Gに電気的に接続される)半導体チップ4も、一緒にパッケージ化して1つ半導体装置とすることで、半導体チップ4を別にパッケージ化する場合と比べて、所望の回路を構成するのに必要な半導体装置の数を低減することができる。
また、半導体チップ2のゲート電極2Gも、絶縁体部28内に形成された配線26GHを用いて、半導体チップ4の電極4Cと電気的に接続することができる。また、半導体チップ3のゲート電極3Gも、絶縁体部28内に形成された配線26GLを用いて、半導体チップ4の電極4Cと電気的に接続することができる。また、リード8も、絶縁体部28内に形成された配線26C1を用いて、半導体チップ4の電極4Cと電気的に接続することができる。このように、半導体装置において、電気的に接続すべき部材同士を、絶縁体部28内に形成された配線を用いて電気的に接続することができる。金属板やワイヤではなく、配線を用いているため、電気的な接続に要するスペースが少なくて済み、半導体装置の小型化(小面積化)を図ることができる。また、半導体装置の各構成部材のレイアウト設計も行いやすくなる。また、半導体装置の製造コストも抑制することができる。
(実施の形態2)
図30は、本実施の形態2の半導体装置1aの回路構成を示す回路図である。図31~図33は、本実施の形態2の半導体装置1aの平面透視図であり、図34は、本実施の形態2の半導体装置1aの下面図(裏面図)であり、図35~図39は、本実施の形態2の半導体装置1aの断面図である。なお、図31は、絶縁体からなる構成物(封止部58,59および絶縁層64)を透視したときの半導体装置1aの平面透視図が示されている。また、図32は、図31において、更に配線62(配線62DS1,62DS2,62DS3,62GH1,62GH2,62GH3,62GL1,62GL2,62GL3,62C1,62C2)を透視したときの半導体装置1aの平面透視図が示されている。なお、図32では、実際に見えるのは、半導体チップ44,45,46のドレイン電極44D,45D,46Dであるが、理解を簡単にするために、半導体チップ44,45,46におけるゲート電極44G,45G,46Gおよびソース電極44S,45S,46Sの平面位置を、点線で示してある。また、図33は、図32において、更に半導体チップ41,42,43,44,45,46,47,48およびプラグ部63を透視したときの半導体装置1aの平面透視図が示されている。また、図35は、図31に示されるB1-B1線の位置での半導体装置1aの断面図であり、図36は、図31に示されるB2-B2線の位置での半導体装置1aの断面図であり、図37は、図31に示されるB3-B3線の位置での半導体装置1aの断面図である。また、図38は、配線62GL1、配線62C2に沿う位置での半導体装置1aの断面図であり、図39は、配線62GH1、配線62C1に沿う位置での半導体装置1aの断面図である。
なお、配線62GL2に沿う位置での半導体装置1aの断面図および配線62GL3に沿う位置での半導体装置1aの断面図は、図38と符号が異なるものの、構造としては同様な為、図は省略する。また、配線62GH2に沿う位置での半導体装置1aの断面図、および配線62GH3に沿う位置での半導体装置1aの断面図は、図39と符号が異なるものの、構造としては同様な為、図は省略する。
図30の回路図に示されるように、直列接続された一対のパワーMOSFETである41aと44a、42aと45a、43aと46aが、端子T49と端子T50との間に並列接続されている。端子T49には、電源電位(VIN)が供給され、端子T50には、電源電位よりも低い基準電位、例えばグランド電位(GND)が供給される。ハイサイドスイッチ用のパワーMOSFET41a,42a,43aの各ゲートは、制御回路47aに接続され、ロウサイドスイッチ用のパワーMOSFET44a,45a,46aの各ゲートは、制御回路48aに接続されている。端子T51は、パワーMOSFET41aのソースおよびパワーMOSFET44aのドレインに接続され、端子T52は、パワーMOSFET42aのソースおよびパワーMOSFET45aのドレインに接続され、端子T53は、パワーMOSFET43aのソースおよびパワーMOSFET46aのドレインに接続されている。端子T51,T52,T53は、出力用の端子であり、例えば、半導体装置1aの外部に設けられた負荷に接続される。
本実施の形態2では、ハイサイドスイッチ用の半導体チップ41,42,43と、ロウサイドスイッチ用の半導体チップ44,45,46と、制御用の半導体チップ47,48とを、1つのパッケージとして集約して、半導体装置1aを構成している。本実施の形態2の半導体装置1aの構造について、図30~図39を参照して以下に説明する。
本実施の形態2の半導体装置1aは、半導体チップ41,42,43,44,45,46,47,48と、ダイパッド(チップ搭載部)49,50と、出力用導体部51,52,53と、ゲート接続用導体部54,55,56と、複数のリード57と、これらを封止する封止部58,59および絶縁層64と、を有している。
半導体チップ41内には、パワーMOSFET41aが形成されており、同様に、半導体チップ42~46には、それぞれにパワーMOSFET42a~46aが形成されている。半導体チップ47内には、ハイサイドスイッチ用の半導体チップ41,42,43を制御する制御回路47aが形成され、半導体チップ48内には、ロウサイドスイッチ用の半導体チップ44,45,46を制御する制御回路48aが形成されている。
半導体チップ41,42,43,44,45,46のそれぞれの構成は、上記半導体チップ2,3と同じである。このため、半導体チップ41は、表面側にソース電極41Sおよびゲート電極41Gを有し、それとは反対の裏面側にドレイン電極41Dを有している。同様に、表面側のソース電極42S~46Sおよびゲート電極42G~46Gと、それとは反対の裏面側のドレイン電極42D~46Dを、対応する各半導体チップ42~46が有している。また、半導体チップ47は、表面側に、半導体チップ47内の制御回路47aに電気的に接続された複数の電極47Cを有している。また、半導体チップ48は、表面側に、半導体チップ48内の制御回路48aに電気的に接続された複数の電極48Cを有している。
半導体チップ41,42,43は、ドレイン電極41D,42D,43Dがダイパッド49に対向する向きで、共通のダイパッド49上に搭載されている。ドレイン電極41D,42D,43Dは、導電性の接合材61Dを介して、共通のダイパッド49に電気的に接続されている。
半導体チップ44,45,46は、ソース電極44S,45S,46Sがダイパッド50に対向する向きで、共通のダイパッド50上に搭載されている。ソース電極44S,45S,46Sは、導電性の接合材61Sを介して、共通のダイパッド50に電気的に接続されている。
このため、本実施の形態2の半導体装置1aにおいては、半導体チップ41,42,43同士は、上下(表裏)の向きが同じであり、また、半導体チップ44,45,46同士は、上下(表裏)の向きが同じであるが、半導体チップ41,42,43と半導体チップ44,45,46とは、上下(表裏)の向きが逆になっている。
半導体チップ44のゲート電極44Gは、ゲート接続用導体部54と対向しており、導電性の接合材61Gを介してゲート接続用導体部54と電気的に接続されている。半導体チップ45のゲート電極45Gは、ゲート接続用導体部55と対向しており、導電性の接合材61Gを介してゲート接続用導体部55と電気的に接続されている。半導体チップ46のゲート電極46Gは、ゲート接続用導体部56と対向しており、導電性の接合材61Gを介してゲート接続用導体部56と電気的に接続されている。
ダイパッド49,50、出力用導体部51,52,53、ゲート接続用導体部54,55,56および複数のリード57は、導電体からなるが、上記ダイパッド5,6,7などと同様の材料により構成されおり、封止部58を介して互いに離間している。封止部58の上面の高さ位置は、ダイパッド49,50、出力用導体部51,52,53、ゲート接続用導体部54,55,56および複数のリード57のそれぞれの上面の高さ位置と、ほぼ同じである。封止部58は、ダイパッド49,50、出力用導体部51,52,53、ゲート接続用導体部54,55,56および複数のリード57の間を埋めるように形成されている。
半導体チップ47および半導体チップ48のそれぞれは、半導体チップ47および半導体チップ48の各裏面が封止部58に対向する向きで、封止部58上に絶縁性または導電性の接合材61Cを介して搭載されている。封止部58は、絶縁体からなり、例えば上記封止部9と同様の材料により形成されている。封止部58の下面では、ダイパッド49,50、出力用導体部51,52,53および複数のリード57のそれぞれの下面が露出しているが、ゲート接続用導体部54,55,56は露出しないことが好ましい。これは、例えば、ゲート接続用導体部54,55,56の下面側をハーフエッチングするなどして、ダイパッド49,50などよりもゲート接続用導体部54,55,56を薄くしておき、ゲート接続用導体部54,55,56の下面を封止部58で覆うことにより、実現できる。
封止部58、ダイパッド49,50、出力用導体部51,52,53、ゲート接続用導体部54,55,56および複数のリード57上に、半導体チップ41,42,43,44,45,46,47,48を覆うように、封止部59が形成されている。封止部59は、絶縁体からなり、例えば封止部58と同様の材料により形成されている。
封止部59には、半導体チップ41,42,43のソース電極41S,41S,41Sおよびゲート電極41G,41G,41Gと、半導体チップ44,45,46のドレイン電極44D,45D,46Dと、半導体チップ47,48の電極47C,48Cの各電極を露出するように、開口部が設けられている。
封止部59の上面上には、配線62が形成されている。
配線62は、配線62DS1~62DS3と配線62GH1~62GH3と配線62GL1~62GL3と配線62C1,62C2とを含んでおり、それらは同層に形成されている。また、出力用導体部51,52,53、ゲート接続用導体部54,55,56およびリード8のそれぞれには、導電性のプラグ部(ビア部、ビア配線)63が形成されている。プラグ部63は、銅(Cu)などの金属材料からなり、封止部59に設けられた孔部内に形成されている。プラグ部63は、そのプラグ部63上の配線62と、そのプラグ部63の下の各導電体(出力用導体部51,52,53、ゲート接続用導体部54,55,56およびリード8)とを電気的に接続するために、設けられている。
配線62DS1は、半導体チップ41のソース電極41Sと半導体チップ44のドレイン電極44Dとを電気的に接続するための配線である。配線62DS1は、半導体チップ41のソース電極41S上に位置してソース電極41Sに電気的に接続される部分と、半導体チップ44のドレイン電極44D上に位置してドレイン電極44Dに電気的に接続される部分と、それらをつなぐ部分とを、一体的に有している。これにより、半導体チップ41のソース電極41Sと半導体チップ44のドレイン電極44Dとが、配線62DS1を通じて電気的に接続される。また、出力用導体部51上に形成されたプラグ部63は、配線62DS1と出力用導体部51との間に介在する。これにより、出力用導体部51上のプラグ部63を通じて、配線62DS1と出力用導体部51とが電気的に接続される。
配線62DS1と同様の構成により、配線62DS2は、半導体チップ42のソース電極42Sと半導体チップ45のドレイン電極45Dとを電気的に接続し、出力用導体部52上のプラグ部63を通じて、配線62DS2と出力用導体部52とを電気的に接続する。
配線62DS1と同様の構成により、配線62DS3は、半導体チップ43のソース電極43Sと半導体チップ46のドレイン電極46Dとを電気的に接続し、出力用導体部53上のプラグ部63を通じて、配線62DS3と出力用導体部53とを電気的に接続する。
配線62GL1は、半導体チップ44のゲート電極44Gと半導体チップ48の電極48Cとを電気的に接続するための配線である。配線62GL1の一方の端部は、ゲート接続用導体部54上に設けられたプラグ部63上に位置してプラグ部63に電気的に接続され、配線62GL1の他方の端部は、半導体チップ48の電極48C上に位置して電極48Cに電気的に接続される。ゲート接続用導体部54と配線62GL1との間に配置されたプラグ部63は、ゲート接続用導体部54と配線62GL1とを電気的に接続する。これにより、半導体チップ44のゲート電極44Gと半導体チップ48の電極48Cとは、導電性の接合材61G、ゲート接続用導体部54、プラグ部63および配線62GL1を通じて、電気的に接続される。
配線62GL1と同様の構成により、配線62GL2は、半導体チップ45のゲート電極45Gと半導体チップ48の電極48Cとを、導電性の接合材61G、ゲート接続用導体部55、プラグ部63および配線62GL2を通じて、電気的に接続する。
配線62GL1と同様の構成により、配線62GL3は、半導体チップ46のゲート電極46Gと半導体チップ48の電極48Cとを、導電性の接合材61G、ゲート接続用導体部56、プラグ部63および配線62GL2を通じて、電気的に接続する。
配線62GH1は、半導体チップ41のゲート電極41Gと半導体チップ47の電極47Cとを電気的に接続するための配線である。配線62GH1の一方の端部は、半導体チップ41のゲート電極41G上に位置してゲート電極41Gに電気的に接続され、配線62GH1の他方の端部は、半導体チップ47の電極47C上に位置してその電極47Cに電気的に接続される。これにより、半導体チップ41のゲート電極41Gと半導体チップ47の電極47Cとは、配線62GH1を通じて、電気的に接続される。
配線62GH1と同様の構成により、配線62GH2は、半導体チップ42のゲート電極42Gと半導体チップ47の電極47Cとを、配線62GH2を通じて、電気的に接続する。
配線62GH1と同様の構成により、配線62GH3は、半導体チップ43のゲート電極43Gと半導体チップ47の電極47Cとを、配線62GH3を通じて、電気的に接続する。
配線62C1は、リード57と半導体チップ47の電極47Cとを電気的に接続するための配線である。配線62C1の一方の端部は、リード57上に設けられたプラグ部63上に位置してそのプラグ部63に電気的に接続され、配線62C1の他方の端部は、半導体チップ47の電極47C上に位置してその電極47Cに電気的に接続される。リード57と配線62C1との間に配置されたプラグ部63は、リード57と配線62C1とを電気的に接続する。これにより、リード57と半導体チップ47の電極47Cとが、プラグ部63および配線62C1を通じて、電気的に接続される。
配線62C1と同様の構成により、配線62C2は、リード57と半導体チップ48の電極48Cとを、プラグ部63および配線62C2を通じて、電気的に接続する。
封止部59の上面上には、配線62を覆うように絶縁層64が形成されている。封止部58と封止部59と絶縁層64とにより、半導体チップ41,42,43,44,45,46,47,48、ダイパッド49,50、出力用導体部51,52,53、ゲート接続用導体部54,55,56および複数のリード57を封止する絶縁体部65が構成されている。ダイパッド49,50、出力用導体部51,52,53、ゲート接続用導体部54,55,56および複数のリード57は、少なくとも一部が絶縁体部65により封止されていればよいが、半導体チップ41,42,43,44,45,46,47,48は、絶縁体部65から露出されないことが好ましい。
また、封止部59上に形成する配線層と絶縁層の層数を増やすこともできるが、その場合は、増やした絶縁層も封止用の絶縁体部65の一部を構成することになる。
半導体装置1aにおいて、出力用導体部51,52,53は、図30の回路図における端子T51,T52,T53にそれぞれ対応しており、出力端子として機能する。ダイパッド49は、図30の回路図における端子T49に対応し、ダイパッド50は、図30の回路図における端子T50に対応している。
次に、本実施の形態2の半導体装置1aの製造工程について、上記図31~図39と図40~図53を参照して説明する。図40~図53は、本実施の形態2の半導体装置1aの製造工程を示す断面図である。図40~図53のうち、図40、図42、図44、図46、図48、図50および図52は、各製造工程における、図29のB1-B1線に対応する半導体装置1aの断面図である。また、図41、図43、図45、図47、図49,図51および図53は、各製造工程における、図36と同じ切断線に対応する半導体装置1aの断面図である。
まず、図40および図41に示されるように、リードフレームを準備する。リードフレームは、フレーム枠(ここでは図示せず)と、フレーム枠に連結されたダイパッド49,50、出力用導体部51,52,53、ゲート接続用導体部54,55,56および複数のリード57を有している。リードフレームは、ポリイミドフィルム等のバックテープ(図示せず)に接着された状態で用いる。
次に、図41および図42に示されるように、封止部58を形成する。封止部58が形成された段階では、図41および図42のように、封止部58の厚さは、ダイパッド49,50などよりも厚く、ダイパッド49,50、出力用導体部51,52,53、ゲート接続用導体部54,55,56および複数のリード57は、側面だけでなく上面も、封止部58で覆われている。封止部58の下面側はバックテープに固定されているため、ダイパッド49,50、出力用導体部51,52,53、ゲート接続用導体部54,55,56および複数のリード57の各下面は、封止部58の下面と面一になる。
次に、図44および図45に示されるように、封止部58の上面を研磨することにより、封止部58の厚さを薄くする。これにより、ダイパッド49,50、出力用導体部51,52,53、ゲート接続用導体部54,55,56および複数のリード57のそれぞれの上面が、封止部58から露出する。
次に、図46および図47に示されるように、ダイボンディング工程を行う。ダイボンディング工程では、ダイパッド49上に半導体チップ41,42,43が搭載され、ダイパッド50上に半導体チップ44,45,46が搭載され、封止部58上に半導体チップ47,48が搭載される。
ダイボンディング工程において、半導体チップ41,42,43と半導体チップ44,45,46とは、ダイパッドへの搭載時の上下(表裏)の向きが反対である。すなわち、半導体チップ41,42,43は、ソース電極41S,42S,43Sおよびゲート電極41G,42G,43Gが上を向き、ドレイン電極41D,42D,43Dがダイパッド49の上面に対向する向きで、ダイパッド49の上面上に導電性の接合材61Dを介して搭載する。半導体チップ44,45,46は、ドレイン電極44D,45D,46Dが上を向き、ソース電極44S,45S,46Sがダイパッド50の上面に対向し、かつ、ゲート電極44G,45G,46Gがゲート接続用導体部54,55,56の上面に対向する向きで、ダイパッド50の上面上に導電性の接合材61Sを介し、かつ、ゲート接続用導体部54,55,56の上面上に導電性の接合材61Gを介して、搭載する。半導体チップ47,48は、半導体チップ47,48の裏面が封止部58の上面に対向する向きで、封止部58の上面上に、絶縁性または導電性の接合材61Cを介して搭載する。接合材61D,61S,61Gとしては、導電性のペースト型接合材(例えば銀ペースト)や、あるいは半田材などを用いることができる。接合材61Cとしては、例えばDAF(Die Attach Film)を用いることができる。
次に、図48および図49に示されるように、半導体チップ41,42,43,44,45,46,47,48を封止する封止部59を形成する。この段階では、半導体チップ41~48、およびその各電極41S~46S,41G~46G、41D~46D,47C,48Cは、封止部59で覆われており、封止部59から露出しない。
次に、図48および図49に示されるように、例えばレーザー加工などにより封止部59に孔部を形成してから、その孔部内に電解めっき法などにより導電性のプラグ部63を形成する。プラグ部63は、リード57上と、出力用導体部51,52,53上と、ゲート接続用導体部54,55,56上に、それぞれ形成される。
次に、図50および図51に示されるように、封止部59の上面を研磨して封止部59の厚さを薄くする。これに伴い、封止部59の上面から電極47C、48Cの上面とプラグ部63の上面とが露出した状態となる。
次に、図50および図51に示されるように、封止部59にレーザー加工などを用いて開口部を形成する。封止部59の開口部は、半導体チップ41~46の各電極41S~43S、41G~43G、44D~46D上に、各電極が露出するように形成される。この段階でバックテープを引き剥がし、それにより封止部59の下面とダイパッド49,50、出力用導体部51,52,53およびリード57の各下面とが露出する。
次に、図52および図53に示されるように、配線62を形成する。配線62の形成法は、上記実施の形態1における配線26の形成法と同じであるので、その説明は省略する。上述のように、配線62は、配線62DS1~62DS3,62GH1~62GH3,62GL1~62GL3,62C1,62C2を含んでいる。
次に、上記図35~図39に示されるように、封止部59の上面上に、配線62を覆うように、絶縁層64を形成する。絶縁層64は、絶縁体からなるが、例えば樹脂材料などからなる。
その後、隣り合うパッケージ間をダイシングブレードにより切断することで、半導体装置1aを得ることができる。
本実施の形態2の半導体装置1aにおいては、半導体チップ41,42,43と半導体チップ44,45,46とは上下(表裏)が逆向きで、ダイパッド上に搭載されている。すなわち、半導体チップ41,42,43は、ドレイン電極41D,42D,43Dがダイパッド49に対向する向きでダイパッド49上に搭載され、半導体チップ44,45,46は、ソース電極44S,45S,46Sがダイパッド50に対向する向きでダイパッド50上に搭載されている。そして、絶縁体部65内に、半導体チップ41のソース電極41Sと半導体チップ44のドレイン電極44Dとを電気的に接続する配線62DS1と、半導体チップ42のソース電極42Sと半導体チップ45のドレイン電極45Dとを電気的に接続する配線62DS2と、半導体チップ43のソース電極43Sと半導体チップ46のドレイン電極46Dとを電気的に接続する配線62DS3と、を形成している。これにより、上記実施の形態1で説明したような効果を得ることができる。
すなわち、半導体チップ41,42,43のソース電極41S,42S,43Sと半導体チップ44,45,46のドレイン電極44D,45D,46Dとが、上側(ダイパッドと逆側)を向き、高さ位置が、概ね同じになる。このため、絶縁体部65内に形成された配線62DS1,62DS2,62DS3を用いて、半導体チップ41,42,43のソース電極41S,42S,43Sと半導体チップ44,45,46のドレイン電極44D,45D,46Dとを、それぞれ容易かつ的確に、電気的に接続することができる。接続に金属板を用いないことにより、半導体装置内に金属板を配置するために必要なスペースを確保する必要がなく、半導体装置の小型化(小面積化)を図ることができる。
また、本実施の形態2では、互いに反対側の面にソース電極とドレイン電極とを有し、かつ直列に接続された2つの半導体チップを複数組搭載する形態として、3組搭載する構成を例示したが、半導体チップは2組でもよく、また、4組以上でも良い。
(実施の形態3)
図54~図58は、本実施の形態3の半導体装置1bの断面図である。図54は上記図35に相当し、図55は上記図36に相当し、図56は上記図37に相当し、図57は上記図38に相当し、図58は上記図39に相当するものである。
図57は配線62GL1および配線62C2に沿う位置での半導体装置1bの断面図に対応している。配線62GL2および配線62C2に沿う位置での半導体装置1bの断面図、また、配線62GL3および配線62C2に沿う位置での半導体装置1bの断面図は、図57と符号が異なるものの、構造としては同様な為、図は省略する。
図58は配線62GH1に沿う位置での半導体装置1bの断面図に対応している。配線62GH2に沿う位置での半導体装置1aの断面図、および配線62GH3に沿う位置での半導体装置1aの断面図は、図58と符号が異なるものの、構造としては同様な為、図は省略する。
本実施の形態3の半導体装置1bが上記実施の形態2の半導体装置1aと相違している点について、以下に説明する。
上記実施の形態2の半導体装置1aにおける封止部58と封止部59とを合わせたものが、本実施の形態3の半導体装置1bにおける封止部58aに対応している。そして、本実施の形態3では、半導体チップ47,48は、封止部58aの上面上に搭載されている。また、本実施の形態3では、絶縁層64は、封止部58aの上面上に、配線62および半導体チップ47,48を覆うように形成されている。封止部58a上に半導体チップ47,48を搭載していることを反映して、本実施の形態3における絶縁層64の厚さは、上記実施の形態2における絶縁層64の厚さよりも厚くなっている。本実施の形態3における絶縁体部65は、封止部58aと絶縁層64により構成される。
また、本実施の形態3の場合は、半導体チップ47は、複数の電極47Cのそれぞれが、配線62GH1,62GH2,62GH3,62C1のいずれかの上に位置し、電気的に接続されている。また、半導体チップ48は、複数の電極48Cのそれぞれが、配線62GL1,62GL2,62GL3,62C2のいずれかの上に位置し、電気的に接続されている。これにより、上記実施の形態2と同様に、本実施の形態3においても、半導体チップ41,42,43のゲート電極41G,42G,43Gを配線62GH1,62GH2,62GH3を通じて半導体チップ47の電極47Cに電気的に接続することができ、また、リード57を、配線62C1を通じて半導体チップ47の電極47Cに電気的に接続することができる。また、半導体チップ44,45,46のゲート電極44G,45G,46Gを配線62GL1,62GL2,62GL3を通じて半導体チップ48の電極48Cに電気的に接続することができ、また、リード57を配線62C2を通じて半導体チップ48の電極48Cに電気的に接続することができる。
本実施の形態3の半導体装置1bの他の構成は、上記実施の形態2の半導体装置1aと同様であるので、繰り返しの説明は省略する。
次に、本実施の形態3の半導体装置1bの製造工程について説明する。図59~図66は、本実施の形態3の半導体装置1bの製造工程を示す断面図である。図59~図66のうち、図59、図61、図63および図65は、図50と切断線を同じくする各製造工程における断面図であり、図60、図62、図64および図66は、図53と切断線を同じくする各製造工程における断面図である。
まず、図59および図60に示されるように、上記実施の形態2と同様のリードフレームを準備する。リードフレームは、フレーム枠と、フレーム枠に連結されたダイパッド49,50、出力用導体部51,52,53、ゲート接続用導体部54,55,56および複数のリード57を有している。リードフレームは、ポリイミドフィルム等のバックテープ(図示せず)に接着された状態で用いる。
次に、図59および図60に示されるように、ダイボンディング工程を行って、ダイパッド49上に半導体チップ41,42,43を搭載し、ダイパッド50上に半導体チップ44,45,46を搭載する。半導体チップ41,42,43および半導体チップ44,45,46のダイボンディングについては、本実施の形態3も上記実施の形態2と同様であるので、ここではその繰り返しの説明は省略する。但し、本実施の形態3の場合は、この段階では、半導体チップ47,48のダイボンディングは行わない。
次に、図61および図62に示されるように、半導体チップ41,42,43,44,45,46、ダイパッド49,50、出力用導体部51,52,53、ゲート接続用導体部54,55,56および複数のリード57を封止する封止部58aを形成する。この段階では、半導体チップ41,42,43,44,45,46およびその各電極は、封止部58aで覆われており、封止部58aから露出されない。封止部58aの下面側はバックテープで覆われているため、ダイパッド49,50、出力用導体部51,52,53および複数のリード57の各下面は封止部58aの下面と面一になる。
次に、図61および図62に示されるように、例えばレーザー加工などにより、出力用導体部51,52,53、ゲート接続用導体部54,55,56、および複数のリード57に達するように封止部58aに孔部を形成してから、その孔部内に電解めっき法などにより導電性のプラグ部63を形成する。
次に、図63および図64に示されるように、封止部58aの上面を研磨して封止部59の厚さを薄くする。封止部58aの研磨工程を終了すると、封止部58aの上面からプラグ部63の上面が露出した状態となる。
次に、図63および図64に示されるように、封止部58aにレーザー加工などを用いて開口部を形成する。封止部58aの開口部は、半導体チップ41~46の各電極41S~43S,41G~43G,44D~46D上に、各電極が封止部58aから露出するように形成する。この段階でバックテープを引き剥がし、それにより封止部58aの下面とダイパッド49,50、出力用導体部51,52,53およびリード57の各下面とが露出する。
次に、図65および図66に示されるように、配線62を形成する。配線62の形成法は、上記実施の形態1における配線26や上記実施の形態2における配線62の形成法と基本的には同じであるので、ここではその説明は省略する。上記実施の形態2と同様に、本実施の形態においても、配線62は、配線62DS1,62DS2,62DS3,62GH1,62GH2,62GH3,62GL1,62GL2,62GL3,62C1,62C2を含んでいる。
次に、図65および図66に示されるように、ダイボンディング工程を行って、封止部58a上に半導体チップ47(図示せず),48を搭載する。半導体チップ47,48の電極47C,48Cが封止部58aに対向する向きで、半導体チップ47,48を封止部58a上に搭載する。半導体チップ47の複数の電極47Cと、配線62GH1,62GH2,62GH3,62C1とが、それぞれ電気的に接続され、半導体チップ48の複数の電極48Cと、配線62GL1,62GL2,62GL3,62C2とが、それぞれ電気的に接続される。
次に、上記図54~図58に示されるように、封止部58aの上面上に、配線62および半導体チップ47,48を覆うように、絶縁層64を形成する。
その後、隣り合うパッケージ間をダイシングブレードにより切断することで、半導体装置1bを得ることができる。
本実施の形態3では、制御用の半導体チップ47,48はどちらもフェイスダウンでフリップチップ接続している。このため、半導体チップ47,48に対してフリップチップ接続することが望まれる場合は、本実施の形態3を適用することが好ましい。一方、上記実施の形態2では、制御用の半導体チップ47,48はどちらもフェイスアップ接続しており、封止部59上に半導体チップ47,48を搭載していないため、絶縁層64の厚さを比較的薄くすることができる。このため、半導体装置全体の厚さを薄くすることができる。
(実施の形態4)
図67~図71は、本実施の形態4の半導体装置1cの断面図である。図72および図73は、本実施の形態4の半導体装置1cの平面透視図である。図72には、配線62が示されており、半導体チップ41,42,43,44,45,46,47,48の位置を点線で示してある。また、図73には、ダイパッド49,50、出力用導体部51,52,53、リード57、配線62GL1,62GL2,62GL3,62C2、プラグ部63および導体パターン66が示されており、半導体チップ41,42,43,44,45,46,47,48の位置を点線で示してある。
なお、図70は配線62GL1、配線62C2に沿う位置での半導体装置1cの断面図に対応している。配線62GL2,配線62C2に沿う位置での半導体装置1cの断面図は、図70と符号は異なるものの、構造としては類似する為、図示を省略する。同様に、配線62GL3,配線62C2に沿う位置での半導体装置1cの断面図も、図示を省略する。また、図71は配線62GH1、配線62C1に沿う位置での半導体装置1cの断面図に対応している。配線62GH2、配線62C1に沿う位置での半導体装置1cの断面図は、図71と符号は異なるものの、構造としては類似する為、図示を省略する。同様に、配線62GH3、配線62C1に沿う位置での半導体装置1cの断面図は、も、図示を省略する。
本実施の形態4の半導体装置1cが上記実施の形態2の半導体装置1aと相違している点について、以下に説明する。
上記実施の形態2の場合は、制御用の半導体チップ47,48は、両方とも、封止部58上に搭載されていた。それに対して、本実施の形態4では、制御用の半導体チップ47,48のうち、一方の半導体チップ47については、封止部58上に搭載し、他方の半導体チップ48については、導体パターン66上に搭載されている。これに伴い、半導体チップ44,45,46のゲート電極44G,45G,46Gを半導体チップ48の電極48Cに電気的に接続するための配線62GL1,62GL2,62GL3と、半導体チップ48の電極48Cをリード57に電気的に接続するための配線62C2とは、封止部59上ではなく、封止部58上(すなわち封止部58と封止部59との間)に形成している。
本実施の形態4では、封止部58の上面上に、配線62GL1,62GL2,62GL3,62C2とチップ搭載用の導体パターン66とが形成されている。そして、半導体チップ47は、半導体チップ47の電極47Cが上方を向き、半導体チップ47の裏面が導体パターン66(封止部58)に対向する向きで、導体パターン66上に半田などの接合材61Cを介して搭載されて固定されている。半導体チップ48は、半導体チップ48の電極48Cが封止部58に対向する向きで、封止部58上に搭載され、複数の電極48Cのそれぞれは、配線62GL1,62GL2,62GL3,62C2のいずれかの上に位置し、導電性の接合材61aを介して電気的に接続されている。
本実施の形態4の場合は、ゲート接続用導体部は形成されていない。半導体チップ44~46のゲート電極44G~46Gは、プラグ部を経由せず、配線62GL1~62GL3を通じて半導体チップ48の電極48Cと電気的に接続される。リード57と半導体チップ48の電極48Cは、プラグ部を経由せず、配線62C2を通じて電気的に接続される。
本実施の形態4の半導体装置1cの他の構成は、上記実施の形態2の半導体装置1aとほぼ同様であるので、ここではその繰り返しの説明は省略する。
次に、本実施の形態4の半導体装置1cの製造工程について説明する。図74~図82は、本実施の形態4の半導体装置1cの製造工程を示す断面図である。図74~図82のうち、図74、図77および図80は、上記図67に対応する断面が示され、図75、図78および図81は、上記図70に対応する断面が示され、図76、図79および図82は、上記図71に対応する断面が示されている。
まず、リードフレームを準備する。本実施の形態4の場合は、リードフレームは、フレーム枠(ここでは図示せず)と、フレーム枠に連結されたダイパッド49,50、出力用導体部51,52,53、および複数のリード57を有しているが、ゲート接続用導体部は、有していない。それから、上記実施の形態2の上記図42および図43のように封止部58を形成してから、封止部58の上面を研磨することにより、封止部58の厚さを薄くする。これにより、図74~図76に示されるように、ダイパッド49,50、出力用導体部51,52,53および複数のリード57のそれぞれの上面が、封止部58から露出する。
次に、図77~図79に示されるように、金属層70を形成する。封止部58上に形成された金属層70により、配線62GL1,62GL2,62GL3,62C2および導体パターン66が形成される。また、金属層70は、ダイパッド49,50、出力用導体部51,52,53およびリード57上にも形成される。この工程は、上記実施の形態1で説明した配線26形成工程とほぼ同様に行うことができるので、ここではその説明は省略する。以降の図80~図82では、簡略化のために、ダイパッド49,50、出力用導体部51,52,53およびリード57のそれぞれ上に形成された金属層70を、分けて示さずに、ダイパッド49,50、出力用導体部51,52,53およびリード57に含めてある(上記図67~図71も同様)。
次に、図80~図82に示されるように、ダイボンディング工程を行う。ダイボンディング工程では、ダイパッド49上に半導体チップ41,42,43が搭載され、ダイパッド50上に半導体チップ44,45,46が搭載され、封止部58上に半導体チップ47,48が搭載される。半導体チップ41,42,43は、ドレイン電極41D,42D,43Dがダイパッド49の上面に対向する向きで搭載され、ドレイン電極41D,42D,43Dは導電性の接合材61Dを介してダイパッド49に電気的に接続される。半導体チップ44,45,46は、ソース電極44S,45S,46Sがダイパッド50の上面に対向する向きで搭載され、ソース電極44S,45S,46Sは導電性の接合材61Sを介してダイパッド50に電気的に接続される。半導体チップ44,45,46のゲート電極44G,45G,46Gは、配線62GL1,62GL2,62GL3に半田などの導電性の接合材61Gを介して電気的に接続される。半導体チップ47は、半導体チップ47の裏面が導体パターン66(封止部58)の上面に対向する向きで、導体パターン66の上面上に、半田などの接合材61Cを介して搭載する。半導体チップ48は、半導体チップ48の表面(電極48Cが形成された側の主面)が封止部58の上面に対向する向きで、封止部58の上面上に、搭載する。半導体チップ48の複数の電極48Cのそれぞれは、配線62GL1,62GL2,62GL3,62C2のいずれかに電気的に接続される。
その後の工程は、上記実施の形態2と概ね同じである。すなわち、図67~図71からも分かるように、まず半導体チップ41,42,43,44,45,46,47,48を覆うように封止部59を形成してから、封止部59に孔部を形成してその孔部内にプラグ部63を形成する。それから、封止部59の上面を研磨して封止部59の厚さを薄くすることで、封止部59の上面から半導体チップ47の電極47Cとプラグ部63の上面とを露出させる。更に、半導体チップ41,42,43のソース電極41S,42S,43Sおよびゲート電極41G,42G,43Gと、半導体チップ44,45,46のドレイン電極44D,45D,46Dの上で封止部59に開口部を設けて、各電極を露出させる。それから、配線62DS1,62DS2,62DS3,62GH1,62GH2,62GH3,62C2を形成する。そして、封止部59の上面上に、配線62を覆うように、絶縁層64を形成してから、隣り合うパッケージ間をダイシングブレードにより切断することで、半導体装置1cを得ることができる。
本実施の形態4では、半導体チップ41,42,43のゲート電極41G,42G,43Gと半導体チップ47の電極47Cとを電気的に接続するのに、プラグ部63は必要なく、また、半導体チップ44,45,46のゲート電極44G,45G,46Gと半導体チップ48の電極48Cとを電気的に接続するのにも、プラグ部63は必要なくなる。このため、半導体チップ間の電気的な接続に必要な構造を単純化することができる。このため、半導体装置の小型化にも有利となる。
(実施の形態5)
本実施の形態5は、上記実施の形態4の半導体装置1cに、更に上層の配線を追加し、半導体装置上に電子部品を搭載できるようにした変形例である。図83および図84は、本実施の形態5の半導体装置1dの断面図であり、図83は上記図67に相当し、図84は上記図71に相当するものである。
絶縁層64よりも下の構造については、本実施の形態5の半導体装置1dは、上記実施の形態4の半導体装置1cと同様であるので、ここではその繰り返しの説明は省略する。
図83および図84にも示されるように、本実施の形態5の半導体装置1dにおいては、絶縁層64上に、更に配線層が1層以上形成されている。図83および図84の場合は、絶縁層64上に配線72が形成され、絶縁層64上に、配線72を覆うように絶縁層73が形成され、絶縁層73上に配線75が形成されている。配線72は、絶縁層64に設けられた開口部71(配線62を露出する開口部71)を通じて配線62と電気的に接続されている。配線75は、絶縁層73に設けられた開口部74(配線72を露出する開口部74)を通じて配線72と電気的に接続されている。半導体装置1d上、すなわち半導体装置1dの配線75上には、電子部品77が搭載される。図83および図84の場合は、電子部品77aと電子部品77bが搭載されているが、搭載される電子部品の数は任意である。電子部品77の電極は、半田などの導電性の接合材76を介して、配線75に電気的に接続される。これにより、電子部品77を、配線62を経由して半導体装置1dが内蔵する半導体チップ41,42,43,44,45,46,47,48のいずれかに電気的に接続することができる。電子部品77としては、例えばコイルやコンデンサなどを用いることができる。
本実施の形態5では、半導体装置上に他の電子部品を搭載することができるため、半導体装置を実装する実装基板などにおいて、その電子部品を搭載するのに必要なスペースが不要となる。
図83および図84に示される半導体装置1dは、実施の形態4の半導体装置1cをベースにしているが、実施の形態4以外の実施の形態の半導体装置をベースにすることもできる。
(実施の形態6)
これまでは、リードフレームを用いる実施の形態について説明したが、本実施の形態6では、リードフレームを用いずに半導体装置を製造する場合について説明する。図85~図99は、本実施の形態6の半導体装置の製造工程を示す断面図である。図85~図99のうち、図85、図88、図91、図94および図97は、上記図67に相当する断面が示され、図86、図89、図92、図95および図98は、上記図70に相当する断面が示され、図87、図90、図93、図96および図99は、上記図71に対応する断面が示されている。
まず、図85~図87に示されるように、金属板81を準備する。金属板81は、ベースとなる金属層(金属基板)81aと、金属層81aの上面上に形成された金属層81bとからなる。金属層81bは、金属層81aよりも薄い。また、金属層81aと金属層81bとは、互いに異なる金属材料からなる。金属層81bは、後で金属層81aをエッチングする際のエッチングストッパ層として機能する。
次に、金属板81の上面上に、すなわち金属板81を構成する金属層81b上に、金属パターン82を形成する。金属パターン82を形成する工程は、上記実施の形態1で説明した配線26形成工程とほぼ同様に行うことができるので、ここではその説明は省略する。
金属パターン82は、好ましくは金属層81aと同種の金属材料からなる。例えば、金属層81aと金属パターン82は、いずれも銅または銅合金からなる。金属層81bは、例えばチタン層とすることができる。金属層81aは、金属パターン82よりも厚いことが、好ましい。
金属パターン82は、ダイパッド49,50となる部分、出力用導体部51~53となる部分、リード57となる部分、配線62のそれぞれとなる部分を、含んでいる。
次に、図88~図90に示されるように、ダイボンディング工程を行う。
ダイボンディング工程では、半導体チップ41,42,43は、ドレイン電極41D,42D,43Dを、金属パターン82のうちダイパッド49となる部分に、半田などの導電性の接合材61Dを介して接続する。また、半導体チップ44,45,46は、ソース電極44S,45S,46Sを、金属パターン82のうちダイパッド50となる部分に、半田などの導電性の接合材61Sを介して接続する。また、半導体チップ44,45,46のゲート電極44G,45G,46Gは、金属パターン82のうち配線62GL1,62GL2,62GL3となる部分に、半田などの導電性の接合材61Gを介して接続する。
また、半導体チップ47,48は、半導体チップ47,48の表面(電極47C,48Cが形成された側の主面)が金属板81に対向する向きで、電極47Cを金属パターン82のうち配線62GH1,62GH2,62GH3,62C1となる部分に、電極48Cを金属パターン82のうち配線62GL1,62GL2,62GL3,62C2となる部分に、半田などの導電性の接合材61aを介して電気的に接続する。
ダイボンディング工程の後、絶縁層64形成工程までは、本実施の形態6も上記実施の形態4と概ね同じである。すなわち、図91~図93からも分かるように、まず半導体チップ41,42,43,44,45,46,47,48を覆うように封止部59を形成してから、封止部59に孔部を形成してその孔部内にプラグ部63を形成する。それから、封止部59の上面を研磨して封止部59の厚さを薄くしてから、各電極上において封止部59に開口部を形成することで、その開口部から半導体チップ41,42,43のソース電極41S,42S,43Sおよびゲート電極41G,42G,43Gと、半導体チップ44,45,46のドレイン電極44D,45D,46Dとを露出させる。それから、配線62を形成する。配線62は、配線62DS1,62DS2,62DS3,62GH1,62GH2,62GH3を含んでいる。配線62の形成法は、上記実施の形態4などと同様である。そして、封止部59の上面上に、配線62を覆うように、絶縁層64を形成する。この段階が、図91~図93に対応している。
次に、金属板81の下面上にレジストパターン(図示せず)を形成してから、金属板81の下面側から、レジストパターンで覆われない部分の金属板81をエッチングして除去する。その後、レジストパターンを除去した段階が、図94~図96である。エッチングの際は、まず、金属層81bをエッチングストッパとして用いて金属層81aをエッチングし、その後、露出した金属層81bをエッチングする。これにより、金属板81が部分的に除去され、残存する金属板81とその上の金属パターン82とにより、ダイパッド49、ダイパッド50、出力用導体部51,52,53、リード57を構成する。配線62GH1~62GH3、配線62GL1~62GL1,および配線62C1,62C2のうちリード57が形成されていない部分の下には、金属板81は残存していない。
次に、図97~図99に示されるように、絶縁体からなる封止部58を形成する。封止部58は、ダイパッド49,50、出力用導体部51,52,53、およびリード57のそれぞれの側面と、配線62GL1,62GL2,62GL3,62GH1,62GH2,62GH3,62C1,62C2のそれぞれの下面と、封止部59の露出する下面とを覆うように、形成される。封止部58の下面では、ダイパッド49,50、出力用導体部51,52,53、およびリード57の各下面が露出される。あるいは、各下面を覆うように封止部58を形成したのち、研磨することで露出させても良い。
本実施の形態6では、半導体チップ47,48の両方をフェイスダウンで接続している。半導体チップ41,42,43のゲート電極41G,42G,43Gを半導体チップ47の電極47Cに電気的に接続する配線62GH1,62GH2,62GH3は、配線62と金属パターン82から構成されており、両者はプラグ部63を介して電気的に接続されている。例えば、配線62により形成された配線62GH1の一方の端部は、半導体チップ41のゲート電極41Gに接続され他方の端部はプラグ部63に接続されており、金属パターン82により形成された配線62GH1の一方の端部は半導体チップ47の電極47Cに接続され、他方の端部はプラグ部63に接続されている。配線62GH2や配線62GH3についても同様である。
また、本実施の形態6の変形例として、半導体チップ47,48の一方または両方をフェイスアップボンディングしても良い。
(実施の形態7)
本実施の形態7でも、リードフレームを用いない半導体装置について説明する。図100~図114は、本実施の形態7の半導体装置の製造工程を示す断面図である。図100~図114のうち、図100、図103、図106、図109および図112は、上記図67に相当する断面が示され、図101、図104、図107、図110および図113は、上記図70に相当する断面が示され、図102、図105、図108、図111および図114は、上記図71に対応する断面が示されている。
まず、図100~図102に示されるように、絶縁基板91を準備する。絶縁基板91は、例えばガラス基板を用いることができる。絶縁基板91の上面全体に、必要に応じて、シード層用の金属層を形成しておいてもよい。
次に、図100~図102に示されるように、絶縁基板91上に金属パターン92を形成する。例えば、絶縁基板91上にレジストパターン(図示せず)を形成してから、絶縁基板91の上面のうち、レジストパターンで覆われていない領域に金属層を電解めっき法により形成することにより、金属パターン92を形成する。金属パターン92は、例えば、銅または銅合金からなる。その後、レジストパターンは除去する。金属パターン92は、ダイパッド49,50となる部分、出力用導体部51~53となる部分、リード57となる部分を、含んでいる。
次に、金属パターン92を覆うように封止部58を形成してから封止部58の上面を研磨することにより、図103~図105に示されるように、金属パターン92の上面が、封止部58から露出する。
次に、図106~図108に示されるように、金属層93を形成する。この工程は、上記実施の形態4の金属層70形成工程と同様に行うことができる。封止部58上に形成された金属層93により、配線62GL1,62GL2,62GL3,62C2および導体パターン66が形成される。また、金属層93は、金属パターン92上にも形成される。金属パターン92とその上の金属層93とにより、ダイパッド49,50、出力用導体部51,52,53およびリード57が形成される。以降の図109~図114では、簡略化のために、ダイパッド49,50、出力用導体部51,52,53およびリード57について、金属パターン92と金属層93とを分けて示さずに、一体化して示してある。
次に、上記実施の形態4と同様に、ダイボンディング工程から絶縁層64を形成する工程までを行うことにより、図109~図111の構造が得られる。この間の工程は、本実施の形態7も上記実施の形態4とほぼ同様であるので、ここではその繰り返しの説明は省略する。
次に、図112~図114に示されるように、絶縁基板91とその上の構造体とを分離する。上述したシード層用の金属層を形成していた場合は、この分離工程後に、エッチングにより除去することができる。このようにして、半導体装置を製造することができる。
本実施の形態6の製造工程は、上記実施の形態4だけでなく、それ以外の実施形態に適用することもできる。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。