CN117936492A - 一种引线框架及半桥驱动芯片 - Google Patents

Abstract

本申请涉及一种引线框架及半桥驱动芯片，属于电子技术领域，引线框架中设有源漏引脚，上桥功率芯片的漏极与下桥功率芯片的源极可以通过引线框架中的源漏引脚实现互联，在半桥驱动芯片内部实现两颗功率芯片的互连，这样就不必在半桥驱动芯片所在的基板上布设互连线路，在没有增加半桥驱动芯片封装难度的基础上，基板的布线难度与布线复杂度得以降低；而且利用引脚实现上桥功率芯片与下桥功率芯片的互连，互连线路的长度缩短，互连线路的阻抗降低，这样可以减小信号传输的时延，降低半桥驱动芯片的功耗，同时互连线路在半桥驱动芯片内部，降低了互连线路中信号所受到的干扰，提升了半桥驱动芯片的性能与品质。

Description

一种引线框架及半桥驱动芯片

技术领域

本申请涉及电子技术领域，尤其是涉及一种引线框架及半桥驱动芯片。

背景技术

半桥驱动电路是一种MOSFET驱动电路，其因具有电路设计简单、外围元器件少、驱动能力强、可靠性高等优点而被广泛应用。半桥驱动芯片中一般封装有两个功率管，其中一个功率管作为上桥，另一个作为下桥，上桥功率管与下桥功率管的互连通过半桥驱动芯片布署所在的基板上的基板线路实现，例如通过基板上的铜箔线路互连或者是过孔结合铜箔线路实现互连，不过这种互连方案中信号传输存在延时高、功耗高、干扰大等问题，严重影响了半桥驱动电路的性能。

发明内容

为了提升半桥驱动电路的性能，本申请提供了一种引线框架及半桥驱动芯片。

第一方面，本申请提供一种引线框架，所述引线框架包括被配置为承载功率芯片的裸芯垫、分布在所述裸芯垫的承载面侧边的多个引脚，所述裸芯垫的所述承载面包括两个独立的裸芯设置区，两个所述裸芯设置区中的一个被配置为承载上桥功率芯片，另一个被配置为承载下桥功率芯片；所述多个引脚中包括上桥栅极引脚、下桥栅极引脚、源极引脚、漏极引脚以及源漏引脚，所述上桥栅极引脚、所述下桥栅极引脚分别被配置为同所述上桥功率芯片的栅极、所述下桥功率芯片的栅极电连接，所述源极引脚被配置为同所述上桥功率芯片的源极电连接，所述漏极引脚被配置为同所述下桥功率芯片的漏极电连接，所述源漏引脚被配置为同所述上桥功率芯片的漏极以及所述下桥功率芯片的源极电连接。

通过采用上述技术方案，引线框架的承载面可以承载两颗功率芯片，引线框架的多个引脚分布在承载面的侧边，这多个引脚中除了用于与功率芯片的栅极电连接的栅极引脚（包括上栅极引脚、下栅极引脚）、与功率芯片的源极电连接的源极引脚以及与功率芯片的漏极电连接的漏极引脚以外，还包括源漏引脚，该源漏引脚用于与上桥功率芯片的漏极以及下桥功率芯片的源极电连接，因此，在将上桥功率芯片与下桥功率芯片键合到引线框架上以后，上桥功率芯片的漏极与下桥功率芯片的源极就直接可以通过引线框架中的源漏引脚实现互联，在半桥驱动芯片内部实现两颗功率芯片的互连，这样就不必在半桥驱动芯片所在的基板上布设互连线路，在没有增加半桥驱动芯片封装难度的基础上，基板的布线难度与布线复杂度得以降低；而且，相较于在基板上设置布线线路的方案，利用引脚实现上桥功率芯片与下桥功率芯片的互连，互连线路的长度缩短，互连线路的阻抗降低，这样可以减小信号传输的时延，降低半桥驱动芯片的功耗，同时互连线路在半桥驱动芯片内部，降低了互连线路中信号所受到的干扰，提升了半桥驱动芯片的性能与品质。

可选地，所述源漏引脚与所述上桥功率芯片对应的所述裸芯设置区为一体结构，所述漏极引脚与所述下桥功率芯片对应的所述裸芯设置区为一体结构。

可选地，所述多个引脚中包括N个彼此电性连接的所述源漏引脚，以及N个彼此电性连接的所述漏极引脚，N≥2。

可选地，所述引脚的设置满足以下任意一种：

N个所述源漏引脚同M个所述漏极引脚分别位于所述承载面的相对两侧，M＞N-M，且所述上桥栅极引脚与所述下桥栅极引脚分别位于所述承载面的两个对角外；

M个所述源漏引脚同N个所述漏极引脚分别位于所述承载面的相对两侧，M＞N-M，且所述上桥栅极引脚与所述下桥栅极引脚分别位于所述承载面的两个对角外；

N个所述源漏引脚同M个所述漏极引脚位于所述承载面的同一侧，其余的所述引脚位于所述承载面的另一侧，且M＞N-M。

可选地，N的取值为3，M的取值为2，所述引线框架具有十个鸥翼型的所述引脚，其中包括两个所述源极引脚、一所述上桥栅极引脚以及一所述下桥栅极引脚。

通过采用上述技术方案，引线框架中的引脚采用鸥翼型结构，对应地，利用该引线框架封装功率芯片制备出的半桥驱动芯片中引脚处于塑封体之外，而且不与塑封体的底面共面，这样可以增加半桥驱动芯片的爬电距离，提升半桥驱动芯片的电气可靠性。

第二方面，本申请提供一种半桥驱动芯片，包括塑封体、两颗功率芯片、若干键合件以及一如前述第一方面任一项所述的引线框架，所述两颗功率芯片分别设置于所述引线框架的两个所述裸芯设置区中，其中一颗作为所述上桥功率芯片，另一颗作为所述下桥功率芯片，所述上桥功率芯片的栅极同所述引线框架中的所述上桥栅极引脚电连接，所述下桥功率芯片的栅极同所述引线框架中的所述下桥栅极引脚电连接，所述上桥功率芯片的源极同所述引线框架中的所述源极引脚电连接，所述下桥功率芯片的漏极同所述引线框架中的所述漏极引脚电连接，所述下桥功率芯片的所述源极以及所述上桥功率芯片的所述漏极均同所述引线框架中的所述源漏引脚电连接；所述功率芯片上背向所述裸芯设置区的电极通过所述键合件与对应的所述引脚电连接；所述功率芯片与所述键合件均被包裹于所述塑封体中。

通过采用上述技术方案，直接利用引线框架中的源漏引脚实现了上桥功率芯片的漏极与下桥功率芯片的源极之间的互连，互连线路处于半桥驱动芯片内部，受到的外部干扰更少，而且相较于通过在基板上设置互连线路互连上桥功率芯片漏极与下桥功率芯片源极的方案，半桥驱动芯片内部的互连线路更短，阻抗更小，这能够减小半桥驱动芯片中的信号传输时延，降低半桥驱动芯片的功耗，提升半桥驱动芯片的电气性能，增强半桥驱动芯片的品质。另外，半桥驱动芯片内部实现了两颗功率芯片间的互连，因此布署半桥驱动芯片的基板就不需要再设置互连线路，这样能够降低基板的布线设计的难度与复杂度，同时，也可以给基板留出更多的空间以用于器件布署，提升基板上器件的集成度。

可选地，所述上桥功率芯片与所述下桥功率芯片以所述承载面的中心为中心，旋转对称设置。

可选地，所述半桥驱动芯片被布署至基板后所述塑封体上朝向所述基板的一面为所述塑封体的底面，背向所述基板的一面为所述塑封体的顶面；所述半桥驱动芯片还包括设置于所述塑封体顶面的顶部散热板。

通过采用上述技术方案，在塑封体的顶面设置有顶部散热板，这样半桥驱动芯片内功率芯片所产生的热量可以传导至塑封体顶面通过顶部散热板散出，相较于相关技术中半桥驱动芯片只能通过底板向基板散热的方案，能够提升散热效率，增强散热效果。

可选地，所述功率芯片的所述源极与所述栅极均位于所述功率芯片背向所述裸芯设置区的一面；所述键合件中包括第一键合件、第二键合件、第三键合件以及第四键合件，所述上桥功率芯片的所述栅极通过所述第一键合件同所述上桥栅极引脚电连接，所述下桥功率芯片的所述栅极通过所述第二键合件同所述下桥栅极引脚电连接，所述上桥功率芯片的所述源极通过所述第三键合件同所述源极引脚电连接，所述下桥功率芯片的所述源极通过所述第四键合件同所述源漏引脚电连接；且所述第三键合件与所述第四键合件中的至少一个为铜桥，所述顶部散热板与所述铜桥一体成型。

通过采用上述技术方案，顶部散热板与键合件中的铜桥一体成型，这样功率芯片产生的热量得以直接通过铜桥从塑封体的内部传导至塑封体的外部，提升了半桥驱动芯片的导热、散热效果，另外，因为顶部散热板与铜桥与一体成型，因此，顶部散热板并不需额外设置，减少了半桥驱动芯片中的器件数量，而且顶部散热板与铜桥所组成的整体结构一部分内嵌于塑封体中，这样就不需要针对顶部散热板设置专门的固定机构，降低了半桥驱动芯片的制备难度与生产成本。

可选地，所述塑封体的至少一个侧面设有向所述塑封体内部凹陷的避空槽，所述引线框架具有外凸于所述避空槽槽底的连杆残余部，且所述连杆残余部外凸于所述槽底的高度小于所述避空槽的槽深，所述连杆残余部由所述引线框架与相邻所述引线框架之间的连杆切断后形成。

通过采用上述技术方案，在塑封体的侧面设置有避空槽，这样在封装出大批量的半桥驱动芯片并将这些半桥驱动芯片分离成单颗的芯片后，由引线框架与引线框架间连杆断裂后形成的连杆残余部能够被收容在避空槽中，避免了连杆残余部外凸于半桥驱动芯片的侧面，防止连杆残余部与外部电路间发生短路，提升了半桥驱动芯片的电气可靠性。同时，也避免了连杆残余部对半桥驱动芯片安装布署过程的干扰。

综上所述，本申请至少包括以下有益技术效果：

1.上桥功率芯片的漏极与下桥功率芯片的源极可以直接通过引线框架中的源漏引脚实现互联，互连线路处于半桥驱动芯片内部，减少了互连线路中信号受到的外部干扰，缩短了互连线路的长度，减小了信号传输时延与互联线路的阻抗，降低了半桥驱动芯片的功耗，提升半桥驱动芯片的电气性能。

2.基板上不需要设置互连线路，基板的布线设计的难度与复杂度得以降低。

附图说明

图1为相关技术中半桥驱动器件的一种内部电路分布示意图；

图2为图1中半桥驱动器件的顶面示意图；

图3为图1中半桥驱动器件的底面示意图；

图4为单线路层基板中互连线路的一种走线示意图；

图5为多线路层基板中互连线路的一种走线示意图；

图6为本申请实施例中提供的引线框架的一种结构示意图；

图7为本申请实施例中提供的引线框架的另一种结构示意图；

图8为本申请实施例中提供的半桥驱动芯片的一种内部电路分布示意图；

图9为图8中半桥驱动器件的顶面示意图；

图10为图8中半桥驱动器件的侧面示意图；

图11为图8中半桥驱动器件的底面示意图；

图12为本申请实施例中提供的半桥驱动芯片的另一种内部电路分布示意图；

图13为本申请实施例中提供的引线框架的又一种结构示意图；

图14为基于图13的引线框架封装出的半桥驱动芯片的一种内部电路分布示意图；

图15为基于图13的引线框架封装出的半桥驱动芯片的另一种内部电路分布示意图；

图16为本申请实施例提供的引线框架阵列的一种结构示意图；

图17为基于引线框架阵列封装半桥驱动芯片的一种流程示意图；

图18为本申请实施例提供的半桥驱动芯片的一种顶面示意图；

图19为图18中半桥驱动芯片的一种内部电路分布示意图。

附图标记说明：

10-半桥驱动器件；11-功率管；12-封装引线框架；121-基岛；122-框架引脚；20-互连线路；31-单线路层基板；32-多线路层基板；40-引线框架阵列；41-边框；42-连杆；420-连杆残余部；43-防溢胶连筋；50-半桥驱动芯片；51-功率芯片；52-键合件；53-塑封体；530-避空槽；54-顶部散热板；60-引线框架；61-裸芯垫；610-裸芯设置区；62-引脚；621-上桥栅极引脚；622-下桥栅极引脚；623-源极引脚；624-漏极引脚；625-源漏引脚。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。

图1示出了相关技术中一种典型半桥驱动器件10的内部电路分布示意图，从图1中可以看出，半桥驱动器件10中包括封装引线框架12以及两个设置于封装引线框架12上的功率管11，功率管11可以为NMOS管，也可以为PMOS管，功率管11的漏极（D）处于功率管11的一个表面，栅极（G）与源极（S）处于功率管11的另一个相对的表面。图1中封装引线框架12具有两个基岛121以及八个框架引脚122，每个功率管11对应设置到一个基岛121上，并且每个功率管11对应四个框架引脚122。四个框架引脚122中两个为漏极引脚，两个为源极引脚，两个栅极引脚，其中两个漏极引脚分别与两个基岛121电连接。当功率管11被设置到基岛121上后，功率管11的漏极朝向封装引线框架12上的基岛121，与通过基岛121与漏极引脚实现电连接；功率管11的源极与栅极背向基岛121，其中源极通过键合引线与框架引脚122中的源极引脚电连接，栅极通过键合引线与框架引脚122中的栅极引脚电连接。图2示出了半桥驱动器件10的一种顶面示意图，图3示出了半桥驱动器件10的一种底面示意图，本申请实施例中以半桥驱动器件10被设置到基板后朝向基板的一面作为半桥驱动器件10的底面，背向基板的一面作为半桥驱动器件10的顶面。从图3中可以看出，基岛121外露于半桥驱动器件10的底面，这样方便半桥驱动器件10通过基岛121将热量传导至基板上，通过基板上的散热器进行散热。

在相关技术中，为了实现半桥驱动器件10中两功率管11的互连，需要在基板上设置互连线路20，图4示出了单线路层基板31中互连线路20的一种走线示意图，图4中以粗实线示意互连线路20，根据图1可知上桥功率管的漏极与下桥功率管的源极分别位于半桥驱动器件10的相对两侧，所以图4中的互连线路20几乎要环绕半桥驱动器件10外围半圈才能实现上桥功率管的漏极与下桥功率管的源极的电连接。图5示出了多线路层基板32中连接上桥功率管与下桥功率管的互连线路20的一种走线示意图，在图5中，以粗虚线示意互连线路20，在该互连线路20上设有两个过孔（图5中未示出），这两个过孔用于实现互连线路20在不同线路层之间的穿设。

本领域技术人员可以理解的是，虽然图4与图5中均选择了以右侧的功率管11作为上桥功率管，以左侧的功率管作为下桥功率管，但实际上半桥驱动器件10中两个功率管11是一样的，选择任意一个作为上桥功率管都可以。

从图4与图5中可以看出，为了实现上桥功率关于下桥功率管的互连，需要在基板上布设对应的互连线路20，互连线路20需要通过刻蚀铜箔形成铜箔线路，甚至还需要在基板中设置过孔，这导致基板的布线设计复杂，生产难度大，而且，无论是哪一种互连方案都存在互连线路20路径长，容半桥驱动电路信号传输时延大、功耗高的问题，这严重制约了半桥驱动器件10的电气性能。

对此，本申请实施例首先提供一种引线框架60，请参见图6所示：引线框架60包括裸芯垫61与多个引脚62。

裸芯垫61用于承载支撑功率芯片，其承载功率芯片的表面为承载面，承载面中包括两个独立的裸芯设置区610，每个裸芯设置区610对应一颗功率芯片，这两颗功率芯片中的一颗为上桥功率芯片，另一颗为下桥功率芯片。

多个引脚62分布在承载面的侧边，这多个引脚62中至少包括一个上桥栅极引脚621、一个下桥栅极引脚622、一个源极引脚623、一个漏极引脚624以及一个源漏引脚625，所以引线框架60中引脚62的数目必定不少于5个，其中，上桥栅极引脚621、下桥栅极引脚622分别用于与上桥功率芯片的栅极、下桥功率芯片的栅极电连接，源极引脚623用于与上桥功率芯片的源极电连接，漏极引脚624用于与下桥功率芯片的漏极电连接，源漏引脚625用于与上桥功率芯片的漏极以及下桥功率芯片的源极电连接。本实施例中以“G”示意栅极引脚（包括上桥栅极引脚621、一个下桥栅极引脚622），以“S”示意漏极引脚623，以“D”示意漏极引脚624，以“S/D”示意源漏引脚625。

可以理解的是，因为引线框架60中设置有源漏引脚625，因此，在将两颗功率芯片分别设置到裸芯垫61对应的裸芯设置区610后，只需要将其中一颗功率芯片的源极与另一颗功率芯片的漏极电连接到源漏引脚625上，即可实现上桥功率芯片与下桥功率芯片的互连，两功率芯片间的互连线路将在封装过程中被塑封体封装在半桥驱动芯片内部，这样互连线路中传输的信号受到的外部干扰会减少很多。更重要的是，用于设置半桥驱动芯片的基板上不需要布设互连线路了，而且半桥驱动芯片内部的互连线路的长度比基板中互连线路的长度小得多，对应地，互连线路的信号传输时延，以及互连线路的阻抗都降低了很多，有利于提升半桥驱动芯片的性能。

在本实施例的一些示例中，多个引脚62可以环绕裸芯垫61的承载面设置，通常情况下，裸芯垫61的承载面的轮廓大致呈矩形，所以，在一些示例中，裸芯垫61承载面的四个侧边均分布有引脚62，例如请参见图7所示。还有一些示例中，多个引脚62仅分布于裸芯垫61承载面两个相对的侧面，如图6所示，多个引脚62被分成两个引脚行，并且引脚行的行方向与承载面的侧边平行（这里所说的平行是指忽略工艺误差情况下的平行）。

引线框架60通常整体都采用金属材质，所以不仅引脚62导电，裸芯垫61也能导电，而裸芯垫61最多与部分引脚62电连接，不能与所有的引脚62电连接，因此一个引线框架60中必然存在部分引脚62不能与裸芯垫61直接连接。例如，在图6与图7中，均只有部分引脚62与裸芯垫61为一体结构，另外部分引脚62不与裸芯垫61接触，以实现与裸芯垫61之间的电气绝缘。通常情况下，功率芯片的源极、栅极以及漏极设置在功率芯片相对的两个表面上，例如源极与栅极设置在功率芯片的顶面，而漏极设置在功率芯片的底面，所以在将功率芯片设置到裸芯垫61上以后，功率芯片的漏极会朝向裸芯垫61的承载面，考虑到上桥功率芯片的漏极需要与源漏引脚625电连接，所以在本实施例的一些示例中，裸芯垫61中一个裸芯设置区610与源漏引脚625直接连接，二者为一体结构。对应地，因为下桥功率芯片的漏极需要与漏极引脚624连接，所以在一些示例中，裸芯垫61中一个裸芯设置区610与漏极引脚624直接连接，二者为一体结构。还有一些示例中，裸芯垫61中一个裸芯设置区610与源漏引脚625直接连接，另一个裸芯设置区610与漏极引脚624直接连接。对于该引线框架60，在封装半桥驱动芯片的过程中，只要将两颗功率芯片设置在裸芯垫61上对应的裸芯设置区610中，确保功率芯片的漏极与裸芯垫61接触，即可实现上桥功率芯片漏极与源漏引脚625之间的电连接，以及下桥功率芯片漏极与漏极引脚之间的电连接，不需要额外设置键合引线等键合件来电连接上桥功率芯片的漏极与源漏引脚625，也不需要额外设置键合件来电连接下桥功率芯片的漏极与漏极引脚624。

本领域技术人员应当理解的是，在一些引线框架60中，也可以所有的引脚62均不与裸芯垫61直接连接，在这种情况下，功率芯片上任意一个电极与对应引脚62之间的电连接均需要通过键合件来实现。

本实施例还提供一种半桥驱动芯片50，请参见图8示出了该半桥驱动芯片50的内部电路分布示意图：半桥驱动芯片50包括引线框架60、两颗功率芯片51以及若干键合件52，功率芯片51被设置在引线框架60的裸芯设置区610中，功率芯片51的电极与引线框架60中对应的引脚62电连接。在本实施例中，功率芯片51底面的电极（通常是漏极，不过本实施例也不排除功率芯片51的电极的其他排布方案）可以通过与裸芯垫61的接触而直接与对应的引脚62电连接，功率芯片51顶面的电极则通过键合件52与对应的引脚62电连接。本实施例中的键合件52可以包括但不限于键合引线（金线、银线或者是铜线、铝线、合金线）、键合桥（例如铜桥）中的任意一种。

另外，半桥驱动芯片50中还包括塑封体53，图8中以虚线框示意了塑封体53，另外请结合图9至图11，其中图9示出了半桥驱动芯片50的顶面示意图，图10示出了半桥驱动芯片50的侧面示意图，图11示出了半桥驱动芯片50的底面示意图。本实施例中将半桥驱动芯片50被布署至基板后朝向基板的一面作为底面，背向基板的一面作为顶面：功率芯片51与键合件52均被包裹在塑封体53中，引线框架60至少部分被包裹在塑封体53中。毫无疑义的是，引线框架60中的引脚62必须存在至少部分区域外露于塑封体53，否则半桥驱动芯片50无法实现对外电连接，在本实施例的一些示例中，引脚62采用鸥翼型结构，如图10所示，各引脚62外凸于塑封体53，所以引脚62的绝大部分区域都外露于塑封体53。本领域技术人员可以理解的是，在其他一些示例中，半桥驱动芯片50也可以采用其他封装方式，例如采用被动式下流在面条上（Passive-Down-Flux-on-Noodle，PDFN）的封装方式，在这种情况在引脚62并不会外凸于塑封体53，而是仅有部分表面外露于塑封体53。本实施例的一些示例中，裸芯垫61背向功率芯片51的一面可以外露于塑封体53，如图11所示，因为裸芯垫61为金属材质，具有良好的导热性能，因此功率芯片51工作时产生的热可以传导至裸芯垫61上，而裸芯垫61外露，便于半桥驱动芯片50实现对外散热。塑封体53可以实现引脚62、裸芯垫61以及功率芯片51之间相对位置的固定，同时，塑封体53还具有保护作用，其能够隔离保护功率芯片51，隔绝外部环境的物理损害与化学损害。

应当明白的是，一个引线框架60中至少需要设置一个源漏引脚625，但并不意味着引线框架60中只能设置一个源漏引脚625，例如，在图6中就设置有多个源漏引脚625。引线框架60中其他种类的引脚62也是类似，一种引脚62可以同时存在两个或两个以上。一个引线框架60中针对同一种引脚62设置多个，这样可以便于基于该引线框架60所封装出的半桥驱动芯片50的对外电连接。

在本实施例的一些示例中，源漏引脚625的数目与漏极引脚624的数目一致，例如一引线框架60中设有N个源漏引脚625以及N个漏极引脚624，N的取值大于等于2，如图6中源漏引脚625与漏极引脚624的数目均为3，引脚62的总数为10，除了三个源漏引脚625以及三个漏极引脚624以外，引线框架60中还包括一个上桥栅极引脚621、一个下桥栅极引脚622以及两个源极引脚623。在本实施例的一些示例中，N个源漏引脚625与N个漏极引脚624可以分别设置在承载面相对的两侧。

在本实施例的一些示例中，N个源漏引脚625与M个漏极引脚624分别位于承载面的相对两侧，剩余N-M个漏极引脚与N个源漏引脚625处于同一侧，其中M＞N-M，也即M＞N/2，例如在图6、图8、图9以及图11中，三个源漏引脚625与一个漏极引脚624、一个源极引脚623位于一侧，剩余两个漏极引脚624以及一个上桥栅极引脚621、一个下桥栅极引脚622、一个源极引脚623位于另一侧。图12示出的是半桥驱动芯片50的另一种内部电路分布示意图，不过图12中十个引脚62的分布与图8中类似。在图8与图12中，两个栅极引脚分别位于裸芯垫61矩形承载面的两个对角外。

另外一些示例中，也可以M个源漏引脚625与N个漏极引脚624分别位于承载面的相对两侧，剩余N-M个源漏引脚625与N个漏极引脚624处于同一侧。

还有一些示例中，N个源漏引脚625同M个漏极引脚624位于承载面的同一侧，其余的引脚62位于承载面的另一侧，例如请参见图13示出的引线框架60的另外一种示意图，以及图14或图15示出的基于图13中引线框架60所封装出的半桥驱动芯片50的内部电路分布示意图。

在图8与图12中，半桥驱动芯片50中两颗功率芯片51可以以承载面的中心为旋转对称中心，旋转对称排布，任意一颗功率芯片51以该旋转对称中心旋转180°之后，其姿态将与另外一颗功率芯片51的姿态一致（可参照功率芯片51上栅极的位置确定功率芯片51的姿态）。而在图14与图15中，两颗功率芯片51的姿态一致，只不过图14中功率芯片51在裸芯设置区610上的设置位置不同于图15中功率芯片51在裸芯设置区610上的设置位置。

通常，制备引线框架60是通过对金属层进行图案化处理，从而在金属层上形成多个引线框架60，这些引线框架60阵列式排布，本实施例中奖图案化金属层所形成的产品称为“引线框架阵列”，前述各附图中所示出的引线框架60都仅仅是引线框架阵列40中的一个单元，图16示出了一种引线框架阵列40，在引线框架阵列40中除了包括至少两个引线框架60以外，还包括边框41，引线框架60中的裸芯垫61与引脚62均与边框41连接固定，所以裸芯垫61与引脚62各自相对于边框41的位置固定，也即利用边框41可以保持引线框架60中裸芯垫61与引脚62之间的相对位置关系。

图17提供了一种基于引线框架阵列40制备半桥驱动芯片50的一种流程示意图，下面结合图17对半桥驱动芯片50的封装制备过程进行简单介绍：

S1702：在引线框架阵列的各引线框架中设置结合材。

结合材是指导电胶等能够用于粘接固定功率芯片51的材料，例如导电银胶，结合材可以通过点胶或者印刷的方式设置。功率芯片51需要被设置在引线框架60的裸芯设置区610中，因此，结合材被设置于裸芯设置区610中。在本实施例中，半桥驱动芯片50通过批量封装制得，所以可以通过点胶机等设备在引线框架阵列40的各个裸芯设置区610批量设置结合材。

S1704：将功率芯片固定在裸芯设置区中。

功率芯片51可以通过固晶机进行设置，每一个引线框架60中设置两颗功率芯片51，每一颗功率芯片51对应位于一个裸芯设置区610中。随后可以通过烤炉或者回流炉将功率芯片51焊接固定在引线框架60的裸芯设置区610中。

焊接固化后，可以对引线框架阵列40进行清洗，以去除残留物。

S1706：采用键合件电连接功率芯片的电极与引线框架的引脚。

将功率芯片51焊接固定到裸芯垫61以后，可以采用键合件52实现功率芯片51顶面的电极与对应引脚62的电连接，例如通过第一键合件电连接上桥功率芯片的栅极与上桥栅极引脚621，采用第二键合件电连接下桥功率芯片的栅极与下桥栅极引脚622，采用第三键合件电连接上桥功率芯片的源极与源极引脚623，采用第四键合件电连接下桥功率芯片的源极与源漏引脚625。

S1708：采用环氧树脂进行模压塑封。

键合完成后，利用环氧树脂（在本实施例中也可以采用其他塑封胶代替环氧树脂）对功率芯片51与引线框架60进行模压塑封，形成环氧树脂材质的塑封体53。可以理解的是，在进行模压塑封形成塑封体53的过程中，塑封胶可能或从上模与下模之间的缝隙溢出，在引脚62为鸥翼型引脚的情况下，塑封胶可能会裹在引脚62上。在本实施例的一些示例中，为了阻止或减少塑封胶的外溢，引线框架阵列40中还设置有防溢胶连筋43，防溢胶连筋43沿着引脚行的放方向设置，一个引脚行中各个引脚62通过该防溢胶连筋43连接成行，防溢胶连筋43处于引脚62靠近塑封体53的位置，在塑封过程中塑封胶从上模与下模之间溢出后，防溢胶连筋43可以起到堤坝作用，阻挡塑封胶的继续外溢。在塑封完成后，可以通过剪切等方式去除相邻引脚62之间的防溢胶连筋43，确保引脚62之间电气独立。

S1710：采用电镀方式在引脚上镀锡。

塑封完成以后，可以采用电镀等方式在引脚62上镀锡，以方便半桥驱动芯片50后续在基板上的应用。

S1712：将产品分离为单颗的半桥驱动芯片。

镀锡之后，可以将封装出的产品切分成多颗多里的半桥驱动芯片50，随后可以针对单颗的半桥驱动芯片50进行电性测试与激光打标，至此，半桥驱动芯片50的制备过程结束。

可以理解的是，引线框架阵列40中，在行方向上或者列方向上相邻的两个引线框架60之间存在连杆42，如图16所示，该连杆42用于在引线框架阵列40中固定保持两个相邻引线框架60的相对位置，在基于引线框架阵列40封装出大批量的半桥驱动芯片50后，需要剪断连杆42才能得到独立的半桥驱动芯片50，不过因为塑封体53的干涉以及工艺误差，连杆42不能被完全去除，会在半桥驱动芯片50上形成连杆残余部420，如图9至图11，连杆残余部420会在塑封体53侧面略微外凸。毫无疑义的是，连杆42的材质与引线框架60的材质一样，为导电金属，所以当半桥驱动芯片50被应用到基板上以后，外凸的连杆残余部420容易与半桥驱动芯片50附近的其他器件或电路发生电气接触，从而引起短路，影响产品的可靠性。同时，连杆残余部420的外凸也会给半桥驱动芯片50的安装布署造成影响，对此，本实施例提供的一些半桥驱动芯片50中，塑封体53的侧面设置有避空槽530，避空槽530由塑封体53的侧面向着塑封体53内部凹陷形成，其能够对连杆残余部420进行收容，避免连杆残余部420外凸。在设置了避空槽530的情况下，虽然连杆残余部420还是会外凸于避空槽530的槽底，但并不会外凸于避空槽530在塑封体53的槽口，也即连杆残余部420外凸于槽底的高度小于避空槽530的槽深，如图9与图11所示。在图9与图11中，避空槽530在塑封体53侧面、顶面以及底面均有开口，在另外一些示例中，避空槽530除了会在塑封体53侧面开口以外，仅会在塑封体53顶面与底面的一个上开口。可以理解的是，在塑封体53的顶面和/或底面开口是为了方便剪断或切断连杆42的操作过程。

半桥驱动芯片50的性能与温度有关，如果半桥驱动芯片50工作在高温下，则其性能与可靠性会受到严重的影响，功率芯片51工作时会产生热，如果这些热不能及时散出就会导致半桥驱动芯片50的温度上升。在本实施例的一些示例中，半桥驱动芯片50通过在塑封体53底面裸露裸芯垫61，从而利用裸芯垫61将热量传导到基板上，然后利用基板对外散热，这种方案存在这样两方面的问题：第一，基板基材导热差，所以该散热方案的散热效率不高；第二，为了提升基板对外散热的效率，需要在基板上设置散热器，散热器的设置会占据基板的器件布署空间，影响其他器件在基板上的布署。

对此，本实施例提供一种解决方案：本实施例提供的半桥驱动芯片50中，在塑封体53的顶部设置有若干顶部散热板54，请参见图18，图18示出的是半桥驱动芯片50顶部的一种示意。顶部散热板54从塑封体53的顶部裸露，塑封体53中功率芯片51产生的热量可以传导到顶部散热板54上，通过顶部散热板54直接对外散热，这样既能提升散热效率，又不必在基板上设置散热器，减少了对基板器件布署空间的占用。

在本实施例的一些示例中，顶部散热板54与键合件52可以为一体结构，例如部分示例中，顶部散热板54与键合件52一体成型。可以理解的是，顶部散热板54与键合件52为一体结构，则功率芯片51产生的热可以直接通过键合件52传导至顶部散热板54上，不需要通过塑封体53间接传导，这样能够进一步提升散热效率；而且，因为顶部散热板54与键合件52之间存在连接，而键合件52被塑封体53完全包裹，紧密固定，在这种情况下可以不必再针对顶部散热板54设置固定措施。另外，在顶部散热板54与键合件52一体成型的情景中，不仅键合件52与顶部散热板54的设置简单，而且二者的生产制造也更方便。

图19示出了图18中半桥驱动芯片50的内部电路分布示意图，从图19中可以看出，该半桥驱动芯片50中第一键合件与第二键合件采用的是键合引线，而与源极引脚623、源漏引脚625对应的键合件52（即第三键合件、第四键合件）为铜桥，一铜桥与一块顶部散热板54一体成型。本领域技术人员可以理解的是，在本实施例的其他一些示例中，第三键合件、第四键合件中仅有一个为铜桥也是可行的，或者第三键合件、第四键合件均为铜桥，但仅有一个铜桥与顶部散热板54为一体结构也是可行的。

在本实施例的一些示例中，将通过顶部散热板54实现的散热称为“顶部散热”，将通过塑封体53底部裸露裸芯垫61实现散热称为“底部散热”，在一些示例中，半桥驱动芯片50中仅具有顶部散热路径与底部散热路径中的一种，另外一些示例中，半桥驱动芯片50可以同时保留顶部散热路径与底部散热路径，这样可以进一步增强半桥驱动芯片50的散热效率，维护半桥驱动芯片50的电气性能与可靠性。

以上所述，以上实施例仅用以对本申请的技术方案进行了详细介绍，但以上实施例的说明只是用于帮助理解本申请的方法及其核心思想，不应理解为对本申请的限制。本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本申请的保护范围之内。

Claims (10)

1.一种引线框架，其特征在于，所述引线框架包括被配置为承载功率芯片的裸芯垫、分布在所述裸芯垫的承载面侧边的多个引脚，所述裸芯垫的所述承载面包括两个独立的裸芯设置区，两个所述裸芯设置区中的一个被配置为承载上桥功率芯片，另一个被配置为承载下桥功率芯片；所述多个引脚中包括上桥栅极引脚、下桥栅极引脚、源极引脚、漏极引脚以及源漏引脚，所述上桥栅极引脚、所述下桥栅极引脚分别被配置为同所述上桥功率芯片的栅极、所述下桥功率芯片的栅极电连接，所述源极引脚被配置为同所述上桥功率芯片的源极电连接，所述漏极引脚被配置为同所述下桥功率芯片的漏极电连接，所述源漏引脚被配置为同所述上桥功率芯片的漏极以及所述下桥功率芯片的源极电连接。

2.如权利要求1所述的引线框架，其特征在于，所述源漏引脚与所述上桥功率芯片对应的所述裸芯设置区为一体结构，所述漏极引脚与所述下桥功率芯片对应的所述裸芯设置区为一体结构。

3.如权利要求2所述的引线框架，其特征在于，所述多个引脚中包括N个彼此电性连接的所述源漏引脚，以及N个彼此电性连接的所述漏极引脚，N≥2。

4.如权利要求3所述的引线框架，其特征在于，所述引脚的设置满足以下任意一种：

N个所述源漏引脚同M个所述漏极引脚分别位于所述承载面的相对两侧，M＞N-M，且所述上桥栅极引脚与所述下桥栅极引脚分别位于所述承载面的两个对角外；

M个所述源漏引脚同N个所述漏极引脚分别位于所述承载面的相对两侧，M＞N-M，且所述上桥栅极引脚与所述下桥栅极引脚分别位于所述承载面的两个对角外；

N个所述源漏引脚同M个所述漏极引脚位于所述承载面的同一侧，其余的所述引脚位于所述承载面的另一侧，且M＞N-M。

5.如权利要求4所述的引线框架，其特征在于，N的取值为3，M的取值为2，所述引线框架具有十个鸥翼型的所述引脚，其中包括两个所述源极引脚、一所述上桥栅极引脚以及一所述下桥栅极引脚。

6.一种半桥驱动芯片，其特征在于，包括塑封体、两颗功率芯片、若干键合件以及一如权利要求1至5任一项所述的引线框架，所述两颗功率芯片分别设置于所述引线框架的两个所述裸芯设置区中，其中一颗作为所述上桥功率芯片，另一颗作为所述下桥功率芯片，所述上桥功率芯片的栅极同所述引线框架中的所述上桥栅极引脚电连接，所述下桥功率芯片的栅极同所述引线框架中的所述下桥栅极引脚电连接，所述上桥功率芯片的源极同所述引线框架中的所述源极引脚电连接，所述下桥功率芯片的漏极同所述引线框架中的所述漏极引脚电连接，所述下桥功率芯片的所述源极以及所述上桥功率芯片的所述漏极均同所述引线框架中的所述源漏引脚电连接；所述功率芯片上背向所述裸芯设置区的电极通过所述键合件与对应的所述引脚电连接；所述功率芯片与所述键合件均被包裹于所述塑封体中。

7.如权利要求6所述的半桥驱动芯片，其特征在于，所述上桥功率芯片与所述下桥功率芯片以所述承载面的中心为中心，旋转对称设置。

8.如权利要求6所述的半桥驱动芯片，其特征在于，所述半桥驱动芯片被部署至基板后所述塑封体上朝向所述基板的一面为所述塑封体的底面，背向所述基板的一面为所述塑封体的顶面；所述半桥驱动芯片还包括设置于所述塑封体顶面的顶部散热板。

9.如权利要求8所述的半桥驱动芯片，其特征在于，所述功率芯片的所述源极与所述栅极均位于所述功率芯片背向所述裸芯设置区的一面；所述键合件中包括第一键合件、第二键合件、第三键合件以及第四键合件，所述上桥功率芯片的所述栅极通过所述第一键合件同所述上桥栅极引脚电连接，所述下桥功率芯片的所述栅极通过所述第二键合件同所述下桥栅极引脚电连接，所述上桥功率芯片的所述源极通过所述第三键合件同所述源极引脚电连接，所述下桥功率芯片的所述源极通过所述第四键合件同所述源漏引脚电连接；且所述第三键合件与所述第四键合件中的至少一个为铜桥，所述顶部散热板与所述铜桥一体成型。

10.如权利要求6至9任一项所述的半桥驱动芯片，其特征在于，所述塑封体的至少一个侧面设有向所述塑封体内部凹陷的避空槽，所述引线框架具有外凸于所述避空槽槽底的连杆残余部，且所述连杆残余部外凸于所述槽底的高度小于所述避空槽的槽深，所述连杆残余部由所述引线框架与相邻所述引线框架之间的连杆切断后形成。