JP2003188335A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2003188335A
JP2003188335A JP2001382142A JP2001382142A JP2003188335A JP 2003188335 A JP2003188335 A JP 2003188335A JP 2001382142 A JP2001382142 A JP 2001382142A JP 2001382142 A JP2001382142 A JP 2001382142A JP 2003188335 A JP2003188335 A JP 2003188335A
Authority
JP
Japan
Prior art keywords
main surface
die pad
semiconductor device
resin
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001382142A
Other languages
English (en)
Inventor
Kenji Koyama
賢治 小山
Mamoru Iizuka
守 飯塚
Norinaga Arai
徳長 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Ltd
Eastern Japan Semiconductor Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Eastern Japan Semiconductor Technologies Inc filed Critical Hitachi Ltd
Priority to JP2001382142A priority Critical patent/JP2003188335A/ja
Publication of JP2003188335A publication Critical patent/JP2003188335A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 ダイパッドと放熱板との間における樹脂の未
充填を抑制する。 【解決手段】 放熱板と、互いに反対側の主面及び裏面
を有し、前記裏面が前記放熱板の主面と向かい合い、か
つ前記放熱板の主面から離間する状態で、前記放熱板の
主面上に配置されたダイパッドと、前記ダイパッドの主
面に接着固定された半導体チップと、前記ダイパッド及
び前記半導体チップを封止する樹脂封止体とを有する半
導体装置であって、前記ダイパッドの裏面に溝が設けら
れている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造技術に関し、特に、半導体装置のパッケージ技術
に適用して有効な技術に関するものである。
【０００２】
【従来の技術】電力増幅回路、電源回路等のスイッチに
使用される半導体装置においては、種々なパッケージ構
造のものが提案され、製品化されている。例えば、東芝
レビューＶol.５３ Ｎo.１１（１９９８），第４５頁乃
至第４７頁「２．５Ｖ駆動型第III 世代トレンチゲート
ＭＯＳＦＥＴ」には、ＴＳＳＯＰ（Ｔhin Ｓhrink Ｓma
ll Ｏut-line Ｐackage ）型と呼称されるパッケージ構
造の半導体装置が記載されている。このＴＳＳＯＰ型の
半導体装置は、スイッチング素子として例えばパワーＭ
ＯＳＦＥＴ（Ｍetal Ｏxide Ｓemiconductor Ｆeild Ｅ
ffect Ｔransistor ）が内蔵された半導体チップを樹脂
封止体で封止した構成になっている。
【０００３】一方、特開平７−５８２２９３号公報に
は、半導体チップに内蔵されたパワーＭＯＳＦＥＴのＯ
Ｎ／ＯＦＦ動作をコントローラによって制御する回路シ
ステムが記載されている。
【０００４】また、特開平５−２３４４９５号公報に
は、パワーＭＯＳＦＥＴが内蔵された半導体チップと、
過電流が流れた時にそれ自身の発生熱によって可溶部分
が溶断するヒューズ素子とを１つの樹脂封止体で封止し
た半導体装置が記載されている。ヒューズ素子は、パワ
ーＭＯＳＦＥＴのソース／ドレイン間が短絡状態となっ
た時に生じる不具合を防止する目的として設けられ、パ
ワーＭＯＳＦＥＴと直列に接続されている。
【０００５】
【発明が解決しようとする課題】本発明者は、実装基板
での部品数を削減するため、スイッチング素子が内蔵さ
れた半導体チップ（以下、単にスイッチング用チップと
呼ぶ）と、このスイッチング素子のＯＮ／ＯＦＦ動作を
制御する制御回路が内蔵された半導体チップ（以下、単
に制御用チップと呼ぶ）とを１つの樹脂封止体で封止し
た半導体装置（モジュール）を開発中である。この半導
体装置の開発中に、本発明者は以下の問題点を見出し
た。 （１）前記半導体装置は、放熱性の向上を図るため、放
熱板を採用している。また、前記半導体装置の製造にお
いては、生産性の効率化を図るため、リードフレーを採
用している。また、樹脂封止体の形成においては、低コ
スト化を図るため、大量生産に好適なトランスファモー
ルディング方法を採用している。
【０００６】前記半導体装置の製造では、まず、スイッ
チング用チップが搭載されるダイパッド（以下、第１ダ
イパッドとを呼ぶ）、制御用チップが搭載されるダイパ
ッド（以下、第２ダイパッドと呼ぶ）、及び複数のリー
ド等を有するリードフレームを準備し、その後、リード
フレームの第１ダイパッドの主面にスイッチング用チッ
プ、リードフレームの第２ダイパッドの主面に制御用チ
ップを夫々接着固定し、その後、スイッチング用チップ
及び制御用チップの電極と、これらの電極と対応する複
数のリードのインナー部とをボンディングワイヤで夫々
電気的に接続すると共に、互いに対応するスイッチング
用チップの電極と制御用チップの電極とをボンディング
ワイヤで電気的に接続する。
【０００７】次に、成形金型のキャビティの内部におい
て、複数のリードのインナー部、並びに第１及び第２ダ
イパッドが放熱板の主面上にこの主面から離間する状態
で配置されるように、成形金型にリードフレーム及び放
熱板を位置決めし、その後、成形金型のキャビティの内
部に樹脂を注入して樹脂封止体を形成する。
【０００８】前述の製造方法によれば、リードフレーム
に放熱板を固定する工程を省略できるため、半導体装置
の製造工程数を削減することができる。また、リードの
インナー部と放熱板との間、並びに第１及び第２ダイパ
ッドと放熱板との間に樹脂封止体の樹脂が介在されるた
め、リードのインナー部と放熱板との絶縁耐圧、並びに
第１及び第２ダイパッドと放熱板との絶縁耐圧を確保す
ることができる。
【０００９】しかしながら、前述の半導体装置において
は、半導体チップの熱を放熱板に効率よく伝達させる必
要がある。半導体チップの熱を放熱板に効率よく伝達さ
せるためには、半導体チップが搭載されたダイパッド
（第１及び第２ダイパッド）と放熱板との間の間隔を狭
くすればよいが、これらの間隔を狭くした場合、ダイパ
ッドと放熱板との間において樹脂の未充填が発生し易く
なる。特に、制御用チップが搭載される第２ダイパッド
は、スイッチング用チップが搭載される第１ダイパッド
よりも平面サイズが大きいため、第２ダイパッドと放熱
板との間において、樹脂の未充填がより発生し易くな
る。このような樹脂の未充填が発生した場合、放熱板と
ダイパッドとの間の熱抵抗が増加してしまうため、半導
体装置の放熱性が低下してしまう。また、樹脂封止体の
樹脂に含まれている水分が未充填部に溜まり、半導体チ
ップの電極が腐食するといった不具合の要因となるた
め、半導体装置の信頼性が低下してしまう。 （２）前述の半導体装置は、樹脂封止体を形成した後、
抵抗素子、容量素子、ヒューズ素子、インダクター等の
電子部品を組み込むことができる構造になっている。具
体的には、スイッチング用チップ及び制御用チップを封
止する樹脂封止体と、この樹脂封止体の主面から厚さ方
向（深さ方向）に沿って窪む凹部と、主面に接続部を有
するパッドであって、前記接続部が前記凹部の底面から
露出するパッドとを有するパッケージ構造になってい
る。
【００１０】このような半導体装置は、樹脂封止体を形
成する工程（樹脂封止工程）において、成形金型のキャ
ビティの内壁面側からパッドの主面に向かって突出する
治具の先端面をパッドの主面の接続部に圧接させた状態
で、成形金型のキャビティの内部に樹脂を加圧注入する
ことによって形成することができる。
【００１１】しかしながら、パッドの主面の接続部と治
具の先端面との間に樹脂が入り込み易く、パッドの接続
部が薄膜状の不要樹脂体（レジンバリ）によって覆われ
てしまうといった不具合が発生し易い。このような不具
合が発生した場合、樹脂封止体を形成した後、電子部品
を組み込む実装工程において、パッドの接続部に電子部
品を電気的に接続することが困難になる。
【００１２】なお、前述の未充填は、流動性が良い樹脂
（粘性が低い樹脂）、即ちスパイラルフローが大きい樹
脂を用いることによって抑制することができる。一方、
前述のレジンバリは、流動性が悪い樹脂（粘性が高い樹
脂）、即ちスパイラルフローが小さい樹脂を用いること
によって抑制することができる。しかしながら、未充填
を抑制するためにスパイラルフローが大きい樹脂を用い
た場合、パッドの接続部と治具の先端面との間に樹脂が
入り込み易くなる。一方、レジンバリを抑制するために
スパイラルフローが小さい樹脂を用いた場合、放熱板と
ダイパッドとの間における樹脂の流れが悪くなる。即
ち、放熱板、半導体チップが搭載されるダイパッド、及
び樹脂封止体形成後に電子部品が接続されるパッドを有
する半導体装置においては、放熱板とダイパッドとの間
における樹脂の未充填、及びパッドの接続部を覆うレジ
ンバリを樹脂の粘性を変えて対策することは困難であ
る。
【００１３】本発明の目的は、放熱板とダイパッドとの
間における樹脂の未充填を抑制することが可能な技術を
提供することにある。
【００１４】本発明の他の目的は、電子部品の実装不良
を抑制することが可能な技術を提供することにある。
【００１５】本発明の他の目的は、半導体装置の製造歩
留まりの向上を図ることが可能な技術を提供することに
ある。
【００１６】本発明の他の目的は、低コスト化に好適な
半導体装置を提供することにある。
【００１７】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【００１８】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである （１）放熱板と、互いに反対側の主面及び裏面を有し、
前記裏面が前記放熱板の主面と向かい合い、かつ前記放
熱板の主面から離間する状態で、前記放熱板の主面上に
配置されたダイパッドと、前記ダイパッドの主面に接着
固定された半導体チップと、前記ダイパッド及び前記半
導体チップを封止する樹脂封止体とを有する半導体装置
であって、前記ダイパッドの裏面に溝が設けられてい
る。
【００１９】前記溝は複数設けられている。前記溝は、
両端が前記ダイパッドの裏面の相互に異なる２つの辺に
到達している。前記放熱板は、その主面に絶縁層を有す
る。前記放熱板の主面と反対側の裏面は、前記樹脂封止
体から露出している。前記樹脂封止体の内部に位置する
インナー部、及び前記樹脂封止体の外部に位置するアウ
ター部を有するリードであって、前記インナー部が前記
放熱板の主面上に前記放熱板の主面から離間して配置さ
れたリードと、前記半導体チップの電極と、前記リード
のインナー部とを電気的に接続する接続手段とを更に有
する。前記接続手段は、ボンディングワイヤである。
【００２０】このような半導体装置は、以下の方法で製
造される。リード及びダイパッドを有するリードフレー
ムであって、前記ダイパッドの主面に半導体チップが接
着され、前記半導体チップの電極と前記リードのインナ
ー部とが接続手段を介して電気的に接続されたリードフ
レームを準備する工程と、成形型のキャビティの内部に
おいて、前記リードのインナー部及び前記ダイパッドが
放熱板の主面上にこの主面から離間する状態で配置され
るように、前記成形型に前記リードフレーム及び前記放
熱板を位置決めし、その後、前記キャビティの内部に樹
脂を注入して樹脂封止体を形成する工程とを含む半導体
装置の製造方法であって、前記樹脂封止体を形成する工
程において、前記放熱板の主面と向かい合う前記ダイパ
ッドの裏面に溝が設けられている。
【００２１】前記溝は複数設けられている。前記溝は、
その両端が前記ダイパッドの裏面の相互に異なる２つの
辺に到達している。前記溝は、前記キャビティの内部に
おける前記樹脂の巨視的な流れ方向に沿って延在してい
る。前記放熱板は、その主面に絶縁層を有する。前記接
続手段は、ボンディングワイヤである。 （２）放熱板と、互いに反対側の主面及び裏面を有し、
前記裏面が前記放熱板の主面と向かい合い、かつ前記放
熱板の主面から離間する状態で、前記放熱板の主面上に
配置された第１ダイパッドと、互いに反対側の主面及び
裏面を有し、前記裏面が前記放熱板の主面と向かい合
い、かつ前記放熱板の主面から離間する状態で、前記放
熱板の主面上に配置された第２ダイパッドであって、前
記第１ダイパッドよりも平面サイズが大きい第２ダイパ
ッドと、前記ダイパッドの主面に接着された第１半導体
チップと、前記第２ダイパッドの主面に接着された第２
半導体チップと、インナー部及びアウター部を有し、前
記インナー部が前記放熱板の主面上に前記放熱板の主面
から離間して配置された第１リード及び第２リードと、
前記第１及び第２半導体チップの電極と前記第１及び第
２リードのインナー部とを夫々電気的に接続する接続手
段と、前記第１及び第２ダイパッド、前記第１及び第２
半導体チップ、前記第１及び第２リードのインナー部、
並びに前記接続手段を封止する樹脂封止体とを有する半
導体装置であって、前記第２ダイパッドの裏面に溝が設
けられている。
【００２２】前記溝は複数設けられている。前記溝は、
両端が前記ダイパッドの裏面の相互に異なる２つの辺に
到達している。前記放熱板は、その主面に絶縁層を有す
る。前記放熱板の主面と反対側の裏面は、前記樹脂封止
体から露出している。前記接続手段は、ボンディングワ
イヤである。前記第１半導体チップは、前記第２半導体
チップよりも発熱量が大きい。前記第１半導体チップ
は、スイッチング素子が内蔵された半導体チップであ
り、前記第２半導体チップは、制御回路が内蔵された半
導体チップである。
【００２３】このような半導体装置は、以下の方法で製
造される。第１及び第２リードと、第１ダイパッドと、
前記第１ダイパッドよりも平面サイズが大きい第２ダイ
パッドとを有するリードフレームであって、前記第１ダ
イパッドの主面に第１半導体チップが接着され、前記第
２ダイパッドに第２半導体チップが接着され、前記第１
及び第２半導体チップの電極が前記第１及び第２リード
のインナー部に接続手段を介して夫々電気的に接続され
たリードフレームを準備する工程と、成形型のキャビテ
ィの内部において、前記第１及び第２リードのインナー
部、並びに前記第１及び第２ダイパッドが放熱板の主面
上にこの主面から離間する状態で配置されるように、前
記成形型に前記リードフレーム及び前記放熱板を位置決
めし、その後、前記キャビティの内部に樹脂を注入して
樹脂封止体を形成する工程とを含む半導体装置の製造方
法であって、前記樹脂封止体を形成する工程において、
前記放熱板の主面と向かい合う前記第２ダイパッドの裏
面に溝が設けられている。
【００２４】前記溝は複数設けられている。前記溝は、
その両端が前記ダイパッドの裏面の相互に異なる２つの
辺に到達している。前記溝は、前記キャビティの内部に
おける前記樹脂の巨視的な流れ方向に沿って延在してい
る。前記放熱板は、その主面に絶縁層を有する。前記接
続手段は、ボンディングワイヤである。 （３）放熱板と、互いに反対側の主面及び裏面を有し、
前記裏面が前記放熱板の主面と向かい合い、かつ前記放
熱板の主面から離間する状態で、前記放熱板の主面上に
配置された第１ダイパッドと、互いに反対側の主面及び
裏面を有し、前記裏面が前記放熱板の主面と向かい合
い、かつ前記放熱板の主面から離間する状態で、前記放
熱板の主面上に配置された第２ダイパッドであって、前
記第１ダイパッドよりも平面形状が大きい第２ダイパッ
ドと、前記第１ダイパッドの主面に接着された第１半導
体チップと、前記第２ダイパッドの主面に接着された第
２半導体チップと、インナー部及びアウター部を有し、
前記インナー部が前記放熱板の主面上に前記放熱板の主
面から離間して配置された第１リード及び第２リード
と、前記第１及び第２半導体チップの電極と前記第１及
び第２リードのインナー部とを夫々電気的に接続する接
続手段と、前記第１及び第２ダイパッド、前記第１及び
第２半導体チップ、前記第１及び第２リードのインナー
部、並びに前記接続手段を封止する樹脂封止体とを有す
る半導体装置であって、前記放熱板と前記第２ダイパッ
ドとの間の間隔は、前記放熱板と前記第１ダイパッドと
の間の間隔よりも広くなっている。
【００２５】前記第２ダイパッドの厚さは、前記第１ダ
イパッドの厚さよりも薄くなっている。前記第２ダイパ
ッドは、前記第１ダイパッドよりも前記放熱板から遠い
位置に配置されている。前記放熱板は、その主面に絶縁
層を有する。前記接続手段は、ボンディングワイヤであ
る。
【００２６】このような半導体装置は、以下の方法で製
造される。第１及び第２リードと、第１ダイパッドと、
前記第１ダイパッドよりも平面サイズが大きい第２ダイ
パッドとを有するリードフレームであって、前記第１ダ
イパッドの主面に前記第１半導体チップが接着され、前
記第２ダイパッドの主面に第２半導体チップが接着さ
れ、前記第１及び第２半導体チップの電極と前記第１及
び第２リードのインナー部とが接続手段を介して夫々電
気的に接続されたリードフレームを準備する工程と、成
形型のキャビティの内部において、前記第１及び第２リ
ードのインナー部、並びに前記第１及び第２ダイパッド
が放熱板の主面上にこの主面から離間する状態で配置さ
れるように、前記成形型に前記リードフレーム及び前記
放熱板を位置決めし、その後、前記キャビティの内部に
樹脂を注入して樹脂封止体を形成する工程とを含む半導
体装置の製造方法であって、前記樹脂封止体を形成する
工程において、前記放熱板と前記第２ダイパッドとの間
の間隔は、前記放熱板と前記第１ダイパッドとの間の間
隔よりも広くなっている。前記第２ダイパッドの厚さ
は、前記第１ダイパッドの厚さよりも薄くなっている。
前記第２ダイパッドは、前記第１ダイパッドよりも前記
放熱板から遠い位置に配置されている。前記放熱板は、
その主面に絶縁層を有する。前記接続手段は、ボンディ
ングワイヤである。 （４）半導体チップと、前記半導体チップを封止する樹
脂封止体と、前記樹脂封止体の主面から厚さ方向に沿っ
て窪む凹部と、主面に接続部を有し、前記接続部が前記
凹部の底面から露出するパッドとを有する半導体装置で
あって、前記パッドの主面に、前記接続部を囲むように
して延在する溝が設けられている。
【００２７】前記半導体装置は、前記凹部内に配置さ
れ、前記パッドの接続部に接着された電子部品を更に有
する。
【００２８】このような半導体装置は、以下の方法で製
造される。主面に溝によって周囲を囲まれた接続部を有
するパッドを成形型のキャビティの内部に配置し、その
後、前記キャビティの内壁面側から前記パッドの主面に
向かって突出する治具であって、前記溝及び接続部を覆
う治具を前記パッドの主面に圧接させた状態で、前記キ
ャビティの内部に樹脂を加圧注入して樹脂封止体を形成
する工程を含む。
【００２９】前記樹脂封止体を形成する工程の後に、前
記パッドの接続部に電子部品を接着する工程を更に含
む。
【００３０】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、発明の実施の形態を
説明するための全図において、同一機能を有するものは
同一符号を付け、その繰り返しの説明は省略する。
【００３１】（実施形態１）本実施形態では、スイッチ
ング素子が内蔵された半導体チップ（スイッチング用チ
ップ）と制御回路が内蔵された半導体チップ（制御用チ
ップ）とを１つの樹脂封止体で封止し、かつ放熱板を有
する半導体装置に本発明を適用した例について説明す
る。図１は、本発明の実施形態１である半導体装置の模
式的平面図、図２は、図１の半導体装置の模式的底面
図、図３は、図２において樹脂封止体の一部を除去した
状態を示す模式的底面図、図４は、図３のＡ−Ａ線に沿
う模式的断面図、図５は、図３のＢ−Ｂ線に沿う模式的
断面図、図６は、図３のＣ−Ｃ線に沿う模式的断面図、
図７は、図４の一部を拡大した模式的断面図、図８は、
図７の一部を拡大した模式的断面図、図９は、図７に示
すダイパッドの模式的底面図、図１０は、図９に示すダ
イパッドの要部模式的断面図、図１１は、図５の一部を
拡大した模式的断面図、図１２は、図１１に示すスイッ
チング用チップの模式的断面図、図１３は、図２の一部
を拡大した模式的平面図、図１４は、図３の一部を拡大
した模式的平面図、図１５は、図１４に示すダイパッド
の模式的断面図である。
【００３２】図１乃至図３に示すように、本実施形態の
半導体装置１Ａは、主に、制御回路が内蔵された１つの
制御用チップ２、スイッチング素子として例えばパワー
ＭＩＳＦＥＴ（Ｍetal Ｉnsulator Ｓemiconductor Ｆi
eld Ｅffect Ｔransistor ）が内蔵された４つのスイッ
チング用チップ３、４つの電子部品４、放熱板６、樹脂
封止体８、複数本のボンディングワイヤ９、複数本のリ
ード（１１〜１５）、１つのダイパッド１６、４つのダ
イパッド１７、４つのパッド（１８，１９）等を有する
構成となっている。本実施形態において、複数本のリー
ドは、１６本のリード１１、４本のリード１２、４本の
リード１３、４本のリード１４及び２本のリード１５を
含む。また、本実施形態のパワーＭＩＳＦＥＴは、微細
な複数のＭＩＳＦＥＴを並列に接続したマルチセル構造
になっている。また、４つの電子部品４としては、例え
ば面実装型のチップコンデンサーを用いている。
【００３３】ここで、ＭＩＳＦＥＴとは、チャネル形成
領域（半導体）とゲート電極との間にゲート絶縁膜が介
在された絶縁ゲート型電界効果トランジスタのことであ
り、ゲート絶縁膜が酸化シリコン膜からなるものは、一
般的にＭＯＳＦＥＴと呼ばれている。また、電流が半導
体基板の厚さ方向（深さ方向）に流れるものを縦型、電
流が半導体基板の表面方向に流れるものを横型と呼んで
いる。また、ソース領域と、ドレイン領域との間（ゲー
ト電極下）のチャネル形成領域に電子のチャネル（導電
通路）ができるものをｎ型（又はｎチャネル導電型）、
正孔のチャネルができるものをｐ型（ｐチャネル導電
型）と呼んでいる。
【００３４】図３及び図４に示すように、制御用チップ
２の平面形状は、方形状で形成されている。本実施形態
において、制御用チップ２は、例えば６．０［ｍｍ］×
６．０［ｍｍ］程度の平面サイズで形成されている。
【００３５】制御用チップ２は、互いに反対側に位置す
る主面（素子形成面）及び裏面のうちの主面側に制御回
路及び複数の電極（ボンディングパッド）２Ａを有する
構成になっている。制御用チップ２は、例えば、単結晶
シリコンからなる半導体基板及びこの半導体基板上に形
成された多層配線層を主体とする構成となっている。制
御回路は、半導体基板の主面（素子形成面）に形成され
たトランジスタ素子及び多層配線層に形成された配線等
によって構成されている。複数の電極２Ａの夫々は、制
御用チップ２の多層配線層のうちの最上層の配線層に形
成されている。最上層の配線層はその上層に形成された
表面保護膜（最終保護膜）で被覆され、この表面保護膜
には電極２Ａを露出するボンディング開口が形成されて
いる。
【００３６】制御用チップ２は、その裏面がダイパッド
１６の互いに反対側に位置する主面（チップ搭載面）１
６Ｘ及び裏面１６Ｙのうちの主面１６Ｘと向かい合う状
態で、ダイパッド１６の主面１６Ｘに接着材２１を介在
して接着固定されている。接着材２１としては、例え
ば、熱伝導性が良好な鉛（Ｐｂ）−錫（Ｓｎ）組成の半
田材を用いている。
【００３７】図３及び図５に示すように、４つのスイッ
チング用チップ３の平面形状は、方形状で形成されてい
る。本実施形態において、４つのスイッチング用チップ
３は、例えば４．０［ｍｍ］×４．０［ｍｍ］程度の平
面サイズで形成されている。本実施形態では、４つのス
イッチング用チップ３として、これに限定されないが、
例えば、同一構造及び同一機能のものを用いている。
【００３８】各スイッチング用チップ３は、図１１に示
すように、互いに反対側に位置する主面（素子形成面）
及び裏面のうちの主面側に、パワーＭＩＳＦＥＴ（スイ
ッチング素子）、ゲート電極４０及びソース電極４１を
有し、裏面側にドレイン電極４２を有する構成となって
いる。
【００３９】各スイッチング用チップ３は、その裏面に
形成されたドレイン電極４２がダイパッド１７の互いに
反対側に位置する主面（チップ搭載面）１７Ｘ及び裏面
１７Ｙのうちの主面１７Ｘと向かい合う状態で、対応す
るダイパッド１７の主面１７Ｘに接着材２２を介在して
接着固定されている。接着材２２としては、例えば熱伝
導性が良好なＰｂ−Ｓｎ組成の半田材を用いている。
【００４０】各スイッチング用チップ３のパワーＭＩＳ
ＦＥＴは、制御用チップ２の制御回路によってＯＮ／Ｏ
ＦＦ動作が制御される。本実施形態において、制御用チ
ップ２の消費電力は例えば０．５［Ｗ］程度であり、ス
イッチング用チップ３の消費電力は例えば３．０［Ｗ］
程度である。即ち、スイッチング用チップ３の方が制御
用チップ２よりも発熱量が大きい。
【００４１】スイッチング用チップ３は、図１２に示す
ように、例えば、単結晶シリコンからなるn+型半導体層
３０Ａの主面上に単結晶シリコンからなるn-型半導体層
３０Ｂが形成された半導体基板３０を主体に構成されて
いる。半導体基板３０の主面の素子形成領域（活性領
域）には、パワーＭＩＳＦＥＴを構成する複数のＭＩＳ
ＦＥＴが形成されている。パワーＭＩＳＦＥＴは、例え
ばｎチャネル導電型の縦型構造になっている。
【００４２】パワーＭＩＳＦＥＴは、主に、チャネル形
成領域、ゲート絶縁膜３２、ゲート導体層３３、ソース
領域及びドレイン領域を有する構成となっている。チャ
ネル形成領域は、n-型半導体層３０Ｂに形成されたｐ型
ウエル領域３５で構成されている。ソース領域は、ｐ型
ウエル領域３５に形成されたn+型半導体領域３６で構成
されている。ドレイン領域は、n-型半導体層３０Ｂ及び
n+型半導体層３０Ａで構成されている。ゲート絶縁膜３
２は、n-型半導体層３０Ｂの主面から深さ方向（厚さ方
向）に向かって窪む溝３１の内面を覆うようにして形成
され、例えば酸化シリコン膜で形成されている。ゲート
導体層３３は、溝３１の内部にゲート絶縁膜３２を介在
して埋め込まれ、例えば抵抗値を低減する不純物が導入
された多結晶シリコン膜で形成されている。即ち、パワ
ーＭＩＳＦＥＴは、トレンチゲート型で構成されてい
る。
【００４３】半導体基板３０の主面であるn-型半導体層
３０Ｂの主面の素子形成領域は、溝３１によって複数の
島領域に区分されている。この複数の島領域の夫々は行
列状に規則的に配置され、その平面形状は扁平八角形で
形成されている。即ち、ゲート導体層３３は、溝３１に
よって区分された複数の島領域の夫々を囲むメッシュ・
パターンで形成されている。なお、ソース領域であるn+
型半導体領域３６は、溝３１によって区分された島領域
の主面に形成されている。
【００４４】n+型半導体領域３６、ｐ型ウエル領域３５
の夫々は、層間絶縁膜３７に形成された開口３８を通し
て、その上層に形成されたソース電極４１と電気的に接
続されている。層間絶縁膜３７は、ゲート導体層３３と
ソース電極４１との間に設けられ、ゲート導体層３３と
ソース電極４１とを絶縁分離している。ソース電極４１
は、例えばアルミニウム（Ａｌ）膜又はアルミニウム合
金膜等の金属膜で形成されている。なお、ゲート導体層
３３と層間絶縁膜３７との間には絶縁膜３４が形成され
ている。
【００４５】ゲート導体層３３は、図示していないが、
n-型半導体層３０Ｂの主面の周辺領域（非活性領域）上
に絶縁膜を介在して設けられたゲート引き出し用配線と
一体に形成されている。ゲート引き出し用配線は、層間
絶縁膜３７に形成された開口を通して、その上層に設け
られたゲート電極４０と電気的に接続されている。ゲー
ト電極４０はソース電極４１と同じ層に形成され、ソー
ス電極４１、ゲート電極の夫々は互いに絶縁分離されて
いる。ソース電極４１の上層には表面保護膜が形成さ
れ、この表面保護膜にはソース電極４１を露出するボン
ディング開口及びゲート電極４０を露出するボンディン
グ開口が形成されている。
【００４６】ドレイン電極４２は、n+型半導体層３０Ａ
の主面と反対側に位置する裏面の全域に形成され、n+型
半導体層３０Ａと電気的に接続されている。ドレイン電
極４２は例えばＡｕ膜で形成されている。
【００４７】図３及び図６に示すように、４つの電子部
品４は、外装が矩形体で形成されており、互いに反対側
の２つの端部に夫々電極を有する構成になっている。各
電子部品４の一方の電極は、対応するパッド１８と電気
的にかつ機械的に接続され、他方の電極は対応するパッ
ド１９と電気的にかつ機械的に接続されている。本実施
形態では、４つの電子部品４として、これに限定されな
いが、例えば同一構造及び同一機能のものを用いてい
る。
【００４８】図１乃至図３に示すように、放熱板６の平
面形状は方形状で形成され、本実施形態では例えば５０
［ｍｍ］×２４［ｍｍ］の平面サイズで形成されてい
る。放熱板６は、例えば、ベース板５ａと、このベース
板５ａの主面を覆う絶縁層５ｂとを有する構成になって
いる。ベース板５ａは、例えば、２［ｍｍ］程度の厚さ
で形成され、熱伝導率が高い銅（Ｃｕ）、アルミニウム
（Ａｌ）等の金属材若しくはＣｕ系、Ａｌ系等の合金材
で形成されている。絶縁層５ｂは、例えば、０．０８程
度の厚さで形成され、エポキシ系の熱硬化性樹脂からな
る絶縁性フィルムで形成されている。
【００４９】図２及び図４に示すように、樹脂封止体８
の平面形状は方形状で形成され、本実施形態では例えば
４２［ｍｍ］×２４［ｍｍ］の平面サイズで形成されて
いる。樹脂封止体８は、低応力化を図る目的として、例
えば、フェノール系硬化剤、シリコーンゴム及びフィラ
ー等が添加されたエポキシ系の熱硬化性樹脂で形成され
ている。樹脂封止体８は、大量生産に好敵なトランスフ
ァモールド法で形成されている。トランスファモールド
法は、ポット、ランナー、樹脂注入ゲート及びキャビテ
ィ等を備えた成形金型（モールド金型）を使用し、ポッ
トからランナー及び樹脂注入ゲートを通してキャビティ
の内部に熱硬化性樹脂を加圧注入して樹脂封止体を形成
する方法である。
【００５０】図３乃至図６に示すように、１６本のリー
ド１１及び４本のリード（１２，１４）は、樹脂封止体
８の内部に位置するインナー部と、樹脂封止体８の外部
に位置するアウター部とを有する構成となっている。こ
れらのリード（１１，１２，１４）のアウター部は、先
端部分が樹脂封止体８の互いに反対側に位置する主面
（制御用チップの主面上に位置する面）８Ｘ及び裏面８
Ｙのうちの主面８Ｘ側に位置するように折り曲げ成形さ
れている。即ち、リード（１１，１２，１４）のアウタ
ー部は、外部との電気的な接続を行う外部端子として構
成されている。なお、本実施形態において、樹脂封止体
８の主面８Ｘは、半導体装置１Ａの実装時において、実
装基板の実装面と向かい合う。
【００５１】４本のリード１３及び２本のリード１５の
夫々は、樹脂封止体８の内部に位置するインナー部と、
樹脂封止体８の外部に位置するアウター部とを有する構
成となっている。これらのリード（１３，１５）のアウ
ター部は、リード１１のアウター部と異なり、樹脂封止
体８から若干突出する長さで形成されている。即ち、リ
ード（１３，１５）のアウター部は、外部との電気的な
接続を行わない構成となっている。
【００５２】１６本のリード１１、４本のリード１３及
び４本のリード１４の夫々のインナー部の先端部分は、
ダイパッド１６を囲むようにしてダイパッド１６の周囲
に配置されている。これらのリード（１１，１３，１
４）のインナー部の先端部分は、ボンディングワイヤ９
を介して、制御用チップ２の対応する電極２Ａと電気的
に接続されている。
【００５３】４つのスイッチング用チップ３の夫々のゲ
ート電極４０は、ボンディングワイヤ９を介して、制御
用チップ２の対応する電極２Ａと電気的に接続されてい
る。４つのスイッチング用チップ３の夫々のソース電極
４１は、ボンディングワイヤ９を介して、対応するリー
ド１３のインナー部の中間部分と電気的に接続されてい
る。４つのパッド１８の夫々は、対応するダイパッド１
７の近傍に配置されている。ボンディングワイヤ９とし
ては、例えば金（Ａｕ）ワイヤを用いている。また、ボ
ンディングワイヤの接続方法としては、例えば熱圧着に
超音波振動を併用したボールボンディング法を用いてい
る。
【００５４】なお、本実施形態では、スイッチング用チ
ップ３のソース電極４１とリード１３との電気的な接続
を１本のボンディングワイヤで行っているが、これらの
電気的な接続は複数本のボンディングワイヤで行っても
よい。
【００５５】４つのダイパッド１７の夫々は、対応する
リード１２のインナー部と一体に形成されている。４つ
のパッド１８の夫々は、対応するリード１３のインナー
部と一体に形成されている。４つのパッド１９の夫々
は、対応するリード１４のインナー部と一体に形成され
ている。
【００５６】制御用チップ２、４つのスイッチング用チ
ップ３、４つの電子部品４、複数本のボンディングワイ
ヤ９、複数本のリード（１１，１２，１３，１４，１
５）の夫々のインナー部、ダイパッド１６、４つのダイ
パッド１７及び４つのパッド（１８，１９）等は、放熱
板６の主面６Ｘ上に配置され、１つの樹脂封止体８で封
止されている。樹脂封止体８は、放熱板６の主面６Ｘ上
を覆うようにして形成され、放熱板６に固定されてい
る。
【００５７】複数本のリード（１１，１２，１３，１
４，１５）の夫々のインナー部、複数のダイパッド（１
６，１７）及び複数のパッド（１８，１９）は、放熱板
６の主面６Ｘ（絶縁層５ｂ）から離間して配置されてい
る。これらのリードのインナー部、ダイパッド及びパッ
ドと放熱板６との間には樹脂封止体８の樹脂が介在され
ている。絶縁層５ｂは、後で詳細に説明するが、トラン
スファモールド法に基づいて樹脂封止体８を形成する
時、成形金型のキャビティの内部に加圧注入された樹脂
の流動によってリードのインナー部、ダイパッド及びパ
ッドの位置が上下方向に変動するため、これらがベース
板５ａに接触しないようにするためのものである。
【００５８】複数のリードは、２つのリード群に分割さ
れている。一方のリード群のリードの夫々のアウター部
は、樹脂封止体８の主面の互いに反対側に位置する２つ
の長辺のうちの一方の長辺に沿って配列され、他方のリ
ード群の夫々のアウター部は、樹脂封止体８の他方の長
辺に沿って配列されている。即ち、本実施形態の半導体
装置１Ａは、ＤＩＰ（Ｄual Ｉn-line Ｐackage)型で構
成されている。
【００５９】図３に示すように、制御用チップ２は、樹
脂封止体８の中央部（周縁部から離れた内側の部分）に
配置されている。４つのスイッチング用チップ３は、制
御用チップ２を囲むようにして制御用チップ２の周囲
（樹脂封止体８の周縁部と制御用チップ２との間）に配
置されている。
【００６０】４つのスイッチング用チップ３は、制御用
チップ２に対して対称的に配置されている。本実施形態
では、４つのスイッチング用チップ３は、制御用チップ
２の４つの角部の外側に夫々個別に配置されている。
【００６１】４つの電子部品４は、制御用チップ２の周
囲において、スイッチング用チップ３よりも外側に制御
用チップ２を囲むようにして配置されている。
【００６２】４つの電子部品４は、制御用チップ２に対
して対称的に配置されている。本実施形態では、４つの
電子部品４は、制御用チップ２の４つの角部の外側にお
いて、スイッチング用チップ３よりも外側に夫々個別に
配置されている。
【００６３】図６に示すように、放熱板６は、電子部品
４と対向する部分に、放熱板６の一側面から反対側の側
面に向かって窪む凹部（切り込み部）７を有する構成と
なっている。本実施形態では、４つの電子部品４が設け
られているので、凹部７も４つ設けられている。
【００６４】図２、図６及び図１３に示すように、樹脂
封止体８は、パッド１８及び１９と向かい合う部分に、
樹脂封止体８の主面８Ｘから深さ方向（厚さ方向）に沿
って窪む凹部８Ａを有する構成になっている。凹部８Ａ
は、その底面からパッド１８の主面１８Ｘの接続部８Ａ
及びパッド１９の主面１９Ｘの接続部１９Ａが露出する
深さで形成されている。
【００６５】図１及び図６に示すように、樹脂封止体８
は、パッド１８と向かい合う部分に、樹脂封止体８の主
面８Ｘと反対側に位置する裏面８Ｙから深さ方向（厚さ
方向）に沿って窪む凹部８Ｂ１と、パッド１９と向かい
合う部分に、樹脂封止体８の裏面８Ｙから深さ方向に沿
って窪む凹部８Ｂ２とを有する構成になっている。凹部
８Ｂ１は、その底面からパッド１８の主面１８Ｘと反対
側に位置する裏面１８Ｙが露出する深さで形成され、凹
部８Ｂ２は、その底面からパッド１９の主面１９Ｘと反
対側に位置する裏面１９Ｙが露出する深さで形成されて
いる。本実施形態の半導体装置１Ａは、放熱板６を有す
るパッケージ構造になっているため、凹部８Ｂ１及び８
Ｂ２は、放熱板６に設けられた凹部７を通して形成され
ている。
【００６６】図２及び図６に示すように、電子部品４
は、樹脂封止体８の凹部８Ａの内部において、一方の電
極がパッド１８の主面１８Ｘの接続部１８Ａに導電性の
接着材を介在して接着固定され、他方の電極がパッド１
９の主面１９Ｘの接続部１９Ａに導電性の接着材を介在
して接着固定されている。
【００６７】ダイパッド１６の裏面１６Ｙには、この裏
面１６Ｙから深さ方向（厚さ方向）に沿って窪む溝１６
Ａが設けられている。本実施形態において、溝１６Ａは
複数設けられている。溝１６Ａは、図９に示すように、
両端がダイパッド１６の裏面１６Ｙの相互に異なる２つ
の辺に到達するように延在している。また、溝１６Ａ
は、後で詳細に説明するが、トランスファモールディン
グ法に基づいて樹脂封止体８を形成する時、成形金型の
キャビティの内部における樹脂の巨視的な流れ方向に沿
うようにして延在している。また、溝１６Ａは、図１０
に示すように、ダイパッド１６の厚さ方向に沿う断面が
Ｖ字型で形成され、２つの面で挟まれた先端部の角度θ
１はほぼ９０度になっている。また、溝１６Ａの深さＴ
２は、例えば０．１〜０．２［ｍｍ］程度になってい
る。また、溝１６ＡのピッチＰ１は、０．６［ｍｍ］程
度になっている。また、ダイパッド１６の厚さＴ１は、
０．６４［ｍｍ］程度になっている。
【００６８】図８に示すように、放熱板６の主面６Ｘと
ダイパッド１６の裏面１６Ｙと間の間隔Ａ１、及び放熱
板６の主面６Ｘとリードのインナー部の裏面との間の間
隔Ｃ１は、ほぼ同一の寸法になっている。また、図１１
に示すように、放熱板６の主面６Ｘとダイパッド１７の
裏面１７Ｙとの間の間隔Ｂ１、及び間隔Ａ１は、ほぼ同
一の寸法になっている。本実施形態において、間隔Ａ
１、Ｂ１及びＣ１は、例えば０．１５〜０．２５［ｍ
ｍ］程度になっている。
【００６９】図８に示すように、放熱板６の主面６Ｘ
と、ダイパッド１６の裏面１６Ｙに設けられた溝１６Ａ
の先端部との間の間隔Ａ２は、放熱板６の主面６Ｘとダ
イパッド１６の裏面１６Ｙとの間の間隔Ａ２よりも広く
なっている。即ち、放熱板６とダイパッド１６との間に
おいては、部分的に間隔が広くなっている。
【００７０】図１４に示すように、パッド１８の主面１
８Ｘには、その主面の接続部１８Ａを囲むようにして延
在する溝１８Ｂが設けられている。また、パッド１９の
主面１９Ｘには、その主面の接続部１９Ａを囲むように
して延在する溝１９Ｂが設けられている。溝１９Ｂは、
図１５に示すように、パッド１９の厚さ方向に沿う断面
がＶ字型で形成され、２つの面で挟まれた先端部の角度
θ２はほぼ９０度になっている。また、溝１６Ａの深さ
Ｔ４は、例えば０．０１〜０．０３［ｍｍ］程度になっ
ている。また、パッド１９の厚さＴ３は、例えば０．６
４［ｍｍ］程度になっている。なお、溝１８Ｂは溝１９
Ｂと同様の構成になっており、パッド１８の厚さはパッ
ド１９と同一の設計寸法になっている。
【００７１】図２に示すように、ダイパッド１６及び１
７の平面形状は、方形状になっている。ダイパッド１６
は、ダイパッド１７よりも大きい平面サイズで形成され
ている。本実施形態において、ダイパッド１６は、例え
ば８．０［ｍｍ］×８．０［ｍｍ］程度の平面サイズで
形成され、ダイパッド１７は、例えば５．４［ｍｍ］×
５．４ｍｍの平面サイズで形成されている。ダイパッド
１７の厚さは、ダイパッド１６と同一の設計寸法になっ
ている。
【００７２】なお、制御用チップ２、スイッチング用チ
ップ３、放熱板６、樹脂封止体８、ダイパッド１６及び
１７等の平面サイズ、平面形状とは、これらの主面をそ
の上方から見た時の大きさ、形状を意味する。
【００７３】次に、半導体装置１Ａの製造に用いられる
リードフレーム及び放熱板について、図１６及び図１７
を用いて説明する。図１６はリードフレームの模式的平
面図であり、図１７は放熱板の模式的平面図である。な
お、実際のリードフレーム及び放熱板は、複数の半導体
装置を製造できるように多連構造になっているが、図面
を見易くするため、図１６及び図１７は１つの半導体装
置が製造される１個分の領域を示している。
【００７４】図１６に示すように、リードフレームＬＦ
は、フレーム本体（枠体）１０で平面が方形状（本実施
形態では長方形状）に規定されたリード配置領域内に、
主に、複数本のリード（１１，１２，１３，１４，１
５）、１つのダイパッド１６、４つのダイパッド１７、
４つのパッド（１８，１９）等を配置した構成となって
いる。
【００７５】複数本のリードは二つのリード群に分割さ
れ、一方のリード群のリード（８本のリード１１，２本
のリード（１２，１３，１４））はフレーム本体１０の
互いに対向する二つの長辺部分のうちの一方の長辺部分
に沿って配列され、他方のリード群のリード（８本のリ
ード１１，２本のリード（１２，１３，１４））はフレ
ーム本体１０の他方の長辺部分に沿って配列されてい
る。
【００７６】一方のリード群において、各リードは夫々
がダムバー（タイバーとも言う）２０を介して一体に形
成され、リード配列の初段及び最終段に位置するリード
１４はダムバー２０を介してフレーム本体１０の短辺部
分と一体に形成されている。また、リード１３及び１５
を除く他のリードは、アウター部がフレーム本体１０の
一方の長辺部分と一体に形成されている。
【００７７】他方のリード群において、各リードは夫々
がダムバー２０を介して一体に形成され、リード配列の
初段及び最終段に位置するリード１４はダムバー２０を
介してフレーム本体１０の短辺部分と一体に形成されて
いる。また、リード１３及び１５を除く他のリードは、
アウター部がフレーム本体の他方の長辺部分と一体に形
成されている。即ち、リードフレームＬＦは、２方向リ
ード配列構造になっている。
【００７８】ダイパッド１６の平面形状は方形状で形成
されている。ダイパッド１６は、互いに対向して配置さ
れた２本のリード１５の夫々と一体に形成されている。
各ダイパッド１７は対応するリード１２と一体に形成さ
れ、各パッド１８は対応するリード１３と一体に形成さ
れ、各パッド１９は対応するリード１４と一体に形成さ
れている。各パッド１８は対応するパッド１９の近傍に
配置されている。
【００７９】ダイパッド１６は、リード配置領域の中央
部に配置されている。４つのダイパッド１７は、ダイパ
ッド１６を取り囲むようにしてダイパッド１６の周囲に
配置されている。４つのパッド（１８，１９）は、４つ
のダイパッド１７よりも外側に位置し、ダイパッド１６
を取り巻くようにしてダイパッド１６の周囲に配置され
ている。本実施形態において、４つのダイパッド１７
は、ダイパッド１６の４つの角部の外側に夫々個別に配
置されている。また、４つのパッド（１８，１９）は、
ダイパッド１７よりも外側に位置するように、ダイパッ
ド１６の四つの角部の外側に夫々個別に配置されてい
る。
【００８０】リードフレームＬＦは、例えば、鉄（Ｆ
ｅ）−ニッケル（Ｎｉ）系の合金又はＣｕ若しくはＣｕ
系の合金からなる平板材にエッチング加工又はプレス加
工を施して所定のリード及びパッドを作ることによって
形成される。リードフレームＬＦは、例えば０．４６
［ｍｍ］程度の厚さで形成されている。
【００８１】図１７に示すように、製造工程が施される
前の放熱板６は、製品として使用される製品部分６Ｌ
と、製造工程において切断除去される除去部分６Ｍとを
有する構成となっている。除去部分６Ｍは製品部分６Ｌ
の長手方向における両側に設けられている。放熱板６
は、ベース板５ａと、このベース板５ａの主面を覆うよ
うにして設けられた絶縁層５ｂとを有する構成になって
いる。
【００８２】放熱板６の製品部分６Ｌには、放熱板６の
一側面から反対側の側面に向かって窪む４つの凹部（切
り込み部）７が設けられている。凹部７は、リードフレ
ームＬＦのパッド（１８，１９）と向かい合う位置に配
置されている。
【００８３】次に、半導体装置１Ａの製造について、図
１８乃至図２６を用いて説明する。
【００８４】図１８は、半導体装置の製造において、チ
ップボンディング工程が施された後の模式的平面図、図
１９は、図１８に続くワイヤボンディング工程が施され
た後の模式的平面図、図２０は、半導体装置の製造に用
いられる成形金型の概略構成を示す模式図、図２１乃至
図２３は、図１９に続く樹脂封止工程において、成形金
型にリードフレームを位置決めした状態を示す模式的断
面図、図２４は、図１９に続く樹脂封止工程において、
成形金型のキャビティの内部に樹脂を注入した状態を示
す模式的断面図、図２５は、図１９に続く樹脂封止工程
において、成形金型のキャビティの内部における樹脂の
流れを説明するための図（（ａ），（ｂ）及び（ｃ）は
模式的平面図）、図２６は、半導体装置の製造におい
て、樹脂封止工程が施された後の模式的断面図である。
【００８５】まず、図１６に示すリードフレームＬＦ及
び図１７に示す放熱板６を準備し、その後、リードフレ
ームＬＦのダイパッド１６に制御用チップ２を接着固定
すると共に、リードフレームＬＦの４つのダイパッド１
７の夫々にスイッチング用チップ３を接着固定する。ダ
イパッド１６と制御用チップ２との接着固定は、ダイパ
ッド１６の主面１６Ｘと制御用チップ２の裏面との間に
接着材２１を介在して行う。ダイパッド１７とスイッチ
ング用チップ３との接着固定は、ダイパッド１７の主面
１７Ｘと制御用チップ３の裏面のドレイン電極４２との
間に接着材２２を介在して行う。
【００８６】次に、図１９に示すように、各リード（１
１，１３，１４）のインナー部の先端部分と、制御用チ
ップ２の対応する電極２Ａとをボンディングワイヤ９で
電気的に接続し、各スイッチング用チップ３のゲート電
極４０と、制御用チップ２の対応する電極２Ａとをボン
ディングワイヤ９で電気的に接続し、各スイッチング用
チップ３のソース電極４１と、対応するリード１３のイ
ンナー部の中間部分とをボンディングワイヤ９で電気的
に接続する。
【００８７】次に、成形金型５０を準備する。成形金型
５０は、図２０及び図２１に示すように、これに限定さ
れないが、上下に分割された上型５０Ａ及び下型５０Ｂ
を有し、更に、キャビティ５１、樹脂注入ゲート５２、
ランナー５３、カル部５４、ポット、連結ランナー５
５、フローキャビティ５６等を有する構成となってい
る。キャビティ５１の平面形状は方形状で形成され、本
実施形態においては長方形で形成されている。キャビテ
ィ５１の１つの角部には樹脂注入ゲート５２を介してラ
ンナー５３の一端側が連なり、ランナー５３の他端側に
はカル部５４が連なり、カル部５４には連結ランナー５
５及びポットが連なっている。ランナー５３の一端側が
連なるキャビティ５１の角部と反対側の角部にはフロー
キャビティ５６が連なっている。
【００８８】次に、図２１及び図２２に示すように、リ
ードフレームＬＦ及び放熱板６を成形金型５０の上型５
０Ａと下型５０Ｂとの間に位置決めする。この時、上型
５０Ａ及び下型５０Ｂによって形成されるキャビティ５
１の内部には、制御用チップ２、スイッチング用チップ
３、電子部品４、放熱板６、リード（１１，１２，１
３，１４，１５）のインナー部、ダイパッド（１６，１
７）、パッド（１８，１９）及びボンディングワイヤ９
等が配置される。リードフレームＬＦ及び放熱板６の位
置決めは、リードのインナー部、ダイパッド（１６，１
７）、並びにパッド（切断ライン１８，１９）が放熱板
６の主面６Ｘ上にこの主面６Ｘから離間する状態で配置
されるように行う。
【００８９】ここで、成形金型５０は、図２３に示すよ
うに、パッド１８及び１９と向かい合う部分に、放熱板
６の主面６Ｘと向かい合うキャビティ５１の内壁面から
パッド１８及び１９の主面（１８Ａ，１９Ａ）に向かっ
て突出する治具（抑え部材）５７を有し、パッド１８と
向かい合う部分に、放熱板６の裏面６Ｙと向かい合うキ
ャビティ５１の内壁面からパッド１８の裏面１８Ｙに向
かって突出する治具５８Ａを有し、更に、パッド１９と
向かい合う部分に、放熱板６の裏面６Ｙと向かい合うキ
ャビティ５１の内壁面からパッド１９の裏面１９Ｙに向
かって突出する治具５８Ｂを有する構成になっている。
治具５７、５８Ａ及び５８Ｂは、キャビティ５１の内壁
面からパッド（１８，１９）に向かって突出する量を調
整できる機構になっている。治具５７はパッド１８及び
１９の夫々の主面（１８Ａ，１９Ａ）を圧接する先端面
を有し、この先端面は、パッド１８及び１９の主面に密
接する平らな面になっており、更にパッド１８及び１９
の夫々の主面に設けられた接続部（１８Ａ，１９Ａ）及
び溝（１８Ｂ，１９Ｂ）を覆う大きさになっている。治
具５８Ａはパッド１８の裏面１８Ｂを圧接する先端面を
有し、この先端面はパッド１８の裏面に密接する平らな
面になっている。治具５８Ｂはパッド１９の裏面１９Ｂ
を圧接する先端面を有し、この先端面はパッド１９の裏
面に密接する平らな面になっている。
【００９０】次に、パッド１８及び１９の夫々の主面
（１８Ａ，１９Ａ）に治具５７の先端面を圧接させ、パ
ッド１８の裏面１８Ｙに治具５８Ａの先端面を圧接さ
せ、更にパッド１９の裏面１９Ｙに治具５８Ｂの先端面
を圧接させて、パッド１８を上下方向から治具５７及び
５８Ａで挟み込み、パッド１９を上下方向から治具５７
及び５８Ｂで挟み込む。
【００９１】次に、このままの状態で、成形金型５０の
ポットからカル部５４、ランナー５３及び樹脂注入ゲー
ト５２を通してキャビティ５１の内部に流動性の樹脂を
加圧注入して樹脂封止体８を形成する。樹脂としては、
例えば、スパイラルフローが２２［inch］以上、フィラ
ーの平均粒径が１００［μｍ］以下のエポキシ系の熱硬
化性樹脂を用いている。
【００９２】この工程において、制御用チップ２、スイ
ッチング用チップ３、複数本のボンディングワイヤ９、
複数本のリード（１１，１２，１３，１４，１５）の夫
々のインナー部、ダイパッド１６、ダイパッド１７及び
パッド（１８，１９）等は、樹脂封止体８によって封止
される。
【００９３】また、この工程において、図２６に示すよ
うに、パッド１８及び１９と対向する部分に、樹脂封止
体８の主面８Ｘからパッド１８及び１９の主面（１８
Ａ，１９Ａ）に向かって窪む凹部８Ａと、樹脂封止体８
の裏面８Ｙからパッド１８の裏面１８Ｙに向かって窪む
凹部８Ｂ１と、樹脂封止体８の裏面８Ｙからパッド１９
の裏面１９Ｙに向かって窪む凹部８Ｂ２とを有する樹脂
封止体８が形成される。凹部８Ａは、その底面からパッ
ド１８及び１９の夫々の主面（１８Ａ，１９Ａ）が露出
する深さで形成される。凹部８Ｂ１は、その底面からパ
ッド１８の裏面１８Ｙが露出する深さで形成される。凹
部８Ｂ２は、その底面からパッド１９の裏面１９Ｙが露
出する深さで形成される。
【００９４】また、この工程において、図２４に示すよ
うに、パッド（１８，１９）の主面（１８Ａ，１９Ａ）
には、その主面の接続部（１８Ａ，１９Ａ）を囲むよう
にして延在する溝（１８Ｂ，１９Ｂが設けられているこ
とから、治具５７の先端面とパッド（１８，１９）の主
面（１８Ｘ，１９Ｘ）との間の界面に浸入した樹脂は溝
（１８Ｂ，１９Ｂ）によって堰き止められる。即ち、パ
ッド（１８，１９）の主面の接続部（１８Ａ，１９Ａ）
への樹脂の浸入を溝（１８Ｂ，１９Ｂ）によって抑制す
ることができるため、パッドの主面の接続部がレジンバ
リ（薄膜状の不要樹脂体）によって覆われてしまうとい
った不具合を抑制することができる。
【００９５】また、この工程において、ダイパッド１６
の裏面１６Ｙには、図７乃至図９に示す複数の溝１６Ａ
が設けられていることから、放熱板６の主面６Ｘとダイ
パッド１６の裏面１６Ｙとの間において部分的に間隔が
広くなる（見かけ上の間隔が広くなる）。即ち、放熱板
６の主面６Ｘとダイパッド１６の裏面１６Ｙとの間にお
ける樹脂の流動抵抗が低くなり、樹脂が浸入し易くなる
ため、放熱板６の主面６Ｘとダイパッド１６の裏面１６
Ｙとの間の間隔Ａ１を０．１５〜０．２５ｍｍに設定し
ても、これらの間における樹脂の未充填を抑制すること
ができる。
【００９６】ここで、キャビティ５１の１つの角部の近
傍に樹脂注入ゲート５２が設けられ、この樹脂注入ゲー
ト５２が設けられたキャビティ５１の角部と対角線上に
位置する反対側の角部の近傍にフローキャビティ５６が
設けられているため、図２５に示すように、キャビティ
５１の内部に加圧注入された樹脂８Ｍは、樹脂注入ゲー
ト５２が設けられたキャビティ５１の角部側からフロー
キャビティ５６が設けられた反対側の角部側に向かって
流れる。従って、キャビティ５１の内部における樹脂８
Ｍの巨視的な流れ方向（マクロ的に見た時の流れ方向）
Ｓは、キャビティ５１の角部側から対角線上に位置する
反対側の角部側に向かう方向となる。
【００９７】このキャビティ５１の内部における樹脂８
Ｍの巨視的な流れ方向Ｓに沿って延在する溝１６Ａをダ
イバッド１６の裏面１６Ｙに設けることにより、放熱板
６の主面６Ｘとダイパッド１６の裏面１６Ｙとの間に樹
脂が入り込み易くなるため、これらの間における樹脂の
未充填を更に抑制することができる。
【００９８】溝１６Ａは、両端がダイパッド１６の裏面
１６Ｙの相互に異なる２つの辺に到達している。即ち、
溝１６Ａの両端は、ダイパッド１６の側面から露出して
いる。キャビティ５１の内部に加圧注入された樹脂は、
ダイパッド１６の周囲から放熱板６の主面とダイパッド
１６の裏面との間に浸入する。従って、ダイパッド１６
の裏面１６Ｙの相互に異なる２つの辺に両端が到達する
ようにダイパッド１６の裏面１６Ｙに溝１６Ａを設ける
ことにより、放熱板６の主面６Ｘとダイパッド１６の裏
面１６Ｙとの間に樹脂が入り込み易くなるため、これら
の間における樹脂の未充填を更に抑制することができ
る。
【００９９】次に、リードに一体に形成されたダムバー
２０を切断除去する切断工程、リードフレームＬＦのフ
レーム本体１０からリードのアウター部の先端部分を切
断する切断工程、リードのアウター部を折り曲げ成形す
る成形工程、放熱板６の除去部分６Ｍを切断除去する工
程等を施す。
【０１００】この後、樹脂封止体８の凹部８Ａを通し
て、ダイパッド１８の主面１８Ｘの接続部１８Ａに電子
部品４の一方の電極、ダイパッド１９の主面１９Ｘの接
続部１９Ａに電子部品４の他方の電極を夫々導電性の接
着材を介在して接着固定することにより、図１乃至図６
に示す半導体装置１Ａがほぼ完成する。
【０１０１】ところで、放熱板６の主面とダイパッド１
６の主面との間における樹脂の未充填は、スパイラルフ
ローが大きい樹脂を用いることによって抑制することが
できるが、スパイラルフローが大きい樹脂を用いて樹脂
の未充填を抑制した場合、パッド（１８，１９）の主面
の接続部（１８Ａ，１９Ａ）と治具５７の先端面との間
に樹脂が浸入し易くなる。しかしながら、本実施形態で
は、パッド（１８，１９）の主面に、その主面の接続部
（１８Ａ，１９Ａ）を囲むようにして溝（１８Ｂ，１９
Ｂ）が設けられているため、スパイラルフローが大きい
樹脂を用いても、パッド（１８，１９）の主面の接続部
（１８Ａ，１９Ａ）への樹脂の浸入を溝（１８Ｂ，１９
Ｂ）によって抑制することができるため、パッドの主面
の接続部がレジンバリ（薄膜状の不要樹脂体）によって
覆われてしまうといった不具合を抑制することができ
る。
【０１０２】パッド（１８，１９）の主面の接続部（１
８Ａ，１９Ａ）を覆うレジンバリの発生は、スパイラル
フローが小さい樹脂を用いることによって抑制すること
ができるが、スパイラルフローが小さい樹脂を用いてレ
ジンバリの発生を抑制した場合、放熱板６の主面とダイ
パッド１６の裏面との間に樹脂が入り込み難くなる。し
かしながら、本実施形態では、ダイパッド１６の裏面に
複数の溝１６Ａが設けられているため、スパイラルフロ
ーが小さい樹脂を用いても、樹脂が浸入し易くなるた
め、放熱板６の主面６Ｘとダイパッド１６の裏面１６Ｙ
との間における樹脂の未充填を抑制することができる。
【０１０３】本実施形態では、放熱板６の主面６Ｘとダ
イパッド（１６，１７）との間における樹脂の未充性を
優先した樹脂（スパイラルフローが２２［inch］，フィ
ラーの平均粒径が１００［μｍ］以下）を用いて樹脂封
止体８を形成したが、パッド（１８，１９）の主面の接
続部を覆うレジンバリの発生は無かった。
【０１０４】以上説明したように、本実施形態によれ
ば、以下の効果が得られる。 （１）半導体装置１Ａにおいて、ダイパッド１６の裏面
１６Ｙに溝１６Ａが設けられている。このような構成に
することにより、放熱板６の主面６Ｘとダイパッド１６
の裏面１６Ｙとの間における樹脂の流動抵抗が低くな
り、樹脂が浸入し易くなるため、放熱板６の主面６Ｘと
ダイパッド１６の裏面１６Ｙとの間における樹脂の未充
填を抑制することができる。
【０１０５】また、放熱板６の主面６Ｘとダイパッド１
６の裏面１６Ｙとの間における樹脂の未充填を抑制する
ことができるため、樹脂の未充填に起因する半導体装置
の放熱性の低下を抑制することができる。
【０１０６】また、樹脂封止体８の樹脂に含まれている
水分が未充填部に溜まり、制御用チップ２の電極が腐食
するといった不具合を抑制することができるため、半導
体装置の信頼性の向上を図ることができる。
【０１０７】また、放熱板６の主面６Ｘとダイパッド１
６の裏面１６Ｙとの間における樹脂の未充填を抑制する
ことができるため、低コスト化に好適な半導体装置１Ａ
を提供することができる。 （２）スイッチング用チップ３が搭載されるダイパッド
１７と、制御用チップ４が搭載されるダイパッド１６で
あって、ダイパッド１７よりも平面サイズが大きいダイ
パッド１６とを有する半導体装置１Ａにおいて、ダイパ
ッド１６の裏面１６Ｙに溝１６Ａが設けられている。こ
のような構成にすることにより、放熱板６の主面６Ｘと
ダイパッド１６の裏面１６Ｙとの間における樹脂の未充
填を抑制することができるため（平面サイズが大きいダ
イパッド１６下における樹脂の未充填を抑制できるた
め）、放熱板６とダイパッド１６との間の間隔及び放熱
板６とダイパッド１７との間の間隔を狭くすることがで
きる。これにより、放熱板６とダイパッド１６との間に
おける熱抵抗及び放熱板６とダイパッド１７との間にお
ける熱抵抗を下げることができるため、放熱性に優れた
半導体装置１Ａを提供することができる。 （３）溝１６Ａは、キャビティ５１の内部における樹脂
８Ｍの巨視的な流れ方向Ｓに沿って延在している。この
ような構成にすることにより、放熱板６の主面６Ｘとダ
イパッド１６の裏面１６Ｙとの間に樹脂が入り込み易く
なるため、これらの間における樹脂の未充填を更に抑制
することができる。 （４）溝１６Ａは、両端がダイパッド１６の裏面１６Ｙ
の相互に異なる２つの辺に到達している。このような構
成にすることにより、放熱板６の主面６Ｘとダイパッド
１６の裏面１６Ｙとの間に樹脂が入り込み易くなるた
め、これらの間における樹脂の未充填を更に抑制するこ
とができる。 （５）半導体装置１Ａにおいて、パッド（１８，１９）
の主面（１８Ｘ，１９Ｘ）には、その主面の接続部（１
８Ａ，１９Ａ）を囲むようにして延在する溝（１８Ｂ，
１９Ｂ）が設けられている。このような構成にすること
により、治具５７の先端面とパッド（１８，１９）の主
面（１８Ｘ，１９Ｘ）との間の界面に浸入した樹脂は溝
（１８Ｂ，１９Ｂ）によって堰き止められる。即ち、パ
ッド（１８，１９）の主面の接続部（１８Ａ，１９Ａ）
への樹脂の浸入を溝（１８Ｂ，１９Ｂ）によって抑制す
ることができるため、パッドの主面の接続部がレジンバ
リ（薄膜状の不要樹脂体）によって覆われてしまうとい
った不具合を抑制することができる。
【０１０８】また、パッドの主面の接続部がレジンバリ
（薄膜状の不要樹脂体）によって覆われてしまうといっ
た不具合を抑制することができるため、樹脂封止体を形
成した後、電子部品を組み込む実装工程において、パッ
ドの接続部に電子部品を電気的に接続することができ
る。これにより、半導体装置の製造歩留まりの向上を図
ることができる。
【０１０９】なお、本実施形態では、ダイパッド１６、
１７のうち、平面サイズが大きいダイパッド１６の裏面
に樹脂の未充填を抑制する溝１６Ａを設けた例について
説明したが、このような溝はダイパッド１７の裏面に設
けてもよい。
【０１１０】また、本実施形態では、断面形状がＶ字型
の溝をダイパッド１６の裏面に設けた例について説明し
たが、ダイパッド１６の裏面に設ける溝としては、他の
断面形状であってもよい。
【０１１１】また、本実施形態では、断面形状がＶ字型
の溝をパッド（１８，１９）の主面に設けた例について
説明したが、パッドの主面に設ける溝としては、他の断
面形状であってもよい。
【０１１２】（実施形態２）図２７は本発明の実施形態
２である半導体装置の模式的断面図である。
【０１１３】図２７に示すように、本実施形態の半導体
装置１Ｂは、基本的に前述の実施形態１と同様の構成と
なっており、以下の構成が異なっている。
【０１１４】即ち、ダイパッド１６の厚さが放熱板６の
主面６Ｘ上に位置するリード１１のインナー部の厚さよ
りも薄くなっている。このような構成にすることによ
り、放熱板６の主面６Ｘとダイパッド１６の裏面１６Ｙ
との間の間隔Ａ１が放熱板６の主面６Ｘとリード１１の
インナー部との間の間隔Ｃ１よりも広くなるため、前述
の実施形態と同様の効果が得られる。
【０１１５】また、ダイパッド１６の厚さがダイパッド
１７の厚さよりも薄くなっている。このような構成にす
ることにより、平面サイズが大きいダイパッド１６と放
熱板６との間の間隔Ａ１を、平面サイズが小さいダイパ
ッド１７と放熱板６との間の間隔Ｂ１よりも広くするこ
とができるため、前述の実施形態１と同様の効果が得ら
れる。
【０１１６】（実施形態３）図２８は本発明の実施形態
３である半導体装置の模式的断面図である。
【０１１７】図２８に示すように、本実施形態の半導体
装置１Ｃは、基本的に前述の実施形態１と同様の構成と
なっており、以下の構成が異なっている。
【０１１８】即ち、ダイパッド１６は、リード１１のイ
ンナー部よりも放熱板６の主面６Ｘから遠くなる位置に
配置されている。このような構成にすることにより、放
熱板６の主面６Ｘとダイパッド１６の裏面１６Ｙとの間
の間隔Ａ１が放熱板６の主面６Ｘとリード１１のインナ
ー部との間の間隔Ｃ１よりも広くなるため、前述の実施
形態と同様の効果が得られる。
【０１１９】また、ダイパッド１６は、ダイパッド１７
よりも放熱板６から遠い位置に配置されている。このよ
うな構成にすることにより、平面サイズが大きいダイパ
ッド１６と放熱板６との間の間隔１Ａを、平面サイズが
小さいダイパッド１７と放熱板６との間の間隔Ｂ１より
も広くすることができるため、前述の実施形態１と同様
の効果が得られる。
【０１２０】以上、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
【０１２１】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【０１２２】本発明によれば、放熱板とダイパッドとの
間における樹脂の未充填を抑制することができる。
【０１２３】本発明によれば、電子部品の実装不良を抑
制することができる。
【０１２４】本発明によれば、半導体装置の製造歩留ま
りの向上を図ることができる。
【０１２５】本発明によれば、低コスト化に好適な半導
体装置を提供することにある。
【図面の簡単な説明】
【図１】本発明の実施形態１である半導体装置の模式的
平面図である。
【図２】図１の半導体装置の模式的底面図である。
【図３】図２において樹脂封止体の一部を除去した状態
を示す模式的底面図である。
【図４】図３のＡ−Ａ線に沿う模式的断面図である。
【図５】図３のＢ−Ｂ線に沿う模式的断面図である。
【図６】図３のＣ−Ｃ線に沿う模式的断面図である。
【図７】図４の一部を拡大した模式的断面図である。
【図８】図７の一部を拡大した模式的断面図である。
【図９】図７に示すダイパッドの模式的底面図である。
【図１０】図９に示すダイパッドの要部模式的断面図で
ある。
【図１１】図５の一部を拡大した模式的断面図である。
【図１２】図１１に示す半導体チップの模式的断面図で
ある。
【図１３】図２の一部を拡大した模式的平面図である。
【図１４】図３の一部を拡大した模式的平面図である。
【図１５】図１４に示すダイパッドの要部模式的断面図
である。
【図１６】本発明の実施形態１である半導体装置の製造
に用いられるリードフレームの模式的平面図である。
【図１７】本発明の実施形態１である半導体装置の製造
に用いられる放熱板の概略構成を示す模式的平面図であ
る。
【図１８】本発明の実施形態１である半導体装置の製造
において、チップダイボンド工程が施された後の模式的
平面図である。
【図１９】図１８に続くワイヤボンディング工程が施さ
れた後の模式的平面図である。
【図２０】本発明の実施形態１である半導体装置の製造
に用いられる成形金型の概略構成を示す模式図である。
【図２１】図１９に続く樹脂封止工程において、成形金
型にリードフレームを位置決めした状態を示す模式的断
面図である。
【図２２】図１９に続く樹脂封止工程において、成形金
型にリードフレームを位置決めした状態を示す模式的断
面図である。
【図２３】図１９に続く樹脂封止工程において、成形金
型にリードフレームを位置決めした状態を示す模式的断
面図である。
【図２４】図１９に続く樹脂封止工程において、成形金
型のキャビティの内部に樹脂を注入した状態を示す模式
的断面図である。
【図２５】図１９に続く樹脂封止工程において、成形金
型のキャビティの内部における樹脂の流れを説明するた
めの図（（ａ），（ｂ）及び（ｃ）は模式的平面図）で
ある。
【図２６】本発明の実施形態１である半導体装置の製造
において、樹脂封止工程が施された後の模式的断面図で
ある。
【図２７】本発明の実施形態２である半導体装置の模式
的断面図である。
【図２８】本発明の実施形態３である半導体装置の模式
的断面図である。
【符号の説明】
１Ａ，１Ｂ，１Ｃ…半導体装置 ２…制御用チップ ３…スイッチング用チップ ４…電子部品 ５ａ…ベース板 ５ｂ…絶縁層 ６…放熱板 ７…凹部 ８…樹脂封止体 ８Ａ，８Ｂ１，８Ｂ２…凹部 ９…ボンディングワイヤ、 ＬＦ…リードフレーム １０…枠体 １１，１２，１３，１４，１５…リード １６，１７…ダイパッド １６Ａ…溝 １８，１９…パッド １８Ｂ，１９Ｂ…溝 ２０…タイバー ３０…半導体基板 ３０Ａ…n+型半導体層 ３０Ｂ…n-型半導体層 ３１…溝 ３２…ゲート絶縁膜 ３３…ゲート導体層 ３４…絶縁膜 ３５…ｐ型ウエル領域 ３６…n+型半導体領域 ３７…層間絶縁膜 ３８…開口 ４０…ゲート電極 ４１…ソース電極 ４２…ドレイン電極 ５０…成形金型 ５０Ａ…上型 ５０Ｂ…下型 ５１…キャビティ ５７…治具
───────────────────────────────────────────────────── フロントページの続き (72)発明者 飯塚 守 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 (72)発明者 荒井 徳長 群馬県高崎市西横手町１番地１ 日立東部 セミコンダクタ株式会社内 Ｆターム(参考） 5F067 AA03 AA04 BE02 CA01 CB05 CB08 CC07 CD10

Claims (35)

    【特許請求の範囲】
  1. 【請求項１】 放熱板と、 互いに反対側の主面及び裏面を有し、前記裏面が前記放
    熱板の主面と向かい合い、かつ前記放熱板の主面から離
    間する状態で、前記放熱板の主面上に配置されたダイパ
    ッドと、 前記ダイパッドの主面に接着固定された半導体チップ
    と、 前記ダイパッド及び前記半導体チップを封止する樹脂封
    止体とを有する半導体装置であって、 前記ダイパッドの裏面に溝が設けられていることを特徴
    とする半導体装置。
  2. 【請求項２】 請求項１に記載の半導体装置において、 前記溝は複数設けられていることを特徴とする半導体装
    置。
  3. 【請求項３】 請求項１に記載の半導体装置において、 前記溝は、両端が前記ダイパッドの裏面の相互に異なる
    ２つの辺に到達していることを特徴とする半導体装置。
  4. 【請求項４】 請求項１に記載の半導体装置において、 前記放熱板は、その主面に絶縁層を有することを特徴と
    する半導体装置。
  5. 【請求項５】 請求項１に記載の半導体装置において、 前記放熱板の主面と反対側の裏面は、前記樹脂封止体か
    ら露出していることを特徴とする半導体装置。
  6. 【請求項６】 請求項１に記載の半導体装置において、 前記樹脂封止体の内部に位置するインナー部、及び前記
    樹脂封止体の外部に位置するアウター部を有し、前記イ
    ンナー部が前記放熱板の主面上に前記放熱板の主面から
    離間して配置されたリードと、 前記半導体チップの電極と、前記リードのインナー部と
    を電気的に接続する接続手段とを更に有することを特徴
    とする半導体装置。
  7. 【請求項７】 請求項６に記載の半導体装置において、 前記接続手段は、ボンディングワイヤであることを特徴
    とする半導体装置。
  8. 【請求項８】 放熱板と、 互いに反対側の主面及び裏面を有し、前記裏面が前記放
    熱板の主面と向かい合い、かつ前記放熱板の主面から離
    間する状態で、前記放熱板の主面上に配置された第１ダ
    イパッドと、 互いに反対側の主面及び裏面を有し、前記裏面が前記放
    熱板の主面と向かい合い、かつ前記放熱板の主面から離
    間する状態で、前記放熱板の主面上に配置された第２ダ
    イパッドであって、前記第１ダイパッドよりも平面サイ
    ズが大きい第２ダイパッドと、 前記第１ダイパッドの主面に接着された第１半導体チッ
    プと、 前記第２ダイパッドの主面に接着された第２半導体チッ
    プと、 インナー部及びアウター部を有し、前記インナー部が前
    記放熱板の主面上に前記放熱板の主面から離間して配置
    された第１リード及び第２リードと、 前記第１及び第２半導体チップの電極と、前記第１及び
    第２リードのインナー部とを夫々電気的に接続する接続
    手段と、 前記第１及び第２ダイパッド、前記第１及び第２半導体
    チップ、前記第１及び第２リードのインナー部、並びに
    前記接続手段を封止する樹脂封止体とを有する半導体装
    置であって、 前記第２ダイパッドの裏面に溝が設けられていることを
    特徴とする半導体装置。
  9. 【請求項９】 請求項８に記載の半導体装置において、 前記溝は複数設けられていることを特徴とする半導体装
    置。
  10. 【請求項１０】 請求項８に記載の半導体装置におい
    て、 前記溝は、両端が前記ダイパッドの裏面の相互に異なる
    ２つの辺に到達していることを特徴とする半導体装置。
  11. 【請求項１１】 請求項８に記載の半導体装置におい
    て、 前記放熱板は、その主面に絶縁層を有することを特徴と
    する半導体装置。
  12. 【請求項１２】 請求項８に記載の半導体装置におい
    て、 前記放熱板の主面と反対側の裏面は、前記樹脂封止体か
    ら露出していることを特徴とする半導体装置。
  13. 【請求項１３】 請求項８に記載の半導体装置におい
    て、 前記接続手段は、ボンディングワイヤであることを特徴
    とする半導体装置。
  14. 【請求項１４】 請求項８に記載の半導体装置におい
    て、 前記第１半導体チップは、前記第２半導体チップよりも
    発熱量が大きいことを特徴とする半導体装置。
  15. 【請求項１５】 請求項１４に記載の半導体装置におい
    て、 前記第１半導体チップは、スイッチング素子が内蔵され
    た半導体チップであり、 前記第２半導体チップは、制御回路が内蔵された半導体
    チップであることを特徴とする半導体装置。
  16. 【請求項１６】 放熱板と、 互いに反対側の主面及び裏面を有し、前記裏面が前記放
    熱板の主面と向かい合い、かつ前記放熱板の主面から離
    間する状態で、前記放熱板の主面上に配置された第１ダ
    イパッドと、 互いに反対側の主面及び裏面を有し、前記裏面が前記放
    熱板の主面と向かい合い、かつ前記放熱板の主面から離
    間する状態で、前記放熱板の主面上に配置された第２ダ
    イパッドであって、前記第１ダイパッドよりも平面形状
    が大きい第２ダイパッドと、 前記第１ダイパッドの主面に接着された第１半導体チッ
    プと、 前記第２ダイパッドの主面に接着された第２半導体チッ
    プと、 インナー部及びアウター部を有し、前記インナー部が前
    記放熱板の主面上に前記放熱板の主面から離間して配置
    された第１リード及び第２リードと、 前記第１及び第２半導体チップの電極と、前記第１及び
    第２リードのインナー部とを夫々電気的に接続する接続
    手段と、 前記第１及び第２ダイパッド、前記第１及び第２半導体
    チップ、前記第１及び第２リードのインナー部、並びに
    前記接続手段を封止する樹脂封止体とを有する半導体装
    置であって、 前記放熱板と前記第２ダイパッドとの間の間隔は、前記
    放熱板と前記第１ダイパッドとの間の間隔よりも広くな
    っていることを特徴とする半導体装置。
  17. 【請求項１７】 請求項１６に記載の半導体装置におい
    て、 前記第２ダイパッドの厚さは、前記第１ダイパッドの厚
    さよりも薄いことを特徴とする半導体装置。
  18. 【請求項１８】 請求項１６に記載の半導体装置におい
    て、前記第２ダイパッドは、前記第１ダイパッドよりも
    前記放熱板から遠い位置に 配置されていることを特徴とする半導体装置。
  19. 【請求項１９】 請求項１６に記載の半導体装置におい
    て、 前記放熱板は、その主面に絶縁層を有することを特徴と
    する半導体装置。
  20. 【請求項２０】 請求項１６に記載の半導体装置におい
    て、 前記接続手段は、ボンディングワイヤであることを特徴
    とする半導体装置。
  21. 【請求項２１】 リード及びダイパッドを有するリード
    フレームであって、前記ダイパッドの主面に半導体チッ
    プが接着され、前記半導体チップの電極と前記リードの
    インナー部とが接続手段を介して電気的に接続されたリ
    ードフレームを準備する工程と、 成形型のキャビティの内部において、前記リードのイン
    ナー部及び前記ダイパッドが放熱板の主面上にこの主面
    から離間する状態で配置されるように、前記成形型に前
    記リープレーム及び前記放熱板を位置決めし、その後、
    前記キャビティの内部に樹脂を注入して樹脂封止体を形
    成する工程とを含む半導体装置の製造方法であって、 前記樹脂封止体を形成する工程において、前記放熱板の
    主面と向かい合う前記ダイパッドの裏面に溝が設けられ
    ていることを特徴とする半導体装置の製造方法。
  22. 【請求項２２】 請求項２１に記載の半導体装置の製造
    方法において、 前記溝は、複数設けられていることを特徴とする半導体
    装置の製造方法。
  23. 【請求項２３】 請求項２１に記載の半導体装置の製造
    方法において、 前記溝は、その両端が前記ダイパッドの相互に異なる２
    つの辺に到達していることを特徴とする半導体装置の製
    造方法。
  24. 【請求項２４】 請求項２１に記載の半導体装置の製造
    方法において、 前記溝は、前記キャビティの内部における前記樹脂の巨
    視的な流れ方向に沿って延在していることを特徴とする
    半導体装置の製造方法。
  25. 【請求項２５】 請求項２１に記載の半導体装置の製造
    方法において、 前記放熱板は、その主面に絶縁層を有することを特徴と
    する半導体装置の製造方法。
  26. 【請求項２６】 第１及び第２リードと、第１ダイパッ
    ドと、前記第１ダイパッドよりも平面サイズが大きい第
    ２ダイパッドとを有するリードフレームであって、前記
    第１ダイパッドの主面に第１半導体チップが接着され、
    前記第２ダイパッドの主面に第２半導体チップが接着さ
    れ、前記第１及び第２半導体チップの電極が前記第１及
    び第２リードのインナー部に接続手段を介して夫々電気
    的に接続されたリードフレームを準備する工程と、 成形型のキャビティの内部において、前記第１及び第２
    リードのインナー部、並びに前記第１及び第２ダイパッ
    ドが放熱板の主面上にこの主面から離間する状態で配置
    されるように、前記成形型に前記リードフレーム及び前
    記放熱板を位置決めし、その後、前記キャビティの内部
    に樹脂を注入して樹脂封止体を形成する工程とを含む半
    導体装置の製造方法であって、 前記樹脂封止体を形成する工程において、前記放熱板の
    主面と向かい合う前記第２ダイパッドの裏面に溝が設け
    られていることを特徴とする半導体装置の製造方法。
  27. 【請求項２７】 請求項２６に記載の半導体装置の製造
    方法において、 前記溝は、複数設けられていることを特徴とする半導体
    装置の製造方法。
  28. 【請求項２８】 請求項２６に記載の半導体装置の製造
    方法において、 前記溝は、その両端が前記ダイパッドの相互に異なる２
    つの辺に到達していることを特徴とする半導体装置の製
    造方法。
  29. 【請求項２９】 請求項２６に記載の半導体装置の製造
    方法において、 前記溝は、前記キャビティの内部における前記樹脂の巨
    視的な流れ方向に沿って延在していることを特徴とする
    半導体装置の製造方法。
  30. 【請求項３０】 請求項２７に記載の半導体装置の製造
    方法において、 前記放熱板は、その主面に絶縁層を有することを特徴と
    する半導体装置の製造方法。
  31. 【請求項３１】 第１及び第２リードと、第１ダイパッ
    ドと、前記第１ダイパッドよりも平面サイズが大きい第
    ２ダイパッドとを有するリードフレームであって、前記
    第１ダイパッドの主面に前記第１半導体チップが接着さ
    れ、前記第２ダイパッドの主面に第２半導体チップが接
    着され、前記第１及び第２半導体チップの電極と前記第
    １及び第２リードのインナー部とが接続手段を介して夫
    々電気的に接続されたリードフレームを準備する工程
    と、 成形型のキャビティの内部において、前記第１及び第２
    リードのインナー部、並びに前記第１及び第２ダイパッ
    ドが放熱板の主面上にこの主面から離間する状態で配置
    されるように、前記成形型に前記リードフレーム及び前
    記放熱板を位置決めし、その後、前記キャビティの内部
    に樹脂を注入して樹脂封止体を形成する工程とを含む半
    導体装置の製造方法であって、 前記樹脂封止体を形成する工程において、前記放熱板と
    前記第２ダイパッドとの間の間隔は、前記放熱板と前記
    第１ダイパッドとの間の間隔よりも広くなっていること
    を特徴とする半導体装置の製造方法。
  32. 【請求項３２】 半導体チップと、 前記半導体チップを封止する樹脂封止体と、 前記樹脂封止体の主面から厚さ方向に沿って窪む凹部
    と、 主面に接続部を有し、前記接続部が前記凹部の底面から
    露出するパッドとを有する半導体装置であって、 前記パッドの主面に、前記接続部を囲むようにして延在
    する溝が設けられていることを特徴とする半導体装置。
  33. 【請求項３３】 請求項３２に記載の半導体装置におい
    て、 前記凹部内に配置され、前記パッドの接続部に接着され
    た電子部品を更に有することを特徴とする半導体装置。
  34. 【請求項３４】 主面に溝によって周囲を囲まれた接続
    部を有するパッドを成形型のキャビティの内部に配置
    し、その後、前記キャビティの内壁面側から前記パッド
    の主面に向かって突出する治具であって、前記溝及び接
    続部を覆う治具を前記パッドの主面に圧接させた状態
    で、前記キャビティの内部に樹脂を加圧注入して樹脂封
    止体を形成する工程を含むことを特徴とする半導体装置
    の製造方法。
  35. 【請求項３５】 請求項３４に記載の半導体装置の製造
    方法であって、 前記樹脂封止体を形成する工程の後に、前記パッドの接
    続部に電子部品を接着する工程を更に含むことを特徴と
    する半導体装置の製造方法。
JP2001382142A 2001-12-14 2001-12-14 半導体装置及びその製造方法 Pending JP2003188335A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001382142A JP2003188335A (ja) 2001-12-14 2001-12-14 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001382142A JP2003188335A (ja) 2001-12-14 2001-12-14 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2003188335A true JP2003188335A (ja) 2003-07-04

Family

ID=27592607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001382142A Pending JP2003188335A (ja) 2001-12-14 2001-12-14 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2003188335A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008533694A (ja) * 2004-11-23 2008-08-21 シリコニックス インコーポレーテッド カップ形状のリードフレームとメサおよび谷を有するリードフレームとの間に置かれたダイを含む半導体パッケージ
US8319319B2 (en) 2007-11-12 2012-11-27 Samsung Sdi Co., Ltd. Semiconductor package and mounting method thereof
CN114446911A (zh) * 2020-11-06 2022-05-06 三菱电机株式会社 半导体装置、芯片焊盘及半导体装置的制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008533694A (ja) * 2004-11-23 2008-08-21 シリコニックス インコーポレーテッド カップ形状のリードフレームとメサおよび谷を有するリードフレームとの間に置かれたダイを含む半導体パッケージ
US8319319B2 (en) 2007-11-12 2012-11-27 Samsung Sdi Co., Ltd. Semiconductor package and mounting method thereof
CN114446911A (zh) * 2020-11-06 2022-05-06 三菱电机株式会社 半导体装置、芯片焊盘及半导体装置的制造方法

Similar Documents

Publication Publication Date Title
US7586180B2 (en) Semiconductor packaging device comprising a semiconductor chip including a MOSFET
US9589869B2 (en) Packaging solutions for devices and systems comprising lateral GaN power transistors
JP4173751B2 (ja) 半導体装置
US8796827B2 (en) Semiconductor device including a DC-DC converter
JP3877401B2 (ja) 半導体装置の製造方法
JP3737673B2 (ja) 半導体装置
JP4804497B2 (ja) 半導体装置
US20230402350A1 (en) Concealed gate terminal semiconductor packages and related methods
US20030228720A1 (en) Semiconductor device and a method of manufacturing the same
US11798909B2 (en) Semiconductor package structure and manufacturing method thereof
JP2003188335A (ja) 半導体装置及びその製造方法
JPH09186288A (ja) 半導体装置
US7005728B1 (en) Lead configuration for inline packages
JP2013187268A (ja) 半導体モジュール
JP3938525B2 (ja) 半導体装置の製造方法
JP2004087673A (ja) 樹脂封止型半導体装置
JP4246598B2 (ja) 電力用半導体装置
JPH0817988A (ja) 樹脂封止型半導体装置及びその製造方法