JP2013187268A - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP2013187268A
JP2013187268A JP2012049858A JP2012049858A JP2013187268A JP 2013187268 A JP2013187268 A JP 2013187268A JP 2012049858 A JP2012049858 A JP 2012049858A JP 2012049858 A JP2012049858 A JP 2012049858A JP 2013187268 A JP2013187268 A JP 2013187268A
Authority
JP
Japan
Prior art keywords
resin
lead frame
semiconductor module
mold
die pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012049858A
Other languages
English (en)
Inventor
Tatsuya Itabashi
竜也 板橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2012049858A priority Critical patent/JP2013187268A/ja
Priority to CN201220180854.9U priority patent/CN202549841U/zh
Publication of JP2013187268A publication Critical patent/JP2013187268A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】モールド樹脂充填によるダイパッドが変位しない高い信頼性の半導体モジュールを提供する。

【解決手段】本発明の半導体モジュールは、半導体素子と、ダイパッドと、リードとを備えたリードフレームを用いて、複数の半導体素子を搭載したリードフレーム組立体をモールド金型に載置し、モールド金型のゲートからエアベント側へモールド樹脂を充填し、樹脂封止する半導体モジュールにおいて、ダイパッドの最終端であるエアベント側には、モールド樹脂の流れに対し、モールド樹脂の通り道となるフレーム貫通エリアを設けているものである。また、リードフレームに対し、樹脂封止上部と樹脂封止下部との厚さが同一である薄板状のＤＩＰ型パッケージ構造であり、ゲートは、ダブルゲートを側面に備え、長手方向にモールド樹脂を充填するものである。

【選択図】図３

Description

本発明は、半導体モジュールに関し、特にリードフレーム上に複数の半導体素子を搭載し、樹脂封止した半導体モジュールに関する。
複数の半導体素子が使用される際には、リードフレームのダイパッド上に半導体素子が搭載され、絶縁性の高いモールド樹脂材料で樹脂封止された構成の半導体モジュールとされる場合が多い。こうした半導体モジュールにおいては、例えば単純なスイッチング動作だけでなく、安全性等が考慮されたより複雑な動作をするＩＰＭ（Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ）とされる場合も多い。ＩＰＭにおいては、スイッチング素子（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ等）が構成されたパワー半導体素子と、このスイッチング素子を制御するためＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等の制御半導体素子とが同時に用いられ、これらを樹脂封止し、インバータなどの電力変換装置に使用されている。
この場合には、リードフレームとこれらの半導体素子を用いてＩＰＭ中の電気回路が構成され、リードフレームはこれらの半導体素子の支持基板となるだけでなく、この電気回路における配線も構成する。このため、この半導体モジュールの構成においては、パターニングされたリードフレームのダイパッド上に各半導体素子が搭載される。また、ダイパッド周囲に複数のリードが設けられ、モールド層から突出した構成になっている。この突出した部分は、この半導体モジュールにおける入出力端子とされる。リードフレームは配線の一部となるため、伝導度の高い銅や銅合金で構成される。
また、半導体モジュールを製造する上で、複雑な内部構造においても、樹脂封止では高い樹脂充填性も要求される。チップマウントベッドの延設部に通孔を形成し、表裏両面側の空間を連通させ、樹脂充填時の樹脂圧力を平衡させることが従来技術として知られている（例えば、特許文献１参照、図１）これにより、チップマウントベッドの変位を防止し、充填性を高めることができる。
特開２０００−１５０５５３号公報
一般に、半導体モジュールは、複合半導体であり、搭載される半導体素子が複数個あり、リードフレームのダイパッドのパターンも複雑で、パッケージサイズも大きいものである。
しかしながら、従来技術は、ヒートシンクを有し、長手端面から短手方向への充填において効果的であるが、通孔が樹脂注入ゲート側にあるため、長手方向への樹脂充填では充填経路が長く途中でダイパッドの変位が発生してしまうという課題がある。
従って、本発明は、上述した課題を解決するためになされたものであり、パッケージの長手方向へ樹脂を流す構造において、成形樹脂の流動性を制御するので、ダイパッドの変位しない半導体モジュールを提供することを目的とする。

上述の課題を解決するために、本発明は、以下に掲げる構成とした。
本発明の半導体モジュールは、半導体素子と、ダイパッドと、リードとを備えたリードフレームを用いて、複数の半導体素子を搭載したリードフレーム組立体をモールド金型に載置し、モールド金型のゲートからエアベント側へモールド樹脂を充填し、樹脂封止する半導体モジュールにおいて、ダイパッドの最終端であるエアベント側には、モールド樹脂の流れに対し、モールド樹脂の迂回道となるフレーム貫通エリアを設けているものである。
また、リードフレームに対し、樹脂封止上部と樹脂封止下部との厚さが同一である薄板状のＤＩＰ型パッケージ構造であり、ゲートは、ダブルゲートを側面に備え、長手方向にモールド樹脂を充填するものである。
本発明は、リードフレームのダイパッド最終端にフレーム貫通エリアを備えているので、モールド樹脂充填によるダイパッドが変位しない高信頼性の半導体モジュールを提供することができる効果を奏する。
本発明の実施例１に係る半導体モジュールのリードフレームの平面図である。 本発明の実施例１に係る半導体モジュールのリードフレーム組立体の平面図である。 本発明の実施例１に係る半導体モジュールの透視平面図である。 本発明の実施例１に係る半導体モジュールの外形面図である。 一般的な半導体モジュールのモールド樹脂の流れを説明する断面図である。 本発明の実施例１に係る半導体モジュールのモールド樹脂の流れを説明する断面図である。 本発明の実施例１に係る樹脂充填時の実験結果グラフである。
以下、本発明を実施するための形態について、図を参照して詳細に説明する。ただし、本発明は以下の記載に何ら限定されるものではない。
以下、図面を参照して本発明の実施例１に係るリードフレームと半導体モジュールを説明する。図１は、本発明の実施例１に係る半導体モジュールのリードフレームの平面図である。
図１に示すように、リードフレーム１は、ダイパッド２、３、４と内部リード５、支持リード６、外部リード７、タイバー８、フレーム枠９とで構成されている。半導体に用いられるリードフレーム１は、一般的に、平板状の金属板からプレス加工によって製造される。例えば、リードフレーム１は、銅または銅合金で０．４ｍｍの板厚が使用できる。ここでは、後述する半導体モジュールひとつ分のパターンを表している。実際のリードフレームとしては、このパターンが複数個連結されている。
ダイパッド２、３、４は、半導体素子等を搭載するための面積を有している。ダイパッド２は、ローサイド用ダイパッドである。ダイパッド３は、ハイサイド用ダイパッドである。ダイパッド４は、制御用ダイパッドである。
内部リード５は、一方の端部を有し、ワイヤボンディング部として使用する。もう一方の端部はタイバー８へ連結している。
支持リード６は、一方の端部をそれぞれのダイパッド２、３、４へ連結しており、もう一方の端部はタイバー８へ連結している。これによって、各ダイパッドを支えている。
外部リード７は、一方の端部はタイバー８を介して、内部リード５と支持リード６に連結されている。もう一方の端部はフレーム枠に連結されている。この部位は半導体モジュールの外部端子となる。
タイバー８は、内部リード５、支持リード６と外部リード７を連結保持しており、フレーム枠９に連結している。これにより機械的に固定されている。
フレーム枠９は、リードフレーム１の外周部に位置し、タイバー８と共にリードフレーム１のパターンを囲って連結保持している。
フレーム貫通エリア１０は、ダイパッド３の面積を小さくしてできたリードフレームパターンの空間である。リードフレームの表裏を貫通するようにし、内部リード等を設けないようにしている。
図２は、本発明の実施例１に係る半導体モジュールのリードフレーム組立体の平面図である。図２に示すように、リードフレーム組立体１１は、パワー半導体素子１２をダイパッド２に、パワー半導体素子１３をダイパッド３に、制御半導体素子１４をダイパッド４にはんだ付け等（図示せず）で搭載している。その後、各半導体素子の表面電極と内部リード５の一方の端部とをワイヤボンディング装置により、金細線等のワイヤ１６で配線し、電気的に接続している。
パワー半導体素子１２は、ローサイド側ＭＯＳで外形寸法は１．８ｍｍＸ３．０ｍｍである。ＮチャネルＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：金属酸化膜半導体電界効果トランジスタ）である。３つの素子がそれぞれ独立したダイパッド２に搭載されている。
同様に、パワー半導体素子１３は、ハイサイド側ＭＯＳで外形寸法は１．８ｍｍＸ３．０ｍｍである。３つの素子が共通したダイパッド３に搭載されている。
制御半導体素子１４は、ＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）で外形寸法は３．７ｍｍＸ２．５ｍｍと２．７ｍｍＸ２．２ｍｍである。２つの素子がローサイド側とハイサイド側に分かれている。
その後、トランスファーモールド装置とモールド金型によって、樹脂封止し、モールド樹脂１５が形成される。樹脂封止はパワー半導体素子１２、１３と制御半導体素子１４が搭載されたダイパッド２、３、４と、内部リード５を覆うように樹脂封止し、外部リード７、タイバー８、フレーム枠９はモールド樹脂１５の外に出ている。例えば、モールド樹脂１５は、熱硬化性エポキシ樹脂が使用できる。
次に、半導体モジュールの製造方法について図３、図５、図６を参照して説明する。図２にて説明したリードフレーム組立体１１をモールド金型（上）２２とモールド金型（下）２３とで挟持させる。モールド金型の樹脂注入口であるゲート２４より加熱軟化されたモールド樹脂１５を注入する。
この時、リードフレーム２が断面上下において中央に位置しているので、モールド金型（上）２２の空間であるキャビティ（上）２６とモールド金型（下）２３の空間であるキャビティ（下）２７で構成される。キャビティ内をモールド樹脂１５がゲート２４からエアベント２５へ向かって流動する。図３に示すように、モールド樹脂１５は平面上長方形であり、長さ方向（図中左右方向）に沿って樹脂が充填される。ゲート２４とエアベント２５はともに２箇所設けられている。ダブルゲートもと言う。
エアベント２５はキャビティ空間に存在する空気を充填樹脂で押し出す空気窓口である。この時、リードフレーム１の上面には半導体素子やワイヤが配置されているので、抵抗になり樹脂の流動がキャビティ（下）２７に対してキャビティ（上）２６の充填が遅れてくる。
また、半導体モジュールは複数の半導体素子や部品等を搭載し、小型化を狙うので、リードフレームのパターンには隙間を作る余裕がない。ここでは、その他搭載部品として、保護半導体素子１８のダイオード（１．２ｍｍＸ１．２ｍｍ）が搭載されている。ここでは、ワイヤ１６を使用しており、金細線で直径３５ミクロンミリが使用されている。
よって、エアベント側に到達するモールド樹脂１５の流れに上下で差がでてしまう。下側が先に到達されるので、下側の樹脂圧力が膨張して、フレームを上側へ押し上げる力が働く。図５参照。特に最終端に近く面積の大きいダイパッド３の変位が大きく、ワイヤの短絡や切断に繋がり、半導体モジュールの信頼性を低下させてしまう。
本発明のリードフレーム１を用いることによって、ダイパッド最終端に上下貫通したフレーム貫通エリア１０があるので、キャビティ（下）２７を流動する樹脂がエアベント２５側に到達する前に樹脂が上側に流れ出て下側の圧力を上側に逃がすことができる。図６参照。これにより、ダイパッドが圧力を受けることが無くなり、変位しないことが可能である。図７は、発明者が試作評価した結果であり、変位不良発生率とフレーム貫通エリア幅のグラフである。幅が２．５８ｍｍ以上あれば不良は無くすことが可能である。
その後、リードフレーム１の保持部であり、不要な部位であるタイバー８とフレーム枠９を切断除去する。ここでは矩形状のモールド樹脂１５から外部リード７が突出している。この外部リード７は、電気的な入出力の外部端子として使用され、基板実装に適した形状にリードフォーミングされる。ここでは長方形のパッケージに長手側面から外部リード７が突出しており、略Ｌ字型に曲げられた、ＤＩＰ（Ｄｕａｌ Ｉｎｌｉｎ Ｐａｃｋａｇｅ）型パッケージ構造である。
以上により、図４に示す半導体モジュール２１が完成する。
次に、上述の実施例１に係る半導体モジュール２１の効果を説明する。
本発明では、モールド金型のエアベント側に樹脂の流れに対して、半導体モジュールの上面側と下面側の樹脂の流れでは、先にエアベント側まで到達した下側のモールド樹脂が反発圧力を生じ、リードフレームのダイパッドを押し上げる様になる。この時、エアベント側に近く、面積の大きい部位（ここではダイパッド）に影響が出る。
本発明の実施例１に係る半導体モジュールは、リードフレームにおいて、ダイパッド最終端にモールド樹脂の流れに対し、迂回となるフレーム貫通エリアを備えている。これにより、樹脂封止において、モールド樹脂充填によるダイパッドが変位しないことが可能である。また、樹脂の未充填対策としても可能である。よって、高い信頼性の半導体モジュールを提供することができる。
上述のように、本発明を実施するための形態を記載したが、この開示から当業者には様々な代替実施の形態、実施例が可能であることが明らかになるはずである。
上述の例では、ＤＩＰ型半導体装置としたが、ＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）型半導体装置であってもよい。外部リード形状が違うだけであり、樹脂充填における効果は同じである。
また、ダブルゲートとしたが、シングルゲートであってもよい。一般的には圧力を低くするためにマルチゲートを使用するが、樹脂の流動状況はシングルケートでも同一であるので、樹脂充填における効果は同じである。
１、リードフレーム
２、ダイパッド（ローサイド用ダイパッド）
３、ダイパッド（ハイサイド用ダイパッド）
４、ダイパッド（制御用ダイパッド）
５、内部リード
６、支持リード
７、外部リード
８、タイバー
９、フレーム枠
１０、フレーム貫通エリア
１１、リードフレーム組立体
１２、パワー半導体素子（ローサイド）
１３、パワー半導体素子（ハイサイド）
１４、制御用半導体素子
１５、モールド樹脂
１６、ワイヤ
１７、ネジ止め部
１８、保護半導体素子（ダイオード）
２１、半導体モジュール
２２、モールド金型（上）
２３、モールド金型（下）
２４、ゲート
２５、エアベンド
２６、キャビティ（上）
２７、キャビティ（下）

Claims (3)

  1. 半導体素子と、前記半導体素子を搭載するダイパッドと、前記半導体素子と接続し外部入出力端子となるリードとを備えたリードフレームを用いて、前記リードフレームに複数の前記半導体素子を搭載したリードフレーム組立体をモールド金型に載置し、前記モールド金型のゲートからエアベント側へモールド樹脂を充填し、前記リードフレーム組立体を前記モールド樹脂で樹脂封止する半導体モジュールにおいて、前記ダイパッドの最終端である前記エアベント側には、前記モールド樹脂の流れに対し、前記モールド樹脂の迂回道となるフレーム貫通エリアを設けていることを特徴とする半導体モジュール。
  2. 前記リードフレームに対し、樹脂封止上部と樹脂封止下部との厚さが同一である薄板状のＤＩＰ型パッケージ構造であり、前記ゲートは、ダブルゲートを側面に備え、長手方向に前記モールド樹脂を充填することを特徴とする請求項1に記載の半導体モジュール。
  3. 前記フレーム空間の幅は、２．５８ｍｍであることを特徴とする請求項１乃至請求項２に記載の半導体モジュール。
JP2012049858A 2012-03-06 2012-03-06 半導体モジュール Pending JP2013187268A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012049858A JP2013187268A (ja) 2012-03-06 2012-03-06 半導体モジュール
CN201220180854.9U CN202549841U (zh) 2012-03-06 2012-04-25 半导体模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012049858A JP2013187268A (ja) 2012-03-06 2012-03-06 半導体モジュール

Publications (1)

Publication Number Publication Date
JP2013187268A true JP2013187268A (ja) 2013-09-19

Family

ID=47170427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012049858A Pending JP2013187268A (ja) 2012-03-06 2012-03-06 半導体モジュール

Country Status (2)

Country Link
JP (1) JP2013187268A (ja)
CN (1) CN202549841U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108257936A (zh) * 2018-01-03 2018-07-06 四川明泰电子科技有限公司 一种dip16多芯片封装异形引线框架及其封装方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104867839B (zh) * 2014-02-21 2018-06-01 三垦电气株式会社 半导体装置的制造方法和半导体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108257936A (zh) * 2018-01-03 2018-07-06 四川明泰电子科技有限公司 一种dip16多芯片封装异形引线框架及其封装方法
CN108257936B (zh) * 2018-01-03 2020-07-03 四川明泰电子科技有限公司 一种dip16多芯片封装异形引线框架及其封装方法

Also Published As

Publication number Publication date
CN202549841U (zh) 2012-11-21

Similar Documents

Publication Publication Date Title
JP5339800B2 (ja) 半導体装置の製造方法
JP5873998B2 (ja) 半導体装置及びその製造方法
US8471373B2 (en) Resin-sealed semiconductor device and method for fabricating the same
JP5272191B2 (ja) 半導体装置および半導体装置の製造方法
KR101928681B1 (ko) 전력용 반도체 장치 및 그 제조 방법
JP4899481B2 (ja) 外部に露出する放熱体を上部に有する樹脂封止型半導体装置の製法
JP2004266096A (ja) 半導体装置及びその製造方法、並びに電子装置
JP2009534869A (ja) マルチプルダイおよび共通ノード構造を含む半導体ダイパッケージ
CN105470245B (zh) 半导体器件
JP2017055043A (ja) 半導体装置および電子装置
JP4804497B2 (ja) 半導体装置
JP2005191071A (ja) 半導体装置
JP5180722B2 (ja) 半導体装置の製造方法
US20130249008A1 (en) Semiconductor device
US11217511B2 (en) Quad package with conductive clips connected to terminals at upper surface of semiconductor die
JP5341339B2 (ja) 回路装置
JP5720514B2 (ja) 半導体装置の製造方法
JP2013187268A (ja) 半導体モジュール
JP2022143169A (ja) 半導体装置
JP2017069351A (ja) 半導体装置
JP2013187266A (ja) リードフレーム及び半導体モジュール
JP5145596B2 (ja) 半導体装置
JP5741526B2 (ja) 半導体装置及びその製造方法
JP2013187267A (ja) 半導体モジュール
JP2005175512A (ja) 半導体装置