JP5145596B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5145596B2
JP5145596B2 JP2008105800A JP2008105800A JP5145596B2 JP 5145596 B2 JP5145596 B2 JP 5145596B2 JP 2008105800 A JP2008105800 A JP 2008105800A JP 2008105800 A JP2008105800 A JP 2008105800A JP 5145596 B2 JP5145596 B2 JP 5145596B2
Authority
JP
Japan
Prior art keywords
semiconductor device
lead
main body
connecting portion
external lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008105800A
Other languages
English (en)
Other versions
JP2009259961A (ja
Inventor
信也 中川
寿 川藤
建一 林
裕史 川島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2008105800A priority Critical patent/JP5145596B2/ja
Priority to CN 200810181797 priority patent/CN101562165B/zh
Publication of JP2009259961A publication Critical patent/JP2009259961A/ja
Application granted granted Critical
Publication of JP5145596B2 publication Critical patent/JP5145596B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

本発明は、半導体装置に関し、特に、半導体素子を内部に封止した半導体装置に関するものである。
電力用半導体装置には、たとえばトランスファーモールドタイプのDIP−IPM(Dual In-line Package Intelligent Power Module)よりなる樹脂封止型のパッケージが採用されている。このようなパッケージにおいては、外部リード部が封止樹脂の外部に出されて基板と接続される。
樹脂封止型のパッケージは、たとえば特開平3−116766号公報に開示されている。この公報においては、モールドパッケージと、そのモールドパッケージの外部に出されたアウターリードが示されている。
特開平3−116766号公報
電力用半導体装置の場合、パワーチップが搭載されるダイパットと外部リード部が直接つながっているため、パワーチップの発熱によって外部リード部の温度上昇が大きくなる。これにより、この外部リード部を基板のスルーホールにはんだ付けで接合する場合、外部リード部と端子はんだ付け部との温度上昇が大きくなるという問題があった。
このような温度上昇を抑制するために、基板の表面に放熱用の銅(Cu)ブロックを配置したり、ファンなどにより冷却する方法が考えられる。しかし、この場合、銅ブロック、ファンなどの構成部品が増加するという問題があった。
それゆえ、本発明の目的は、外部リード部と端子はんだ付け部との温度上昇を簡易な構成で抑制することができる半導体装置を提供することである。
本発明の半導体装置は、半導体素子を内部に封止した半導体装置であって、リード端子と、封止部材とを備えている。リード端子は半導体素子に電気的に接続されている。封止部材は、半導体素子およびリード端子の内部リード部を内部に封止し、かつリード端子の外部リード部を露出している。外部リード部は、本体部と、連結部と、張り出し部とを含んでいる。本体部は直線状に延びている。連結部は、本体部に接続され、かつ本体部の側方へ延びている。張り出し部は、連結部に接続され、かつ連結部よりも大きな寸法を有している。直線状に延びる本体部に対して交差する方向に張り出し部が延在し、張り出し部が連結部の両側に延びている。
本発明の半導体装置によれば、張り出し部の寸法が連結部の寸法よりも大きいため、張り出し部において接触抵抗を低減できるとともに、放熱性を高めることができる。
またリード部に連結部と張り出し部とを一体的に設けることで放熱性を高めることができるため、放熱性を高めるための追加の部材は不要である。よって、部材を追加することなく、簡易な構成で放熱性を高めて、外部リード部と端子はんだ付け部との温度上昇を抑制することができる。
また連結部の寸法が張り出し部の寸法よりも小さいため、本体部に対して張り出し部を連結部で捻ることができる。これにより、外部リード部の本体部が直線状に延びる方向に対して、張り出し部の延びる方向が交差する状態に容易にすることができる。
以下、本発明の実施の形態について図に基づいて説明する。
図1は、本発明の一実施の形態における半導体装置の構成を概略的に示す一部破断斜視図である。図1を参照して、本実施の形態の半導体装置10は、たとえばトランスファーモールドタイプのDIP−IPMよりなる樹脂封止型の半導体装置である。この樹脂封止型半導体装置10は、封止樹脂体(封止部材)1と、アイランド部(ダイパッド)2と、リード部3と、半導体素子(半導体チップ)5a、5bとを主に有している。
半導体素子5aは、たとえばIGBT(Insulated Gate Bipolar Transistor)などの
高電力半導体素子を有する半導体チップである。また半導体素子5bは、たとえば制御IC(Integrated Circuit)を有する半導体チップである。
アイランド部2には半導体素子5a、5bの各々が装着されている。半導体素子5aはアイランド部2上に直接接続されている。このため、半導体素子5aがたとえばIGBTよりなる場合には、そのIGBTのたとえばコレクタ電極とアイランド部2とが電気的に接続されている。この半導体素子5aが直接接続されたアイランド部2と複数のリード部3の一部とが直接つながっている。また半導体素子5a、5bのボンディングパッド(図示せず)とリード部3の一方端側とが金線など(図示せず)によりワイヤーボンディングされている。
封止樹脂体1は、半導体素子5a、5bと、アイランド部2と、リード部3の一方端側(内部リード部3a側)とを内部に封止し、かつリード部3の他方端側(外部リード部3c側)を外部に露出している。複数の外部リード部3cの各々は、この封止樹脂体1の側面12a、12bの各々から突き出しており、かつ一方側に折り曲げられている。
図2は、図1に示された半導体装置における外部リード部の一部を拡大して示す概略斜視図である。図2を参照して、複数の外部リード部3cの各々は、本体部3c1と、張り出し部3c2と、連結部3c3とを有している。本体部3c1は直線状に延びている。連結部3c3は、本体部3c1の側部に接続され、かつ本体部3c1の側方へ延びている。張り出し部3c2は、連結部3c3に接続されている。
この張り出し部3c2は、本体部3c1が直線状に延びる方向(図中上下方向)と交差する方向に延在している。また張り出し部3c2の延在方向は、本体部3c1が直線状に延びる方向に対して直交する方向である。
この張り出し部3c2は、連結部3c3の寸法W2よりも大きな寸法W1を有している。ここで、張り出し部3c2の寸法W1および連結部3c3の寸法W2の各々は、本体部3c1の直線状に延びる方向に対して直交する面内の寸法であって、かつ本体部3c1の側部から連結部3c3が突き出す方向に直交する方向の寸法である。
また本体部3c1が直線状に延びる方向における張り出し部3c2の寸法W3は、同じ方向における連結部3c3の寸法W4とほぼ同じであることが好ましい。また張り出し部3c2の体積は連結部3c3の体積よりも大きいことが好ましい。また張り出し部3c2の図中下側の面(外部リード部3cの先端側の面)の面積は連結部3c3の図中下側の面の面積よりも大きいことが好ましい。また連結部3c3は捻られた形状を有することが好ましい。
次に、本実施の形態の半導体装置10を基板に接合した状態について説明する。
図3は、図1に示す半導体装置10を基板に接合した様子を示す概略側面図である。また図4は、図3における1つの外部リード部が基板と接合された様子を拡大して示す部分断面図である。
図3および図4を参照して、半導体装置10を接合するための基板20は、たとえばプリント配線板である。このプリント配線板20は、半導体装置10を実装するためのスルーホール20Aを有している。このスルーホール20Aの周囲における基材20aの表面にはランドと呼ばれる導電層20bが形成されている。このランド20bには、基材20aの表面に形成された配線パターン(図示せず)が接続されている。
半導体装置10は、このプリント配線板20にスルーホール実装されている。つまり、プリント配線板20のスルーホール20Aに半導体装置10の外部リード部3cが挿入されることにより半導体装置10はプリント配線板20に実装されている。スルーホール20Aに挿入された外部リード部3cは、たとえばはんだ付けなどによりプリント配線板20に接合されている。
この際、外部リード部3cの張り出し部3c2の下面がプリント配線板20の表面に対向するようにプリント配線板20の表面直上に位置している。そして、張り出し部3c2、連結部3c3および本体部3c1がはんだ21によりランド20bに接続されている。
次に、本実施の形態の半導体装置の製造方法について説明する。
図5は、本発明の一実施の形態における半導体装置の製造方法の一工程を示す外部リード部の拡大図である。本実施の形態の製造方法においては、まずリードフレームが準備される。このリードフレームは、アイランド部2、このアイランド部2に直接接続されたダミー部(吊り部)、外部との接続に用いられるリード部3、リード部3などを互いに繋ぐタイバー部などを有している。なお、複数のリード部3のいずれかはアイランド部2に接続されていてもよく、またアイランド部2と分離されていてもよい。
図5を参照して、上記のリードフレームを準備する際に、リード部3の外部リード部3cとなる部分に、直線状に延びる本体部3c1と、その本体部3c1の側部から側方へ延びる連結部3c3と、連結部3c3に接続されてかつ本体部3c1と同じ面内に延びる張り出し部3c2とが形成される。
このリードフレームのアイランド部2に半導体素子5a、5bが装着される。この後、トランスファーモールド法により樹脂モールドが行なわれる。
この樹脂モールドによって、リードフレームの一部と半導体素子5a、5bとが封止樹脂体1によって封止される。この樹脂モールドの後には、リードフレームのタイバー部と、ダミー部(吊り部)が不要となる。そこで、この樹脂モールドの後に、タイバー部をカットするためのタイバーカットが行なわれる。この後、リードカットが行なわれ、さらにダミー部がピンチカットされる。このピンチカットは、ダミー部の強度を極端に低くした領域を意図的に作り、ダミー部を引っ張ることで、強度の低い領域でダミー部を切断する方法である。
この後、外部リード部3cが折り曲げられる。また本体部3c1に対して張り出し部3c2が連結部3c3で捻じ曲げられる。これにより、張り出し部3c2は、本体部3c1が直線状に延びる方向に対して交差する方向(たとえばほぼ直交する方向)に延びた状態とされる。これにより、図1および図2に示す樹脂封止型半導体装置10が製造される。
さらにこの後、図3および図4に示すように、半導体装置10の外部リード部3cがプリント配線板20のスルーホール20A内に挿入され、はんだ21により張り出し部3c2、連結部3c3および本体部3c1がランド20bに接続されて、半導体装置10とプリント配線板20との接合が行なわれる。
本実施の形態によれば、張り出し部3c2の寸法が連結部3c3の寸法よりも大きいため、張り出し部3c2においてはんだ21またはランド20bとの接触抵抗を低減することができるとともに、放熱性を高めることができる。
またリード部に連結部3c3と張り出し部3c2とを一体的に設けることで放熱性を高めることができるため、放熱性を高めるための追加の部材は不要である。よって、部材を追加することなく、簡易な構成で放熱性を高めて、リード部3とランド20bとのはんだ21による接合部における温度上昇を抑制することができる。
また連結部3c3の寸法が張り出し部3c2の寸法よりも小さいため、本体部3c1に対して張り出し部3c2を連結部3c3で捻ることができる。これにより、外部リード部の本体部3c1が直線状に延びる方向に対して、張り出し部3c2の延びる方向が交差する状態に容易にすることができる。
なお上記の実施の形態においては本体部3c1の両側部に張り出し部3c2が配置された構造について説明したが、張り出し部3c2は本体部3c1の片側の側部にのみ配置されていてもよい。
また張り出し部3c2は、上記の実施の形態に示すように直線状に延びた形状に限定されるものではなく、曲線状に延びていてもよく、また直線状および曲線状の任意の組み合わせの形状(直線状と直線状、直線状と曲線状、曲線状と曲線状)であってもよい。
また上記の実施の形態においては、たとえばDIP−IPMを例に挙げて説明したが、本発明はDIP−IPMに限定されず、他の封止型半導体装置に適用されてもよい。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明は、たとえばDIP−IPMのような半導体素子を内部に封止した半導体装置に特に有利に適用され得る。
本発明の一実施の形態における半導体装置の構成を概略的に示す一部破断斜視図である。 図1に示された半導体装置における外部リード部の一部を拡大して示す概略斜視図である。 図1に示す半導体装置10を基板に接合した様子を示す概略側面図である。 図3における1つの外部リード部が基板と接合された様子を拡大して示す部分断面図である。 本発明の一実施の形態における半導体装置の製造方法の一工程を示す外部リード部の拡大図である。
符号の説明
1 封止樹脂体、2 アイランド部、3 リード部、3a 内部リード部、3c 外部リード部、3c1 本体部、3c2 張り出し部、3c3 連結部、5a,5b 半導体素子、10 半導体装置、20A スルーホール、20 プリント配線板、20a 基材、20b ランド。

Claims (3)

  1. 半導体素子を内部に封止した半導体装置であって、
    前記半導体素子に電気的に接続されたリード端子と、
    前記半導体素子および前記リード端子の内部リード部を内部に封止し、かつ前記リード端子の外部リード部を露出する封止部材とを備え、
    前記外部リード部は、
    直線状に延びる本体部と、
    前記本体部に接続され、かつ前記本体部の側方へ延びる連結部と、
    前記連結部に接続され、かつ前記連結部よりも寸法の大きな張り出し部とを有しており、
    直線状に延びる前記本体部に対して交差する方向に前記張り出し部が延在し、前記張り出し部が前記連結部の両側に延びている、半導体装置。
  2. 前記張り出し部の延在方向は、前記本体部が直線状に延びる方向に対して直交する方向である、請求項に記載の半導体装置。
  3. 前記連結部が捻じられた形状を有する、請求項1または2に記載の半導体装置。
JP2008105800A 2008-04-15 2008-04-15 半導体装置 Active JP5145596B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008105800A JP5145596B2 (ja) 2008-04-15 2008-04-15 半導体装置
CN 200810181797 CN101562165B (zh) 2008-04-15 2008-12-12 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008105800A JP5145596B2 (ja) 2008-04-15 2008-04-15 半導体装置

Publications (2)

Publication Number Publication Date
JP2009259961A JP2009259961A (ja) 2009-11-05
JP5145596B2 true JP5145596B2 (ja) 2013-02-20

Family

ID=41220892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008105800A Active JP5145596B2 (ja) 2008-04-15 2008-04-15 半導体装置

Country Status (2)

Country Link
JP (1) JP5145596B2 (ja)
CN (1) CN101562165B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7316968B2 (ja) 2020-03-27 2023-07-28 三菱電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH073848B2 (ja) * 1984-09-28 1995-01-18 株式会社日立製作所 半導体装置
JPH08241948A (ja) * 1995-03-06 1996-09-17 Nec Corp 半導体集積回路のリードフレームとその製造方法
JP2006080180A (ja) * 2004-09-08 2006-03-23 Seiko Epson Corp 電子部品、圧電発振器および電子機器

Also Published As

Publication number Publication date
CN101562165A (zh) 2009-10-21
JP2009259961A (ja) 2009-11-05
CN101562165B (zh) 2011-05-25

Similar Documents

Publication Publication Date Title
US11145582B2 (en) Method of manufacturing semiconductor devices with a paddle and electrically conductive clip connected to a leadframe and corresponding semiconductor device
US7208818B2 (en) Power semiconductor package
US7511361B2 (en) DFN semiconductor package having reduced electrical resistance
KR101388328B1 (ko) 통합 tht 히트 스프레더 핀을 구비한 리드 프레임 기반 오버-몰딩 반도체 패키지와 그 제조 방법
US9385072B2 (en) Method of manufacturing semiconductor device and semiconductor device
US7166926B2 (en) Method for producing semiconductor device and semiconductor device
US20140179063A1 (en) Resin sealing type semiconductor device and method of manufacturing the same, and lead frame
US8188583B2 (en) Semiconductor device and method of manufacturing same
JP7298177B2 (ja) 半導体モジュール及び半導体モジュールの製造方法
US8569871B2 (en) Semiconductor device having a molded package
WO2006074312A2 (en) Dual flat non-leaded semiconductor package
US20080073763A1 (en) Semiconductor device and method of manufacturing the same
JP4252563B2 (ja) 半導体装置
US7619307B1 (en) Leadframe-based semiconductor package having arched bend in a supporting bar and leadframe for the package
JP5145596B2 (ja) 半導体装置
US7808088B2 (en) Semiconductor device with improved high current performance
KR101016715B1 (ko) 반도체장치
JP2007027645A (ja) 半導体装置
CN111406311A (zh) 电子模块以及电子模块的制造方法
US7951651B2 (en) Dual flat non-leaded semiconductor package
JP2013187268A (ja) 半導体モジュール
US20230245942A1 (en) Semiconductor device package with integral heat slug
CN111279471A (zh) 电子模块
JP2003338601A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121108

R150 Certificate of patent or registration of utility model

Ref document number: 5145596

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250