JP5145596B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5145596B2 JP5145596B2 JP2008105800A JP2008105800A JP5145596B2 JP 5145596 B2 JP5145596 B2 JP 5145596B2 JP 2008105800 A JP2008105800 A JP 2008105800A JP 2008105800 A JP2008105800 A JP 2008105800A JP 5145596 B2 JP5145596 B2 JP 5145596B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- lead
- main body
- connecting portion
- external lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 61
- 238000007789 sealing Methods 0.000 claims description 9
- 239000011347 resin Substances 0.000 description 10
- 229920005989 resin Polymers 0.000 description 10
- 230000017525 heat dissipation Effects 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 5
- 238000005476 soldering Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000001816 cooling Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
図1は、本発明の一実施の形態における半導体装置の構成を概略的に示す一部破断斜視図である。図1を参照して、本実施の形態の半導体装置10は、たとえばトランスファーモールドタイプのDIP−IPMよりなる樹脂封止型の半導体装置である。この樹脂封止型半導体装置10は、封止樹脂体(封止部材)1と、アイランド部(ダイパッド)2と、リード部3と、半導体素子(半導体チップ)5a、5bとを主に有している。
高電力半導体素子を有する半導体チップである。また半導体素子5bは、たとえば制御IC(Integrated Circuit)を有する半導体チップである。
図3は、図1に示す半導体装置10を基板に接合した様子を示す概略側面図である。また図4は、図3における1つの外部リード部が基板と接合された様子を拡大して示す部分断面図である。
図5は、本発明の一実施の形態における半導体装置の製造方法の一工程を示す外部リード部の拡大図である。本実施の形態の製造方法においては、まずリードフレームが準備される。このリードフレームは、アイランド部2、このアイランド部2に直接接続されたダミー部(吊り部)、外部との接続に用いられるリード部3、リード部3などを互いに繋ぐタイバー部などを有している。なお、複数のリード部3のいずれかはアイランド部2に接続されていてもよく、またアイランド部2と分離されていてもよい。
Claims (3)
- 半導体素子を内部に封止した半導体装置であって、
前記半導体素子に電気的に接続されたリード端子と、
前記半導体素子および前記リード端子の内部リード部を内部に封止し、かつ前記リード端子の外部リード部を露出する封止部材とを備え、
前記外部リード部は、
直線状に延びる本体部と、
前記本体部に接続され、かつ前記本体部の側方へ延びる連結部と、
前記連結部に接続され、かつ前記連結部よりも寸法の大きな張り出し部とを有しており、
直線状に延びる前記本体部に対して交差する方向に前記張り出し部が延在し、前記張り出し部が前記連結部の両側に延びている、半導体装置。 - 前記張り出し部の延在方向は、前記本体部が直線状に延びる方向に対して直交する方向である、請求項1に記載の半導体装置。
- 前記連結部が捻じられた形状を有する、請求項1または2に記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008105800A JP5145596B2 (ja) | 2008-04-15 | 2008-04-15 | 半導体装置 |
CN 200810181797 CN101562165B (zh) | 2008-04-15 | 2008-12-12 | 半导体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008105800A JP5145596B2 (ja) | 2008-04-15 | 2008-04-15 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009259961A JP2009259961A (ja) | 2009-11-05 |
JP5145596B2 true JP5145596B2 (ja) | 2013-02-20 |
Family
ID=41220892
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008105800A Active JP5145596B2 (ja) | 2008-04-15 | 2008-04-15 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5145596B2 (ja) |
CN (1) | CN101562165B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7316968B2 (ja) | 2020-03-27 | 2023-07-28 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH073848B2 (ja) * | 1984-09-28 | 1995-01-18 | 株式会社日立製作所 | 半導体装置 |
JPH08241948A (ja) * | 1995-03-06 | 1996-09-17 | Nec Corp | 半導体集積回路のリードフレームとその製造方法 |
JP2006080180A (ja) * | 2004-09-08 | 2006-03-23 | Seiko Epson Corp | 電子部品、圧電発振器および電子機器 |
-
2008
- 2008-04-15 JP JP2008105800A patent/JP5145596B2/ja active Active
- 2008-12-12 CN CN 200810181797 patent/CN101562165B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN101562165A (zh) | 2009-10-21 |
JP2009259961A (ja) | 2009-11-05 |
CN101562165B (zh) | 2011-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11145582B2 (en) | Method of manufacturing semiconductor devices with a paddle and electrically conductive clip connected to a leadframe and corresponding semiconductor device | |
US7208818B2 (en) | Power semiconductor package | |
US7511361B2 (en) | DFN semiconductor package having reduced electrical resistance | |
KR101388328B1 (ko) | 통합 tht 히트 스프레더 핀을 구비한 리드 프레임 기반 오버-몰딩 반도체 패키지와 그 제조 방법 | |
US9385072B2 (en) | Method of manufacturing semiconductor device and semiconductor device | |
US7166926B2 (en) | Method for producing semiconductor device and semiconductor device | |
US20140179063A1 (en) | Resin sealing type semiconductor device and method of manufacturing the same, and lead frame | |
US8188583B2 (en) | Semiconductor device and method of manufacturing same | |
JP7298177B2 (ja) | 半導体モジュール及び半導体モジュールの製造方法 | |
US8569871B2 (en) | Semiconductor device having a molded package | |
WO2006074312A2 (en) | Dual flat non-leaded semiconductor package | |
US20080073763A1 (en) | Semiconductor device and method of manufacturing the same | |
JP4252563B2 (ja) | 半導体装置 | |
US7619307B1 (en) | Leadframe-based semiconductor package having arched bend in a supporting bar and leadframe for the package | |
JP5145596B2 (ja) | 半導体装置 | |
US7808088B2 (en) | Semiconductor device with improved high current performance | |
KR101016715B1 (ko) | 반도체장치 | |
JP2007027645A (ja) | 半導体装置 | |
CN111406311A (zh) | 电子模块以及电子模块的制造方法 | |
US7951651B2 (en) | Dual flat non-leaded semiconductor package | |
JP2013187268A (ja) | 半導体モジュール | |
US20230245942A1 (en) | Semiconductor device package with integral heat slug | |
CN111279471A (zh) | 电子模块 | |
JP2003338601A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100526 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101008 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120731 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120920 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121030 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121108 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5145596 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151207 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |