JP5720514B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5720514B2
JP5720514B2 JP2011210974A JP2011210974A JP5720514B2 JP 5720514 B2 JP5720514 B2 JP 5720514B2 JP 2011210974 A JP2011210974 A JP 2011210974A JP 2011210974 A JP2011210974 A JP 2011210974A JP 5720514 B2 JP5720514 B2 JP 5720514B2
Authority
JP
Japan
Prior art keywords
semiconductor element
control
lead
semiconductor device
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011210974A
Other languages
English (en)
Other versions
JP2013074035A (ja
Inventor
中川　信也
信也 中川
裕史 川島
裕史 川島
林　建一
建一 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2011210974A priority Critical patent/JP5720514B2/ja
Publication of JP2013074035A publication Critical patent/JP2013074035A/ja
Application granted granted Critical
Publication of JP5720514B2 publication Critical patent/JP5720514B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、電力用半導体素子と制御用半導体素子を樹脂で封止する半導体装置の製造方法に関し、特に金属細線流れによる不良を防ぐことができる半導体装置の製造方法に関する。
トランスファーモールド型の半導体装置を製造する際に、樹脂注入時の圧力と温度を用いて、封止と同時に接着性の絶縁膜によりリードフレームと放熱板を接着する（例えば、特許文献１，２参照）。リードフレーム上にはＩＧＢＴ、ＭＯＳＦＥＴ、ダイオードなどの電力用半導体素子や、ＩＣなどの制御用半導体素子が固着される。
ＤＩＰ（Dual In-Line Package）タイプの半導体装置のトランスファーモールド時において、高温で軟化した樹脂を金型のキャビティ内に注入する。その際に、注入口付近では樹脂の流速が早いためせん断応力が大きく、出口付近では小さくなる。そこで、制御用半導体素子に接続された金属細線が樹脂から受けるせん断応力を極力減らすために、電力用半導体素子側から樹脂を注入し、制御用半導体素子に向かって流すことが多い。
近年、装置全体の放熱性を高めるために、絶縁膜だけでなく樹脂に対してもフィラーの充填率を高める傾向にある。フィラー量を増やすと粘度が増加してせん断応力が増加し、金属細線の変形量が大きくなる。そこで、リードフレームの一部を折り曲げて樹脂の流速を抑えて金属細線の変形を低減することが提案されている（例えば、特許文献３，４参照）。
特開２００３−１２４４００号公報 特開２００４−１７２２３９号公報 特開昭６３−３００５４５号公報 特開平５−２９１４６１号公報
しかし、樹脂が折り曲げ部の上側及び両脇から回り込むことで複雑な流れとなり、様々な方向から金属細線に応力がかかる。これにより、金属細線が他の金属細線や制御用リードに接近又は接触して不良になる可能性がある。特に、樹脂の流れに平行ではない方向にルーピングされた金属細線は変形しやすい。また、制御用半導体素子が多機能の高集積回路素子である場合、金属細線同士の間隔がファインピッチになるため、金属細線の変形に対する許容量は厳しくなる。
本発明は、上述のような課題を解決するためになされたもので、その目的は金属細線流れによる不良を防ぐことができる半導体装置の製造方法を得るものである。
本発明に係る半導体装置の製造方法は、電力用半導体素子を電力用リード上に固着し、前記電力用半導体素子を制御する制御用半導体素子を制御用リード上に固着し、前記制御用リードと前記制御用半導体素子を金属細線により接続する工程と、前記電力用半導体素子と前記制御用半導体素子との間において前記制御用リード上に保護部材を固着する工程と、前記電力用リード、前記制御用リード、前記電力用半導体素子、前記制御用半導体素子、前記金属細線、及び前記保護部材を、上金型と下金型の間に形成されるキャビティ内に配置する工程と、前記電力用半導体素子側から前記キャビティ内に樹脂を注入する工程とを備え、前記保護部材は前記キャビティの天井に接し、前記電力用半導体素子側から前記制御用半導体素子側に向かう前記樹脂の横方向の流れは前記保護部材により防止され、前記樹脂は、前記電力用半導体素子側から前記制御用リードの下側に流れた後に、前記制御用リードの間隙を通って前記制御用リードの下側から上側に流れて前記制御用半導体素子及び前記金属細線を封止し、前記保護部材はスプリング状であることを特徴とする。
本発明により、金属細線流れによる不良を防ぐことができる。
本発明の実施の形態１に係る半導体装置を示す裏面図である。 本発明の実施の形態１に係る半導体装置を示す側面図である。 本発明の実施の形態１に係る半導体装置を示す側面図である。 本発明の実施の形態１に係る半導体装置を示す側面図である。 図１のＩ−ＩＩに沿った断面図である。 図５の制御用半導体素子の固着部分を拡大した上面図である。 本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。 比較例に係る半導体装置の製造方法を示す断面図である。 図１０の制御用半導体素子の固着部分を拡大した上面図である。 本発明の実施の形態２に係る半導体装置の製造方法を示す断面図である。 本発明の実施の形態３に係る半導体装置の製造方法を示す断面図である。 本発明の実施の形態４に係る半導体装置の製造方法を示す断面図である。 本発明の実施の形態５に係る半導体装置の製造方法を示す断面図である。
本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は本発明の実施の形態１に係る半導体装置を示す裏面図である。図２〜図４は本発明の実施の形態１に係る半導体装置を示す側面図である。図５は図１のＩ−ＩＩに沿った断面図である。図６は図５の制御用半導体素子の固着部分を拡大した上面図である。
この半導体装置は、電力用半導体素子であるＩＧＢＴ１とダイオード２を含む３相インバータ回路と、制御用半導体素子３とを内蔵したトランスファーモールド型のＩＰＭ（Intelligent Power Module）である。また、長手方向の側面に電力用リード４と制御用リード５をそれぞれ配置したＤＩＰ（Dual In-Line Package）でもある。
ＩＧＢＴ１及びダイオード２が電力用リード４上にはんだ６により固着されている。ＩＧＢＴ１及びダイオード２を制御する制御用半導体素子３が制御用リード５上に導電性接着剤７により固着されている。ＩＧＢＴ１、ダイオード２、及び電力用リードは制御用リード５よりも低い位置にある。
ダイオード２と電力用リード４が金属細線８で電気的に接続されている。ダイオード２とＩＧＢＴ１が金属細線９で電気的に接続されている。ＩＧＢＴ１のゲート電極と制御用リード５が金属細線１０で電気的に接続されている。制御用半導体素子３と制御用リード５が金属細線１１により電気的に接続されている。金属細線８，９，１０はＡｌからなり、金属細線１１はＡｕからなる。
電力用リード４の下面に絶縁膜１２を介して放熱板１３が設けられている。ＩＧＢＴ１及びダイオード２と制御用半導体素子３との間において制御用リード５上に保護部材１４が絶縁接着剤１５により固着されている。
これらの構成が樹脂１６により封止されている。ただし、電力用リード４及び制御用リード５の外部リード部分や放熱板１３の裏面は樹脂１６から露出している。樹脂１６は、熱伝導率の高いＡｌ２Ｏ３、ＳｉＯ２などのセラミックスから成る充填剤と、電気抵抗率が高いエポキシ樹脂を代表とする有機物とから構成され、放熱性と絶縁性を合わせ持つ。
続いて、上記の半導体装置の製造方法を説明する。図７〜図９は本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。
まず、図７に示すように、ＩＧＢＴ１及びダイオード２を電力用リード４上に固着し、制御用半導体素子３を制御用リード５上に固着し、制御用リード５と制御用半導体素子３を金属細線１１により接続する。電力用リード４の下面に絶縁膜１２を介して放熱板１３を設ける。ＩＧＢＴ１及びダイオード２と制御用半導体素子３との間において制御用リード５上に保護部材１４を固着する。これらの構成を、熱した上金型１７と下金型１８の間に形成されるキャビティ１９内に配置する。上金型１７と下金型１８を閉じた際に、保護部材１４はキャビティ１９の天井に接する。
次に、図８に示すように、ＩＧＢＴ１及びダイオード２側の注入口２０からキャビティ１９内に、高温で軟化した樹脂１６を注入する。この際に、硬く、樹脂１６の流れによって塑性変形しにくい保護部材１４がキャビティ１９の天井に接するため、ＩＧＢＴ１及びダイオード２側から制御用半導体素子３側に向かう樹脂１６の横方向の流れは保護部材１４により防止される。そして、樹脂１６は、ＩＧＢＴ１及びダイオード２側から制御用リード５の下側に流れ、制御用リード５の下側領域が充填される。
次に、図９に示すように、樹脂１６は、制御用リード５の間隙２１を通って制御用リード５の下側から上側に流れて制御用半導体素子３及び金属細線１１を封止する。その後に、リードフレームの加工等を行うことで本実施の形態に係る半導体装置が製造される。
本実施の形態の効果を比較例と比較して説明する。図１０は比較例に係る半導体装置の製造方法を示す断面図である。図１１は図１０の制御用半導体素子の固着部分を拡大した上面図である。ＩＧＢＴ１及びダイオード２側から制御用半導体素子３側に向かう樹脂１６の横方向の流れにより、金属細線１１が他の金属細線や制御用リード５に接近又は接触して不良になる可能性がある。
制御用半導体素子の四辺から金属細線１１が配線されており、樹脂１６の流れに平行ではない方向にルーピングされた金属細線１１もある。このような金属細線１１は樹脂１６からのせん断応力を受けて変形しやすい。
一方、本実施の形態では、保護部材１４がキャビティ１９の天井に接するため、ＩＧＢＴ１及びダイオード２側から制御用半導体素子３側に向かう樹脂１６の横方向の流れは保護部材１４により防止される。これにより、金属細線１１の横方向への変形を防ぐことができる。
また、樹脂１６は、間隙２１を通って制御用リード５の下側から上側に流れる。このため、金属細線１１のループ高さ方向に樹脂１６が流れ、せん断能力もループ高さ方向に働く。従って、全ての金属細線１１が同方向に流れ、金属細線１１同士がショートする心配がない。また、金属細線１１は制御用リード５から遠ざかる方向に流れるため制御用リード５に接触することもない。これにより、金属細線流れによる不良を防ぐことができる。
また、樹脂１６の流れが保護部材１４でせき止められることにより、樹脂封止中に電力用リード４から放熱板１３に圧力がかかる。これにより、電力用リード４と放熱板１３が絶縁膜１２により良好に接着させるため、安定した絶縁耐圧を保つことができる。
実施の形態２．
図１２は、本発明の実施の形態２に係る半導体装置の製造方法を示す断面図である。保護部材１４は、キャビティ１９の天井に対して斜め向きに設けられている。これによりトランスファーモールド時に上金型１７を閉じた際に保護部材１４が弾性域の変形で上金型１７に追従して、保護部材１４にかかる応力を保護部材１４が一部吸収するため、上金型１７の磨耗を減らすことができる。
実施の形態３．
図１３は、本発明の実施の形態３に係る半導体装置の製造方法を示す断面図である。保護部材１４は、制御用リード５との固着部分から先端に向かって細くなる。これにより、保護部材１４が更に応力を緩和するため、上金型１７の磨耗を更に減らすことができる。
実施の形態４．
図１４は、本発明の実施の形態４に係る半導体装置の製造方法を示す断面図である。保護部材１４に切欠き２２が設けられている。これにより、保護部材１４が更に応力を緩和するため、上金型１７の磨耗を更に減らすことができる。
実施の形態５．
図１５は、本発明の実施の形態５に係る半導体装置の製造方法を示す断面図である。保護部材１４はスプリング状である。これにより、保護部材１４が更に応力を緩和するため、上金型１７の磨耗を更に減らすことができる。
１ ＩＧＢＴ（電力用半導体素子）、２ ダイオード（電力用半導体素子）
３ 制御用半導体素子、４ 電力用リード、５ 制御用リード、１１ 金属細線
１２ 絶縁膜、１３ 放熱板、１４ 保護部材、１６ 樹脂、１７ 上金型
１８ 下金型、１９ キャビティ、２１ 間隙、２２ 切欠き

Claims (5)

  1. 電力用半導体素子を電力用リード上に固着し、前記電力用半導体素子を制御する制御用半導体素子を制御用リード上に固着し、前記制御用リードと前記制御用半導体素子を金属細線により接続する工程と、
    前記電力用半導体素子と前記制御用半導体素子との間において前記制御用リード上に保護部材を固着する工程と、
    前記電力用リード、前記制御用リード、前記電力用半導体素子、前記制御用半導体素子、前記金属細線、及び前記保護部材を、上金型と下金型の間に形成されるキャビティ内に配置する工程と、
    前記電力用半導体素子側から前記キャビティ内に樹脂を注入する工程とを備え、
    前記保護部材は前記キャビティの天井に接し、
    前記電力用半導体素子側から前記制御用半導体素子側に向かう前記樹脂の横方向の流れは前記保護部材により防止され、
    前記樹脂は、前記電力用半導体素子側から前記制御用リードの下側に流れた後に、前記制御用リードの間隙を通って前記制御用リードの下側から上側に流れて前記制御用半導体素子及び前記金属細線を封止し、
    前記保護部材はスプリング状であることを特徴とする半導体装置の製造方法。
  2. 前記樹脂を注入する前に、前記電力用リードの下面に絶縁膜を介して放熱板を設ける工程を更に備えることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記保護部材は、前記キャビティの前記天井に対して斜め向きに設けられていることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  4. 前記保護部材は、前記制御用リードとの固着部分から先端に向かって細くなることを特徴とする請求項１〜３の何れか１項に記載の半導体装置の製造方法。
  5. 前記保護部材に切欠きが設けられていることを特徴とする請求項１〜４の何れか１項に記載の半導体装置の製造方法。
JP2011210974A 2011-09-27 2011-09-27 半導体装置の製造方法 Active JP5720514B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011210974A JP5720514B2 (ja) 2011-09-27 2011-09-27 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011210974A JP5720514B2 (ja) 2011-09-27 2011-09-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013074035A JP2013074035A (ja) 2013-04-22
JP5720514B2 true JP5720514B2 (ja) 2015-05-20

Family

ID=48478299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011210974A Active JP5720514B2 (ja) 2011-09-27 2011-09-27 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5720514B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112014006660B4 (de) * 2014-05-12 2019-10-31 Mitsubishi Electric Corporation Leistungshalbleiteranordnung und Verfahren zum Herstellen derselben
JP6765336B2 (ja) 2017-04-06 2020-10-07 三菱電機株式会社 電力用半導体装置およびその製造方法、ならびに電力変換装置
JP6810279B2 (ja) * 2017-10-26 2021-01-06 新電元工業株式会社 電子部品
CN115799237B (zh) * 2022-11-17 2024-01-23 海信家电集团股份有限公司 智能功率模块和设备

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01281740A (ja) * 1988-05-07 1989-11-13 Sanken Electric Co Ltd 樹脂封止型電子部品の製造方法
JP2535926Y2 (ja) * 1989-06-29 1997-05-14 関西日本電気 株式会社 樹脂モールド装置
JP3784684B2 (ja) * 2001-10-04 2006-06-14 三菱電機株式会社 樹脂パッケージ型半導体装置の製造方法
JP2010245188A (ja) * 2009-04-02 2010-10-28 Denso Corp 回路モジュール、その放熱構造、その製造方法

Also Published As

Publication number Publication date
JP2013074035A (ja) 2013-04-22

Similar Documents

Publication Publication Date Title
JP4455488B2 (ja) 半導体装置
KR101915873B1 (ko) 전력용 반도체 장치 및 그 제조 방법
US9171773B2 (en) Semiconductor device
US6992386B2 (en) Semiconductor device and a method of manufacturing the same
US9837338B2 (en) Semiconductor module with mounting case and method for manufacturing the same
JP5279632B2 (ja) 半導体モジュール
JP6316412B2 (ja) 電力用半導体装置
US9673118B2 (en) Power module and method of manufacturing power module
US8674492B2 (en) Power module
JP2010021338A (ja) 半導体装置およびその製造方法
US10163752B2 (en) Semiconductor device
JP5895220B2 (ja) 半導体装置の製造方法
JP2015041716A (ja) 電力用半導体装置および電力用半導体装置の製造方法
WO2016166834A1 (ja) 半導体装置
JP2009194327A (ja) 電力用半導体装置
JP5720514B2 (ja) 半導体装置の製造方法
US20150262917A1 (en) Semiconductor device and method of manufacturing the same
JP7266508B2 (ja) 半導体装置
US20110012251A1 (en) Semiconductor device and method for manufacturing same
US11244922B2 (en) Semiconductor device
JP2015220295A (ja) パワーモジュール及びその製造方法
JP2010003858A (ja) 半導体装置
EP2608257B1 (en) Semiconductor device and method for manufacturing same
JP5273265B2 (ja) 電力用半導体装置
JP2013187268A (ja) 半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140826

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150309

R150 Certificate of patent or registration of utility model

Ref document number: 5720514

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250