JP3784684B2 - 樹脂パッケージ型半導体装置の製造方法 - Google Patents
樹脂パッケージ型半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3784684B2 JP3784684B2 JP2001308602A JP2001308602A JP3784684B2 JP 3784684 B2 JP3784684 B2 JP 3784684B2 JP 2001308602 A JP2001308602 A JP 2001308602A JP 2001308602 A JP2001308602 A JP 2001308602A JP 3784684 B2 JP3784684 B2 JP 3784684B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- resin package
- resin
- type semiconductor
- package type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Description
【発明の属する技術分野】
この発明は、電力制御用に使用される樹脂パッケージ型半導体装置の製造技術に関するものである。
【0002】
【従来の技術】
樹脂パッケージ型電力用半導体装置に対する要求としては、放熱特性の向上がある。この要求に応えて放熱性の向上を図るべく、リードフレームのダイパッドの裏面上にヒートスプレッダを接着し、且つ、ヒートスプレッダ直下の絶縁層部に高熱伝導樹脂を用いる構造の樹脂パッケージ型半導体装置が提案されている(但し、未公知の技術である)。
【0003】
【発明が解決しようとする課題】
この様な構造を有する樹脂パッケージ型半導体装置の製造に際して、低コスト化を図ることが更に求められている。そのためには、製造プロセスの簡略化を図ることが有効であり、同一樹脂を用いた同一工程において、チップ上封止及びヒートスプレッダ直下の絶縁層部の成形を行うことが望ましい。そして、絶縁層部の絶縁性を確保するためには一定以上の厚さが必要となる一方で、放熱性を良くするためには絶縁層部は薄い方が望ましい。エポキシ樹脂の熱伝導率は小さく、わずかに絶縁層部の厚さが大きくなっても放熱性が大きく損なわれるため、より効率の良い放熱を実現させるためには、最低限の厚さで絶縁を保ちつつ一定の厚さにコントロールすることが必要である。
【0004】
しかしながら、絶縁層部の厚みと比較してチップ上部の厚みが格段に大きいため、絶縁層部に樹脂が充填されにくいと言う問題点があった。
【0005】
本発明はこの様な懸案事項を解決するべく成されたものであり、リードフレームのダイパッドの裏面上に接着されたヒートスプレッダを有する樹脂パッケージ型半導体装置のトランスファーモールドにおいて、樹脂パッケージの表面とヒートスプレッダの底面との間に形成されるべき絶縁層の部分に十分に樹脂が充填される様にする製造方法を提供することを目的としている。
【0006】
【課題を解決するための手段】
請求項1に係る発明は、その表面上に形成された複数の電極に第1配線用ワイヤがボンディングされる電力用半導体チップの裏面をリードフレームの第1ダイパッドの表面に接合し、前記第1ダイパッドの裏面にヒートスプレッダを接合し、その表面上に形成された複数の電極に第2配線用ワイヤがボンディングされる能動体素子チップの裏面を前記リードフレームの第2ダイパッドの表面に接合すると共に、少なくとも前記第1及び第2ダイパッドと前記電力用半導体チップと前記ヒートスプレッダと前記第1及び第2配線用ワイヤと前記能動体素子チップとをトランスファーモールドにより樹脂パッケージ内に封止する樹脂パッケージ型半導体装置の製造方法であって、前記第1及び第2ダイパッドの表面側の樹脂の注入を絞る絞り部を、前記電力用半導体チップと前記能動体素子チップとの間であり且つ前記第1配線用ワイヤと前記第2配線用ワイヤとの間に配設したことを特徴とする。
【0007】
請求項2に係る発明は、請求項1記載の樹脂パッケージ型半導体装置の製造方法であって、前記絞り部は、前記リードフレームの一部を上側に折り曲げ加工したもの、又は、前記リードフレームの表面に形成した突起物より成り、前記樹脂パッケージ内に封止され得る寸法を有していることを特徴とする。
【0008】
請求項3に係る発明は、請求項1記載の樹脂パッケージ型半導体装置の製造方法であって、前記絞り部は成形用金型の一部から突出する突起で形成されており、前記突起の先端の角部が所定の曲率半径で形成される形状より成ることを特徴とする。
【0009】
【発明の実施の形態】
(実施の形態1)
図1は、本実施の形態に係る樹脂パッケージ型半導体装置のトランスファーモールド完了後の内部構造を示す縦断面図である。
【0010】
図1において、電力用半導体チップ1の裏面は、リードフレーム2の第1ダイパッド3Aの表面上に、半田8を介して、接合されている。そして、第1配線用ワイヤ4Aの一端が電力用半導体チップ1の表面上に形成された複数の電極(図示せず)にボンディングされており、同ワイヤ4Aの他端はリードフレーム2のインナーリード部等にボンディングされている。又、ヒートスプレッダ6が、その上部の凸部が電力用半導体チップ1に対向する様に、半田9を介して、第1ダイパッド3Aの裏面上に接合されている。
【0011】
他方、電力用半導体チップ1の駆動ICチップ(能動体素子チップ)5の裏面は、半田10を介して、リードフレーム2の第2ダイパッド3Bの表面上に接合されている。そして、第2配線用ワイヤ4Bの一端が駆動ICチップ5の表面上に形成された複数の電極(図示せず)にボンディングされており、同ワイヤ4Bの他端はリードフレーム2のインナーリード部等にボンディングされている。
【0012】
本実施の形態の中核部は、フレーム加工部7を樹脂注入絞り部として設けてモールド成形を行う点にある。フレーム加工部7の形成は次の通りである。即ち、両チップ1,5間であり且つ第1配線用ワイヤ4Aと第2配線用ワイヤ4Bとの間に位置する、リードフレーム2のインナーリード部の一つの先端部を上側に折り曲げて、フレーム加工部7を形成する。その際、フレーム加工部7全体が樹脂パッケージ20内に包含される様に、同部7の折り曲げ寸法を設定する。
【0013】
次に、図1を参照しつつ、本半導体装置の製造方法について記述する。
【0014】
本半導体装置は、リードフレーム2の第1ダイパッド3Aの表面への電力用半導体チップ1の接合工程と、第2ダイパッド3Bの表面への能動体素子チップ5の接合工程と、第1配線用ワイヤ4A及び第2配線用ワイヤ4Bのボンディング工程と、高熱伝導性の接合剤を用いた第1ダイパッド3Aの裏面へのヒートスプレッダ6の接合工程とを経た後に、トランスファーモールドされる。その際のモールド樹脂としては、例えば結晶シリカをフィラーとしたエポキシ樹脂が使用される。この様な樹脂は2W/mK程度の熱伝導率を有しており、高熱伝導樹脂として一般に使用されているものであり、かかる樹脂を用いることにより低コストで半導体装置を製造することが可能である。
【0015】
ヒートスプレッダ6直下の絶縁層11は上記の樹脂で成形されるが、絶縁層11の絶縁性を確保するためには一定以上の厚さが必要となる一方で、放熱性を良くするためには絶縁層11は薄い方が望ましい。エポキシ樹脂の熱伝導率は小さく、わずかに絶縁層11の厚さが大きくなっても放熱性が大きく損なわれるため、より効率の良い放熱を実現させるためには、最低限の厚さで絶縁を保ちつつ一定の厚さにコントロールすることが必要である。
【0016】
ここで、絶縁層11の厚みは例えば0.5mmであり、リードフレーム2の上部側のモールド厚みは数mmもあり、厚さのバランスが取れないため、モールド樹脂のリードフレーム上部への充填性と絶縁層11の部分への充填性との間に差が生じる。絶縁層11の部分へのモールド樹脂の充填性が相対的に低いと、絶縁層11の部分に気泡が生じて、一定の厚みの絶縁層11を実現することが不可能となる。リードフレーム上部のモールド厚みが数mmであるのは、配線用ワイヤに大電流を流すため、ワイヤ径も例えば0.5mmと大きく、チップからループを形成した場合、ワイヤは数mmの高さになるためである。
【0017】
絶縁層部への樹脂の充填性を向上させてリードフレーム上部への注入性と絶縁層部への注入性との差を解消すべく、本実施の形態では、リードフレーム上部側に上記のフレーム加工部7を予め抵抗体として設けている。そこで、既述した複数のチップ1,5及びヒートスプレッダ6が接合されたリードフレーム2を図示しない成形用金型にセッティングした上で、当該成形用金型のキャビティ内に注入口からモールド樹脂を注入すると、フレーム加工部7はリードフレーム上部側の樹脂流動の経路を部分的に狭めることとなり、これによりリードフレーム上部側へのモールド樹脂の流れ量を抑制する。その結果、抑制した分だけ、リードフレーム下部から絶縁層部へ向けて流れる樹脂の量が逆に増大し、絶縁層部への注入性の向上が図られる。これにより、相対的に薄く且つ一定の厚みを有する絶縁層11が、モールド成形工程完了後に得られる。
【0018】
以上の通り、フレーム加工部7は、リードフレーム2の第1及び第2ダイパッド3A、3Bの表面側における樹脂の注入を絞る「絞り部」を成す。この「絞り部」は配線用ワイヤ間に配置されているため、樹脂パッケージの形状を変えることなく、装置の小型化を図ることが可能である。
【0019】
又、フレーム加工部7に代えて、図2に示す様に、リードフレーム2の表面上に接着剤13を介して形成した突起物12を、上記の「絞り部」に用いても良い。この場合、突起物12の高さは、モールド成形工程完了後に樹脂パッケージ20内に封止される様に設定されている。突起物12を用いたトランスファーモールドによっても、同様な効果が得られることは勿論である。尚、突起物として、例えばチップコンデンサの様な電子部品がフレーム上に搭載される場合も、「絞り部」と同様の効果が得られる。
【0020】
尚、図1及び図2では、能動体素子チップとして、電力用半導体チップ1の駆動ICチップ5がリードフレーム2に接合されている例を示しているが、これに代えて、別の電力用半導体チップが能動体素子チップとして第2ダイパッド3Bの表面上に接合されている場合(この場合には第2ダイパッド3Bの裏面上に別のヒートスプレッダが接合される)にも、本方法を適用することが出来る。
【0021】
(実施の形態2)
図3は、本実施の形態に係る樹脂パッケージ型半導体装置のトランスファーモールド完了後の内部構造を示す縦断面図である。図3中、図1と同一符号のものは同一のものを示す。
【0022】
本実施の形態の特徴点は、樹脂注入方向に並んだチップ間に、即ち、両配線用ワイヤ4A、4B間に位置する樹脂パッケージ20の部分にトランスファーモールド完了後に溝14が形成される様に、一対の成形用金型の上部金型に溝14の形状に対応した突起部(図示せず)を予め設けた上で、この突起部を利用してトランスファーモールド成形を行う点にある。この場合、上部金型に形成される上記突起部が、リードフレーム2の第1及び第2ダイパッド3A、3Bの表面側における樹脂の注入を絞る「絞り部」を成す。
【0023】
本実施の形態におけるトランスファーモールド時の作用・効果は、実施の形態1のそれらと同様であり、その説明を割愛する。
【0024】
変形例として、図4に示す様な複数のヒートスプレッダ6,6Aを有する場合にも、同様な作用・効果が得られる。尚、図4中の参照符号5Aは、能動体素子チップとしての別の電力用半導体チップを示す。
【0025】
又、別の変形例として、図5に示す様な、樹脂の注入方向(紙面の下から上に向かう方向)に垂直な方向に配列した複数のヒートスプレッダを有する装置において、絶縁層部への樹脂注入性向上のために、リードフレーム上部のチップ間ないしは両配線ワイヤ間に窪みないしは溝14が成形される様に、上部金型の対応部分に突起部を設けてトランスファーモールド成形を行う様にしても良い。この場合にも、同様な作用・効果が得られる。
【0026】
更なる変形例として、上部金型の対応部分に形成される突起部の先端の角部を、所定の曲率半径で形成される形状に加工したものを用いることとしても良い。この様なR形状加工された突起部を有する上部金型を用いてトランスファーモールド成形を行うことにより得られる本半導体装置の縦断面構造を、図6に示す。本変形例によれば、絞り部を構成する金型の、樹脂注入時の損耗による形状変化を低減することが出来るので、長期に渡り絞り量を安定させて、成形用金型の長寿命化を図ることが出来る。しかも、モールド成形完了後の半導体装置を放熱フィン(図示せず)に締め付けた際に、樹脂パッケージ20の溝14の角部への応力集中を低減させて、締め付け時の樹脂パッケージ20の損傷を低減させることも出来る。
【0027】
(変形例1)
図7は、本変形例に係る樹脂パッケージ型半導体装置のトランスファーモールド完了後の内部構造を示す縦断面図である。図7中、図1と同一符号のものは同一のものを示す。但し、3はダイパッド、4は配線用ワイヤである。
【0028】
本変形例では、モールド工程完了後に樹脂の注入口近傍に注入方向と垂直な方向に窪み部15が形成される様に、成形用金型の上部金型の対応部分に突起部を設けて、トランスファーモールドを行う。この様な金型を用いることによって、樹脂の注入口において、リードフレーム2上部への樹脂の流れを抑制し、絶縁層11の部分への樹脂の注入性を高めることが出来る。尚、窪み部15における樹脂厚Aは絶縁層11の厚みの概ね2倍未満、好ましくは絶縁層厚以下である。
【0029】
(変形例2)
図8は、本変形例に係る樹脂パッケージ型半導体装置のトランスファーモールド完了後の内部構造を示す縦断面図である。図8中、図7と同一符号のものは同一のものを示す。
【0030】
本変形例では、モールド工程完了後に電力用半導体チップ1の上方に溝14が形成される様に、予め成形用金型の上部金型の対応部分に突起部を設けた上で、トランスファーモールドを行う。この様な金型を用いることによって、上記突起部が注入される樹脂の抵抗となり、リードフレーム2上部への樹脂の流れを抑制し、絶縁層11の部分への樹脂の注入性が高められる。尚、溝14における樹脂厚Aは絶縁層11の厚みの概ね2倍未満、好ましくは絶縁層厚以下である。
【0031】
尚、図9に示す様に、溝14に対応する上記突起部の先端の角部を、所定の曲率半径で形成される形状に加工しておいても良い。この場合には、金型の樹脂注入時の損耗による形状変化を低減することが出来るので、長期に渡り絞り量を安定させて、成形用金型の長寿命化を図ることが出来る。
【0032】
【発明の効果】
請求項1記載の発明によれば、絞り部はチップ上部側に注入される樹脂の流動を妨げる抵抗体として機能するので、チップ上部側の樹脂の注入量が規制される分だけ、ヒートスプレッダ下方に注入される樹脂の充填量を格段に増大させることが出来、その結果、必要な厚みの絶縁層をヒートスプレッダ下方に確実に実現することが出来るという効果が得られる。しかも、本発明によれば、絞り部が配線用ワイヤ間に配置されているので、本半導体装置の小型化をも図ることが出来る。
【0033】
請求項2記載の発明によれば、樹脂パッケージの形状を変えることなく、上記の効果を実現することが出来る実用性に富んだ半導体装置を提供することが可能である。
【0034】
請求項3記載の発明によれば、絞り部を構成する金型の、樹脂注入時の損耗による形状変化を低減することが出来るので、長期に渡り絞り量を安定させて、成形用金型の長寿命化を図ることが出来る。
【図面の簡単な説明】
【図1】 この発明の実施の形態1に係る樹脂パッケージ型半導体装置のトランスファーモールド完了後の内部構造を示す縦断面図である。
【図2】 この発明の実施の形態1に係る樹脂パッケージ型半導体装置のトランスファーモールド完了後の内部構造を示す縦断面図である。
【図3】 この発明の実施の形態2に係る樹脂パッケージ型半導体装置のトランスファーモールド完了後の内部構造を示す縦断面図である。
【図4】 この発明の実施の形態2に係る樹脂パッケージ型半導体装置のトランスファーモールド完了後の内部構造を示す縦断面図である。
【図5】 この発明の実施の形態2に係る樹脂パッケージ型半導体装置のトランスファーモールド完了後の構造を示す平面図である。
【図6】 この発明の実施の形態2に係る樹脂パッケージ型半導体装置のトランスファーモールド完了後の内部構造を示す縦断面図である。
【図7】 この発明の変形例に係る樹脂パッケージ型半導体装置のトランスファーモールド完了後の内部構造を示す縦断面図である。
【図8】 この発明の変形例に係る樹脂パッケージ型半導体装置のトランスファーモールド完了後の内部構造を示す縦断面図である。
【図9】 この発明の変形例に係る樹脂パッケージ型半導体装置のトランスファーモールド完了後の内部構造を示す縦断面図である。
【符号の説明】
1 電力用半導体チップ、2 リードフレーム、3A 第1ダイパッド、3B第2ダイパッド、4A 第1配線用ワイヤ、4B 第2配線用ワイヤ、5 能動体素子チップ、6 ヒートスプレッダ、7 フレーム加工部、11 絶縁層、12 絶縁突起物、14 溝。
Claims (3)
- その表面上に形成された複数の電極に第1配線用ワイヤがボンディングされる電力用半導体チップの裏面をリードフレームの第1ダイパッドの表面に接合し、前記第1ダイパッドの裏面にヒートスプレッダを接合し、その表面上に形成された複数の電極に第2配線用ワイヤがボンディングされる能動体素子チップの裏面を前記リードフレームの第2ダイパッドの表面に接合すると共に、少なくとも前記第1及び第2ダイパッドと前記電力用半導体チップと前記ヒートスプレッダと前記第1及び第2配線用ワイヤと前記能動体素子チップとをトランスファーモールドにより樹脂パッケージ内に封止する樹脂パッケージ型半導体装置の製造方法であって、
前記第1及び第2ダイパッドの表面側の樹脂の注入を絞る絞り部を、前記電力用半導体チップと前記能動体素子チップとの間であり且つ前記第1配線用ワイヤと前記第2配線用ワイヤとの間に配設したことを特徴とする、
樹脂パッケージ型半導体装置の製造方法。 - 請求項1記載の樹脂パッケージ型半導体装置の製造方法であって、
前記絞り部は、前記リードフレームの一部を上側に折り曲げ加工したもの、又は、前記リードフレームの表面に形成した突起物より成り、前記樹脂パッケージ内に封止され得る寸法を有していることを特徴とする、
樹脂パッケージ型半導体装置の製造方法。 - 請求項1記載の樹脂パッケージ型半導体装置の製造方法であって、
前記絞り部は成形用金型の一部から突出する突起で形成されており、
前記突起の先端の角部が所定の曲率半径で形成される形状より成ることを特徴とする、
樹脂パッケージ型半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001308602A JP3784684B2 (ja) | 2001-10-04 | 2001-10-04 | 樹脂パッケージ型半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001308602A JP3784684B2 (ja) | 2001-10-04 | 2001-10-04 | 樹脂パッケージ型半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003115505A JP2003115505A (ja) | 2003-04-18 |
JP3784684B2 true JP3784684B2 (ja) | 2006-06-14 |
Family
ID=19127889
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001308602A Expired - Lifetime JP3784684B2 (ja) | 2001-10-04 | 2001-10-04 | 樹脂パッケージ型半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3784684B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102017203361A1 (de) | 2016-03-18 | 2017-09-21 | Fuji Electric Co., Ltd. | Verfahren zum herstellen eines formprodukts und formprodukt |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005109100A (ja) * | 2003-09-30 | 2005-04-21 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP4533152B2 (ja) * | 2005-01-06 | 2010-09-01 | 三菱電機株式会社 | 半導体装置 |
JP4839150B2 (ja) * | 2005-08-08 | 2011-12-21 | 住友化学株式会社 | 固体撮像素子収納用ケース、その製造方法、及び、固体撮像装置 |
JP4872605B2 (ja) * | 2006-10-31 | 2012-02-08 | 株式会社デンソー | 半導体装置の製造方法 |
KR100950378B1 (ko) | 2007-01-31 | 2010-03-29 | 야마하 가부시키가이샤 | 반도체 장치와 패키징 구조체 |
JP5301497B2 (ja) * | 2010-05-20 | 2013-09-25 | 三菱電機株式会社 | 半導体装置 |
JP5569400B2 (ja) * | 2011-01-07 | 2014-08-13 | 株式会社デンソー | 半導体モジュール |
JP5720514B2 (ja) * | 2011-09-27 | 2015-05-20 | 三菱電機株式会社 | 半導体装置の製造方法 |
CN106463417A (zh) | 2014-05-14 | 2017-02-22 | 三菱电机株式会社 | 半导体装置的制造方法 |
JP6647187B2 (ja) * | 2016-11-14 | 2020-02-14 | 三菱電機株式会社 | パワーモジュールおよびその製造方法 |
-
2001
- 2001-10-04 JP JP2001308602A patent/JP3784684B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102017203361A1 (de) | 2016-03-18 | 2017-09-21 | Fuji Electric Co., Ltd. | Verfahren zum herstellen eines formprodukts und formprodukt |
Also Published As
Publication number | Publication date |
---|---|
JP2003115505A (ja) | 2003-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7586180B2 (en) | Semiconductor packaging device comprising a semiconductor chip including a MOSFET | |
US7781262B2 (en) | Method for producing semiconductor device and semiconductor device | |
JP3784684B2 (ja) | 樹脂パッケージ型半導体装置の製造方法 | |
JP2008153432A (ja) | 半導体装置およびその製造方法 | |
JP4146785B2 (ja) | 電力用半導体装置 | |
JP2000101016A (ja) | 半導体集積回路装置 | |
US6893898B2 (en) | Semiconductor device and a method of manufacturing the same | |
US10964627B2 (en) | Integrated electronic device having a dissipative package, in particular dual side cooling package | |
JP2004335493A (ja) | 半導体装置の実装構造 | |
JP2004087673A (ja) | 樹脂封止型半導体装置 | |
JPH11163238A (ja) | 半導体装置 | |
KR20090044963A (ko) | 반도체 장치 제조방법 | |
JP3808746B2 (ja) | 樹脂パッケージ型半導体装置の製造方法 | |
JP2002176130A (ja) | 封止型半導体装置およびそれに用いられるリードフレーム | |
TW494556B (en) | Semiconductor chip packaging structure with heat sink | |
KR20010061847A (ko) | 열방출형 반도체 패키지 및 이 패키지가 실장된 메모리 모듈 | |
JPH04320052A (ja) | 半導体装置 | |
JP2535527Y2 (ja) | 半導体装置 | |
TW495941B (en) | Method for packaging BGA for a voiding molding flash | |
JPH10303350A (ja) | リードフレーム | |
JP2003188335A (ja) | 半導体装置及びその製造方法 | |
JP2009272475A (ja) | 半導体装置 | |
JP2004087672A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JPS61292346A (ja) | 樹脂封止型半導体装置 | |
JP2001196401A (ja) | 半導体装置の樹脂パッケージ形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040415 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040809 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060314 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060315 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3784684 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100324 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100324 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110324 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110324 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120324 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130324 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130324 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140324 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |