JP2002176130A - 封止型半導体装置およびそれに用いられるリードフレーム - Google Patents

封止型半導体装置およびそれに用いられるリードフレーム

Info

Publication number
JP2002176130A
JP2002176130A JP2000374113A JP2000374113A JP2002176130A JP 2002176130 A JP2002176130 A JP 2002176130A JP 2000374113 A JP2000374113 A JP 2000374113A JP 2000374113 A JP2000374113 A JP 2000374113A JP 2002176130 A JP2002176130 A JP 2002176130A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor device
lead
internal
internal lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000374113A
Other languages
English (en)
Inventor
Kazuyuki Misumi
和幸 三角
Kazunari Michii
一成 道井
Katsuhiro Hirata
勝弘 平田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000374113A priority Critical patent/JP2002176130A/ja
Priority to US09/848,256 priority patent/US6737733B2/en
Priority to KR1020010037908A priority patent/KR20020045495A/ko
Priority to DE10137892A priority patent/DE10137892A1/de
Publication of JP2002176130A publication Critical patent/JP2002176130A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 モールド樹脂により半導体チップ部と内部リ
ード部とを封止する際に、内部リードと半導体チップと
が接近し過ぎるのを容易に防止する封止型半導体装置を
提供する。 【解決手段】 ＬＯＣ型半導体装置では、ダイパッド３
上にダイパッド材４を介在させて半導体チップ１が固定
されている。その半導体チップ１に設けられたパッドの
近傍にまで延在する内部リード２ａを含むリード２が設
けられている。内部リード２ａと半導体チップ１との間
には、半導体チップ１の４隅に対応する位置にテープ材
８が配設されている。テープ材８は内部リード２ａ側に
のみ接着固定され、半導体チップ１側に対しては接着固
定されずに、単に半導体チップ８の表面に接触してい
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、封止型半導体装置
およびそれに用いられるリードフレームに関し、特に、
内部リードと半導体チップとの間隔を略一定に保持でき
る封止型半導体装置と、そのような封止型半導体装置に
用いられるリードフレームとに関するものである。
【０００２】
【従来の技術】樹脂により半導体チップを封止した従来
の封止型半導体装置の一例として、ＬＯＣ（Lead On Ch
ip）型半導体装置について説明する。ＬＯＣ型半導体装
置では、半導体チップの略中央付近にパッドが形成され
て、そのパッドの近傍にまで延在する内部リードを備え
ていることで、半導体チップの側面に位置するリードに
ワイヤをボンディングする構造に比べて、よりサイズの
大きい半導体チップを搭載できる利点がある。
【０００３】図２８に示すように、ＬＯＣ型半導体装置
では、ダイパッド１０３上にダイパッド材１０４を介在
させて半導体チップ１０１が固定されている。その半導
体チップ１０１に設けられたパッド（図示せず）の近傍
にまで延在する内部リード１０２ａを含むリード１０２
が設けられている。内部リード１０２ａの先端部分とパ
ッドとは、金線１０５によりワイヤボンディングされて
いる。そして、半導体チップ１０１と内部リード１０２
ａは、モールド樹脂１０６により封止されている。
【０００４】しかしながら、このＬＯＣ型半導体装置で
は、図２９に示すように、半導体チップ１０１と内部リ
ード１０２ａとを金型内に装着してモールド樹脂１０６
により封止する際に、半導体チップ１０１の上面側を流
れるモールド樹脂１０６ａと下面側を流れるモールド樹
脂１０６ｂとの流動抵抗の違いに起因して、半導体チッ
プ１０１が内部リード１０２ａの側にシフトすることが
あった。
【０００５】このため、内部リード１０２ａと半導体チ
ップ１０１の表面とが接近し過ぎて両者間の容量が変動
し、入力信号と出力信号とのタイミングがずれることが
あった。
【０００６】このような、モールド樹脂による封止の際
に内部リード１０２ａと半導体チップ１０１の表面との
接近を防止するＬＯＣ型半導体装置として、たとえば、
特開平６−１６９０５２号公報に記載されたＬＯＣ型半
導体装置がある。このＬＯＣ型半導体装置では、図３０
に示すように、半導体チップ１０１と内部リード１０２
ａとの間に絶縁層１０７が設けられている。
【０００７】この絶縁層１０７は、すべての内部リード
１０２ａと半導体チップ１０１との間に介在するよう
に、内部リード１０２ａが配設されている方向（紙面と
略直交する方向）に沿って連続的に形成されている。各
内部リード１０２ａと絶縁層１０７との間および絶縁層
１０７と半導体チップ１０１との間は粘着材により接着
固定されている。
【０００８】このＬＯＣ型半導体装置によれば、半導体
チップ１０１と内部リード１０２ａとの間に絶縁層１０
７が設けられていることで、モールド樹脂により封止す
る際に、半導体チップ１０１が内部リード１０２ａの側
にシフトするようなことがなくなる。
【０００９】これにより、内部リード１０２ａと半導体
チップ１０１の表面とが接近し過ぎて両者間の容量が変
動することがなくなり、入力信号と出力信号とのタイミ
ングがずれるのを抑制することができる。
【００１０】
【発明が解決しようとする課題】しかしながら、特開平
６−１６９０５２号公報に記載されたＬＯＣ型半導体装
置では、以下に示すような問題点があった。このＬＯＣ
型半導体装置では、絶縁材１０７と半導体チップ１０１
とを接着させるために、約１５０〜２００℃の温度のも
とで上方から内部リード１０２ａを半導体チップ１０１
の側に押つけたり、あるいは、内部リード１０２ａと半
導体チップ１０１とを上下反転させて、上方から半導体
チップ１０１を内部リード１０２ａの側に押つける必要
があった。
【００１１】このため、内部リード１０２ａまたは半導
体チップ１０１を押しつけるための生産設備が必要にな
り、生産コストが上昇することがあった。
【００１２】また、絶縁材１０７としては樹脂フイルム
が用いられているが、樹脂フィルムは一般に吸湿性が高
いという性質がある。絶縁材１０７が吸収した水分は、
樹脂封止された半導体装置を基板に装着する際の熱によ
って蒸発することになる。このとき、モールド樹脂１０
６にクラックが発生することがあった。
【００１３】特に、絶縁層１０７は、内部リード１０２
ａが配設されている方向（紙面と略直交する方向）に沿
って連続的に形成され、内部リード１０２ａや半導体チ
ップ１０１との接触面積が比較的大きいために吸収する
水分の量も多くなる。そのため、このような水分が蒸発
する際にモールド樹脂に１０６にクラックがより発生し
やすくなる傾向にあった。
【００１４】本発明は上記問題点を解決するためになさ
れたものであり、１つの目的は、モールド樹脂により封
止する際に、付加的な生産設備を必要とせずに内部リー
ドと半導体チップとが接近し過ぎるのを容易に防止しす
るとともに、基板に装着する際等の熱によってモールド
樹脂にクラックが発生するのが抑制される封止型半導体
装置を提供することであり、他の目的は、そのような封
止型半導体装置に用いられるリードフレームを提供する
ことである。
【００１５】
【課題を解決するための手段】本発明の一つの局面にお
ける封止型半導体装置は、半導体チップ部とこの半導体
チップ部の表面上に延びる内部リード部を含むリードフ
レーム部とを有する封止型半導体装置であって、半導体
チップ部および内部リード部のうちの一方に固定され、
他方には固定されずに接触することで、半導体チップ部
と内部リード部とを所定の間隔に保持する保持部材を備
えている。
【００１６】この封止型半導体装置によれば、保持部材
が半導体チップ部および内部リード部のうちの一方に固
定されて他方には固定されずに接触することで、従来の
封止型半導体装置と比べると、保持部材を半導体チップ
部と内部リート部の両方に固定するための付加的な設備
を必要とせずに、モールド樹脂により封止する際に内部
リード部と半導体チップ部とが接近し過ぎるのを比較的
容易に防止することができる。
【００１７】その保持部材材としては、内部リード部に
接着固定されたテープ部材を含んでいることが好まし
く、特に、そのようなテープ部材が半導体チップ部の周
辺部分の領域と半導体チップ部との間に設けられている
ことが好ましい。
【００１８】この場合には、従来の封止型半導体装置と
比べてテープ部材と半導体チップ部との接触面積が大幅
に減少するので、テープ部材が吸収する水分の量も低減
することになる。これにより、水分の蒸発に伴ってモー
ルド樹脂にクラックが発生するのを抑制することができ
る。
【００１９】また保持部材としては、内部リード部に設
けられ半導体チップ部の側に向かって突出した第１の突
部を含んでいることが好ましく、特に、そのような第１
の突部は内部リード部を曲げることによって形成されて
いることが好ましい。
【００２０】この場合には、付加的な部材を必要とせず
に内部リード部の折り曲げにより容易に内部リード部と
半導体チップ部とが接近し過ぎるのを防止できる。
【００２１】さらに好ましくは、内部リードでは、折り
曲げによって山の部分が半導体チップ部に接触してい
る。
【００２２】この場合には、半導体チップの表面にダメ
ージが生じるのを抑制することができる。
【００２３】また好ましくは、内部リード部は、半導体
チップ部と電気的に接続される本来の内部リードとダミ
ーの内部リードとを含み、その第１の突部はダミーの内
部リードに形成されている。
【００２４】本来の内部リードに第１の突部が設けられ
た場合には、ワイヤボンディングを行う際に、第１の突
部が半導体チップ部の表面にダメージを及ぼすことにな
るが、ワイヤボンディングが行われないダミーの内部リ
ードに第１の突部を設けることで、そのようなダメージ
を防止することができる。
【００２５】好ましくは、半導体チップ部は略矩形であ
り、本来の内部リードは略矩形をなす半導体チップ部の
対向する一組の辺の側から半導体チップ部の略中央付近
に形成されたパッド部に向かって配置され、ダミーの内
部リードは、対向する一組の辺とは略直交する方向に対
向する他の組の辺の側から半導体チップ部に向かって配
置されている。
【００２６】この場合には、封止型半導体装置に用いる
リードフレームとして、本来の内部リードの一連のパタ
ーンとは別個にダミーの内部リードが配置されるため、
本来の内部リードのパターンがダミーの内部リードのパ
ターンによる制約を受けることが抑制される。
【００２７】また好ましくは、第１の突部は半導体チッ
プ部の周辺部分の領域に接触している。
【００２８】この場合には、半導体チップ部へのダメー
ジを抑制することができる。また好ましくは、半導体チ
ップ部は、半導体チップ本体とその半導体チップ本体を
搭載するダイパッドとを含み、第１の突部はダイパッド
に接触している。
【００２９】この場合には、半導体チップ部へのダメー
ジを完全になくすことができる。また、半導体チップ部
は、半導体チップ本体とその半導体チップ本体を搭載す
るダイパッドとを含み、保持部材としては、ダイパッド
に固定され内部リード部の側に向かって突出した第２の
突部を含んでいることが好ましい。
【００３０】この場合にも、半導体チップ部にダメージ
を与えることなく半導体チップ部と内部リード部とが接
近し過ぎるのを防止できる。
【００３１】好ましくは、保持部材は、半導体チップ部
および内部リード部をモールド樹脂によって封止する際
にモールド樹脂の注入口の側とは反対側に少なくとも位
置するように形成されている。
【００３２】この場合には、半導体チップ部の内部リー
ドが配置された側とは反対側を流れるモールド樹脂が半
導体チップを内部リードが配置された側に向かって押付
けようとする力により最も変位を受ける部分に保持部材
が設けられることで、その力を安定して受け止めること
ができる。
【００３３】本発明の他の局面におけるリードフレーム
は、上述した半導体チップ部をモールド樹脂で封止した
封止型半導体装置に用いられるリードフレームであっ
て、内部リード部と保持リード部とを備えている。内部
リード部は、半導体チップ部の略中央付近に設けられた
パッド部に向かって配置され、パッド部と電気的に接続
される。保持リード部は、半導体チップ部に接触するこ
とで半導体チップ部と内部リードとを所定の間隔に保持
する。
【００３４】このリードフレームによれば、保持リード
部により付加的な部材を必要とせずにモールド樹脂を注
入する際のモールド樹脂の流れに起因して半導体チップ
部が内部リードに接近し過ぎるのを容易に防止すること
ができる。
【００３５】その保持リード部としては内部リード部を
含み、保持リード部には半導体チップ部の周辺の領域に
対応する位置にテープ部材が接着固定されていることが
好ましい。
【００３６】この場合には、テープ部材と半導体チップ
部との接触面積が大幅に減少するので、テープ部材が吸
収する水分の量も低減することになる。これにより、モ
ールド樹脂によって封止した後に水分の蒸発に伴ってモ
ールド樹脂にクラックが発生するのを抑制することがで
きる。
【００３７】また好ましくは、保持リード部はダミーの
内部リード部である。この場合には、ダミーの内部リー
ドにはワイヤボンディングが行われないので、半導体チ
ップ部にダメージが生じるのを防止することができる。
【００３８】さらに好ましくは、略矩形の半導体チップ
部に対して、内部リードは、略矩形の半導体チップ部の
対向する一組の辺の側からパッド部に向かって配置さ
れ、保持リード部は、対向する一組の辺とは略直交する
方向に対向する他の組の辺の側から半導体チップ部に向
かって配置されている。
【００３９】この場合には、本来の内部リードの一連の
パターンとは別個にダミーの内部リードが配置されるた
め、本来の内部リードのパターンがダミーの内部リード
のパターンによる制約を受けることが抑制される。
【００４０】
【発明の実施の形態】実施の形態１ 本発明の実施の形態１に係るＬＯＣ型の封止型半導体装
置について説明する。図１に示すように、ＬＯＣ型半導
体装置では、ダイパッド３上にダイパッド材４を介在さ
せて半導体チップ１が固定されている。その半導体チッ
プ１に設けられたパッド９（図２参照）の近傍にまで延
在する内部リード２ａを含むリード２が設けられてい
る。内部リード２ａの先端部分とパッド９とは金線５に
よりワイヤボンディングされている。
【００４１】内部リード２ａと半導体チップ１との間に
は、テープ材８が配設されている。このテープ材８は内
部リード２ａ側にのみ接着固定され、半導体チップ８側
に対しては接着固定されずに、単に半導体チップ８の表
面に接触しているだけである。また、このテープ材８
は、たとえば図２に示すように、半導体チップ１の４隅
に位置するように配設されている。そして、半導体チッ
プ１と内部リード２ａは、モールド樹脂６により封止さ
れている。
【００４２】なお、リード２は、図３に示すように、所
定の合金からなる金属板（シート材料）を打抜いて形成
されたリードフレーム７から得られる。
【００４３】このＬＯＣ型半導体装置では、図４に示す
ように、半導体チップ１と内部リード２ａとをモールド
樹脂６により封止する際に、半導体チップ１の上側を流
れるモールド樹脂６ａと半導体チップ１の下側を流れる
モールド樹脂６ｂとにおいて、流動抵抗に差が生じ半導
体チップ１を内部リード２ａの側にシフトさせるような
力が作用したとしても、内部リード２ａと半導体チップ
１との間には、テープ材８が配設されていることで、半
導体チップ１が内部リード２ａに接近するのを阻止する
ことができる。
【００４４】なお、モールド樹脂を金型内に充填する際
に半導体チップ１を内部リード２ａから遠ざかる方向に
シフトさせないために、半導体チップが内部リード２ａ
の側にシフトするような力が作用するように、半導体チ
ップ１の下側のモールド樹脂６ｂの流れを、半導体チッ
プ１の上側のモールド樹脂６ａの流れよりも向上させる
構造にしておくことが望ましい。
【００４５】これにより、図５に示すように、モールド
樹脂が金型内に完全に充填された後において、半導体チ
ップ１と内部リード２ａとの間隔が保持されて、半導体
チップ１と内部リード２ａとが接近し過ぎることが阻止
される。その結果、半導体チップ１と内部リード２ａと
の間の容量が変動することに起因する入手出力信号のタ
イミングのずれを抑制することができる。
【００４６】また、図２に示すように、このＬＯＣ型半
導体装置では半導体チップ１と内部リード２ａとの間隔
を保持するテープ材８は、この場合半導体チップ１の４
隅に対応する位置に設けられている。そのため、従来の
ＬＯＣ型半導体装置のように、内部リードが配設されて
いる方向に沿って連続的に絶縁層が形成された構造と比
較すると、テープ材８が設けられている領域が大幅に削
減されることになる。
【００４７】これにより、テープ材８によって吸収され
る水分の量も大幅に減少する。また、テープ材８と内部
リード２ａおよび半導体チップ１との接触面積も小さく
なる。そ結果、樹脂封止されたＬＯＣ型半導体装置を基
板に装着する際等のリード２を伝導する熱によって蒸発
する水分の量も必然的に少なくなり、モールド樹脂６に
クラックが発生するのを確実に抑制することができる。
【００４８】また、テープ材８は内部リードの側に接着
固定されているだけでテープ部材８を半導体チップ１の
側に接着させる必要がないので、あらかじめテープ部材
が接着されたリードフレームを適用することで、半導体
チップ１の側にテープ部材を接着するための設備も不要
になる。
【００４９】なお、上述したＬＯＣ型半導体装置ではテ
ープ材８を半導体チップ１の４隅に対応する位置に設け
たが、モールド樹脂６を金型に注入する際に生じる半導
体チップ１を内部リードの側にシフトさせようとする力
は、モールド樹脂を注入するための注入口とは反対側の
半導体チップ８の部分に作用しやすいため、注入ゲート
１０から最も離れたところに少なくとも１ヶ所設けるこ
とで、内部リード２ａと半導体チップ１との間隔を保持
することができる。
【００５０】実施の形態２ 本発明の実施の形態２に係るＬＯＣ型半導体装置とそれ
に用いられるリードフレームについて説明する。図６お
よび図７に示すように、このＬＯＣ型半導体装置では、
リード２は、半導体チップ１の表面に接触する折り曲げ
部が形成されたリード２ｂを有している。なお、これ以
外の構成については実施の形態１において説明した図１
に示すＬＯＣ型半導体装置と同様なので、同一部材には
同一符号を付しその説明を省略する。
【００５１】リード２ｂでは、内部リード２ａと半導体
チップ１との間隔が約６０〜１２０μｍとなるように、
その先端部分が半導体チップ１に向かって折り曲げられ
て半導体チップ１の表面に接触している。そして、この
リード２ｂはモールド樹脂によって封止する際に、モー
ルド樹脂を金型内に注入するための注入口とは反対側の
位置に設けられている。
【００５２】実施の形態１において述べたように、モー
ルド樹脂６を金型に注入する際に生じる半導体チップ１
を内部リード２ａの側にシフトさせようとする力によ
り、モールド樹脂を注入するための注入口とは反対側の
半導体チップ８の部分が最も大きな変位を受けることに
なる。
【００５３】このＬＯＣ型半導体装置によれば、内部リ
ード２ｂの先端部分が半導体チップ１の表面に接触し、
しかも、この内部リード２ｂがモールド樹脂を注入する
ための注入口とは反対側に配設されていることで、半導
体チップ１が内部リード２ａに接近するのを効果的に阻
止することができる。
【００５４】なお、この場合も、実施の形態１において
説明したのと同様に、モールド樹脂を金型内に充填する
際に半導体チップ１を内部リード２ａから遠ざかる方向
にシフトさせないために、半導体チップ１が内部リード
２ａの側にシフトするような力が作用するように、半導
体チップ１の下側のモールド樹脂の流れを、半導体チッ
プ１の上側のモールド樹脂の流れよりも向上させる構造
にしておくことが望ましい。
【００５５】また、このＬＯＣ型半導体装置では、半導
体チップ１と内部リード２ａとの間隔はリードそのもの
によって保持される。このため、実施の形態１において
説明したＬＯＣ型半導体装置と比べると、吸湿性を有す
るテープ材を有していないので、ＬＯＣ型半導体装置を
基板に装着する際等のリード２を伝導する熱によって蒸
発する水分はほとんどなく、モールド樹脂６にクラック
が発生することがなくなる。
【００５６】次に、この実施の形態に係るＬＯＣ型半導
体装置の第１の変形例について説明する。図８および図
９に示すように、第１の変形例に係るＬＯＣ型半導体装
置では、特に、半導体チップ１の表面に向かって一旦折
り曲げられ、その折り曲げられた部分の先端がさらに上
方に向かって折り曲げられた内部リード２ｃが配設され
ている。
【００５７】このＬＯＣ型半導体装置によれば、折り曲
げられた内部リード２ｃの山の部分が半導体チップ１の
表面に接触する。このため、半導体チップ１の表面に向
かって単に折り曲げられて先端が半導体チップ１の表面
に接触する内部リード２ｂと比べると、半導体チップ１
の表面にダメージが与えられるのを抑制することができ
る。
【００５８】このような内部リード２ｂ、２ｃとして
は、ワイヤボンディングが行われる本来の内部リードと
は別のダミーの内部リードであることが好ましい。図１
０に、このようなダミーの内部リード２ｂ、２ｃを備え
たリード２の平面構造の一例を示す。図１０に示すよう
に、この場合ダミーの内部リード２ｂ、２ｃは一番端に
設けられている。
【００５９】次に、この実施の形態に係るＬＯＣ型半導
体装置の第２の変形例について説明する。図１１に示す
ように、第２の変形例に係るＬＯＣ型半導体装置では、
図６および図７に示す内部リード２ｂを２本備え、２本
の内部リード２ｂは、半導体チップ１に設けられたパッ
ド（図示せず）を挟んで対抗する位置にそれぞれ配設さ
れている。
【００６０】同様に、この実施の形態の第３の変形例に
係るＬＯＣ型半導体装置では、図１２に示すように、図
８および図９に示す内部リード２ｃを２本備え、内部リ
ード２ｃは、半導体チップ１に設けられたパッド（図示
せず）を挟んで対抗する位置にそれぞれ配設されてい
る。
【００６１】このように、第２の変形例および第３の変
形例にそれぞれ係るＬＯＣ型半導体装置では、半導体チ
ップ１の表面と接触する内部リードが２本配設されてい
る。これにより、そのような内部リードが１本の場合と
比較すると、モールド樹脂を充填する際に半導体チップ
１が内部リード２ａの側に接近するのをより確実に阻止
することができる。
【００６２】次に、この実施の形態に係るＬＯＣ型半導
体装置の第４の変形例について説明する。図１３に示す
ように、第４の変形例に係るＬＯＣ型半導体装置では、
図６および図７に示す内部リード２ｂを４本備え、半導
体チップ１の略４隅に対応する位置に配設されている。
すなわち、モールド樹脂を注入するための注入口に最も
遠い位置と、最も近い位置とにそれぞれ２本づつ配設さ
れている。
【００６３】同様に、この実施の形態の第５の変形例に
係るＬＯＣ型半導体装置では、図１４に示すように、図
８および図９に示す内部リード２ｃが、注入口に最も遠
い位置と、最も近い位置とにそれぞれ２本づつ配設され
ている。
【００６４】このように、第４の変形例および第５の変
形例にそれぞれ係るＬＯＣ型半導体装置では、半導体チ
ップ１の表面と接触する内部リードが、注入口に最も遠
い位置と、最も近い位置とにそれぞれ２本づつ配設され
ている。これにより、モールド樹脂を充填する際に半導
体チップ１が内部リード２ａの側に接近するのを最も確
実に阻止することができる。
【００６５】次に、この実施の形態に係るＬＯＣ型半導
体装置の第６の変形例について説明する。図１５に示す
ように、第６の変形例に係るＬＯＣ型半導体装置では、
図６および図７に示す内部リード２ｂの先端部分は、半
導体チップ１の表面において半導体素子が形成されてい
ない素子被形成領域１１に接触している。
【００６６】同様に、この実施の形態の第７の変形例に
係るＬＯＣ型半導体装置では、図１６に示すように、図
８および図９に示す内部リード２ｃの先端部分は、半導
体チップ１の表面において半導体素子が形成されていな
い素子被形成領域１１に接触している。
【００６７】このように、第６の変形例および第７の変
形例にそれぞれ係るＬＯＣ型半導体装置では、内部リー
ドは半導体素子が形成されていない半導体チップ１の表
面に接触している。これにより、内部リードが素子が形
成されている領域に接触するような場合と比べると、半
導体チップ１に形成された半導体素子ひいては回路にダ
メージを与えることを抑制することができる。
【００６８】また、これまで説明したＬＯＣ型半導体装
置では、内部リードの先端部分が折り曲げられて半導体
チップの表面に形成されたパッドの近傍に接触する形態
であった。この他に、たとえば図１７に示す第８の変形
例に係るＬＯＣ型半導体装置や、図１８に示す第９の変
形例に係るＬＯＣ型半導体装置のように、半導体チップ
１の周辺部分に対応する位置に接触するような曲げ部分
を有する内部リード２ｄ、２ｅを設けたＬＯＣ型半導体
装置であってもよい。
【００６９】これらのＬＯＣ型半導体装置によれば、所
定の内部リード２ｄ、２ｅは半導体チップ１の周辺部分
に接触することで、半導体チップ１の表面に形成された
回路（図示せず）等にダメージが及ぶのを確実に阻止す
ることができる。
【００７０】実施の形態３ 本発明の実施の形態３に係るＬＯＣ型半導体装置とそれ
に用いられるリードフレームについて説明する。
【００７１】図１９および図２０にそれぞれ示すよう
に、これらのＬＯＣ型半導体装置では、リード２は先端
部分が折り曲げられた内部リード２f、２ｇをそれぞれ
有している。その内部リード２ｆ、２ｇにおいては、半
導体チップ１の表面上に配設されたワイヤボンディング
された内部リード２ａが延びる方向と略直交する方向に
延びる部分が半導体チップ１の表面に接触している。
【００７２】具体的には、ワイヤボンディングされた内
部リード２ａは、略矩形の半導体チップ１の長辺側に配
置されているのに対して、内部リード２ｆ、２ｇは、そ
れぞれ半導体チップ１のモールド樹脂を注入するための
注入口とは反対側の短辺側に配置されている。これによ
り、実施の形態２において説明したように、半導体チッ
プ１が内部リード２に接近するのを効果的に阻止するこ
とができる。
【００７３】特に、このＬＯＣ型半導体装置では、図２
１に示すように、用いられるリードフレーム２として
は、それぞれワイヤボンディングが行われる一連の内部
リードのグループとは別個に半導体チップの表面に接近
するような内部リード２ｆ、２ｇを有していればよい。
特に、この場合には、図１０に示されたリードフレーム
の場合と比べて、リードフレームにおけるワイヤボンデ
ィングが行われる内部リードの配置パターンの自由度を
高めることができる。
【００７４】実施の形態４ 本発明の実施の形態４に係るＬＯＣ型半導体装置につい
て説明する。実施の形態２、３において説明したＬＯＣ
型半導体装置では、特定の内部リードを半導体チップそ
のものに接触させることで、内部リードと半導体チップ
との間隔を保持している。
【００７５】この実施の形態に係るＬＯＣ型半導体装置
では、図２２および図２３に示すように、内部リード２
ｈは、その先端部分が半導体チップ１を載置しているダ
イパッド３の長辺の側に接触するように配置されてい
る。このように、内部リード２ｈをダイパッド３の長辺
の側に接触させるために、ダイパッド３の短辺の長さは
半導体チップ１の短辺の長さよりも長くなっている。
【００７６】一方、ダイパッド３の長辺の長さは半導体
チップ１の長辺の長さよりも短く設定されている。これ
は、ダイパッド３の短辺の長さが半導体チップ１の短辺
の長さよりも長いため、半導体チップ１の長辺に平行な
ダイパッド３の長辺の長さを半導体チップ１の長辺の長
さよりも短くすることで、モールド樹脂を充填する際に
半導体チップ１の下側を流れるモールド樹脂の流動抵抗
を下げて、この部分におけるモールド樹脂の流れを半導
体チップ１の上側におけるモールド樹脂の流れよりも向
上させて、半導体チップ１を内部リード２ｈの側にシフ
トさせるためである。すなわち、モールド樹脂を金型内
に充填する際に半導体チップ１を内部リード２ｈから遠
ざかる方向にシフトさせないようにするためである。
【００７７】このＬＯＣ型半導体装置によれば、内部リ
ード２ｈの先端部分が半導体チップ１を載置しているダ
イパッド３に接触することで、半導体チップ１の表面に
は何らダメージが生じることがなくなる。
【００７８】なお、ＬＯＣ型半導体装置に用いられるリ
ードフレームとしては、図１０に示すような、ワイヤボ
ンディングが行われる一連の内部リードとともにダイパ
ッドに接触する内部リードが配設されたものが望まし
い。
【００７９】次に、本実施の形態に係るＬＯＣ型半導体
装置の変形例について説明する。変形例に係るＬＯＣ型
半導体装置では、図２４および図２５に示すように、内
部リード２ｉは、その先端部分が半導体チップ１を載置
しているダイパッド３の短辺の側に接触するように配置
されている。このように、内部リード２ｉをダイパッド
３の短辺の側に接触させるために、ダイパッド３の長辺
の長さは半導体チップ１の長辺の長さよりも長くなって
いる。
【００８０】一方、ダイパッド３の短辺の長さは半導体
チップ１の短辺の長さよりも短く設定されている。これ
は、上述したように、ダイパッド３の長辺の長さは半導
体チップ１の長辺の長さよりも長いため、ダイパッド３
の短辺の長さを半導体チップ１の短辺の長さよりも短く
することで、モールド樹脂を充填する際に半導体チップ
１の下側を流れるモールド樹脂の流動抵抗を下げて、こ
の部分におけるモールド樹脂の流れを半導体チップ１の
上側におけるモールド樹脂の流れよりも向上させて、半
導体チップ１を内部リード２ｉの側にシフトさせるため
である。
【００８１】このＬＯＣ型半導体装置によっても、内部
リード２ｉの先端部分がダイパッド３に接触すること
で、半導体チップ１の表面には何らダメージが生じるこ
とがなくなる。
【００８２】また、このＬＯＣ型半導体装置に用いられ
るリードフレームとしては、図２１に示すような、ワイ
ヤボンディングが行われる一連の内部リードとは別個
に、ダイパッドに接触する内部リードが配設されたもの
が望ましい。
【００８３】実施の形態５ 本発明の実施の形態５に係るＬＯＣ型半導体装置につい
て説明する。実施の形態４において説明したＬＯＣ型半
導体装置では、特定の内部リードを半導体チップが搭載
されるダイパッドに接触させることで、内部リードと半
導体チップとの間隔を保持している。
【００８４】この実施の形態に係るＬＯＣ型半導体装置
では、図２６に示すように、ダイパッド３に設けられた
突状部３ａ、３ｂの先端部分が内部リード２ａに接触す
るように構成されている。特に、突状部３ａ、３ｂは半
導体チップ１の長辺の側（紙面に略垂直な方向）に配置
されて内部リード２ａに接触する。このように、内部リ
ードに接触する突状部３ａ、３ｂをダイパッド３に設け
るために、ダイパッド３の短辺の長さは半導体チップ１
の短辺の長さよりも長くなっている。
【００８５】一方、半導体チップ１の長辺に平行なダイ
パッド３の辺の長さは、半導体チップ１の長辺の長さよ
りも短く設定されている。これは、実施の形態４におい
て説明したように、ダイパッド３の短辺の長さが半導体
チップ１の短辺の長さよりも長いため、ダイパッド３の
長辺の長さを半導体チップ１の長辺の長さよりも短くす
ることで、モールド樹脂を充填する際に半導体チップ１
の下側を流れるモールド樹脂の流動抵抗を下げて、この
部分におけるモールド樹脂の流れを半導体チップ１の上
側におけるモールド樹脂の流れよりも向上させて、半導
体チップ１を内部リード２ａの側にシフトさせるためで
ある。
【００８６】このＬＯＣ型半導体装置によれば、突状部
３ｃの先端部分が内部リード２ａに接触することで、半
導体チップ１の表面には何らダメージが生じることがな
くなる。なお、突状部３ａ、３ｂの接触のさせ方として
は、突状部３ａのように単に先端を内部リードに接触さ
せたり、あるいは、突状部３ｂのように折り曲げられた
山の部分を内部リード２ａに接触させるようにしてもよ
い。
【００８７】次に、本実施の形態のＬＯＣ型半導体装置
の変形例について説明する。変形例に係るＬＯＣ型半導
体装置では、図２７に示すように、ダイパッド３に設け
られた突状部３ｃの先端部分が内部リード２ａに接触す
るように構成されている。特に、突状部３ｃは半導体チ
ップ１の短辺の側（紙面に略平行な方向）に配置されて
内部リードに接触する。このように、内部リード２ａに
接触する突状部３ｃをダイパッド３に設けるために、ダ
イパッド３の長辺の長さは半導体チップ１の長辺の長さ
よりも長くなっている。
【００８８】一方、ダイパッド３の短辺の長さは半導体
チップ１の短辺の長さよりも短く設定されている。これ
は、既に説明したように、ダイパッド３の長辺の長さが
半導体チップ１の長辺の長さよりも長いため、ダイパッ
ド３の短辺の長さを半導体チップ１の短辺の長さよりも
短くすることで、モールド樹脂を充填する際に半導体チ
ップ１の下側を流れるモールド樹脂の流動抵抗を下げ
て、この部分におけるモールド樹脂の流れを半導体チッ
プ１の上側におけるモールド樹脂の流れよりも向上させ
て、半導体チップ１を内部リードの側にシフトさせるた
めである。
【００８９】このＬＯＣ型半導体装置によれば、突状部
３ｃの先端部分が内部リードに接触することで、半導体
チップ１の表面には何らダメージが生じることがなくな
る。
【００９０】今回開示された実施の形態はすべての点で
例示であって、制限的なものではないと考えられるべき
である。本発明は上記の説明ではなくて特許請求の範囲
によって示され、特許請求の範囲と均等の意味および範
囲内でのすべての変更が含まれることが意図される。
【００９１】
【発明の効果】本発明の一つの局面における封止型半導
体装置によれば、保持部材が半導体チップ部および内部
リード部のうちの一方に固定されて他方には固定されず
に接触することで、従来の封止型半導体装置と比べる
と、保持部材を半導体チップ部と内部リート部の両方に
固定するための付加的な設備を必要とせずに、モールド
樹脂により封止する際に内部リード部と半導体チップ部
とが接近し過ぎるのを比較的容易に防止することができ
る。
【００９２】その保持部材材としては、内部リード部に
接着固定されたテープ部材を含んでいることが好まし
く、特に、そのようなテープ部材が半導体チップ部の周
辺部分の領域と半導体チップ部との間に設けられている
ことで、この場合には、従来の封止型半導体装置と比べ
てテープ部材と半導体チップ部との接触面積が大幅に減
少するので、テープ部材が吸収する水分の量も低減する
ことになる。これにより、水分の蒸発に伴ってモールド
樹脂にクラックが発生するのを抑制することができる。
【００９３】また保持部材としては、内部リード部に設
けられ半導体チップ部の側に向かって突出した第１の突
部を含んでいることが好ましく、特に、そのような第１
の突部は内部リード部を曲げることによって形成されて
いることで、この場合には、付加的な部材を必要とせず
に内部リード部の折り曲げにより容易に内部リード部と
半導体チップ部とが接近し過ぎるのを防止できる。
【００９４】さらに好ましくは、内部リードでは、折り
曲げによって山の部分が半導体チップ部に接触している
ことで、半導体チップの表面にダメージが生じるのを抑
制することができる。
【００９５】また好ましくは、内部リード部は、半導体
チップ部と電気的に接続される本来の内部リードとダミ
ーの内部リードとを含み、その第１の突部はダミーの内
部リードに形成されていることで、第１の突部が半導体
チップ部の表面にダメージを及ぼすことを防止できる。
【００９６】好ましくは、半導体チップ部は略矩形であ
り、本来の内部リードは略矩形をなす半導体チップ部の
対向する一組の辺の側から半導体チップ部の略中央付近
に形成されたパッド部に向かって配置され、ダミーの内
部リードは、対向する一組の辺とは略直交する方向に対
向する他の組の辺の側から半導体チップ部に向かって配
置されていることで、封止型半導体装置に用いるリード
フレームとしては、本来の内部リードの一連のパターン
とは別個にダミーの内部リードが配置されるため、本来
の内部リードのパターンがダミーの内部リードのパター
ンによる制約を受けることが抑制される。
【００９７】また好ましくは、第１の突部は半導体チッ
プ部の周辺部分の領域に接触していることで、半導体チ
ップ部へのダメージを抑制することができる。
【００９８】また好ましくは、半導体チップ部は、半導
体チップ本体とその半導体チップ本体を搭載するダイパ
ッドとを含み、第１の突部はダイパッドに接触している
ことで、半導体チップ部へのダメージを完全になくすこ
とができる。
【００９９】また、半導体チップ部は、半導体チップ本
体とその半導体チップ本体を搭載するダイパッドとを含
み、保持部材としては、ダイパッドに固定され内部リー
ド部の側に向かって突出した第２の突部を含んでいるこ
とで、半導体チップ部にダメージを与えることなく半導
体チップ部と内部リード部とが接近し過ぎるのを防止で
きる。
【０１００】好ましくは、保持部材は、半導体チップ部
および内部リード部をモールド樹脂によって封止する際
にモールド樹脂の注入口の側とは反対側に少なくとも位
置するように形成されていることで、モールド樹脂が半
導体チップを内部リードが配置された側に向かって押付
けようとする力により最も変位を受ける部分に保持部材
が設けられることになり、その力を安定して受け止める
ことができる。
【０１０１】本発明の他の局面におけるリードフレーム
によれば、保持リード部により付加的な部材を必要とせ
ずに、モールド樹脂を注入する際のモールド樹脂の流れ
に起因して半導体チップ部が内部リードに接近し過ぎる
のを容易に防止することができる。
【０１０２】その保持リード部としては内部リード部を
含み、保持リード部には半導体チップ部の周辺の領域に
対応する位置にテープ部材が接着固定されていることが
好ましく、この場合には、テープ部材と半導体チップ部
との接触面積が大幅に減少するので、テープ部材が吸収
する水分の量も低減することになる。これにより、モー
ルド樹脂によって封止した後に水分の蒸発に伴ってモー
ルド樹脂にクラックが発生するのを抑制することができ
る。
【０１０３】また好ましくは、保持リード部はダミーの
内部リード部であることで、ダミーの内部リードにはワ
イヤボンディングが行われないので、半導体チップ部に
ダメージが生じるのを防止することができる。
【０１０４】さらに好ましくは、略矩形の半導体チップ
部に対して、内部リードは、略矩形の半導体チップ部の
対向する一組の辺の側からパッド部に向かって配置さ
れ、保持リード部は、対向する一組の辺とは略直交する
方向に対向する他の組の辺の側から半導体チップ部に向
かって配置されていることで、本来の内部リードの一連
のパターンとは別個にダミーの内部リードが配置される
ため、本来の内部リードのパターンがダミーの内部リー
ドのパターンによる制約を受けることが抑制される。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係るＬＯＣ型半導体
装置の一断面図である。
【図２】 同実施の形態におけるＬＯＣ型半導体装置に
用いられるリードの平面パターンを示す図である。
【図３】 同実施の形態において、図２に示すリードを
含むリードフレームを示す平面図である。
【図４】 同実施の形態において、金型内にモールド樹
脂を充填する工程を示す断面図である。
【図５】 同実施の形態において、図４に示す工程の後
に行われる工程を示す図である。
【図６】 本発明の実施の形態２に係るＬＯＣ型半導体
装置の一断面図である。
【図７】 同実施の形態において、図６に示すＬＯＣ型
半導体装置の部分斜視図である。
【図８】 同実施の形態において、第１の変形例に係る
ＬＯＣ型半導体装置の一断面図である。
【図９】 同実施の形態において、図８に示すＬＯＣ型
半導体装置の部分斜視図である。
【図１０】 同実施の形態に係るＬＯＣ型半導体に用い
られるリードの平面パターンを示す図である。
【図１１】 同実施の形態において、第２の変形例に係
るＬＯＣ型半導体装置の部分斜視図である。
【図１２】 同実施の形態において、第３の変形例に係
るＬＯＣ型半導体装置の部分斜視図である。
【図１３】 同実施の形態において、第４の変形例に係
るＬＯＣ型半導体装置の部分斜視図である。
【図１４】 同実施の形態において、第５の変形例に係
るＬＯＣ型半導体装置の部分斜視図である。
【図１５】 同実施の形態において、第６の変形例に係
るＬＯＣ型半導体装置の部分斜視図である。
【図１６】 同実施の形態において、第７の変形例に係
るＬＯＣ型半導体装置の部分斜視図である。
【図１７】 同実施の形態において、第８の変形例に係
るＬＯＣ型半導体装置の部分斜視図である。
【図１８】 同実施の形態において、第９の変形例に係
るＬＯＣ型半導体装置の部分斜視図である。
【図１９】 本発明の実施の形態３に係るＬＯＣ型半導
体装置の部分斜視図である。
【図２０】 同実施の形態において、変形例に係るＬＯ
Ｃ型半導体装置の部分斜視図である。
【図２１】 同実施の形態に係るＬＯＣ型半導体に用い
られるリードの平面パターンを示す図である。
【図２２】 本発明の実施の形態４に係るＬＯＣ型半導
体装置の一断面図である。
【図２３】 同実施の形態において、図２２に示すＬＯ
Ｃ型半導体装置の部分斜視図である。
【図２４】 同実施の形態において、変形例に係るＬＯ
Ｃ型半導体装置の部分斜視図である。
【図２５】 同実施の形態において、図２４に示すＬＯ
Ｃ型半導体装置の部分斜視図である。
【図２６】 本発明の実施の形態５に係るＬＯＣ型半導
体装置の一断面図である。
【図２７】 同実施の形態において、変形例に係るＬＯ
Ｃ型半導体装置の部分斜視図である。
【図２８】 従来のＬＯＣ型半導体装置の一断面図であ
る。
【図２９】 金型内に樹脂を充填する工程における問題
点を説明するための一断面図である。
【図３０】 他の従来のＬＯＣ型半導体装置の一断面図
である。
【符号の説明】
１ 半導体チップ、２ リード、２ａ〜２ｉ 内部リー
ド、３ ダイパッド、３ａ〜３ｃ 突起部、４ ダイパ
ッド材、５ 金線、６ モールド樹脂、７ リードフレ
ーム、８ テープ材、９ パッド、１０ 注入口、１１
素子非形成領域。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 平田 勝弘 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 4M109 AA01 BA01 CA21 FA04 FA05 5F067 BB00 BB01 BE00 DE06

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップ部と、この半導体チップ部
    の表面上に延びる内部リード部を含むリードフレーム部
    とを有する封止型半導体装置であって、 前記半導体チップ部および前記内部リード部のうちの一
    方に固定され、他方には固定されずに接触することで、
    前記半導体チップ部と前記内部リード部とを所定の間隔
    に保持する保持部材を備えた、封止型半導体装置。
  2. 【請求項２】 前記保持部材は、前記内部リード部に接
    着固定されたテープ部材を含む、請求項１記載の封止型
    半導体装置。
  3. 【請求項３】 前記テープ部材は、前記半導体チップ部
    の周辺部分の領域と前記半導体チップ部との間に設けら
    れている、請求項２記載の封止型半導体装置。
  4. 【請求項４】 前記保持部材は、前記内部リード部に設
    けられ前記半導体チップ部の側に向かって突出した第１
    の突部を含む、請求項１記載の封止型半導体装置。
  5. 【請求項５】 前記第１の突部は、前記内部リード部を
    曲げることによって形成された、請求項４記載の封止型
    半導体装置。
  6. 【請求項６】 前記内部リードでは、折り曲げによって
    山の部分が前記半導体チップ部に接触している、請求項
    ５記載の封止型半導体装置。
  7. 【請求項７】 前記内部リード部は、前記半導体チップ
    部と電気的に接続される本来の内部リードと、ダミーの
    内部リードとを含み、 前記第１の突部は前記ダミーの内部リードに形成されて
    いる、請求項４〜６のいずれかに記載の封止型半導体装
    置。
  8. 【請求項８】 前記半導体チップ部は略矩形であり、 前記本来の内部リードは、略矩形をなす前記半導体チッ
    プ部の対向する一組の辺の側から前記半導体チップ部の
    略中央付近に形成されたパッド部に向かって配置され、 前記ダミーの内部リードは、前記対向する一組の辺とは
    略直交する方向に対向する他の組の辺の側から半導体チ
    ップ部に向かって配置されている、請求項７記載の封止
    型半導体装置。
  9. 【請求項９】 前記第１の突部は前記半導体チップ部の
    周辺部分の領域に接触している、請求項４〜８のいずれ
    かに記載の封止型半導体装置。
  10. 【請求項１０】 前記半導体チップ部は、 半導体チップ本体と、 前記半導体チップ本体を搭載するダイパッドとを含み、 前記第１の突部は前記ダイパッドに接触している、請求
    項９記載の封止型半導体装置。
  11. 【請求項１１】 前記半導体チップ部は、 半導体チップ本体と、 前記半導体チップ本体を搭載するダイパッドとを含み、 前記保持部材は、前記ダイパッドに固定され前記内部リ
    ード部の側に向かって突出した第２の突部を含む、請求
    項１記載の封止型半導体装置。
  12. 【請求項１２】 前記保持部材は、前記半導体チップ部
    および前記内部リード部をモールド樹脂によって封止す
    る際にモールド樹脂の注入口の側とは反対側に少なくと
    も位置するように形成されている、請求項１〜１１のい
    ずれかに記載の封止型半導体装置。
  13. 【請求項１３】 半導体チップ部をモールド樹脂で封止
    した封止型半導体装置に用いられるリードフレームであ
    って、 前記半導体チップ部の略中央付近に設けられたパッド部
    に向かって配置され、前記パッド部と電気的に接続され
    る内部リード部と、 前記半導体チップ部に接触することで、前記半導体チッ
    プ部と前記内部リードとを所定の間隔に保持する保持リ
    ード部とを備えた、リードフレーム。
  14. 【請求項１４】 前記保持リード部は前記内部リード部
    を含み、 前記保持リード部には、前記半導体チップ部の周辺の領
    域に対応する位置にテープ部材が接着固定された、請求
    項１３記載のリードフレーム。
  15. 【請求項１５】 前記保持リード部はダミーの内部リー
    ド部である、請求項１３記載のリードフレーム。
  16. 【請求項１６】 略矩形の半導体チップ部に対して、 前記内部リードは、略矩形の前記半導体チップ部の対向
    する一組の辺の側から前記パッド部に向かって配置さ
    れ、 前記保持リード部は、前記対向する一組の辺とは略直交
    する方向に対向する他の組の辺の側から前記半導体チッ
    プ部に向かって配置されている、請求項１５記載のリー
    ドフレーム。
JP2000374113A 2000-12-08 2000-12-08 封止型半導体装置およびそれに用いられるリードフレーム Withdrawn JP2002176130A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000374113A JP2002176130A (ja) 2000-12-08 2000-12-08 封止型半導体装置およびそれに用いられるリードフレーム
US09/848,256 US6737733B2 (en) 2000-12-08 2001-05-04 Sealed semiconductor device and lead frame used for the same
KR1020010037908A KR20020045495A (ko) 2000-12-08 2001-06-29 봉지형 반도체 장치 및 이에 사용되는 리드 프레임
DE10137892A DE10137892A1 (de) 2000-12-08 2001-08-02 Versiegelte Halbleitervorrichtung und Chipträger

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000374113A JP2002176130A (ja) 2000-12-08 2000-12-08 封止型半導体装置およびそれに用いられるリードフレーム

Publications (1)

Publication Number Publication Date
JP2002176130A true JP2002176130A (ja) 2002-06-21

Family

ID=18843371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000374113A Withdrawn JP2002176130A (ja) 2000-12-08 2000-12-08 封止型半導体装置およびそれに用いられるリードフレーム

Country Status (4)

Country Link
US (1) US6737733B2 (ja)
JP (1) JP2002176130A (ja)
KR (1) KR20020045495A (ja)
DE (1) DE10137892A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004079760A (ja) * 2002-08-19 2004-03-11 Nec Electronics Corp 半導体装置及びその組立方法
JP2006019652A (ja) * 2004-07-05 2006-01-19 Toshiba Corp 半導体装置
US8384228B1 (en) * 2009-04-29 2013-02-26 Triquint Semiconductor, Inc. Package including wires contacting lead frame edge
US20110163432A1 (en) * 2009-11-26 2011-07-07 Panasonic Corporation Semiconductor device and method of manufacturing the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5068712A (en) * 1988-09-20 1991-11-26 Hitachi, Ltd. Semiconductor device
JP2522524B2 (ja) * 1988-08-06 1996-08-07 株式会社東芝 半導体装置の製造方法
KR940006083B1 (ko) * 1991-09-11 1994-07-06 금성일렉트론 주식회사 Loc 패키지 및 그 제조방법
JP2509422B2 (ja) * 1991-10-30 1996-06-19 三菱電機株式会社 半導体装置及びその製造方法
JP3410752B2 (ja) 1992-04-14 2003-05-26 富士通株式会社 半導体装置及びその製造方法
JP3088193B2 (ja) * 1992-06-05 2000-09-18 三菱電機株式会社 Ｌｏｃ構造を有する半導体装置の製造方法並びにこれに使用するリードフレーム
JPH06188354A (ja) 1992-12-21 1994-07-08 Mitsui High Tec Inc 半導体装置
JP2799808B2 (ja) 1992-12-21 1998-09-21 株式会社三井ハイテック 半導体装置
JP3205235B2 (ja) * 1995-01-19 2001-09-04 シャープ株式会社 リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
US6072228A (en) * 1996-10-25 2000-06-06 Micron Technology, Inc. Multi-part lead frame with dissimilar materials and method of manufacturing
US5939775A (en) 1996-11-05 1999-08-17 Gcb Technologies, Llc Leadframe structure and process for packaging intergrated circuits
JP3779789B2 (ja) * 1997-01-31 2006-05-31 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP3006546B2 (ja) * 1997-06-12 2000-02-07 日本電気株式会社 半導体装置及びリードフレーム

Also Published As

Publication number Publication date
KR20020045495A (ko) 2002-06-19
US20020070431A1 (en) 2002-06-13
DE10137892A1 (de) 2002-06-27
US6737733B2 (en) 2004-05-18

Similar Documents

Publication Publication Date Title
US9147648B2 (en) Multi-die power semiconductor device packaged on a lead frame unit with multiple carrier pins and a metal clip
TWI430407B (zh) 堆疊式雙晶片封裝及其製備方法
JP3793628B2 (ja) 樹脂封止型半導体装置
KR100296834B1 (ko) 반도체장치
TWI453831B (zh) 半導體封裝結構及其製造方法
JP2002110898A (ja) 半導体装置
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
TWI406376B (zh) 晶片封裝構造
KR100381979B1 (ko) 반도체 장치 및 그 제조방법
JP3784684B2 (ja) 樹脂パッケージ型半導体装置の製造方法
JP2002176130A (ja) 封止型半導体装置およびそれに用いられるリードフレーム
JP2022143167A (ja) 半導体装置
WO2024029249A1 (ja) 半導体装置
JP3082507U (ja) ダブルサイドチップパッケージ
JP2005175512A (ja) 半導体装置
JP2022143166A (ja) 半導体装置
JP2551243B2 (ja) 半導体装置
JP2022143168A (ja) 半導体装置
JP4246598B2 (ja) 電力用半導体装置
JP2022143169A (ja) 半導体装置
JP3745106B2 (ja) 半導体装置およびその製造方法
KR100321149B1 (ko) 칩사이즈 패키지
JP3434633B2 (ja) 樹脂封止型半導体装置
JPH07106470A (ja) 半導体装置
JP2582534B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080304