JP2006019652A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2006019652A
JP2006019652A JP2004198365A JP2004198365A JP2006019652A JP 2006019652 A JP2006019652 A JP 2006019652A JP 2004198365 A JP2004198365 A JP 2004198365A JP 2004198365 A JP2004198365 A JP 2004198365A JP 2006019652 A JP2006019652 A JP 2006019652A
Authority
JP
Japan
Prior art keywords
semiconductor chip
inner lead
lead portion
surface side
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2004198365A
Other languages
English (en)
Inventor
Takeshi Mihashi
橋 剛 三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP2004198365A priority Critical patent/JP2006019652A/ja
Priority to US11/172,943 priority patent/US20060006508A1/en
Publication of JP2006019652A publication Critical patent/JP2006019652A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】パッケージング上の汎用性を向上させることができる半導体装置を提供することを目的とする。
【解決手段】半導体チップ３０，４０と電気的接続を行うためのインナーリード部２０Ａと、プリント回路基板と電気的接続を行うためのアウターリード部２０Ｂとを有するリードフレーム２０と、インナーリード部２０Ａにおける基板実装面側の端部に接着部材を介して接着され、電極パッド３５，４５とインナーリード部２０Ａを電気的に接続するためのワイヤ７０，９０と、封止する絶縁樹脂１１０とを備え、インナーリード部２０Ａの非基板実装面側における絶縁樹脂１１０の厚さは、半導体チップ３０，４０の非リードフレーム接着面側における絶縁樹脂１１０の厚さと略同一であると共に、インナーリード部２０Ａの基板実装面側における絶縁樹脂１１０の厚さより薄くなるように形成されていることを特徴とする。
【選択図】図２

Description

本発明は、半導体装置に関する。
半導体チップを外部環境から保護するため、半導体チップのパッケージングが行われている。さらに近年では、電子機器の小型化及び多機能化の要求に応じて、種々のパッケージング手法が開発されている。
以下、半導体チップのパッケージングに関する具体例について述べる（例えば特許文献１参照）。この場合、半導体チップは、回路基板であるリードフレームのうち、ディプレスされた（凹まされた）ベッド上に、ダイボンド樹脂によって接着されている。
また半導体チップには、外部と電気信号のやり取りを行うため、その表面における周辺領域に電極パッドが配置され、当該電極パッドは、リードフレームのインナーリード部とボンディングワイヤによって電気的に接続されている。
さらにこの半導体装置では、半導体チップの上部の厚さとベッドの下部の厚さが略同一になるように、ベッド上に搭載された半導体チップと、ボンディングワイヤと、インナーリード部とが、絶縁樹脂によって一体に封止及び成形されている。なお、リードフレームのアウターリード部には、メッキ処理と、所定形状に成形加工するためのリードフォーミング加工が施されている。
次に、２つの半導体チップのパッケージングを行った半導体装置の具体例について述べる。この場合、２つの半導体チップは、リードフレームのベッドの表面及び裏面上に、ダイボンド樹脂によってそれぞれ接着及び固定されている。
また２つの半導体チップには、その表面の周辺領域にそれぞれ電極パッドが配置され、当該電極パッドは、リードフレームのインナーリード部とボンディングワイヤによって、それぞれ電気的に接続されている。
さらにこの半導体装置では、ベッドの表面に接着された半導体チップの上部の厚さと、ベッドの裏面に接着された半導体チップの下部の厚さが略同一になるように、ベッドの表面及び裏面にそれぞれ搭載された２つの半導体チップと、ボンディングワイヤと、インナーリード部とが、絶縁樹脂によって一体に封止及び成形されている。
これらの半導体装置では、仮に表面の中央付近に電極パッドが配置された半導体チップを搭載する場合には、当該電極パッドとインナーリード部を接続するためのボンディングワイヤを低い位置で長く張る必要が生じるが、このようなワイヤ接続は、製造上困難で、変形し易く品質も劣化する。
従って、上述のリードフレームを用いてパッケージングを行う際には、周辺領域に電極パッドを配置した半導体チップしかリードフレームに搭載することができず、パッケージング上の汎用性がないという問題があった。
また、上述の半導体装置は、いずれも、パッケージの上部における絶縁樹脂の厚さと下部における絶縁樹脂の厚さが略同一になるように、絶縁樹脂によって一体に封止及び成形されているため、アウターリード部のプリント回路基板からの高さが低くなり、その結果、アウターリード部の長さが短くなる。
従って、かかる半導体装置をプリント回路基板にハンダ付けして実装した場合には、熱ストレスによる応力や物理的応力に対して、アウターリード部のバネ効果が小さくなり、これによりハンダ付けした接合部の耐性が弱くなって実装の信頼性が低いという問題があった。
以下、半導体チップのパッケージングに関する文献名を記載する。
特開平６−３７２３８号公報（図４） 特開平８−２５０５３７号公報
本発明は、半導体チップの電極パッドの位置に制約を与えずパッケージング上の汎用性を向上させることができる半導体装置を提供することを目的とする。
本発明の一態様による半導体装置は、
半導体チップと電気的接続を行うためのインナーリード部と、プリント回路基板と電気的接続を行うためのアウターリード部とを有するリードフレームと、
前記インナーリード部における基板実装面側の端部に接着部材を介して接着され、電極パッドが所定位置に配置された前記半導体チップと、
前記電極パッドと前記インナーリード部を電気的に接続するためのワイヤと、
前記インナーリード部、前記接着部材、前記半導体チップ及び前記ワイヤを封止する絶縁樹脂とを備え、
前記インナーリード部の非基板実装面側における前記絶縁樹脂の厚さは、前記半導体チップの非リードフレーム接着面側における前記絶縁樹脂の厚さと略同一であると共に、前記インナーリード部の前記基板実装面側における前記絶縁樹脂の厚さより薄くなるように形成されている
ことを特徴とする。
本発明の半導体装置によれば、パッケージング上の汎用性を向上させることができる。
以下、本発明の実施の形態について図面を参照して説明する。
図１に、本発明の実施の形態による半導体装置１０を示し、図２に、図１におけるＡ−Ａ線に沿って切断した場合の縦断面図を示す。この半導体装置１０は、パッケージサイズを小さくすることを目的として、半導体チップ上にリードフレームのインナーリード部を配置してワイヤボンディングしたＬＯＣ（Lead On Chip）構造を採用している。
リードフレーム２０のうち、絶縁樹脂１１０の内側に位置するインナーリード部２０Ａは、第１の半導体チップ３０に配置されている電極パッド３５と第２の半導体チップ４０に配置されている電極パッド４５それぞれにワイヤボンディング可能な形状を有している。
またインナーリード部２０Ａの下面（半導体装置１０を図示されていないプリント回路基板に実装したときの基板実装面側）２０ＡＢの端部には、当該インナーリード部２０Ａの変形を防止し、かつ第１の半導体チップ３０を接着及び固定する接着部材としての絶縁性ダイボンドテープ材５０が取り付けられている。なお、接着部材は、絶縁性ダイボンドテープ材５０に限らず、半導体チップを接着し得るものであれば良い。
第１の半導体チップ３０の表面（リードフレーム２０のインナーリード部２０Ａに接着されるリードフレーム接着面側）３０Ｆの中央付近には、電極パッド３５が配置されている。当該第１の半導体チップ３０は、この電極パッド３５が配置されている表面３０Ｆを上方に向けた状態で、絶縁性ダイボンドテープ材５０を介してリードフレーム２０のインナーリード部２０Ａに接着及び固定されている。
第２の半導体チップ４０の表面（第１の半導体チップ３０に接着されない非接着面側）４０Ｆの周辺領域には、電極パッド４５が配置されている。当該第２の半導体チップ４０は、この電極パッド４５が配置されている表面４０Ｆを下方に向けた状態で、絶縁性ダイボンドテープ材６０を介して、第１の半導体チップ３０のうち、電極パッド３５が配置されていない裏面（インナーリード部２０Ａに接着されていない非リードフレーム接着面側）３０Ｂに接着及び固定されている。
因みに、第１及び第２の半導体チップ３０及び４０は、それぞれ例えばコントローラやメモリであっても良い。
第１の半導体チップ３０の表面３０Ｆの中央付近に配置されている電極パッド３５は、インナーリード部２０Ａの上面（プリント回路基板に実装されない非基板実装面側）２０ＡＦの端部とボンディングワイヤ７０によって電気的に接続されている。なお、インナーリード部２０Ａの上面２０ＡＦのうち、ボンディングワイヤ７０との接合部分には、接続を良好にするためのめっき８０が施されている。
一方、第２の半導体チップ４０の表面４０Ｆの周辺領域に配置されている電極パッド４５は、インナーリード部２０Ａの下面２０ＡＢとボンディングワイヤ９０によって電気的に接続されている。なお、インナーリード部２０Ａの下面２０ＡＢのうち、ボンディングワイヤ９０との接合部分には、接続を良好にするためのめっき１００が施されている。
これら第１及び第２の半導体チップ３０及び４０、ボンディングワイヤ７０及び９０並びにインナーリード部２０Ａは、絶縁樹脂１１０によって一体に封止及び成形されている。この場合、半導体装置１０は、インナーリード部２０Ａの上面２０ＡＦ側に位置する絶縁樹脂１１０の厚さＴ１と、第２の半導体チップ４０の表面４０Ｆ側に位置する絶縁樹脂１１０の厚さＴ２を略同一にすると共に、インナーリード部２０Ａの上面２０ＡＦ側に位置する絶縁樹脂１１０の厚さＴ１より、インナーリード部２０Ａの下面２０ＡＢ側に位置する絶縁樹脂１１０の厚さＴ３を厚くするように形成している。
なお、リードフレーム２０のうち、絶縁樹脂１１０の外側に位置するアウターリード部２０Ｂは、メッキ処理と、所定形状に成形加工するためのリードフォーミング加工が施されている。
このように本実施の形態によれば、同一のリードフレーム２０を用いて、電極パッド３５が表面３０Ｆの中央付近に配置されている第１の半導体チップ３０と、電極パッド４５が表面４０Ｆの周辺領域に配置されている第２の半導体チップ４０とを搭載することができる。
すなわち、電極パッドの配置位置が異なる第１及び第２の半導体チップ３０及び４０を搭載する場合であっても、同一のリードフレーム２０を共通に使用することができ、電極パッドの位置に制約されずパッケージング上の汎用性を向上させることができる。
また、第１及び第２の半導体チップ３０及び４０を積層して搭載することにより、薄型のパッケージにおいて高集積化を実現することができると共に、複数の半導体チップから構成される電子機器システムを同一のパッケージに搭載するいわゆるＳＩＰ（System In Package）化を容易に実現することができる。
また、インナーリード部２０Ａの上面２０ＡＦ側に位置する絶縁樹脂１１０の厚さＴ１と、第２の半導体チップ４０の表面４０Ｆ側に位置する絶縁樹脂１１０の厚さＴ２を略同一にすることにより、パッケージの反りを防止することができる。
また、インナーリード部２０Ａの下面２０ＡＢに第１及び第２の半導体チップ３０及び４０を搭載して、インナーリード部２０Ａの上面２０ＡＦ側に位置する絶縁樹脂１１０の厚さＴ１より、インナーリード部２０Ａの下面２０ＡＢ側に位置する絶縁樹脂１１０の厚さＴ３を厚くすることにより、従来と比較して、アウターリード部２０Ｂの高さＨを高くすることができ、その結果、アウターリード部２０Ｂの長さＬを長くすることができる。従って、アウターリード部２０Ｂのバネ効果が大きくなり、半導体装置１０をプリント回路基板にハンダ付けして実装した後に、当該プリント回路基板が収縮した場合に生じる応力に対して耐性が強くなり、これにより実装の信頼性を向上させることができる。
なお上述の実施の形態は一例であって、本発明を限定するものではない。例えば、電極パッドがチップ表面の周辺領域に配置された半導体チップ、又は電極パッドがチップ表面の中央付近に配置された半導体チップのいずれか一方のみを搭載しても良い。
図３に、電極パッド（図示せず）が表面２１０Ｆの外周付近に配置された半導体チップ２１０を搭載した半導体装置２００を示す。この場合、半導体チップ２１０は、電極パッドが配置されている表面２１０Ｆを下方に向けた状態で、絶縁性ダイボンドテープ材５０を介してインナーリード部２０Ａの下面２０ＡＢの端部に接着及び固定されている。
また半導体チップ２１０の周辺領域に配置されている電極パッドは、インナーリード部２０Ａの下面とボンディングワイヤ９０によって電気的に接続されている。なお、図１に示された要素と同一のものには同一の符号を付して説明を省略する。
この半導体装置２００の場合、第１及び第２の半導体チップ３０及び４０を積層して搭載した半導体装置１０と同一のリードフレーム２０を使用することができ、従ってパッケージング上の汎用性を向上させることができる。
次いで図４に、電極パッド（図示せず）が表面３１０Ｆの中央付近に配置された半導体チップ３１０を搭載した半導体装置３００を示す。この場合、半導体チップ３１０は、電極パッドが配置されている表面３１０Ｆを上方に向けた状態で、絶縁性ダイボンドテープ材５０を介してインナーリード部２０Ａの下面２０ＡＢの端部に接着及び固定されている。
また半導体チップ３１０の中央付近に配置されている電極パッド（図示せず）は、インナーリード部２０Ａの上面２０ＡＦの端部とボンディングワイヤ７０によって電気的に接続されている。なお、図１に示された要素と同一のものには同一の符号を付して説明を省略する。
この半導体装置３００の場合、上述の半導体装置２００と同様に、第１及び第２の半導体チップ３０及び４０を積層して搭載した半導体装置１０と同一のリードフレーム２０を使用することができ、従ってパッケージング上の汎用性を向上させることができる。
また上述の実施の形態においては、第１及び第２の半導体チップ３０及び４０を積層して搭載した場合について述べたが、本発明はこれに限らず、例えば図５に示すように、第２の半導体チップ４０の表面４０Ｆに、絶縁性ダイボンドテープ材４１０、所定のスペース材４２０及び絶縁性ダイボンドテープ材４３０を順次介して、表面４４０Ｆの周辺領域に電極パッド（図示せず）が配置された第３の半導体チップ４４０を接着及び固定しても良く、また３つ以上の半導体チップを順次積層しても良い。
その他、本発明の要旨を変えない範囲において種々変形実施可能なことは勿論である。
本発明の実施の形態による半導体装置の断面構造を示す横断面図である。 同半導体装置の断面構造を示す縦断面図である。 他の実施の形態による半導体装置の断面構造を示す縦断面図である。 同半導体装置の断面構造を示す縦断面図である。 同半導体装置の断面構造を示す縦断面図である。
符号の説明
１０、２００、３００、４００ 半導体装置
２０ リードフレーム
２０Ａ インナーリード部
２０Ｂ アウターリード部
３０ 第１の半導体チップ
３５、４５ 電極パッド
４０ 第２の半導体チップ
５０、６０ 絶縁性ダイボンドテープ材
７０、９０ ボンディングワイヤ
８０、１００ めっき
１１０ 絶縁樹脂
２１０、３１０、４４０ 半導体チップ

Claims (5)

  1. 半導体チップと電気的接続を行うためのインナーリード部と、プリント回路基板と電気的接続を行うためのアウターリード部とを有するリードフレームと、
    前記インナーリード部における基板実装面側の端部に接着部材を介して接着され、電極パッドが所定位置に配置された前記半導体チップと、
    前記電極パッドと前記インナーリード部を電気的に接続するためのワイヤと、
    前記インナーリード部、前記接着部材、前記半導体チップ及び前記ワイヤを封止する絶縁樹脂とを備え、
    前記インナーリード部の非基板実装面側における前記絶縁樹脂の厚さは、前記半導体チップの非リードフレーム接着面側における前記絶縁樹脂の厚さと略同一であると共に、前記インナーリード部の前記基板実装面側における前記絶縁樹脂の厚さより薄くなるように形成されている
    ことを特徴とする半導体装置。
  2. 前記半導体チップは、
    前記電極パッドが、リードフレーム接着面側の表面に配置され、前記インナーリード部の前記非基板実装面側の端部と前記ワイヤによって電気的に接続されていることを特徴とする請求項１記載の半導体装置。
  3. 前記半導体チップの前記非リードフレーム接着面側に第２の接着部材を介して接着され、第２の電極パッドが前記半導体チップとの接着面の裏面側に配置された第２の半導体チップをさらに備え、前記第２の電極パッドは、前記インナーリード部の前記基板実装面側と第２のワイヤによって電気的に接続されていることを特徴とする請求項２記載の半導体装置。
  4. 前記半導体チップは、
    前記電極パッドが、前記非リードフレーム接着面側の表面に配置され、前記インナーリード部の前記基板実装面側と前記ワイヤによって接続されていることを特徴とする請求項１記載の半導体装置。
  5. 前記インナーリード部における前記ワイヤとの接合部分に設けられためっきをさらに備えることを特徴とする請求項１記載の半導体装置。
JP2004198365A 2004-07-05 2004-07-05 半導体装置 Abandoned JP2006019652A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004198365A JP2006019652A (ja) 2004-07-05 2004-07-05 半導体装置
US11/172,943 US20060006508A1 (en) 2004-07-05 2005-07-05 Semiconductor device in which semiconductor chip is mounted on lead frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004198365A JP2006019652A (ja) 2004-07-05 2004-07-05 半導体装置

Publications (1)

Publication Number Publication Date
JP2006019652A true JP2006019652A (ja) 2006-01-19

Family

ID=35540432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004198365A Abandoned JP2006019652A (ja) 2004-07-05 2004-07-05 半導体装置

Country Status (2)

Country Link
US (1) US20060006508A1 (ja)
JP (1) JP2006019652A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090008796A1 (en) * 2006-12-29 2009-01-08 United Test And Assembly Center Ltd. Copper on organic solderability preservative (osp) interconnect
US7633160B1 (en) * 2008-11-12 2009-12-15 Powertech Technology Inc. Window-type semiconductor package to avoid peeling at moldflow entrance
KR101668444B1 (ko) * 2010-01-28 2016-10-21 삼성전자 주식회사 프레임 인터포저를 갖는 멀티 칩 패키지

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW445608B (en) * 2000-05-19 2001-07-11 Siliconware Precision Industries Co Ltd Semiconductor package and manufacturing method thereof of lead frame without flashing
JP3631120B2 (ja) * 2000-09-28 2005-03-23 沖電気工業株式会社 半導体装置
JP2002176130A (ja) * 2000-12-08 2002-06-21 Mitsubishi Electric Corp 封止型半導体装置およびそれに用いられるリードフレーム
JP4637380B2 (ja) * 2001-02-08 2011-02-23 ルネサスエレクトロニクス株式会社 半導体装置
TW525274B (en) * 2001-03-05 2003-03-21 Samsung Electronics Co Ltd Ultra thin semiconductor package having different thickness of die pad and leads, and method for manufacturing the same
JP2002343932A (ja) * 2001-05-17 2002-11-29 Mitsubishi Electric Corp 半導体装置と半導体装置の製造方法
KR100445073B1 (ko) * 2001-08-21 2004-08-21 삼성전자주식회사 듀얼 다이 패키지
US6731011B2 (en) * 2002-02-19 2004-05-04 Matrix Semiconductor, Inc. Memory module having interconnected and stacked integrated circuits
US6833287B1 (en) * 2003-06-16 2004-12-21 St Assembly Test Services Inc. System for semiconductor package with stacked dies

Also Published As

Publication number Publication date
US20060006508A1 (en) 2006-01-12

Similar Documents

Publication Publication Date Title
US20070045873A1 (en) Semiconductor memory card and method for manufacturing semiconductor memory card
WO2004004005A1 (ja) 半導体装置およびその製造方法
KR20060120365A (ko) 반도체 칩 적층 패키지
KR101555300B1 (ko) 외부 본딩 영역을 구비하는 반도체 파워 모듈 패키지
JP2008103685A (ja) 半導体装置及びその製造方法
KR101388857B1 (ko) 반도체 패키지 및 반도체 패키지 제조 방법
JP2003017524A (ja) 樹脂封止型半導体装置の製造方法
KR101343199B1 (ko) 반도체 패키지
JP6909630B2 (ja) 半導体装置
KR100788341B1 (ko) 칩 적층형 반도체 패키지
JP2006019652A (ja) 半導体装置
JP2007116030A (ja) 半導体装置とそれを用いた半導体パッケージ
JP2006261560A (ja) 半導体パッケージ
US20080073772A1 (en) Stacked semiconductor package and method of manufacturing the same
JP2007150044A (ja) 半導体装置
KR100422608B1 (ko) 적층칩패키지
JP2005311099A (ja) 半導体装置及びその製造方法
JP4366472B2 (ja) 半導体装置
JP2007141947A (ja) 半導体装置およびその製造方法
JP2005327967A (ja) 半導体装置
JP5048627B2 (ja) リードフレーム及び半導体装置
KR100340862B1 (ko) 스택패키지및그의제조방법
KR100639700B1 (ko) 칩 스케일 적층 칩 패키지
JP4965393B2 (ja) 樹脂封止型半導体装置
KR20030083561A (ko) 수지밀봉형 반도체장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061205

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20081201