JP2008103685A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2008103685A JP2008103685A JP2007207308A JP2007207308A JP2008103685A JP 2008103685 A JP2008103685 A JP 2008103685A JP 2007207308 A JP2007207308 A JP 2007207308A JP 2007207308 A JP2007207308 A JP 2007207308A JP 2008103685 A JP2008103685 A JP 2008103685A
- Authority
- JP
- Japan
- Prior art keywords
- wire
- semiconductor chip
- metal
- semiconductor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 218
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000004020 conductor Substances 0.000 claims abstract description 42
- 239000002184 metal Substances 0.000 claims description 82
- 229910052751 metal Inorganic materials 0.000 claims description 82
- 230000002093 peripheral effect Effects 0.000 claims description 37
- 239000010931 gold Substances 0.000 claims description 28
- 229910052737 gold Inorganic materials 0.000 claims description 18
- 229910001111 Fine metal Inorganic materials 0.000 claims description 17
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 16
- 238000007789 sealing Methods 0.000 claims description 16
- 229920005989 resin Polymers 0.000 claims description 15
- 239000011347 resin Substances 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 14
- 239000010949 copper Substances 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 239000007769 metal material Substances 0.000 claims description 3
- 239000000758 substrate Substances 0.000 description 35
- 230000000694 effects Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 6
- 238000001721 transfer moulding Methods 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05644—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
- H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
- H01L2224/48624—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
- H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/48644—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
- H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/48647—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
- H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48817—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
- H01L2224/48824—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
- H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/48844—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
- H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/48847—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4905—Shape
- H01L2224/49051—Connectors having different shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/495—Material
- H01L2224/49505—Connectors having different materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85053—Bonding environment
- H01L2224/85095—Temperature settings
- H01L2224/85099—Ambient temperature
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/85444—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/012—Semiconductor purity grades
- H01L2924/01202—2N purity grades, i.e. 99%
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/012—Semiconductor purity grades
- H01L2924/01204—4N purity grades, i.e. 99.99%
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10162—Shape being a cuboid with a square active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15798—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/201—Temperature ranges
- H01L2924/20102—Temperature range 0 C=<T<60 C, 273.15 K =<T< 333.15K
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/201—Temperature ranges
- H01L2924/20103—Temperature range 60 C=<T<100 C, 333.15 K =< T< 373.15K
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/201—Temperature ranges
- H01L2924/20104—Temperature range 100 C=<T<150 C, 373.15 K =< T < 423.15K
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/201—Temperature ranges
- H01L2924/20105—Temperature range 150 C=<T<200 C, 423.15 K =< T < 473.15K
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/201—Temperature ranges
- H01L2924/20106—Temperature range 200 C=<T<250 C, 473.15 K =<T < 523.15K
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/201—Temperature ranges
- H01L2924/20107—Temperature range 250 C=<T<300 C, 523.15K =<T< 573.15K
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/201—Temperature ranges
- H01L2924/20108—Temperature range 300 C=<T<350 C, 573.15K =<T< 623.15K
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20751—Diameter ranges larger or equal to 10 microns less than 20 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
Abstract
【課題】多ピンの半導体チップを用いる半導体装置のボンディングワイヤどうしの接触をなくし、歩止まりを向上させる。
【解決手段】半導体チップ2の1主面上に形成された複数の電極3と前記半導体チップ2の周囲に配された導体部の内部電極4とを接続して互いに上下に配されるワイヤ5a,5b,5cの内、最下位のワイヤ5aに剛性が最も小さいものを用い、上位のワイヤ5b,5cに剛性がより大きいものを用いる。最下位のワイヤ5aは剛性が最も小さいことから、ワイヤ高さを低くできる。それよりも上位のワイヤ5b,5cの剛性が大きいと、ボンディング時にループ形状の制御が容易であるだけでなく、ボンディング後のループの変形が抑えられる。このため、ワイヤ5a,5b,5cどうしの接触を回避することが可能である。
【選択図】図1
【解決手段】半導体チップ2の1主面上に形成された複数の電極3と前記半導体チップ2の周囲に配された導体部の内部電極4とを接続して互いに上下に配されるワイヤ5a,5b,5cの内、最下位のワイヤ5aに剛性が最も小さいものを用い、上位のワイヤ5b,5cに剛性がより大きいものを用いる。最下位のワイヤ5aは剛性が最も小さいことから、ワイヤ高さを低くできる。それよりも上位のワイヤ5b,5cの剛性が大きいと、ボンディング時にループ形状の制御が容易であるだけでなく、ボンディング後のループの変形が抑えられる。このため、ワイヤ5a,5b,5cどうしの接触を回避することが可能である。
【選択図】図1
Description
本発明は、多ピンの半導体チップを用いたパッケージ型の半導体装置及びその製造方法に関するものである。
近年、移動体通信機器等の電子機器の小型化、高機能・多機能化が進展しており、それに対応するべく半導体装置は小型化・高密度化・多ピン化の傾向にある。たとえば、外部端子が底面にエリアアレー状に配置されたパッケージ型の半導体装置が多く用いられるようになってきており、パッケージされる半導体チップの電極は、チップ外周部(周縁部)に一列に配置されるだけでなく、千鳥配置などのように複数列に配置されるようになってきている。
かかる半導体装置の一例としてのBGA(Ball Grid Array)パッケージを図7(a)(b)に示す。BGA用基板1(以下単に基板1という)に多ピンの半導体チップ2が固着され、半導体チップ2の電極3と基板1に形成された内部電極4とがボンディングワイヤ5(以下単にワイヤ5という)により電気的に接続され、半導体チップ2とワイヤ5とが封止樹脂6によりトランスファーモールド法などで被覆されている。図7(b)では、ワイヤ5の一部のみを図示し、封止樹脂6の図示を省略している。
半導体チップ2においては、その1主面の周縁部に電極3が複数列に配置されている。基板1においては、半導体チップ2の周囲となるように内部電極4が複数列に形成され、各内部電極4とスルーホールなどを通じて導通した外部電極7が格子状等に形成され、各外部電極7の上に半田ボール8が形成されている。
このようなBGAパッケージにおいては、図示したように、半導体チップ2上の最外周列の電極3aに接続したワイヤ5aが基板1上の最内周列の内部電極4aに接続され、電極3aよりも内周側にある電極3b,3cに接続したワイヤ5b,5cが内部電極4aよりも外周側にある内部電極4b,4cに接続される。各ワイヤ5a,5b,5cは、ワイヤ5aの最上部の位置がワイヤ5bよりも低い位置となるように、またワイヤ5bの最上部の位置がワイヤ5cよりも低い位置となるように、制御される(特許文献1)。
特表2005−532672公報
上述したような半導体装置では、多ピンの半導体チップ2に対応するためにワイヤ5(5a,5b,5c)を3次元的に配置しているのであるが、ワイヤ5に金(Au)を用いているためループを制御するのが困難であり、ワイヤ5どうしが接触することがあり、歩止まり低下の原因となっている。金は非常に高価な材料でもある。
本発明は、上記問題に鑑み、多ピンの半導体チップを用いる半導体装置のボンディングワイヤどうしの接触をなくし、歩止まりを向上することを目的とする。
上記課題を解決するために、本発明の半導体装置は、半導体チップの1主面上に形成された複数の電極と前記半導体チップの周囲に配置された複数の導体部の内部端子とが金属細線により電気的に接続され、前記半導体チップと金属細線とが樹脂封止された半導体装置において、前記半導体チップの電極と前記導体部の内部端子とを接続して互いに上下に配された複数の金属細線の内、最下位の金属細線の剛性が最も小さいことを特徴とする。
上記構成によれば、最下位の金属細線は剛性が最も小さいことから、ワイヤ高さを低くできる。それよりも上位の金属細線は剛性がより大きいことから、ボンディング時にループ形状の制御が容易であるだけでなく、ボンディング後のループの変形が抑えられ、樹脂封止時に樹脂の流動によって発生するストレスによる変形も抑えられるので、所望の高さおよび形状に維持できる。このため、金属細線どうしの接触が回避され、歩留が向上する。
たとえば、半導体チップは、1主面の外周部に列状に配置された第1の電極と前記第1の電極よりも前記1主面の中心寄りに列状に配置された少なくとも1列の第2の電極とを有しており、前記半導体チップの第1の電極と導体部の内部端子とは第1の金属細線により接続され、前記半導体チップの第2の電極と前記導体部の内部端子とは、前記第1の金属細線よりも剛性が大きい第2の金属細線により接続されているものであってよい。
また、半導体チップは複数個、積層されており、最下段の半導体チップの電極と導体部の内部端子とは第1の金属細線により接続され、2段目以上の上段の半導体チップの電極と前記導体部の内部端子とは、前記第1の金属細線よりも剛性が大きい第2の金属細線により接続されているものであってよい。
さらに、半導体チップは複数個、積層されており、最下段の半導体チップの電極と導体部の内部端子とは第1の金属細線により接続され、2段目以上の上段の半導体チップの電極と前記導体部の内部端子、および、複数個の半導体チップの電極の一部どうしは、前記第1の金属細線よりも剛性が大きい第2の金属細線により接続されているものであってよい。
最下位の金属細線の最上部の位置が他の金属細線の最上部の位置よりも低いことを特徴とする。最下位の金属細線が接続された半導体チップの電極の下方に回路素子が形成されていてよい。
本発明の半導体装置の製造方法は、1主面に複数の電極が形成された半導体チップを支持体に搭載する第1の工程と、前記支持体に搭載した半導体チップの複数の電極と当該半導体チップの周囲に配置されている複数の導体部の内部端子とを金属細線により接続する第2の工程と、前記半導体チップと前記金属細線とを樹脂封止する第3の工程とを有する半導体装置の製造方法において、前記第2の工程では、互いに上下に配する複数の金属細線の内、最下位に配する金属細線に剛性が最も小さい金属細線を用いて接続を行ない、その後に剛性がより大きい金属細線を用いて接続を行うことを特徴とする。
たとえば、1主面の外周部に列状に配置された第1の電極と前記第1の電極よりも前記1主面の中心寄りに列状に配置された少なくとも1列の第2の電極とを有する半導体チップを支持体に搭載する第1の工程と、前記半導体チップの第1の電極と当該半導体チップの周囲の複数の導体部の内部端子とを第1の金属細線により接続し、その後に前記半導体チップの第2の電極と複数の導体部の内部端子とを前記第1の金属細線よりも剛性が大きい第2の金属細線により接続する第2の工程と、前記半導体チップと前記第1および第2の金属細線とを樹脂封止する第3の工程とを行うことができる。
また、1主面の外周部に複数の電極を有する半導体チップを複数個、支持体に積層して搭載する第1の工程と、最下段の半導体チップの電極と当該半導体チップの周囲の複数の導体部の内部端子とを第1の金属細線により接続し、その後に2段目以上の上段の半導体チップの電極と複数の導体部の内部端子とを前記第1の金属細線よりも剛性が大きい第2の金属細線により接続する第2の工程と、前記複数の半導体チップと前記第1および第2の金属細線とを樹脂封止する第3の工程とを行うことができる。
さらに、1主面の外周部に複数の電極を有する半導体チップを複数個、支持体に積層して搭載する第1の工程と、最下段の半導体チップの電極と当該半導体チップの周囲の複数の導体部の内部端子とを第1の金属細線により接続し、その後に2段目以上の上段の半導体チップの電極と複数の導体部の内部端子、および、複数個の半導体チップの電極の一部どうしを、前記第1の金属細線よりも剛性が大きい第2の金属細線により接続する第2の工程と、前記複数の半導体チップと前記第1および第2の金属細線とを樹脂封止する第3の工程とを行うことができる。
最下位の金属細線と他の金属細線の剛性の相異は各々の金属材料の組成に基づいていてよい。最下位の金属細線は金を主成分とし、他の金属細線は銅を主成分としているものであってよい。また、最下位の金属細線と他の金属細線は金を主成分とし、前記最下位の金属細線の金含有率が他の金属細線の金含有率よりも大きいものであってよい。
複数の導体部は、半導体チップを搭載する支持体に形成されているものであってよい。かかる複数の導体部を持った支持体は、たとえば配線基板である。複数の導体部は、半導体チップを搭載する支持体の周囲に配列されているものであってよい。かかる複数の導体部と支持体とを有するものは、たとえばリードフレームである。
本発明の半導体装置は、半導体チップ上の複数の電極と前記半導体チップの周囲に配された複数の導体部の内部端子とを接続して互いに上下に配される複数の金属細線の内、最下位の金属細線に剛性が最も小さいものを用い、それよりも上位の金属細線に剛性がより大きいものを用いるので、金属細線どうしの接触を防止し、歩留の向上を図ることができる。剛性がより大きい金属細線としてCuや純度の低いAuを用いると、従来に比べてAuの使用量を低減し、低コスト化を図ることもできる。
以下、本発明の実施の形態について図面を参照しながら説明する。
図1は本発明の一実施形態の半導体装置であるBGAパッケージを製造する工程を示す。先に図7を用いて説明した従来のものと同様の部材には図7と同じ符号を付して説明する。
図1は本発明の一実施形態の半導体装置であるBGAパッケージを製造する工程を示す。先に図7を用いて説明した従来のものと同様の部材には図7と同じ符号を付して説明する。
まず、図1(a)に示すBGA用基板1(以下単に基板1という)を準備する。この基板1は、ガラスエポキシ(あるいはBTレジンやポリイミドなど)を基材とする厚み0.05mm〜1.0mm程度のもので、配線パターンやスルーホール等の導体部(仮想線で例示する)が形成されており、この導体部を通じて電気的に接続する内部電極4と外部の実装基板等に接続するための外部電極7とがチップ搭載面とその背面に形成されている。内部電極4,外部電極7の周囲の基板面はソルダーレジストなどの絶縁層(図示せず)で覆われている。
内部電極4は、チップ搭載面の中央に設定されたチップ搭載領域の周囲に、該領域の外周に沿う方向に間隔をおいて配列されるとともに、チップ搭載面の中心から外周に向かう方向に沿って間隔をおいて複数列に配列されている(図7をも参照)。各列の内部電極4を最内周列から順に4a,4b,4cで示している。
このように内部電極4が複数列に形成されるのは、可能な限りの最小ピッチで配置しても、単列では半導体チップのピン数全てに対応できないためである。かかる内部電極4は通常、50μm〜500μm程度のピッチで、Cu等を主材料に用いて厚み5〜35μmにて形成され、表面にAuめっき等が厚み0.01〜5μm程度に施される。外部電極3は内部電極4と同様の材料で、内部電極4に対応できる数および配置にて形成される。
次に、図1(b)に示すように、基板1に半導体チップ2を固着する。固着のためには、基板1と半導体チップ2との間にエポキシ、ポリイミド等の熱硬化性樹脂(図示せず)
を介在させる。
を介在させる。
半導体チップ2の電極3は、1主面の周縁部に、該1主面の外周に沿う方向に間隔をおいて配列されるとともに、該1主面の中心から外周に向かう方向に沿って間隔をおいて複数列に配列されている。各列の電極3を最外周列から順に3a,3b,3cで示している。
このように電極3が複数列に配置されるのは、半導体チップ2の電極数(回路規模等に応じて10〜2000ピン程度)を多くする場合に、可能な限りの最小ピッチで配置しても、単列では必要数の電極を配置できないためである。かかる電極3は通常、AL、Au、Cu等で形成され、ALを主材料とする場合は微量のSi、Cu等が添加される。電極3は千鳥配置、並列配置などとされる。半導体チップ2には最外周列の電極3aの下方にもトランジスタ等の半導体素子及び配線等の回路素子9が形成されている。
次に、図1(c)に示すように、半導体チップ1の最外周列の電極3aと基板1の最内周列の内部電極4aとをワイヤボンディング法を用いてワイヤ5aにより電気的に接続する。次に、図1(d)に示すように、半導体チップ1の中央列の電極3bと基板1の中央列の内部電極4bとをワイヤ5bにて電気的に接続する。その後に、半導体チップ1の最内周列の電極3cと基板1の最外周列の内部電極4cとをワイヤ5cにて電気的に接続する。これら、図1(c)(d)に示したワイヤボンディング工程は通常、熱および超音波を印加し、加圧しながら行う。加熱温度は50〜300℃程度、超音波の出力は10〜300mW程度、加圧は10〜100g重程度である。
このときに重要なのは、半導体チップ2の最外周列の電極3aに接続するワイヤ5a(第1のワイヤ5aと呼ぶ)と、それよりも内側の列の電極3b,3cに接続するワイヤ5b,5c(第2のワイヤ5b,5cと呼ぶ)とに、剛性の異なるものを用いることである。第1のワイヤ5aの剛性に比べて第2のワイヤ5b,5cの剛性がより大きくなるように選定する。
ワイヤボンディングの終了後に、図1(e)に示すように、基板1の片側に半導体チップ2及び第1のワイヤ5a、第2のワイヤ5b,5cを覆うように封止樹脂6をトランスファーモールド法等により形成し、その後に基板1の外部電極7にはんだボール8を形成する。これによりBGAパッケージが完成する。
以上のBGAパッケージにおいて、上述のように第1のワイヤ5aに比べて第2のワイヤ5b,5cに剛性がより大きいものを用いるのは、複数列に配置した電極3a,3b,3cと内部電極4a,4b,4cとを接続する場合には、平面視して、ワイヤ5a,5b,5cどうしが少なくとも一部分において重なる配置、つまりワイヤ5a,5b,5cどうしが少なくとも一部分において互いに上下に位置する配置になりやすく、これを避けることは難しいからである。
また、半導体チップ2の中心寄りの電極3b,3cに接続する第2のワイヤ5b,5cは、電極3b,3cとの接合部で半導体チップ2に対して垂直方向に引き出してループを形成することを要し、ワイヤ高さが高くなり、ワイヤ長も長くなるからである。
このような第2のワイヤ5b,5cに比較的剛性が大きいものを用いることで、ボンディングの際に形成するループの形状の制御が容易になるだけでなく、ボンディング後のループの変形撓み(歪み)等が起き難く、また樹脂封止時に樹脂の流動によって発生するストレスによる変形も抑えられるため、所望の高さおよび形状に維持できる。一方、半導体チップ2の最外周列の電極3aに接続して最下位に配される第1のワイヤ5aに最も剛性が小さいものを用いることで、ワイヤ高さを低くできるので、上位に配置される第2のワイヤ5b,5cとの距離を大きくすることができる。
これらのことより、第1のワイヤ5a、第2のワイヤ5b,5cが接触するなどの不良の発生は起き難くなり、歩留の高いものとなる。第1のワイヤ5aに接触しない程度に第2のワイヤ5b,5cのワイヤ高さを抑えることで、装置全体の薄型化も可能となる。
さらに、剛性が小さい第1のワイヤ5aによるボンディング時に電極3aにかかる負荷は小さいので、上述したように電極3aの下方に回路素子9を配置していてもダメージを与えることがなく、信頼性を確保できる。逆に言うと、第1のワイヤ5aに剛性が小さいものを用いるので、半導体チップ2の外周部にも回路素子9を形成できる。このことにより、半導体チップ2のサイズを小さくすること、コストの低減が可能となる。
このためには、最下位に配される第1のワイヤ5aをAu線とし、第1のワイヤ5aよりも高位に配される第2のワイヤ5b,5cをCu線とするというように、材料の異なるものを用いる。あるいは、第1のワイヤ5aに金含有率が高い(99.99質量%以上)Au線を用い、第2のワイヤ5b,5cに金含有率が低い(99.90〜99.00質量%程度)Au線を用いるというように、含有量の異なるものを用いる。Cuや純度の低いAuを用いることは、高価な材料であるAuの使用量を低減することにもなり、低コスト化にも寄与する。
第1のワイヤ5aと第2のワイヤ5b,5cとで組成を相違させるのでなく、径を相違させることによって、剛性を相異させても構わない。ワイヤ径は通常12〜30μm程度なので、適宜な径を選択することができる。なお、最下位に配される第1のワイヤ5aには、平面視して第2のワイヤ5b,5cに重ならないものも含まれていてよい。
ボンディングの順序は、上述したように、半導体チップ2の最外周列の電極3aの第1のワイヤ5aによる接続が完了した後に、内側の電極3b,3cの第2のワイヤ5b,5cによる接続を行う。そのためにはたとえば、第1のワイヤ5aのためのワイヤボンダーと第2のワイヤ5b,5cのためのワイヤボンダーとを別個の装置とするのが効率よい。
以上、第1のワイヤ5a,第2のワイヤ5b,5cという2群で剛性を相異させるとして説明したが、上位に配置されるワイヤほど剛性が大きくなるように、つまりワイヤ5aの剛性<ワイヤ5bの剛性<ワイヤ5cの剛性となるように選定しても構わない。
図2は本発明の他の実施形態の半導体装置であるBGAパッケージを製造する工程を示す。
図2(a)に示すように、上述したのと同様の基板1を準備する。そして基板1に、電極3Aが周縁部に形成されている第1の半導体チップ20を固着し、その上に、図2(b)に示すように、電極3Bが周縁部に形成されている第2の半導体チップ21と、電極3Cが周縁部に形成されている第3の半導体チップ22とを積層して固着する。固着のためには熱硬化性樹脂を用いる。電極3A,3B,3Cの構成および数は上述した電極3a,3b,3cと同様である。第1の半導体チップ20の電極3Aの下方には、トランジスタ等の半導体素子及び配線層等の回路素子9が形成されている。
図2(a)に示すように、上述したのと同様の基板1を準備する。そして基板1に、電極3Aが周縁部に形成されている第1の半導体チップ20を固着し、その上に、図2(b)に示すように、電極3Bが周縁部に形成されている第2の半導体チップ21と、電極3Cが周縁部に形成されている第3の半導体チップ22とを積層して固着する。固着のためには熱硬化性樹脂を用いる。電極3A,3B,3Cの構成および数は上述した電極3a,3b,3cと同様である。第1の半導体チップ20の電極3Aの下方には、トランジスタ等の半導体素子及び配線層等の回路素子9が形成されている。
次に、図2(c)に示すように、第1の半導体チップ20の電極3Aと基板1の最内周列の内部電極4aとをワイヤボンディング法を用いてワイヤ5aにて電気的に接続する。次に、図2(d)に示すように、第2の半導体チップ21の電極3Bと基板1の中央列の内部電極4bとをワイヤ5bにて電気的に接続する。その後に、第3の半導体チップ22の電極3Cと基板1の最外周列の内部電極4cとをワイヤ5cにて電気的に接続する。これら、図2(c)(d)に示したワイヤボンディング工程は、上述したのと同様に熱および超音波を印加し、加圧しながら行う。
このときに重要なのは、第1の半導体チップ20の電極3Aに接続するワイヤ5a(以下第1のワイヤ5aと呼ぶ)と、第2、第3の半導体チップ21,22の電極3B,3Cに接続するワイヤ5b,5c(以下第2のワイヤ5b,5cと呼ぶ)とに、剛性の異なるものを用いることである。第1のワイヤ5aの剛性に比べて第2のワイヤ5b,5cの剛性がより大きくなるように選定する。
ワイヤボンディングの終了後に、図2(e)に示すように、基板1の片側に半導体チップ20,21,22及びワイヤ5a,5b,5cを覆うように封止樹脂6をトランスファーモールド法等により形成し、その後に基板1の外部電極7にはんだボール8を形成する。これにより、BGAパッケージが完成する。
以上のBGAパッケージにおいても、複数段に積層した半導体チップ20,21,22の電極3A,3B,3Cと、内部電極4a,4b,4cとを接続をする場合、平面視して、ワイヤ5a,5b,5cどうしが少なくとも一部分において互いに上下に位置する配置になりやすく、これを避けることは難しい。このため、上段の半導体チップ21,22に存在して装置中心寄りにある電極3B,3Cに接続する第2のワイヤ5b,5cに、第1のワイヤ5aよりも硬度の大きいものを用いており、それにより、図1に示したBGAパッケージについて説明したのと同様の効果が得られる。
つまり、第2のワイヤ5b,5cについては、ボンディングの際に形成するループの形状の制御が容易になるだけでなく、ボンディング後のループの変形撓み(歪み)等が起き難く、また樹脂封止時に樹脂の流動によって発生するストレスによる変形も抑えられるため、所望の高さおよび形状に維持できる。最下位に配される第1のワイヤ5aについては、ワイヤ高さを低くできるので、上位に配置される第2のワイヤ5b,5cとの距離を大きくすることができる。これらのことより、第1のワイヤ5a、第2のワイヤ5b,5cが接触するなどの不良の発生は起き難くなり、歩留の高いものとなる。第1のワイヤ5aに接触しない程度に第2のワイヤ5b,5cのワイヤ高さを抑えることで、装置全体の薄型化も可能となる。
また、剛性が小さい第1のワイヤ5aによるボンディング時に電極3Aにかかる負荷は小さいので、電極3Aの下方に回路素子9を配置していてもダメージを与えることがなく、信頼性を確保できる。逆に言うと、第1のワイヤ5aに剛性が小さいものを用いるので、半導体チップ2の外周部にも回路素子9を形成でき、このことにより、半導体チップ2のサイズを小さくすること、コストの低減が可能となる。
第1のワイヤ5a、第2のワイヤ5b,5cは、図1に示したBGAパッケージについて説明したのと同様のものを使用することができる。Cuや純度の低いAuを用いると、高価な材料であるAuの使用量を低減することができ、低コスト化も図ることができる。ワイヤ5aの剛性<ワイヤ5bの剛性<ワイヤ5cの剛性となるように選定しても構わない。ボンディングの順序、装置も、図1に示したBGAパッケージについて説明したのと同様とすることができる。
なお、最下段の半導体チップ20が最も大きいサイズとして図示したが、半導体チップの積層位置やサイズに制約はない。例えば、最下段の半導体チップ20は、ワイヤボンディングしない場合は、他の半導体チップ21,22のサイズより小さくてもよい。
積層する半導体チップの数を3個として説明したが、2個以上であれば上記の構成を適用することができ、同様の効果が得られる。図3に、2個の半導体チップ20,21を積層したBGAパッケージを示す。
図4は本発明のさらに他の実施形態の半導体装置であるBGAパッケージの構成を示す。このBGAパッケージでは、基板1に、第1の半導体チップ23、第2の半導体チップ24が積層して固着されている。図2のBGAパッケージと同様な点については説明を省略する。
第1の半導体チップ23の複数の電極3は、1主面の周縁部に、該1主面の外周に沿う方向に間隔をおいて配列されるとともに、該1主面の中心から外周に向かう方向に沿って間隔をおいて複数列に配列されている。外周側から順に3A1,3A2で示している。第2の半導体チップ24の複数の電極3も、1主面の周縁部に同様に複数列に配列されている。外周側から順に3B1,3B2で示している。
第1の半導体チップ23の外周列の電極3A1と基板1の内周列の内部電極4aとはワイヤボンディング法を用いてワイヤ5aにて電気的に接続されている。第1の半導体チップ23の内周列の電極3A2と第2の半導体チップ24の外周列の電極3B1とは、ワイヤ5bで接続されている。第1の半導体チップ23と第2の半導体チップ24を電気的に接続するためであり、基板1を介さずに省スペースで接続することを目的としている。第2の半導体チップ24の内周列の電極3B2と基板1の外周列の内部電極4bとは、ワイヤ5bと同種のワイヤ5cで接続されている。
ワイヤ5a(以下第1のワイヤ5aと呼ぶ)に比べて、ワイヤ5b,5c(以下第2のワイヤ5b,5cと呼ぶ)には、剛性がより大きいものが選定されている。第1のワイヤ5aにて第1の半導体チップ23の電極電極3A1と内部電極4aとの接続が行われ、次に第2のワイヤ5bにて電極3A2と3B1との接続が行なわれ、次に第2のワイヤ5cにて電極3B2と内部電極4bとの接続が行われる。
このBGAパッケージでも、上段の半導体チップ24に存在して装置中心寄りにある電極3B2,3B1に接続する第2のワイヤ5b,5cに、下段の半導体チップ23の電極3A1に接続する第1のワイヤ5aよりも剛性が大きいものが用いられているため、つまり、最下位に配される第1のワイヤ5aに比べて、上位に配置される第2のワイヤ5b,5cに剛性がより大きいものが用いられているため、図1、図2に示したBGAパッケージについて説明したのと同様の効果が得られる。
使用可能な第1のワイヤ5a、第2のワイヤ5b,5cは、図1に示したBGAパッケージについて説明したのと同様である。ただし、第2のワイヤ5bは、第1のワイヤ5aに重なる恐れはないので、必ずしも第1のワイヤ5aよりも剛性が大きくなくてもよく、第1のワイヤ5aと同一のものを用いることも可能である。もちろん、ワイヤ5aの剛性<ワイヤ5bの剛性<ワイヤ5cの剛性となるように選定しても構わない。
なお、下段の半導体チップ23がサイズが大きいとして図示したが、半導体チップの積層位置やサイズに制約はない。例えば、下段の半導体チップ23は、ワイヤボンディングしない場合は、半導体チップ24のサイズより小さくてもよい。
積層する半導体チップの数を2個として説明したが、2個以上であれば上記の構成を適用することができ、同様の効果が得られる。
図5は本発明のさらに他の実施形態の半導体装置であるBGAパッケージの構成を示す。このBGAパッケージでは、基板1に、第1の半導体チップ25、第2の半導体チップ26が積層して搭載されている。
図5は本発明のさらに他の実施形態の半導体装置であるBGAパッケージの構成を示す。このBGAパッケージでは、基板1に、第1の半導体チップ25、第2の半導体チップ26が積層して搭載されている。
第1の半導体チップ25は、1主面に電極3Dが格子状に形成され、各電極3上に半田ボール10が形成されていて、基板1のチップ搭載領域に形成された内部電極4dに半田ボール10が接合されている。
第2の半導体チップ26は、第1の半導体チップ25の上に固着されている。第2の半導体チップ26の複数の電極3は、1主面の周縁部に、該1主面の外周に沿う方向に間隔をおいて配列されるとともに、該1主面の中心から外周に向かう方向に沿って間隔をおいて複数列に配列されている。外周側から順に3a,3bで示している。
第2の半導体チップ26の外周列の電極3aと基板1の内周列の内部電極4aとはワイヤボンディング法を用いてワイヤ5aにて電気的に接続されている。第2の半導体チップ26の内周列の電極3bと基板1の外周列の内部電極4bとは、ワイヤ5bで接続されている。ワイヤ5a(以下第1のワイヤ5aと呼ぶ)に比べて、ワイヤ5b(以下第2のワイヤ5bと呼ぶ)には、剛性がより大きいものが選定されている。
このBGAパッケージでも、第2の半導体チップ26の最外周列の電極3aに接続して最下位に配される第1のワイヤ5aに最も剛性が小さいものが用いられ、上位に配置される第2のワイヤ5bに剛性がより大きいものが用いられているため、図1に示したBGAパッケージについて説明したのと同様の効果が得られる。
使用可能な第1のワイヤ5a、第2のワイヤ5bや、ボンディングの順序は、図1に示したBGAパッケージについて説明したのと同様である。
なお、下段の半導体チップ25がサイズがより大きいとして図示したが、半導体チップの積層位置やサイズに制約はない。例えば、下段の半導体チップ25が半導体チップ26より小さくてもよい。
なお、下段の半導体チップ25がサイズがより大きいとして図示したが、半導体チップの積層位置やサイズに制約はない。例えば、下段の半導体チップ25が半導体チップ26より小さくてもよい。
積層する半導体チップの数を2個として説明したが、2個以上であれば上記の構成を適用することができ、同様の効果が得られる。
以上、BGAパッケージを基板1を用いて単体で製造するとして説明したが、複数の実装領域を設けた短冊状等の基板を用いて、複数個のBGAパッケージが繋がった状態で製造し、その後に個片化してもよいのは言うまでもない。QFPタイプやその他の形態のパッケージにも上述の各構成を適用可能であり、同様の効果が得られる。
以上、BGAパッケージを基板1を用いて単体で製造するとして説明したが、複数の実装領域を設けた短冊状等の基板を用いて、複数個のBGAパッケージが繋がった状態で製造し、その後に個片化してもよいのは言うまでもない。QFPタイプやその他の形態のパッケージにも上述の各構成を適用可能であり、同様の効果が得られる。
図6にQFPタイプのパッケージを示す。図2のBGAパッケージと同様の部材については、同じ符号を付して説明を省略する。11は半導体チップ20,21の支持体としてのダイパッド、12はダイパッドの周囲に複数本配列されたリードである。ダイパッド11とリード12とは、製造段階で用いられるリードフレームにおいて連結されているので一体に扱われる。
このQFPタイプのパッケージでも、最下位に配される第1のワイヤ5aに比べて、上位に配置される第2のワイヤ5bに剛性がより大きいものが用いられており、それにより、図1、図2に示したBGAパッケージについて説明したのと同様の効果が得られる。
本発明は、移動体通信機器等の電子機器に搭載する小型・多ピンの半導体装置として、またその製造方法として特に有用である。
1 BGA用基板
2 半導体チップ
3 電極
4 内部電極
5 ボンディングワイヤ
6 封止樹脂
9 回路部
11 ダイパッド
12 リード
20,21,22 半導体チップ
23,24 半導体チップ
25,26 半導体チップ
2 半導体チップ
3 電極
4 内部電極
5 ボンディングワイヤ
6 封止樹脂
9 回路部
11 ダイパッド
12 リード
20,21,22 半導体チップ
23,24 半導体チップ
25,26 半導体チップ
Claims (20)
- 半導体チップの1主面上に形成された複数の電極と前記半導体チップの周囲に配置された複数の導体部の内部端子とが金属細線により電気的に接続され、前記半導体チップと金属細線とが樹脂封止された半導体装置において、
前記半導体チップの電極と前記導体部の内部端子とを接続して互いに上下に配された複数の金属細線の内、最下位の金属細線の剛性が最も小さいことを特徴とする半導体装置。 - 半導体チップは、1主面の外周部に列状に配置された第1の電極と前記第1の電極よりも前記1主面の中心寄りに列状に配置された少なくとも1列の第2の電極とを有しており、前記半導体チップの第1の電極と導体部の内部端子とは第1の金属細線により接続され、前記半導体チップの第2の電極と前記導体部の内部端子とは、前記第1の金属細線よりも剛性が大きい第2の金属細線により接続されていることを特徴とする請求項1記載の半導体装置。
- 半導体チップは複数個、積層されており、最下段の半導体チップの電極と導体部の内部端子とは第1の金属細線により接続され、2段目以上の上段の半導体チップの電極と前記導体部の内部端子とは、前記第1の金属細線よりも剛性が大きい第2の金属細線により接続されていることを特徴とする請求項1記載の半導体装置。
- 半導体チップは複数個、積層されており、最下段の半導体チップの電極と導体部の内部端子とは第1の金属細線により接続され、2段目以上の上段の半導体チップの電極と前記導体部の内部端子、および、複数個の半導体チップの電極の一部どうしは、前記第1の金属細線よりも剛性が大きい第2の金属細線により接続されていることを特徴とする請求項1記載の半導体装置。
- 最下位の金属細線と他の金属細線の剛性の相異は各々の金属材料の組成に基づくことを特徴とする請求項1記載の半導体装置。
- 最下位の金属細線は金を主成分とし、他の金属細線は銅を主成分としていることを特徴とする請求項5記載の半導体装置。
- 最下位の金属細線と他の金属細線は金を主成分とし、前記最下位の金属細線の金含有率が他の金属細線の金含有率よりも大きいことを特徴とする請求項5記載の半導体装置。
- 最下位の金属細線の最上部の位置が他の金属細線の最上部の位置よりも低いことを特徴とする請求項1記載の半導体装置。
- 最下位の金属細線が接続された半導体チップの電極の下方に回路素子が形成されていることを特徴とする請求項1記載の半導体装置。
- 複数の導体部は、半導体チップを搭載する支持体に形成されていることを特徴とする請求項1記載の半導体装置。
- 複数の導体部は、半導体チップを搭載する支持体の周囲に配列されていることを特徴とする請求項1記載の半導体装置。
- 1主面に複数の電極が形成された半導体チップを支持体に搭載する第1の工程と、前記支持体に搭載した半導体チップの複数の電極と当該半導体チップの周囲に配置されている複数の導体部の内部端子とを金属細線により接続する第2の工程と、前記半導体チップと前記金属細線とを樹脂封止する第3の工程とを有する半導体装置の製造方法において、
前記第2の工程では、互いに上下に配する複数の金属細線の内、最下位に配する金属細線に剛性が最も小さい金属細線を用いて接続を行ない、その後に剛性がより大きい金属細線を用いて接続を行うことを特徴とする半導体装置の製造方法。 - 1主面の外周部に列状に配置された第1の電極と前記第1の電極よりも前記1主面の中心寄りに列状に配置された少なくとも1列の第2の電極とを有する半導体チップを支持体に搭載する第1の工程と、前記半導体チップの第1の電極と当該半導体チップの周囲の複数の導体部の内部端子とを第1の金属細線により接続し、その後に前記半導体チップの第2の電極と複数の導体部の内部端子とを前記第1の金属細線よりも剛性が大きい第2の金属細線により接続する第2の工程と、前記半導体チップと前記第1および第2の金属細線とを樹脂封止する第3の工程とを行うことを特徴とする請求項12記載の半導体装置の製造方法。
- 1主面の外周部に複数の電極を有する半導体チップを複数個、支持体に積層して搭載する第1の工程と、最下段の半導体チップの電極と当該半導体チップの周囲の複数の導体部の内部端子とを第1の金属細線により接続し、その後に2段目以上の上段の半導体チップの電極と複数の導体部の内部端子とを前記第1の金属細線よりも剛性が大きい第2の金属細線により接続する第2の工程と、前記複数の半導体チップと前記第1および第2の金属細線とを樹脂封止する第3の工程とを行うことを特徴とする請求項12記載の半導体装置の製造方法。
- 1主面の外周部に複数の電極を有する半導体チップを複数個、支持体に積層して搭載する第1の工程と、最下段の半導体チップの電極と当該半導体チップの周囲の複数の導体部の内部端子とを第1の金属細線により接続し、その後に2段目以上の上段の半導体チップの電極と複数の導体部の内部端子、および、複数個の半導体チップの電極の一部どうしを、前記第1の金属細線よりも剛性が大きい第2の金属細線により接続する第2の工程と、前記複数の半導体チップと前記第1および第2の金属細線とを樹脂封止する第3の工程とを行うことを特徴とする請求項12記載の半導体装置の製造方法。
- 最下位の金属細線と他の金属細線の剛性の相異は各々の金属材料の組成に基づくことを特徴とする請求項12記載の半導体装置の製造方法。
- 最下位の金属細線は金を主成分とし、他の金属細線は銅を主成分としていることを特徴とする請求項12記載の半導体装置の製造方法。
- 最下位の金属細線と他の金属細線は金を主成分とし、前記最下位の金属細線の金含有率が他の金属細線の金含有率よりも大きいことを特徴とする請求項12記載の半導体装置の製造方法。
- 複数の導体部は、半導体チップを搭載する支持体に形成されていることを特徴とする請求項12記載の半導体装置の製造方法。
- 複数の導体部は、半導体チップを搭載する支持体の周囲に配列されていることを特徴とする請求項12記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007207308A JP2008103685A (ja) | 2006-09-22 | 2007-08-09 | 半導体装置及びその製造方法 |
US11/902,427 US20080073786A1 (en) | 2006-09-22 | 2007-09-21 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006256550 | 2006-09-22 | ||
JP2007207308A JP2008103685A (ja) | 2006-09-22 | 2007-08-09 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008103685A true JP2008103685A (ja) | 2008-05-01 |
Family
ID=39224068
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007207308A Pending JP2008103685A (ja) | 2006-09-22 | 2007-08-09 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20080073786A1 (ja) |
JP (1) | JP2008103685A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011003764A (ja) * | 2009-06-19 | 2011-01-06 | Renesas Electronics Corp | 半導体装置及びその製造方法 |
WO2011034054A1 (ja) * | 2009-09-18 | 2011-03-24 | 株式会社ケーヒン | 車両用電子制御装置 |
JP2012028429A (ja) * | 2010-07-21 | 2012-02-09 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5543084B2 (ja) * | 2008-06-24 | 2014-07-09 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置の製造方法 |
WO2010024932A2 (en) * | 2008-08-29 | 2010-03-04 | Globalfoundries Inc. | Enhanced wire bond stability on reactive metal surfaces of a semiconductor device by encapsulation of the bond structure |
DE102008045033A1 (de) * | 2008-08-29 | 2010-03-04 | Advanced Micro Devices, Inc., Sunnyvale | Erhöhte Drahtverbindungsstabilität auf reaktiven Metalloberflächen eines Halbleiterbauelements durch Einkapselung der Verbindungsstruktur |
US8664038B2 (en) * | 2008-12-04 | 2014-03-04 | Stats Chippac Ltd. | Integrated circuit packaging system with stacked paddle and method of manufacture thereof |
CN108269792A (zh) * | 2011-05-18 | 2018-07-10 | 晟碟半导体(上海)有限公司 | 瀑布引线键合 |
JP5978649B2 (ja) * | 2012-02-24 | 2016-08-24 | セイコーエプソン株式会社 | 超音波トランスデューサー素子チップおよびプローブヘッドおよびプローブ並びに電子機器および超音波診断装置 |
KR102001880B1 (ko) * | 2013-06-11 | 2019-07-19 | 에스케이하이닉스 주식회사 | 적층 패키지 및 제조 방법 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020070450A1 (en) * | 2000-12-07 | 2002-06-13 | Mcknight Samuel | Bond pad structure for integrated circuits |
US6476506B1 (en) * | 2001-09-28 | 2002-11-05 | Motorola, Inc. | Packaged semiconductor with multiple rows of bond pads and method therefor |
-
2007
- 2007-08-09 JP JP2007207308A patent/JP2008103685A/ja active Pending
- 2007-09-21 US US11/902,427 patent/US20080073786A1/en not_active Abandoned
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011003764A (ja) * | 2009-06-19 | 2011-01-06 | Renesas Electronics Corp | 半導体装置及びその製造方法 |
WO2011034054A1 (ja) * | 2009-09-18 | 2011-03-24 | 株式会社ケーヒン | 車両用電子制御装置 |
JP2011064156A (ja) * | 2009-09-18 | 2011-03-31 | Keihin Corp | 車両用電子制御装置 |
JP2012028429A (ja) * | 2010-07-21 | 2012-02-09 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20080073786A1 (en) | 2008-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI429050B (zh) | 堆疊式晶片封裝 | |
JP2008103685A (ja) | 半導体装置及びその製造方法 | |
JP4456889B2 (ja) | 積層型半導体パッケージ及びその製造方法 | |
JP5227501B2 (ja) | スタックダイパッケージ及びそれを製造する方法 | |
JP4871280B2 (ja) | 半導体装置およびその製造方法 | |
US20090127682A1 (en) | Chip package structure and method of fabricating the same | |
US7834469B2 (en) | Stacked type chip package structure including a chip package and a chip that are stacked on a lead frame | |
JP5467959B2 (ja) | 半導体装置 | |
JP2009044110A (ja) | 半導体装置及びその製造方法 | |
JP2007123595A (ja) | 半導体装置及びその実装構造 | |
JP2001257307A (ja) | 半導体装置 | |
JP2009094118A (ja) | リードフレーム、それを備える電子部品及びその製造方法 | |
US20060049523A1 (en) | Wire-bonding method for connecting wire-bond pads and chip and the structure formed thereby | |
JP2010147070A (ja) | 半導体装置 | |
JP2006516832A (ja) | 薄い多重半導体ダイ・パッケージ | |
JP2001085609A (ja) | 半導体装置およびその製造方法 | |
US20090039509A1 (en) | Semiconductor device and method of manufacturing the same | |
US20090206459A1 (en) | Quad flat non-leaded package structure | |
US20090102029A1 (en) | Semiconductor Device | |
JP2007221045A (ja) | マルチチップ構造を採用した半導体装置 | |
JP2011222901A (ja) | 半導体装置 | |
JP2010087403A (ja) | 半導体装置 | |
US20090321892A1 (en) | Semiconductor package using through-electrodes having voids | |
JP2005311099A (ja) | 半導体装置及びその製造方法 | |
CN101150105A (zh) | 半导体器件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080430 |