JP3745106B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP3745106B2 JP3745106B2 JP00574198A JP574198A JP3745106B2 JP 3745106 B2 JP3745106 B2 JP 3745106B2 JP 00574198 A JP00574198 A JP 00574198A JP 574198 A JP574198 A JP 574198A JP 3745106 B2 JP3745106 B2 JP 3745106B2
- Authority
- JP
- Japan
- Prior art keywords
- inner lead
- semiconductor element
- semiconductor device
- internal
- fixed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、樹脂封止型半導体装置およびその製造方法、特に、内部リードの一部を露出させて封止する半導体装置とその製造方法に関するものである。
【０００２】
【従来の技術】
高密度実装を行う方法としてはフリップチップ方式の実装構造が知られており、マルチチップモジュールにおいて用いられている。フリップチップ実装方式は樹脂封止していない半導体チップ（ベアチップ）の電極パットにバンプを形成しておき、このベアチップを基板上の電極部にフェースダウンボンディングすることにより実装する。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記構成の半導体装置では、樹脂封止していないため、耐熱性、耐湿性、機械的強度に対して弱いという問題があった。またベアチップ上に形成された電極パットにバンプをけいせいし外部接続端子となるため、ベアチップ上のバンプのレイアウトが外部接続端子のレイアウトになってしまい、それに対応して基板の電極部のレイアウトを設計しなければならなかった。
【０００４】
【発明の実施の形態】
以下、本発明の実施例について図面を参照しながら説明する。なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その説明を省略する。
【０００５】
図１（ａ）、図１（ｂ）、図１（ｃ）は、本願発明の第１実施形態を説明するための図であり、図１（ａ）は、樹脂封止後の断面図、図１（ｂ）は、実装面の平面図、図１（ｃ）は樹脂封止前の平面図を示す。
【０００６】
第１実施形態の半導体装置は、その裏面に実装基板などの外部と接続するために部分的に形成された突部６を備えたインナーリード２と、このインナーリードの表面に絶縁樹脂３により固定された半導体チップ１とを備えている。この半導体素子１の回路形成面に形成されている電極パット４は導電材配線５によりインナーリード２と接続されている。この導電材配線５は例えば金やアルミなどが一般的に用いられている。
【０００７】
これらインナーリード２、半導体チップ１、導電材配線５は、インナーリード２に形成された突部６を露出させて封止樹脂７により封止されている。
ここで、インナーリード２の先端部、すなわち、半導体チップ１を搭載する部分をインナーリードの他の部分に比べて幅広く形成してもよい。その場合、絶縁樹脂３を塗布する面積が増加することにより、インナーリード２と半導体チップ１とを接合する面積が増加し、より安定して半導体チップ１を固定することができる。
【０００８】
次に、この半導体装置の製造方法について、図２（ａ）〜図２（ｅ）を参照しながら説明する。図２（ａ）〜図２（ｂ）は半導体チップ１のインナーリード２への取り付け、図２（ｃ）〜図２（ｅ）は導電材配線５の取り付けを説明する図である。
【０００９】
まず、インナーリードを部分的にエッチングすることにより、突部６をその一部に形成する。この突起部は、その後の樹脂封止時にこのインナーリード面に形成される樹脂の剥がれを抑制するためにエッチングする厚さを残りの厚さよりも厚くする。例えば、0.25mmの厚さを有するインナーリードを突起部を残して0.15mm程度エッチングし、0.1ｍｍの厚さのインナーリードと0.15mmの厚さの突部を形成する。
【００１０】
次に、この突部６と対応する凹部９が形成されたステージ８にインナーリード２の突部６が凹部９と合わさるようにこのインナーリード２を搭載する。その後、インナーリード２の先端に絶縁樹脂３を塗布する。絶縁樹脂３の塗布されたインナーリード２上に、コレット１０により保持された半導体チップ１を搬送し、このコレットによりインナーリード２上に半導体チップ１を押さえつけ、接合させる。
【００１１】
インナーリード２と半導体チップ１とを絶縁樹脂３で固定した後に、この凹部９を備えたステージ８を用いてワイヤボンディングを行う。
まず、インナーリード２の突部６をステージ８の凹部９に合わさるようにインナーリード２をステージ８上に搭載し、このインナーリード２をウインドクランパー１１で固定する。その後、固定されたインナーリード２と半導体チップ１の電極パット４とを導電材配線５により接続する。
【００１２】
この後、図示しない上下の金型によりインナーリード２を挟持し、また、インナーリード２の突部６が一方の金型の内面に接するように固定し、樹脂にて封止する。
【００１３】
このように、インナーリード２の突部６に対応する凹部９を有するステージ８を用いて半導体チップ１の取り付けあるいは導電材配線５の接続を行う場合、このインナーリード２の位置決めが容易であり、また、インナーリード２をステージ８上に隙間なく固定できるため、安定して確実に半導体チップ１の取り付けや導電材配線５の接続を行うことができる。
【００１４】
また、このようにして製造される半導体装置は、外部基板上に形成されたパターンにその電極をはんだを介して実装される。このため、突部６を半導体装置の周辺近傍に設けた場合、基板実装後にはんだが確実に接続されていることを容易に確認することができる。
【００１５】
次に、図３（ａ）〜図３（ｃ）を参照しながら本願発明の第２実施形態を説明する。図３（ａ）は第２実施形態に係るインナーリード２０の平面図、図３（ｂ）は図３（ａ）におけるＡ−Ａ’断面図、図３（ｃ）は樹脂封止後の断面図を示す。
【００１６】
第２実施形態では、図３（ａ）に示すように、素子搭載部２１と突部２２が互いに分岐しているインナーリード２０を用いて半導体装置を製造する。
このインナーリード２０は、その中央部分に素子搭載部２１と、この素子搭載部２１とは分岐して形成された突部２２と、これらに共通の共通部分２３からなる。突部２２は、素子搭載部２１および共通部分２３とは段違いに形成され、その下面においてこれらインナーリード２０の他の部分と平行な面を有している。
【００１７】
このようなインナーリード２０を用い、第１実施形態で説明したものと同様のステージを用いて半導体チップ１をインナーリード２０に固定し、また、導電材配線５を接続する。その後、突部２２を露出させて封止樹脂７にて半導体チップ１、インナーリード２０、導電材配線５を封止する。
【００１８】
このように、個々のインナーリード２０において、素子搭載部２１と、突部２２とを分岐させて形成し、この突部を段違いに形成するようにしているため、インナーリードの厚さ方向をエッチングすることなくプレス加工などにより容易に突部を形成できる。
【００１９】
次に、図４（ａ）〜図４（ｃ）を参照しながら本願発明の第３実施形態を説明する。図４（ａ）は第３実施形態に係るインナーリード３０の平面図、図４（ｂ）は図４（ａ）におけるＡ−Ａ’断面図、図４（ｃ）は樹脂封止後の断面図を示す。
【００２０】
第３実施形態では、図４（ａ）に示すように、素子搭載部３１と突部３２が互いに分岐しているインナーリード３０を用いて半導体装置を製造する。
このインナーリード３０は、その中央部分に素子搭載部３１と、この素子搭載部３１とは分岐して形成された突部３２と、これらに共通の共通部分３３からなる。突部３２は、素子搭載部３１および共通部分３３とは段違いに形成され、その下面は、分岐点からその先端にかけて若干の傾きをもって形成されている。
【００２１】
このようなインナーリード３０を用い、第１実施形態で説明したものと同様のステージを用いて半導体チップ１をインナーリード３０に固定し、また、導電材配線５を接続する。その後、インナーリード３０の共通部分３３を金型の上型と下型とで挟み、樹脂を注入する。このとき、突部３２の下面は、図３（ｃ）に示すように、下側の金型に押し付けられることにより金型に対して平坦となる。
【００２２】
このように、突部３２を傾きを持って形成し、金型に挟持する際にその押圧力で平坦となるようにしているため、突部３２は樹脂注入時に金型に強く押し付けられるため、金型と突部３２との間に樹脂が回り込むことを低減でき、樹脂封止後の半導体装置の露出しているリード部分に発生する樹脂バリを防止できる。
【００２３】
次に、図５（ａ）〜図５（ｃ）を参照しながら本願発明の第４実施形態を説明する。図５（ａ）は第４実施形態に係るインナーリード４０の平面図、図５（ｂ）は図５（ａ）におけるＡ−Ａ’断面図、図５（ｃ）は樹脂封止後の断面図を示す。
【００２４】
第４実施形態では、図５（ａ）に示すように、スリット４１に囲まれた突部４２をもつインナーリード４０を用いて半導体装置を製造する。
この突部は、幅広に形成されたインナーリード４０の一部にスリット４１を形成し、このスリットに囲まれた部分をプレス加工などによりインナーリード４０と段違いに形成することにより得られる。
【００２５】
このようなインナーリード４０を用い、第１実施形態で説明したものと同様のステージを用いて半導体チップ１をインナーリード４０に固定し、また、導電材配線５を接続する。その後、突部４２を露出させて封止樹脂７にて半導体チップ１、インナーリード４０、導電材配線５を封止する。
【００２６】
このように、個々のインナーリード４０において、スリット４１に囲まれた領域をプレス加工などにより突部としているため、突部を形成する時のインナーリードの歪みを低減することができ、突部４２の平坦度を向上することができる。
【００２７】
次に、図６（ａ）〜図６（ｃ）を参照しながら本願発明の第５実施形態を説明する。図６（ａ）は第５実施形態に係るインナーリード５０の平面図、図６（ｂ）は図６（ａ）におけるＡ−Ａ’断面図、図６（ｃ）は樹脂封止後の断面図を示す。
【００２８】
第５実施形態では、インナーリード５０が一端から他端にかけて延在するとともに、途中に屈曲箇所５１を設けることにより、同一直線上に配置されるインナーリード同士は独立した構造としている。また、インナーリード５０は、その一部に段違いにプレス加工された突部５２を有している。
【００２９】
このようなインナーリード５０を、第１実施形態で説明したものと同様のステージ上に搭載し、、その屈曲箇所５１を含む領域に絶縁樹脂を介して半導体チップ１を固定する。その後、半導体チップ１の電極とインナーリード５０とを導電材配線５で接着し、これら半導体チップ１、インナーリード５０、導電材配線５を樹脂にて封止する。
【００３０】
このように、一方から延びるインナーリードは、屈曲箇所５１を介して、他方へ延在しているため、インナーリードの強度が向上し、突部５２の位置精度の向上が期待できる。
【００３１】
次に、図７（ａ）〜図７（ｃ）を参照しながら本願発明の第６実施形態を説明する。図７（ａ）は第６実施形態に係る半導体装置を裏面から見た図、図６（ｂ）は半導体装置を横方向から見た捺印工程を示す図、図７（ｃ）は捺印後の半導体装置を裏面から見た図を示す。
【００３２】
上述の各実施形態により製造された半導体装置において、樹脂封止時に、突部と金型との間が十分に密着していないと、その隙間に樹脂が回り込むことがある。図７（ａ）はその様子を示したものであり、封止樹脂７から露出している突部６０表面には樹脂バリ６１が残っている。
【００３３】
第６実施形態においては、この樹脂バリ６１をレーザによる半導体装置裏面への捺印時に同時に除去してしまうことを特徴としている。
図７（ｂ）に示すように、レーザー供給部６２からのレーザー６３を捺印用マスク６４を介して半導体装置の裏面に照射する。捺印用マスク６４には、捺印の文字に該当する開孔部が形成されているが、その他に外部端子となる突部６０に相当する位置にも開孔部を形成しておく。このため、捺印と同時に突部６０にもレーザーを照射することができ、それにより突部６０上の樹脂バリ６１も除去することができる。
【００３４】
【発明の効果】
本発明に係る半導体装置によれば、突部を有するインナーリードを用い、このインナーリード上に半導体装置を固着し、その突部を露出させて樹脂にて封止しているため、小型の半導体装置を容易に製造することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す図である。
【図２】本発明の第１の実施形態における製造工程を説明する図である。
【図３】本発明の第２の実施形態を示す図である。
【図４】本発明の第３の実施形態を示す図である。
【図５】本発明の第４の実施形態を示す図である。
【図６】本発明の第５の実施形態を示す図である。
【図７】本発明の捺印工程を示す図である。
【符号の説明】
１ 半導体チップ
２ インナーリード
３ 絶縁樹脂
４ 電極パット
５ 導電材配線
６ 突部
７ 封止樹脂
８ ステージ
９ 凹部
１０ コレット
１１ ウインドクランパー
【発明の属する技術分野】
本発明は、樹脂封止型半導体装置およびその製造方法、特に、内部リードの一部を露出させて封止する半導体装置とその製造方法に関するものである。
【０００２】
【従来の技術】
高密度実装を行う方法としてはフリップチップ方式の実装構造が知られており、マルチチップモジュールにおいて用いられている。フリップチップ実装方式は樹脂封止していない半導体チップ（ベアチップ）の電極パットにバンプを形成しておき、このベアチップを基板上の電極部にフェースダウンボンディングすることにより実装する。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記構成の半導体装置では、樹脂封止していないため、耐熱性、耐湿性、機械的強度に対して弱いという問題があった。またベアチップ上に形成された電極パットにバンプをけいせいし外部接続端子となるため、ベアチップ上のバンプのレイアウトが外部接続端子のレイアウトになってしまい、それに対応して基板の電極部のレイアウトを設計しなければならなかった。
【０００４】
【発明の実施の形態】
以下、本発明の実施例について図面を参照しながら説明する。なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その説明を省略する。
【０００５】
図１（ａ）、図１（ｂ）、図１（ｃ）は、本願発明の第１実施形態を説明するための図であり、図１（ａ）は、樹脂封止後の断面図、図１（ｂ）は、実装面の平面図、図１（ｃ）は樹脂封止前の平面図を示す。
【０００６】
第１実施形態の半導体装置は、その裏面に実装基板などの外部と接続するために部分的に形成された突部６を備えたインナーリード２と、このインナーリードの表面に絶縁樹脂３により固定された半導体チップ１とを備えている。この半導体素子１の回路形成面に形成されている電極パット４は導電材配線５によりインナーリード２と接続されている。この導電材配線５は例えば金やアルミなどが一般的に用いられている。
【０００７】
これらインナーリード２、半導体チップ１、導電材配線５は、インナーリード２に形成された突部６を露出させて封止樹脂７により封止されている。
ここで、インナーリード２の先端部、すなわち、半導体チップ１を搭載する部分をインナーリードの他の部分に比べて幅広く形成してもよい。その場合、絶縁樹脂３を塗布する面積が増加することにより、インナーリード２と半導体チップ１とを接合する面積が増加し、より安定して半導体チップ１を固定することができる。
【０００８】
次に、この半導体装置の製造方法について、図２（ａ）〜図２（ｅ）を参照しながら説明する。図２（ａ）〜図２（ｂ）は半導体チップ１のインナーリード２への取り付け、図２（ｃ）〜図２（ｅ）は導電材配線５の取り付けを説明する図である。
【０００９】
まず、インナーリードを部分的にエッチングすることにより、突部６をその一部に形成する。この突起部は、その後の樹脂封止時にこのインナーリード面に形成される樹脂の剥がれを抑制するためにエッチングする厚さを残りの厚さよりも厚くする。例えば、0.25mmの厚さを有するインナーリードを突起部を残して0.15mm程度エッチングし、0.1ｍｍの厚さのインナーリードと0.15mmの厚さの突部を形成する。
【００１０】
次に、この突部６と対応する凹部９が形成されたステージ８にインナーリード２の突部６が凹部９と合わさるようにこのインナーリード２を搭載する。その後、インナーリード２の先端に絶縁樹脂３を塗布する。絶縁樹脂３の塗布されたインナーリード２上に、コレット１０により保持された半導体チップ１を搬送し、このコレットによりインナーリード２上に半導体チップ１を押さえつけ、接合させる。
【００１１】
インナーリード２と半導体チップ１とを絶縁樹脂３で固定した後に、この凹部９を備えたステージ８を用いてワイヤボンディングを行う。
まず、インナーリード２の突部６をステージ８の凹部９に合わさるようにインナーリード２をステージ８上に搭載し、このインナーリード２をウインドクランパー１１で固定する。その後、固定されたインナーリード２と半導体チップ１の電極パット４とを導電材配線５により接続する。
【００１２】
この後、図示しない上下の金型によりインナーリード２を挟持し、また、インナーリード２の突部６が一方の金型の内面に接するように固定し、樹脂にて封止する。
【００１３】
このように、インナーリード２の突部６に対応する凹部９を有するステージ８を用いて半導体チップ１の取り付けあるいは導電材配線５の接続を行う場合、このインナーリード２の位置決めが容易であり、また、インナーリード２をステージ８上に隙間なく固定できるため、安定して確実に半導体チップ１の取り付けや導電材配線５の接続を行うことができる。
【００１４】
また、このようにして製造される半導体装置は、外部基板上に形成されたパターンにその電極をはんだを介して実装される。このため、突部６を半導体装置の周辺近傍に設けた場合、基板実装後にはんだが確実に接続されていることを容易に確認することができる。
【００１５】
次に、図３（ａ）〜図３（ｃ）を参照しながら本願発明の第２実施形態を説明する。図３（ａ）は第２実施形態に係るインナーリード２０の平面図、図３（ｂ）は図３（ａ）におけるＡ−Ａ’断面図、図３（ｃ）は樹脂封止後の断面図を示す。
【００１６】
第２実施形態では、図３（ａ）に示すように、素子搭載部２１と突部２２が互いに分岐しているインナーリード２０を用いて半導体装置を製造する。
このインナーリード２０は、その中央部分に素子搭載部２１と、この素子搭載部２１とは分岐して形成された突部２２と、これらに共通の共通部分２３からなる。突部２２は、素子搭載部２１および共通部分２３とは段違いに形成され、その下面においてこれらインナーリード２０の他の部分と平行な面を有している。
【００１７】
このようなインナーリード２０を用い、第１実施形態で説明したものと同様のステージを用いて半導体チップ１をインナーリード２０に固定し、また、導電材配線５を接続する。その後、突部２２を露出させて封止樹脂７にて半導体チップ１、インナーリード２０、導電材配線５を封止する。
【００１８】
このように、個々のインナーリード２０において、素子搭載部２１と、突部２２とを分岐させて形成し、この突部を段違いに形成するようにしているため、インナーリードの厚さ方向をエッチングすることなくプレス加工などにより容易に突部を形成できる。
【００１９】
次に、図４（ａ）〜図４（ｃ）を参照しながら本願発明の第３実施形態を説明する。図４（ａ）は第３実施形態に係るインナーリード３０の平面図、図４（ｂ）は図４（ａ）におけるＡ−Ａ’断面図、図４（ｃ）は樹脂封止後の断面図を示す。
【００２０】
第３実施形態では、図４（ａ）に示すように、素子搭載部３１と突部３２が互いに分岐しているインナーリード３０を用いて半導体装置を製造する。
このインナーリード３０は、その中央部分に素子搭載部３１と、この素子搭載部３１とは分岐して形成された突部３２と、これらに共通の共通部分３３からなる。突部３２は、素子搭載部３１および共通部分３３とは段違いに形成され、その下面は、分岐点からその先端にかけて若干の傾きをもって形成されている。
【００２１】
このようなインナーリード３０を用い、第１実施形態で説明したものと同様のステージを用いて半導体チップ１をインナーリード３０に固定し、また、導電材配線５を接続する。その後、インナーリード３０の共通部分３３を金型の上型と下型とで挟み、樹脂を注入する。このとき、突部３２の下面は、図３（ｃ）に示すように、下側の金型に押し付けられることにより金型に対して平坦となる。
【００２２】
このように、突部３２を傾きを持って形成し、金型に挟持する際にその押圧力で平坦となるようにしているため、突部３２は樹脂注入時に金型に強く押し付けられるため、金型と突部３２との間に樹脂が回り込むことを低減でき、樹脂封止後の半導体装置の露出しているリード部分に発生する樹脂バリを防止できる。
【００２３】
次に、図５（ａ）〜図５（ｃ）を参照しながら本願発明の第４実施形態を説明する。図５（ａ）は第４実施形態に係るインナーリード４０の平面図、図５（ｂ）は図５（ａ）におけるＡ−Ａ’断面図、図５（ｃ）は樹脂封止後の断面図を示す。
【００２４】
第４実施形態では、図５（ａ）に示すように、スリット４１に囲まれた突部４２をもつインナーリード４０を用いて半導体装置を製造する。
この突部は、幅広に形成されたインナーリード４０の一部にスリット４１を形成し、このスリットに囲まれた部分をプレス加工などによりインナーリード４０と段違いに形成することにより得られる。
【００２５】
このようなインナーリード４０を用い、第１実施形態で説明したものと同様のステージを用いて半導体チップ１をインナーリード４０に固定し、また、導電材配線５を接続する。その後、突部４２を露出させて封止樹脂７にて半導体チップ１、インナーリード４０、導電材配線５を封止する。
【００２６】
このように、個々のインナーリード４０において、スリット４１に囲まれた領域をプレス加工などにより突部としているため、突部を形成する時のインナーリードの歪みを低減することができ、突部４２の平坦度を向上することができる。
【００２７】
次に、図６（ａ）〜図６（ｃ）を参照しながら本願発明の第５実施形態を説明する。図６（ａ）は第５実施形態に係るインナーリード５０の平面図、図６（ｂ）は図６（ａ）におけるＡ−Ａ’断面図、図６（ｃ）は樹脂封止後の断面図を示す。
【００２８】
第５実施形態では、インナーリード５０が一端から他端にかけて延在するとともに、途中に屈曲箇所５１を設けることにより、同一直線上に配置されるインナーリード同士は独立した構造としている。また、インナーリード５０は、その一部に段違いにプレス加工された突部５２を有している。
【００２９】
このようなインナーリード５０を、第１実施形態で説明したものと同様のステージ上に搭載し、、その屈曲箇所５１を含む領域に絶縁樹脂を介して半導体チップ１を固定する。その後、半導体チップ１の電極とインナーリード５０とを導電材配線５で接着し、これら半導体チップ１、インナーリード５０、導電材配線５を樹脂にて封止する。
【００３０】
このように、一方から延びるインナーリードは、屈曲箇所５１を介して、他方へ延在しているため、インナーリードの強度が向上し、突部５２の位置精度の向上が期待できる。
【００３１】
次に、図７（ａ）〜図７（ｃ）を参照しながら本願発明の第６実施形態を説明する。図７（ａ）は第６実施形態に係る半導体装置を裏面から見た図、図６（ｂ）は半導体装置を横方向から見た捺印工程を示す図、図７（ｃ）は捺印後の半導体装置を裏面から見た図を示す。
【００３２】
上述の各実施形態により製造された半導体装置において、樹脂封止時に、突部と金型との間が十分に密着していないと、その隙間に樹脂が回り込むことがある。図７（ａ）はその様子を示したものであり、封止樹脂７から露出している突部６０表面には樹脂バリ６１が残っている。
【００３３】
第６実施形態においては、この樹脂バリ６１をレーザによる半導体装置裏面への捺印時に同時に除去してしまうことを特徴としている。
図７（ｂ）に示すように、レーザー供給部６２からのレーザー６３を捺印用マスク６４を介して半導体装置の裏面に照射する。捺印用マスク６４には、捺印の文字に該当する開孔部が形成されているが、その他に外部端子となる突部６０に相当する位置にも開孔部を形成しておく。このため、捺印と同時に突部６０にもレーザーを照射することができ、それにより突部６０上の樹脂バリ６１も除去することができる。
【００３４】
【発明の効果】
本発明に係る半導体装置によれば、突部を有するインナーリードを用い、このインナーリード上に半導体装置を固着し、その突部を露出させて樹脂にて封止しているため、小型の半導体装置を容易に製造することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す図である。
【図２】本発明の第１の実施形態における製造工程を説明する図である。
【図３】本発明の第２の実施形態を示す図である。
【図４】本発明の第３の実施形態を示す図である。
【図５】本発明の第４の実施形態を示す図である。
【図６】本発明の第５の実施形態を示す図である。
【図７】本発明の捺印工程を示す図である。
【符号の説明】
１ 半導体チップ
２ インナーリード
３ 絶縁樹脂
４ 電極パット
５ 導電材配線
６ 突部
７ 封止樹脂
８ ステージ
９ 凹部
１０ コレット
１１ ウインドクランパー
Claims (7)
- 表面に複数の電極が形成された半導体素子と、前記電極と接続され、前記表面に対向する裏面に固定された複数の内部リードであって、それぞれ半導体素子を固定する固定部とこの固定部から分岐し、かつこの固定部から折り曲げて段違いに形成された段違い部とからなる内部リードと、前記段違い部を露出させて前記複数の内部リードおよび前記半導体素子の少なくとも前記電極部分を封止する封止樹脂と、を有することを特徴とする半導体装置。
- 前記段違い部は、前記内部リードと部分的に切り離されて設けられていることを特徴とする請求項１項記載の半導体装置。
- 前記段違い部は、前記内部リードに設けられたスリットにより部分的に切り離されていることを特徴とする請求項１項記載の半導体装置。
- 表面に複数の電極が形成された半導体素子と、前記電極と接続され、前記表面に対向する裏面に固定された複数の内部リードであって、それぞれ半導体素子を固定する固定部とこの固定部に連続し、かつこの固定部から折り曲げて段違いに形成された段違い部とを備え、このうちの少なくとも１つは前記半導体素子の一側辺からこれに対向する他側辺に延在する複数の内部リードと、前記段違い部を露出させて前記複数の内部リードおよび前記半導体素子の少なくとも前記電極部分を封止する封止樹脂と、を有することを特徴とする半導体装置。
- 前記複数の内部リードは前記固定部において曲がりを有していることを特徴とする請求項４項記載の半導体装置。
- 一端と他端とを有し、その一端に半導体素子の固定部と、この固定部とは分岐し、かつ、この固定部から折り曲げて段違いに形成された段違い部とを備えた複数の内部リードの、前記固定部上に半導体素子を固定する工程と、上下の金型により前記内部リードの他端を挟持するとともに、前記段違い部を前記金型の一方に押し当て、前記リードを前記金型に固定する工程と、前記内部リードが前記金型に固定された状態で前記半導体素子および前記内部リードを樹脂にて封止する工程と、を含むことを特徴とする半導体装置の製造方法。
- 前記内部リードの前記段違い部は、分岐点から前記金型の一方にかけて傾斜して形成され、前記内部リードを前記金型に固定する際に、この段違い部が前記一方の金型と略平坦に接することを特徴とする請求項６項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00574198A JP3745106B2 (ja) | 1998-01-14 | 1998-01-14 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00574198A JP3745106B2 (ja) | 1998-01-14 | 1998-01-14 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11204715A JPH11204715A (ja) | 1999-07-30 |
| JP3745106B2 true JP3745106B2 (ja) | 2006-02-15 |
Family
ID=11619535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00574198A Expired - Fee Related JP3745106B2 (ja) | 1998-01-14 | 1998-01-14 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3745106B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007281182A (ja) * | 2006-04-06 | 2007-10-25 | Taihei Denshi Kk | 樹脂封止型半導体装置 |
-
1998
- 1998-01-14 JP JP00574198A patent/JP3745106B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11204715A (ja) | 1999-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5874784A (en) | Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor | |
| JP3526788B2 (ja) | 半導体装置の製造方法 | |
| JP4614586B2 (ja) | 混成集積回路装置の製造方法 | |
| JP3793628B2 (ja) | 樹脂封止型半導体装置 | |
| JP3631120B2 (ja) | 半導体装置 | |
| US6593648B2 (en) | Semiconductor device and method of making the same, circuit board and electronic equipment | |
| JP3679199B2 (ja) | 半導体パッケージ装置 | |
| JPH10321672A (ja) | 半導体装置及びその製造方法 | |
| JPH11204720A (ja) | 半導体装置及びその製造方法 | |
| KR20060101385A (ko) | 반도체 장치 및 그 제조 방법 | |
| US5382546A (en) | Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same | |
| JP2586835B2 (ja) | 半導体集積回路 | |
| KR20010051976A (ko) | 패키지 그룹 몰드 및 다이싱법으로 제조되는 반도체 장치 | |
| JP2000114426A (ja) | 片面樹脂封止型半導体装置 | |
| JP3745106B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000243875A (ja) | 半導体装置 | |
| JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| JP2949969B2 (ja) | フィルムキャリア半導体装置 | |
| JP3670371B2 (ja) | 半導体装置およびその製造方法 | |
| JPH10335366A (ja) | 半導体装置 | |
| JP3529507B2 (ja) | 半導体装置 | |
| JP3827978B2 (ja) | 半導体装置の製造方法 | |
| JP3968321B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0888295A (ja) | 半導体装置 | |
| JPH11260850A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041005 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050708 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050809 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051004 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051025 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051116 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081202 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101202 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111202 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121202 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121202 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131202 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |