JP3670371B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP3670371B2 JP3670371B2 JP33124695A JP33124695A JP3670371B2 JP 3670371 B2 JP3670371 B2 JP 3670371B2 JP 33124695 A JP33124695 A JP 33124695A JP 33124695 A JP33124695 A JP 33124695A JP 3670371 B2 JP3670371 B2 JP 3670371B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- lead
- main surface
- leads
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置およびその製造方法に関し、特に全体の大きさが半導体チップの大きさと略同じとなるＣＳＰ（Chip Size Package)型半導体装置の製造技術に適用して有効な技術に関する。
【０００２】
【従来の技術】
半導体装置の小型化を図る構造として、チップサイズパッケージ（ＣＳＰ）や近似ＣＳＰが開発されている。
【０００３】
チップサイズパッケージには、フレキシブル配線板をパターン変換基板（インタポーザ）として半導体チップよりも小さい領域にバンプ（パッド）を配列したもの、インタポーザを用いずに半導体チップ上に直接バンプを形成したもの、リードを使用して半導体チップのパッド位置を変換するもの等が知られている。
【０００４】
チップサイズパッケージ型半導体装置については、工業調査会発行「電子材料」1995年４月号、同年４月１日発行、Ｐ22〜Ｐ28に記載されている。
【０００５】
【発明が解決しようとする課題】
チップサイズパッケージ型半導体装置の一つに、半導体チップの電極を設けた主面にカバーフィルムを介して段付き状のリードの先端（内端）を固定し、電極とリード内端を電気的に接続し、半導体チップの主面側にレジン（樹脂）を充填してリードの外端部の一表面を露出させて外部端子とした構造がある。
【０００６】
この構造のチップサイズパッケージ型半導体装置は、リードの先端が段付き状となるリードフレームを使用して製造されるが、チップサイズに対応させるため、その加工技術は微細となり、リードの屈曲部分のプレスによる成形が難しく、高度なプレス技術を必要とする。
【０００７】
本発明の目的は、生産性が高く低コスト化が達成できるチップサイズパッケージ型半導体装置を提供することにある。
【０００８】
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【０００９】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００１０】
（１）主面の両側縁に沿って設けられた複数のバンプ電極を有する半導体チップと、前記半導体チップの主面において所定の間隔を隔てて対面して配置されかつそれぞれ前記バンプ電極に接続される複数の平坦なリードと、前記半導体チップの主面のみを覆いかつ少なくとも前記半導体チップと各リードとを接着する絶縁性の樹脂とを有する。前記各リードは、前記バンプ電極が接続されるリード面が同一平面に配置され、それぞれ前記半導体チップの主面に対応する領域内に位置し、その外端は前記半導体チップの外縁と同じ位置に配置されている。
【００１１】
このようなチップサイズパッケージ型半導体装置は、複数のリードを有する平坦なリードフレームを用意する工程と、半導体チップの主面に設けられたバンプ電極を前記リードに接続して半導体チップを前記リードフレームに固定する工程と、前記半導体チップの主面とリードフレームとの間に絶縁性の樹脂を充填して硬化させる工程と、前記リードを前記半導体チップの略外縁位置で切断する工程とによって製造される。
【００１２】
（２）前記手段（１）の構成において、前記各リードの一面に前記半導体チップを囲むように絶縁性接着剤を介して絶縁性の枠体が固定され、前記枠体内には前記半導体チップを覆うように前記樹脂が充填され、前記リードは前記枠体によって囲まれる領域内に位置している。
【００１３】
このようなチップサイズパッケージ型半導体装置は、複数のリードを有する平坦なリードフレームを用意する工程と、半導体チップの主面に設けられたバンプ電極を前記リードに接続して半導体チップを前記リードフレームに固定する工程と、前記半導体チップを囲むように絶縁性の枠体を前記リードフレームに絶縁性の接着剤によって固定する工程と、前記枠体内に絶縁性の樹脂を充填して硬化させて前記半導体チップの主面を覆うとともに少なくとも半導体チップとリード間を樹脂で埋める工程と、前記リードを前記枠体の略外縁位置で切断する工程とによって製造される。
【００１４】
（３）前記手段（１）または（２）の構成において、前記リードには前記樹脂が充填される穴が設けられている。
【００１５】
前記（１）の手段によれば、半導体チップの主面のバンプ電極にリードが接続されるが、各リードは平坦な構造となっていることから、チップサイズパッケージ型半導体装置の製造において、リードフレームに対して相対的に半導体チップを位置決めして重ね合わせることによってリードとバンプ電極は正確に重なって接続されるため、ボンディングの信頼性が高くなるとともに、歩留りも高くなる。また、リードは平坦であることから各リードのバンプ電極接続面は同一平面となるため、バンプ電極との接触調整作業が不要となり、ボンディング信頼性（接続性）およびボンディング作業性が向上する。
【００１６】
前記（２）の手段によれば、前記手段（１）の場合と同様にリードとバンプ電極との接続性およびボンディング作業性が良好となるとともに、半導体チップを枠体で囲むことから、半導体装置の取り扱い時、枠体部分を保持でき、脆弱な半導体チップに触れることがないため、半導体装置の取扱性が良くなる。
【００１７】
前記（３）の手段によれば、リードには穴が設けられ、この穴に樹脂が入り込むことから、リードと樹脂との接着性は高く、リードが樹脂から脱落しなくなる。
【００１８】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００１９】
（実施形態１）
図１は本発明の一実施形態（実施形態１）である半導体装置の断面図、図２は本実施形態１の半導体装置の平面図、図３は本実施形態１の半導体装置の底面図、図４は本実施形態１の半導体装置の製造に用いるリードフレーム等を示す平面図である。
【００２０】
本実施形態１のＣＳＰ型半導体装置１は、主面に複数のバンプ電極２を有する半導体チップ３と、前記半導体チップ３の主面に所定の間隔を隔てて対面しかつそれぞれ前記バンプ電極２に接続される複数の平坦なリード４と、前記半導体チップ３の主面を覆いかつ少なくとも前記半導体チップ３と各リード４とを接着する絶縁性の樹脂５とからなっている。そして、ＣＳＰ型半導体装置１は外観的には矩形体となり、各リード４の一部が露出して外部端子を形成する状態となっている。
【００２１】
前記半導体チップ３は、たとえば、幅５ｍｍ，長さ１０ｍｍ，厚さ１ｍｍ程度となり、所望のＩＣが形成されている。また、図２の平面図および図３の底面図に一部のみを示すが、半導体チップ３の主面には、両側縁に沿って一定間隔でバンプ電極２が設けられている。
【００２２】
前記リード４は、たとえば、厚さが１．０〜１．５ｍｍ程度の金属で形成され、その幅は１．０〜１．５ｍｍ程度となっている。また、リード４の相互の間隔は１．０ｍｍ程度となっている。リード４は、たとえば、鉄−ニッケル系の合金板で形成されたリードフレームのリード部分を切断することによって形成される。前記リード４は半導体チップ３の略延在領域内に位置している。すなわち、リード４の内端はバンプ電極２と接続されるため半導体チップ３の中心側に位置し、リード４の外端は半導体チップ３の外縁と略同じ位置となっている。これによって、半導体装置はチップサイズパッケージ構造となる。
【００２３】
前記バンプ電極２は、たとえば、ハンダバンプからなり、バンプ電極２によって接続された半導体チップ３の主面とリード４との間隔は広くとり、ＩＣ特性に影響を与える大きさの寄生素子の発生を抑える構造となっている。半導体チップ３の主面とリード４との間隔は、バンプ電極２の高さを大きくすることによって得られる。たとえば、バンプ電極２を融点の異なる二層の半田の積層構造とし、リフローソルダ時、融点の低い半田部分を溶かしてリード４とバンプ電極２の接続を行い、高融点の半田部分でバンプ電極２の高さを得るようにする。
【００２４】
つぎに、本実施形態１のＣＳＰ型半導体装置１の製造について説明する。
【００２５】
最初に図４に示すように、リードフレーム１０が用意される。リードフレーム１０は、厚さ０．１〜０．１５ｍｍ程度の鉄−ニッケル系合金板をエッチングやプレスによって所望パターンに形成した構造となっている。リードフレーム１０は、図４に示すように、一対の平行に延在する外枠１１と、この一対の外枠１１を連結し外枠１１に直交する方向に延在する一対の内枠１２とによって形成される枠構造となっている。
【００２６】
また、前記外枠１１の内縁から枠内に向かって複数のリード４が延在している。これらのリード４は前記内枠１２に平行となっている。図４では、半導体チップ３をリード４に取り付けた状態を示すが、前記リード４は半導体チップ３の主面（同図では裏面）に設けられたバンプ電極２が接続されるに充分の長さでかつ短く形成されている。
【００２７】
また、図示はしないが、前記外枠１１には、リードフレームの搬送や位置決めに使用するガイド孔が設けられている。
【００２８】
このようなリードフレーム１０に対して、図４に示すように、半導体チップ３をフェイスダウンボンディングによって接続する。すなわち、半導体チップ３の各バンプ電極２がリードフレーム１０の各リード４部分に重なるように位置決めした後、バンプ電極２をリフローソルダして半導体チップ３をリードフレーム１０に固定する。
【００２９】
つぎに、図示はしないが、前記リードフレーム１０を裏返して半導体チップ３が上面側に位置するようにした後、半導体チップ３の主面に所定量の溶けた樹脂を充填しかつ硬化させる。この樹脂充填によって、半導体チップ３の露出する主面全域は樹脂５で被われるとともに、半導体チップ３とリード４との隙間およびリード４相互の隙間も塞がれる。
【００３０】
つぎに、前記リードフレーム１０のリード４部分を、半導体チップ３の外縁に沿って切断し、図１乃至図３に示すようなチップサイズパッケージ型の半導体装置１を製造する。
【００３１】
本実施形態１のＣＳＰ型半導体装置１は、半導体チップ３のバンプ電極２に平坦なリード４が接続される構造となっていることから、その製造において、平坦なリードフレーム１０を使用できる。このため、半導体チップ３をリードフレーム１０に対して位置決めして重ねるだけで、半導体チップ３の各バンプ電極２は同一平面に並ぶ各リード４部分に正確にかつ確実に接触するため、その後のリフローソルダによってリード４とバンプ電極２は確実に接続される。したがって、リード４とバンプ電極２のボンディングの信頼性が高くなるとともに、製造歩留りも向上する。
【００３２】
本実施形態１のＣＳＰ型半導体装置１は、その製造において、リード４とバンプ電極２との接続は、リードフレーム１０に半導体チップ３を位置決めして重ね、かつリフローソルダするだけであることから、作業性が高い。
【００３３】
本実施形態１のＣＳＰ型半導体装置１は、半導体チップ３の電極とリード４との接続は、ワイヤに比較して充分太いバンプ電極２によって接続されることと、リード４が屈曲することなく真っ直ぐであることから電流経路が短くなるため電気特性が向上する。
【００３４】
本実施形態１のＣＳＰ型半導体装置１は、その製造において曲げ加工を必要としない平坦な安価なリードフレームを使用すること、バンプ電極２とリード４の接続の歩留りが高いこと、リード４とバンプ電極２の接続作業性が高いこと等により、製造コストの低減が達成できる。
【００３５】
（実施形態２）
図５は本発明の他の実施形態（実施形態２）である半導体装置の底面図である。同図に示すように、本実施形態のＣＳＰ型半導体装置１は、リード４に穴１５が設けられている。この穴１５には樹脂５が充填されている。
【００３６】
この結果、各リード４に設けられた穴１５に充填された樹脂５が、半導体チップ３の主面上に広がる樹脂５と一体となって楔となるため、樹脂５から脱落しなくなる。
【００３７】
（実施形態３）
図６は本発明の他の実施形態（実施形態３）である半導体装置の断面図、図７は本実施形態３の半導体装置の平面図、図８は本実施形態３の半導体装置の底面図である。
【００３８】
本実施形態３のＣＳＰ型半導体装置１は、図６に示すように、半導体チップ３のバンプ電極２に接続されるリード４を半導体チップ３の外側に向けて長くし、この長くなった部分に、図７にも示すように矩形枠となる枠体１６を絶縁性の接着剤１７によって固定した構造となっている。前記枠体１６は絶縁性のプラスチックによって形成され、保持されても大丈夫な機械的強度を有している。
【００３９】
前記枠体１６の内側領域には樹脂５が充填され、半導体チップ３全体を被っている。また、樹脂５は、図６に示すように、リード４相互の隙間等を埋めている。これにより、ＣＳＰ型半導体装置１は外観的に矩形体となっている。そして、図８に示すように、各リード４の一部が露出して外部端子を形成している。
【００４０】
本実施形態３のＣＳＰ型半導体装置は、複数のリード４を有する平坦なリードフレームを用意する工程と、半導体チップ３の主面に設けられたバンプ電極２を前記リード４に接続して半導体チップ３を前記リードフレームに固定する工程と、前記半導体チップ３を囲むように絶縁性の枠体１６を前記リードフレームに絶縁性の接着剤１７によって固定する工程と、前記枠体１６内に絶縁性の樹脂５を充填して硬化させて前記半導体チップ３の主面を覆うとともに少なくとも半導体チップ３とリード４間を樹脂５で埋める工程と、前記リード４を前記枠体１６の略外縁位置で切断する工程とを経て製造される。
【００４１】
本実施形態３のＣＳＰ型半導体装置１は、前記実施形態１のＣＳＰ型半導体装置１が有する効果に加えて、枠体１６および樹脂５で半導体チップ３全体を保護していることから、耐湿性が良好になる。
【００４２】
本実施形態３のＣＳＰ型半導体装置１は、ＣＳＰ型半導体装置１の上部外周部分が機械的強度の高い枠体１６で形成されていることから、枠体１６部分を保持して実装等が行えるため、取扱性が良い。
【００４３】
なお、本実施形態３においても、リード４に穴１５を設け、この穴１５に樹脂５を充填させてリード４を樹脂５から脱落させないようにしても良い。
【００４４】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００４５】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【００４６】
（１）ＣＳＰ型半導体装置は、半導体チップの主面側に配置される各リードが平坦な構造となるとともに、前記半導体チップのバンプ電極が接続される各リード面は同一平面に位置する。したがって、ＣＳＰ型半導体装置の製造において、平坦なリードフレームの使用が可能となり、リードとバンプ電極の接続が確実かつ容易となることから、ボンディングの信頼性向上が達成できるとともに、作業性の向上，歩留りの向上から低コスト化が達成できる。
【図面の簡単な説明】
【図１】本発明の一実施形態（実施形態１）である半導体装置の断面図である。
【図２】本実施形態１の半導体装置の平面図である。
【図３】本実施形態１の半導体装置の底面図である。
【図４】本実施形態１の半導体装置の製造に用いるリードフレーム等を示す平面図である。
【図５】本発明の他の実施形態（実施形態２）である半導体装置の底面図である。
【図６】本発明の他の実施形態（実施形態３）である半導体装置の断面図である。
【図７】本実施形態３の半導体装置の平面図である。
【図８】本実施形態３の半導体装置の底面図である。
【符号の説明】
１…ＣＳＰ型半導体装置、２…バンプ電極、３…半導体チップ、４…リード、５…樹脂、１０…リードフレーム、１１…外枠、１２…内枠、１６…枠体、１７…接着剤。
【発明の属する技術分野】
本発明は半導体装置およびその製造方法に関し、特に全体の大きさが半導体チップの大きさと略同じとなるＣＳＰ（Chip Size Package)型半導体装置の製造技術に適用して有効な技術に関する。
【０００２】
【従来の技術】
半導体装置の小型化を図る構造として、チップサイズパッケージ（ＣＳＰ）や近似ＣＳＰが開発されている。
【０００３】
チップサイズパッケージには、フレキシブル配線板をパターン変換基板（インタポーザ）として半導体チップよりも小さい領域にバンプ（パッド）を配列したもの、インタポーザを用いずに半導体チップ上に直接バンプを形成したもの、リードを使用して半導体チップのパッド位置を変換するもの等が知られている。
【０００４】
チップサイズパッケージ型半導体装置については、工業調査会発行「電子材料」1995年４月号、同年４月１日発行、Ｐ22〜Ｐ28に記載されている。
【０００５】
【発明が解決しようとする課題】
チップサイズパッケージ型半導体装置の一つに、半導体チップの電極を設けた主面にカバーフィルムを介して段付き状のリードの先端（内端）を固定し、電極とリード内端を電気的に接続し、半導体チップの主面側にレジン（樹脂）を充填してリードの外端部の一表面を露出させて外部端子とした構造がある。
【０００６】
この構造のチップサイズパッケージ型半導体装置は、リードの先端が段付き状となるリードフレームを使用して製造されるが、チップサイズに対応させるため、その加工技術は微細となり、リードの屈曲部分のプレスによる成形が難しく、高度なプレス技術を必要とする。
【０００７】
本発明の目的は、生産性が高く低コスト化が達成できるチップサイズパッケージ型半導体装置を提供することにある。
【０００８】
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【０００９】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００１０】
（１）主面の両側縁に沿って設けられた複数のバンプ電極を有する半導体チップと、前記半導体チップの主面において所定の間隔を隔てて対面して配置されかつそれぞれ前記バンプ電極に接続される複数の平坦なリードと、前記半導体チップの主面のみを覆いかつ少なくとも前記半導体チップと各リードとを接着する絶縁性の樹脂とを有する。前記各リードは、前記バンプ電極が接続されるリード面が同一平面に配置され、それぞれ前記半導体チップの主面に対応する領域内に位置し、その外端は前記半導体チップの外縁と同じ位置に配置されている。
【００１１】
このようなチップサイズパッケージ型半導体装置は、複数のリードを有する平坦なリードフレームを用意する工程と、半導体チップの主面に設けられたバンプ電極を前記リードに接続して半導体チップを前記リードフレームに固定する工程と、前記半導体チップの主面とリードフレームとの間に絶縁性の樹脂を充填して硬化させる工程と、前記リードを前記半導体チップの略外縁位置で切断する工程とによって製造される。
【００１２】
（２）前記手段（１）の構成において、前記各リードの一面に前記半導体チップを囲むように絶縁性接着剤を介して絶縁性の枠体が固定され、前記枠体内には前記半導体チップを覆うように前記樹脂が充填され、前記リードは前記枠体によって囲まれる領域内に位置している。
【００１３】
このようなチップサイズパッケージ型半導体装置は、複数のリードを有する平坦なリードフレームを用意する工程と、半導体チップの主面に設けられたバンプ電極を前記リードに接続して半導体チップを前記リードフレームに固定する工程と、前記半導体チップを囲むように絶縁性の枠体を前記リードフレームに絶縁性の接着剤によって固定する工程と、前記枠体内に絶縁性の樹脂を充填して硬化させて前記半導体チップの主面を覆うとともに少なくとも半導体チップとリード間を樹脂で埋める工程と、前記リードを前記枠体の略外縁位置で切断する工程とによって製造される。
【００１４】
（３）前記手段（１）または（２）の構成において、前記リードには前記樹脂が充填される穴が設けられている。
【００１５】
前記（１）の手段によれば、半導体チップの主面のバンプ電極にリードが接続されるが、各リードは平坦な構造となっていることから、チップサイズパッケージ型半導体装置の製造において、リードフレームに対して相対的に半導体チップを位置決めして重ね合わせることによってリードとバンプ電極は正確に重なって接続されるため、ボンディングの信頼性が高くなるとともに、歩留りも高くなる。また、リードは平坦であることから各リードのバンプ電極接続面は同一平面となるため、バンプ電極との接触調整作業が不要となり、ボンディング信頼性（接続性）およびボンディング作業性が向上する。
【００１６】
前記（２）の手段によれば、前記手段（１）の場合と同様にリードとバンプ電極との接続性およびボンディング作業性が良好となるとともに、半導体チップを枠体で囲むことから、半導体装置の取り扱い時、枠体部分を保持でき、脆弱な半導体チップに触れることがないため、半導体装置の取扱性が良くなる。
【００１７】
前記（３）の手段によれば、リードには穴が設けられ、この穴に樹脂が入り込むことから、リードと樹脂との接着性は高く、リードが樹脂から脱落しなくなる。
【００１８】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００１９】
（実施形態１）
図１は本発明の一実施形態（実施形態１）である半導体装置の断面図、図２は本実施形態１の半導体装置の平面図、図３は本実施形態１の半導体装置の底面図、図４は本実施形態１の半導体装置の製造に用いるリードフレーム等を示す平面図である。
【００２０】
本実施形態１のＣＳＰ型半導体装置１は、主面に複数のバンプ電極２を有する半導体チップ３と、前記半導体チップ３の主面に所定の間隔を隔てて対面しかつそれぞれ前記バンプ電極２に接続される複数の平坦なリード４と、前記半導体チップ３の主面を覆いかつ少なくとも前記半導体チップ３と各リード４とを接着する絶縁性の樹脂５とからなっている。そして、ＣＳＰ型半導体装置１は外観的には矩形体となり、各リード４の一部が露出して外部端子を形成する状態となっている。
【００２１】
前記半導体チップ３は、たとえば、幅５ｍｍ，長さ１０ｍｍ，厚さ１ｍｍ程度となり、所望のＩＣが形成されている。また、図２の平面図および図３の底面図に一部のみを示すが、半導体チップ３の主面には、両側縁に沿って一定間隔でバンプ電極２が設けられている。
【００２２】
前記リード４は、たとえば、厚さが１．０〜１．５ｍｍ程度の金属で形成され、その幅は１．０〜１．５ｍｍ程度となっている。また、リード４の相互の間隔は１．０ｍｍ程度となっている。リード４は、たとえば、鉄−ニッケル系の合金板で形成されたリードフレームのリード部分を切断することによって形成される。前記リード４は半導体チップ３の略延在領域内に位置している。すなわち、リード４の内端はバンプ電極２と接続されるため半導体チップ３の中心側に位置し、リード４の外端は半導体チップ３の外縁と略同じ位置となっている。これによって、半導体装置はチップサイズパッケージ構造となる。
【００２３】
前記バンプ電極２は、たとえば、ハンダバンプからなり、バンプ電極２によって接続された半導体チップ３の主面とリード４との間隔は広くとり、ＩＣ特性に影響を与える大きさの寄生素子の発生を抑える構造となっている。半導体チップ３の主面とリード４との間隔は、バンプ電極２の高さを大きくすることによって得られる。たとえば、バンプ電極２を融点の異なる二層の半田の積層構造とし、リフローソルダ時、融点の低い半田部分を溶かしてリード４とバンプ電極２の接続を行い、高融点の半田部分でバンプ電極２の高さを得るようにする。
【００２４】
つぎに、本実施形態１のＣＳＰ型半導体装置１の製造について説明する。
【００２５】
最初に図４に示すように、リードフレーム１０が用意される。リードフレーム１０は、厚さ０．１〜０．１５ｍｍ程度の鉄−ニッケル系合金板をエッチングやプレスによって所望パターンに形成した構造となっている。リードフレーム１０は、図４に示すように、一対の平行に延在する外枠１１と、この一対の外枠１１を連結し外枠１１に直交する方向に延在する一対の内枠１２とによって形成される枠構造となっている。
【００２６】
また、前記外枠１１の内縁から枠内に向かって複数のリード４が延在している。これらのリード４は前記内枠１２に平行となっている。図４では、半導体チップ３をリード４に取り付けた状態を示すが、前記リード４は半導体チップ３の主面（同図では裏面）に設けられたバンプ電極２が接続されるに充分の長さでかつ短く形成されている。
【００２７】
また、図示はしないが、前記外枠１１には、リードフレームの搬送や位置決めに使用するガイド孔が設けられている。
【００２８】
このようなリードフレーム１０に対して、図４に示すように、半導体チップ３をフェイスダウンボンディングによって接続する。すなわち、半導体チップ３の各バンプ電極２がリードフレーム１０の各リード４部分に重なるように位置決めした後、バンプ電極２をリフローソルダして半導体チップ３をリードフレーム１０に固定する。
【００２９】
つぎに、図示はしないが、前記リードフレーム１０を裏返して半導体チップ３が上面側に位置するようにした後、半導体チップ３の主面に所定量の溶けた樹脂を充填しかつ硬化させる。この樹脂充填によって、半導体チップ３の露出する主面全域は樹脂５で被われるとともに、半導体チップ３とリード４との隙間およびリード４相互の隙間も塞がれる。
【００３０】
つぎに、前記リードフレーム１０のリード４部分を、半導体チップ３の外縁に沿って切断し、図１乃至図３に示すようなチップサイズパッケージ型の半導体装置１を製造する。
【００３１】
本実施形態１のＣＳＰ型半導体装置１は、半導体チップ３のバンプ電極２に平坦なリード４が接続される構造となっていることから、その製造において、平坦なリードフレーム１０を使用できる。このため、半導体チップ３をリードフレーム１０に対して位置決めして重ねるだけで、半導体チップ３の各バンプ電極２は同一平面に並ぶ各リード４部分に正確にかつ確実に接触するため、その後のリフローソルダによってリード４とバンプ電極２は確実に接続される。したがって、リード４とバンプ電極２のボンディングの信頼性が高くなるとともに、製造歩留りも向上する。
【００３２】
本実施形態１のＣＳＰ型半導体装置１は、その製造において、リード４とバンプ電極２との接続は、リードフレーム１０に半導体チップ３を位置決めして重ね、かつリフローソルダするだけであることから、作業性が高い。
【００３３】
本実施形態１のＣＳＰ型半導体装置１は、半導体チップ３の電極とリード４との接続は、ワイヤに比較して充分太いバンプ電極２によって接続されることと、リード４が屈曲することなく真っ直ぐであることから電流経路が短くなるため電気特性が向上する。
【００３４】
本実施形態１のＣＳＰ型半導体装置１は、その製造において曲げ加工を必要としない平坦な安価なリードフレームを使用すること、バンプ電極２とリード４の接続の歩留りが高いこと、リード４とバンプ電極２の接続作業性が高いこと等により、製造コストの低減が達成できる。
【００３５】
（実施形態２）
図５は本発明の他の実施形態（実施形態２）である半導体装置の底面図である。同図に示すように、本実施形態のＣＳＰ型半導体装置１は、リード４に穴１５が設けられている。この穴１５には樹脂５が充填されている。
【００３６】
この結果、各リード４に設けられた穴１５に充填された樹脂５が、半導体チップ３の主面上に広がる樹脂５と一体となって楔となるため、樹脂５から脱落しなくなる。
【００３７】
（実施形態３）
図６は本発明の他の実施形態（実施形態３）である半導体装置の断面図、図７は本実施形態３の半導体装置の平面図、図８は本実施形態３の半導体装置の底面図である。
【００３８】
本実施形態３のＣＳＰ型半導体装置１は、図６に示すように、半導体チップ３のバンプ電極２に接続されるリード４を半導体チップ３の外側に向けて長くし、この長くなった部分に、図７にも示すように矩形枠となる枠体１６を絶縁性の接着剤１７によって固定した構造となっている。前記枠体１６は絶縁性のプラスチックによって形成され、保持されても大丈夫な機械的強度を有している。
【００３９】
前記枠体１６の内側領域には樹脂５が充填され、半導体チップ３全体を被っている。また、樹脂５は、図６に示すように、リード４相互の隙間等を埋めている。これにより、ＣＳＰ型半導体装置１は外観的に矩形体となっている。そして、図８に示すように、各リード４の一部が露出して外部端子を形成している。
【００４０】
本実施形態３のＣＳＰ型半導体装置は、複数のリード４を有する平坦なリードフレームを用意する工程と、半導体チップ３の主面に設けられたバンプ電極２を前記リード４に接続して半導体チップ３を前記リードフレームに固定する工程と、前記半導体チップ３を囲むように絶縁性の枠体１６を前記リードフレームに絶縁性の接着剤１７によって固定する工程と、前記枠体１６内に絶縁性の樹脂５を充填して硬化させて前記半導体チップ３の主面を覆うとともに少なくとも半導体チップ３とリード４間を樹脂５で埋める工程と、前記リード４を前記枠体１６の略外縁位置で切断する工程とを経て製造される。
【００４１】
本実施形態３のＣＳＰ型半導体装置１は、前記実施形態１のＣＳＰ型半導体装置１が有する効果に加えて、枠体１６および樹脂５で半導体チップ３全体を保護していることから、耐湿性が良好になる。
【００４２】
本実施形態３のＣＳＰ型半導体装置１は、ＣＳＰ型半導体装置１の上部外周部分が機械的強度の高い枠体１６で形成されていることから、枠体１６部分を保持して実装等が行えるため、取扱性が良い。
【００４３】
なお、本実施形態３においても、リード４に穴１５を設け、この穴１５に樹脂５を充填させてリード４を樹脂５から脱落させないようにしても良い。
【００４４】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００４５】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【００４６】
（１）ＣＳＰ型半導体装置は、半導体チップの主面側に配置される各リードが平坦な構造となるとともに、前記半導体チップのバンプ電極が接続される各リード面は同一平面に位置する。したがって、ＣＳＰ型半導体装置の製造において、平坦なリードフレームの使用が可能となり、リードとバンプ電極の接続が確実かつ容易となることから、ボンディングの信頼性向上が達成できるとともに、作業性の向上，歩留りの向上から低コスト化が達成できる。
【図面の簡単な説明】
【図１】本発明の一実施形態（実施形態１）である半導体装置の断面図である。
【図２】本実施形態１の半導体装置の平面図である。
【図３】本実施形態１の半導体装置の底面図である。
【図４】本実施形態１の半導体装置の製造に用いるリードフレーム等を示す平面図である。
【図５】本発明の他の実施形態（実施形態２）である半導体装置の底面図である。
【図６】本発明の他の実施形態（実施形態３）である半導体装置の断面図である。
【図７】本実施形態３の半導体装置の平面図である。
【図８】本実施形態３の半導体装置の底面図である。
【符号の説明】
１…ＣＳＰ型半導体装置、２…バンプ電極、３…半導体チップ、４…リード、５…樹脂、１０…リードフレーム、１１…外枠、１２…内枠、１６…枠体、１７…接着剤。
Claims (9)
- 主面の両側縁に沿って設けられた複数のバンプ電極を有する半導体チップと、前記半導体チップの主面において所定の間隔を隔てて対面して配置されかつそれぞれ前記バンプ電極に接続される複数の平坦なリードと、前記半導体チップの主面のみを覆いかつ少なくとも前記半導体チップと各リードとを接着する絶縁性の樹脂とを有することを特徴とする半導体装置。
- 主面に複数のバンプ電極を有する半導体チップと、前記半導体チップの主面において所定の間隔を隔てて対面して配置されかつそれぞれ前記バンプ電極に接続される複数のリードと、前記半導体チップの主面を覆いかつ少なくとも前記半導体チップと前記各リードとを接着する絶縁性の樹脂とを有し、
前記バンプ電極が接続されるリード面が同一平面に配置されており、
前記絶縁性の樹脂は、前記リードの前記バンプ電極に接続される面とは反対の面および前記半導体チップの前記主面とは反対側の面が露出されるように配置されてなることを特徴とする半導体装置。 - 主面に複数のバンプ電極を有する半導体チップと、前記半導体チップの主面において所定の間隔を隔てて対面して配置されかつそれぞれ前記バンプ電極に接続される複数のリードと、前記半導体チップの主面を覆いかつ少なくとも前記半導体チップと前記各リードとを接着する絶縁性の樹脂とを有し、
前記各リードは、前記バンプ電極が接続されるリード面が同一平面に配置され、それぞれ前記半導体チップの主面に対応する領域内に位置し、その外端は前記半導体チップの外縁と同じ位置に配置されていることを特徴とする半導体装置。 - 主面に複数のバンプ電極を有する半導体チップと、前記半導体チップの主面において所定の間隔を隔てて対面して配置されかつそれぞれ前記バンプ電極に接続される複数のリードと、前記半導体チップの主面を覆いかつ少なくとも前記半導体チップと前記各リードとを接着する絶縁性の樹脂とを有し、
前記各リードの一面に前記半導体チップを囲むように絶縁性接着剤を介して絶縁性の枠体が固定され、前記枠体内には前記半導体チップを覆うように前記樹脂が充填され、前記リードは前記枠体によって囲まれる領域内に位置していることを特徴とする半導体装置。 - 前記リードには前記樹脂が充填される穴が設けられていることを特徴とする請求項１乃至請求項４のいずれか１項に記載の半導体装置。
- 主面に複数のバンプ電極を有する半導体チップと、前記半導体チップの主面において所定の間隔を隔てて対面して配置されかつそれぞれ前記バンプ電極に接続される複数のリードとを有する半導体装置の製造方法であって、
複数のリードを有し前記バンプ電極が接続されるリード面が同一平面に配置されたリードフレームを用意する工程と、
前記バンプ電極を前記リードに接続して前記半導体チップを前記リードフレームに固定する工程と、
前記半導体チップの主面とリードフレームとの間に前記バンプ電極に接続されるリード面とは反対側のリード面および前記半導体チップの前記主面とは反対側の面が露出されるように絶縁性の樹脂を充填して硬化させる工程と、
前記リードを前記半導体チップの略外縁位置で切断する工程とを有することを特徴とする半導体装置の製造方法。 - 主面に複数のバンプ電極を有する半導体チップと、前記半導体チップの主面において所定の間隔を隔てて対面して配置されかつそれぞれ前記バンプ電極に接続される複数のリードとを有する半導体装置の製造方法であって、
前記バンプ電極をリードフレームの対応するリードにそれぞれ接続する工程と、
前記半導体チップの主面とリードとの間に絶縁性の樹脂を充填して硬化させる工程と、
前記リードを前記半導体チップの外縁位置で切断し前記各リードの切断された外端部を前記半導体チップの外縁部と同じ位置に配置する工程とを有することを特徴とする半導体装置の製造方法。 - 複数のリードを有する平坦なリードフレームを用意する工程と、半導体チップの主面に設けられたバンプ電極を前記リードに接続して半導体チップを前記リードフレームに固定する工程と、前記半導体チップを囲むように絶縁性の枠体を前記リードフレームに絶縁性の接着剤によって固定する工程と、前記枠体内に絶縁性の樹脂を充填して硬化させて前記半導体チップの主面を覆うとともに少なくとも半導体チップとリード間を樹脂で埋める工程と、前記リードを前記枠体の略外縁位置で切断する工程とを有することを特徴とする半導体装置の製造方法。
- 前記リードフレームの樹脂で覆われるリード部分には前記樹脂が充填される穴が設けられていることを特徴とする請求項７または請求項８に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33124695A JP3670371B2 (ja) | 1995-12-20 | 1995-12-20 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33124695A JP3670371B2 (ja) | 1995-12-20 | 1995-12-20 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09172033A JPH09172033A (ja) | 1997-06-30 |
| JP3670371B2 true JP3670371B2 (ja) | 2005-07-13 |
Family
ID=18241541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33124695A Expired - Fee Related JP3670371B2 (ja) | 1995-12-20 | 1995-12-20 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3670371B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040061220A1 (en) | 1996-03-22 | 2004-04-01 | Chuichi Miyazaki | Semiconductor device and manufacturing method thereof |
| JP2843315B1 (ja) | 1997-07-11 | 1999-01-06 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
| JP3655069B2 (ja) * | 1997-10-27 | 2005-06-02 | 沖電気工業株式会社 | 樹脂封止型半導体装置とその製造方法 |
| WO2001068304A2 (en) * | 2000-03-10 | 2001-09-20 | Chippac, Inc. | Flip chip-in-leadframe package and process |
| JP4497304B2 (ja) * | 2004-11-22 | 2010-07-07 | エルピーダメモリ株式会社 | 半導体装置及びその製造方法 |
-
1995
- 1995-12-20 JP JP33124695A patent/JP3670371B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09172033A (ja) | 1997-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6677674B2 (en) | Semiconductor package having two chips internally connected together with bump electrodes and both chips externally connected to a lead frame with bond wires | |
| KR100445073B1 (ko) | 듀얼 다이 패키지 | |
| US20050205973A1 (en) | Board-on-chip packages | |
| JP2001015679A (ja) | 半導体装置及びその製造方法 | |
| JP3670371B2 (ja) | 半導体装置およびその製造方法 | |
| JP3555062B2 (ja) | 半導体装置の構造 | |
| JPH10335366A (ja) | 半導体装置 | |
| US6198160B1 (en) | Surface mounted type semiconductor device with wrap-around external leads | |
| JP2756791B2 (ja) | 樹脂封止型半導体装置 | |
| JP3295987B2 (ja) | 半導体装置の製造方法 | |
| JP2518247Y2 (ja) | リードフレーム | |
| JP3745106B2 (ja) | 半導体装置およびその製造方法 | |
| JP2944586B2 (ja) | Ｂｇａ型半導体装置及びその製造方法 | |
| JP2587722Y2 (ja) | 半導体装置 | |
| KR200172710Y1 (ko) | 칩 크기의 패키지 | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JPH04359457A (ja) | 半導体装置およびその製造方法 | |
| JPH08181168A (ja) | 半導体装置 | |
| JP2851822B2 (ja) | 電子部品 | |
| JPS63107126A (ja) | 半導体装置 | |
| JPS615535A (ja) | 半導体装置 | |
| JPH01206660A (ja) | リードフレームおよびこれを用いた半導体装置 | |
| JP2803333B2 (ja) | 半導体装置 | |
| JP2004095612A (ja) | 半導体装置及び配線基板 | |
| JPH0846121A (ja) | 樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040622 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040823 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050412 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050414 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080422 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090422 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100422 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110422 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120422 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130422 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130422 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |