JP2803333B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2803333B2
JP2803333B2 JP2165328A JP16532890A JP2803333B2 JP 2803333 B2 JP2803333 B2 JP 2803333B2 JP 2165328 A JP2165328 A JP 2165328A JP 16532890 A JP16532890 A JP 16532890A JP 2803333 B2 JP2803333 B2 JP 2803333B2
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit chip
semiconductor device
mounting block
pattern portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2165328A
Other languages
English (en)
Other versions
JPH0461147A (ja
Inventor
裕二 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2165328A priority Critical patent/JP2803333B2/ja
Publication of JPH0461147A publication Critical patent/JPH0461147A/ja
Application granted granted Critical
Publication of JP2803333B2 publication Critical patent/JP2803333B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は集積回路を搭載するレジンモールド半導体装
置に関する。
〔従来の技術〕
従来のレジンモールド半導体装置について、内部の導
体接合部材にTAB(TAPE AUTOMATED BONDING)を用い
た構造を例として説明する。
第9図は従来例を示す平面図、第9図は第10図の断面
図を示す。
窓枠形状をなすポリイミドフィルム6上に形成された
複数の独立したパターン4は、ポリイミドフィルム6の
内側方向に突出して延在するインナーパターン部3と、
ポリイミドフィルム6の外側に突出して延在するアウタ
ーパターン部5によって構成されている。
それぞれの前記インナーパターン部3は、ポリイミド
フィルム6の内側中央に配置される集積回路チップ1上
に形成された電極バンプ2の配置に対応して設けられて
おり、かさね合された後インナーパターン部3上部から
接合用押圧ツール(図示せず)によって加熱加圧され、
電極バンブと金属接合がなされる。
また、他端となるアウターリード部5においては、外
部へ導出される外部リード部7とがかさね合された後、
金属接合がなされる。
その後、外部リード部7の一部および前記各部はレジ
ンを用いて封止され、モールド部8を形成する。
さらに、外部リード部7の一部であって、モールド部
8外に位置する外部リードをフォーミング加工され、諸
定のレジンモールド半導体装置が製造されている。
〔発明が解決しようとする課題〕
近年、半導体装置の機能増大にともない、集積回路の
入出力端子数の増加に対する要求が急激に高まってきて
おり、200ピンを越える半導体装置については、前記従
来例のようにTABを用いてこれに答えたレジンモールド
半導体装置が多用されるようになった。
しかし、集積回路の多機能化にともない、集積回路チ
ップの大型化がはかられるとともに各部位のさらなる微
細化が進められている。こうしたことにより、従来の半
導体装置構造において、次のような問題が生ずるように
なった。
1)レジンを用いた封止は、トンランスファ成形機にお
こなわれることが一般的であり、レジンの注入を第10図
に示すモールド部8の下部側面に位置するA部一ケ所よ
り金型内へ注入される。
このとき、集積回路チップおよびパターン4を含むポ
リイミドフィルム6部は、注入されるレジンの注入圧力
により、モールド部8の上部方向へ押し上げられ、最悪
の場合は、第10図のB部を拡大図示した第11図、第12図
に示すように、インナーパターン部3先端における、電
極バンプ2とインナーパターン部3との破断や、集積回
路チップ1のエッヂ部におけるインナーパターン部3と
のショートが発生し、集積回路が機能しない状態に陥い
ることがあこった。
これは、集積回路チップ1の大きさに相関し、レジン
注入による圧力を受ける面の増加にともなって、その発
生率が増大するとともに、微細化によりインナーリード
3が細くなり、強度不足から生じていた。
2)集積回路の多機能化とともに、集積回路の動作周波
数は高まり、消費電力が増大してきている。
このため、半導体装置に対して放熱性の改善が強く求
められており、従来の集積回路の全周をレジンで被う構
造では消費電力1.5Wまでの集積回路しか搭載できず、放
熱特性に対する限界が生じてきていた。
〔目 的〕
この発明は以上のような点に鑑みなされたものであ
り、レジン封止による内部の各接合部位の変形を押え、
各接合部位の不良率低減と高い信頼性を実現し、加えて
集積回路から発生する熱を効率よく外部へ放出すること
ができるレジンモールド半導体装置を提供することを目
的とする。
〔課題を解決するための手段〕
本発明の半導体装置は、電極を有する集積回路チップ
と、フィルムに開口部を有し前記開口部内を含む前記フ
ィルム上に配線パターンが形成され、前記配線パターン
の前記開口部内に位置するインナーパターン部と前記電
極とが接続されているフレキシブル基板と、前記インナ
ーパターン部と一体形成されたアウターパターン部に接
続される外部リード並びに支持リードを含むリードフレ
ームと、前記集積回路チップが載置される面並びに前記
載置面側から突出し前記支持リードと当接するように先
端が平面に形成された柱部を有する載置ブロックと、前
記集積回路チップ、前記フレキシブル基板、前記リード
フレームの一部及び前記載置ブロックの少なくとも一部
を封止してなるモールド部と、を有してなることを特徴
とする。
また上記構成に加えて、前記柱部は前記集積回路チッ
プが載置される面の隅にそれぞれ設けられることを特徴
とする。
また上記いずれかの構成に加えて、前記載置ブロック
において、前記集積回路チップ載置面に相対する面は露
出されてなるとともに前記外部リードは前記集積回路チ
ップ載置面方向に曲げられてなることを特徴とする。
また更に上記いずれかの構成前記載置ブロックは、熱
伝導性の良い部材からなることを特徴とする。なお放熱
性を考慮すると前記載置ブロックは、銅及び銅合金のい
ずれか一方からなることが好ましい。更に前記露出面に
は放熱器が接続されてなることを特徴とする。
〔実 施 例〕 以下、本発明を図面に示す実施例にしたがって説明す
る。
尚、各図は本発明を容易に理解するため、リード本数
等を少なく表わし、簡略化して示している。
まず、本発明に用いるリードフレームの一実施例につ
いて、第3図に平面図、第4図に断面図として示す。
このリードフレーム19は、0.15mmの厚さの金属板を打
抜き加工やエッチング加工によって作られる。そして、
その形状は部分的には幅の異なる箇所はあるが、全体と
して矩形枠を形作る枠部20と、その先端(内端)は前記
枠部20の中央へ四方向から向かう複数の外部リート7が
延びている。また、外部リード7の後端は、それぞれ枠
部20の内側に連結されている。
また、レジンモールド時に溶けたレジンの溶出を阻止
すべく、各外部リード間および外部リードと枠部20間に
延びるダムバー21が、枠部20中央部を取り囲むように配
設されている。
また、各ダムバー21を枠形に結び付けるダムバー連接
部22の略中央にあって、一端を枠部20の中央部に向けて
臨む載置ブロック支持リード23が、ダムバー21およびタ
ムバー連接部22によって囲まれる対角の四隅に設けられ
ている。
さらに、枠部20の両側縁に沿って、定間隔にガイド孔
24が設けられ、リードフレームを用いての組立、搬送用
の位置決め孔や引掛移送孔として用いられる。
次に、以上の構造をもつリードフレームとともに、導
体接合部材となるTAB部品が用意される。
TAB部品は、窓枠状に構成されたポリイミドフィルム
6が用意され、その上面に銅箔を主体とする複数のパタ
ーン4が形成されている。それぞれのパターンは、その
一端を窓枠状のポリイミドフィルム6内側に突出して延
在するインナーパターン部3と、外側に突出して延在す
るアウターパターン部5が設けられている。
インナーパターン部3の配置は後に導体接合される集
積回路チップの電極バンプピッチと一致しており、アウ
ターパターン部5の配置は前記リードフレームの外部リ
ード7先端部における配置ピッチと同じくして設けられ
ている。
用意されたリードフレームとTAB部品は、前記外部リ
ード7と前記アウターパターン部5において位置合せが
なされた後、ハンダ、金等の金属結合部材を用いて結合
し、一体化され、本発明に用いるリードフレームが完成
する。
第8図は、本発明に用いる載置ブロックの一実施例を
斜視図として示す。
載置ブロック10は、平面形状が略正方形に形成されて
おり、一方の面の四隅に柱部11が設けられている。ま
た、柱部11が設けられた面の略中央には、金属結合部材
や接着剤等の固着部材13を用いて電極バンプ2側を上に
して集積回路チップ1が固着配置されている。
また、載置ブロック10は、半導体装置として完成後、
載置ブロック10の他方の面をモールド部表面に露出し、
集積回路チップ1から発する熱を放出する役割をもたせ
ているため、その材質を銅および銅合金等の熱伝導性の
優れる材質が用いられている。
次に、本発明による半導体装置の組立について一実施
例を説明する。
第3図は、レジンモールド加工前まで加工された状態
を示す平面図。同じ第3図は第4図の一部断面図。第3
図は第5図の一部拡大斜視図である。
まず、接合部となるリードフレーム19上に更生された
インナーパターン部3先端部と載置ブロック10上に載置
された集積回路チップ1上の電極バンプ2との平面的な
位置合わせがなされた後、インナーパターン部3の上部
側から、加熱された接合押圧ツール(図示せず)により
押圧され、インナーパターン部3と電極バンプ2との間
が、それぞれ事前に施された金属どうしにおいて合金が
形成し、固着導体接合がなされる。
次に、載置ブロック10の四隅に設けられた柱部11の上
面において、対向するリードフレーム19に構成された四
ケ所の載置ブロック支持リード23と重ね合わせ、それぞ
れの部材に事前に施された金属結合部材もしくは接着剤
もしくはスポット溶接等によって固着し、載置ブロック
はリードフレームと一体化し保持される。尚、このよう
な加工をおこなう上で、柱部11Aの図柱寸法hは、集積
回路チップ1〜外部リード7間の接合後、各接合部、各
部材に対して機械的ストレスを加わることなく柱部上面
と載置ブロック支持リード面の高さを一致するよう実験
ならびに計算がなされ決定されているのである。
以上の接合加工の後、ダムバー21の内側をレジンで封
止し、レジンからなるモールド部8で、集積回路チップ
1、載置ブロック10の一部、ポリイミドフィルム6およ
びパターン4による導体接合部、外部リード7の一部が
被われる。
第1図は、以上の加工の後、外部リード間を連接する
ダムバー、外部リードの枠部と連接する部分、およびモ
ールド部側面において載置ブロック支持リードを切断除
去され、リードフレーム枠部から分離した後、外部リー
ドをその途中から折り曲げ、ガルウイングタイプの諸定
の形状にした本発明による一実施例を示す半導体装置の
断面図である。また、第2図は第1図のP視図を示す。
第1図では載置ブロック10の一部がモールド部8の一
方の平面と一致する面に露出するように加工されてお
り、さらにこの露出面14上には放熱特性をさらに向上さ
せる目的で、放熱器15を固着している。
尚、こうした構造を形成するため、従来例を示した第
10図と異なり、集積回路チップ1の裏面側に放熱器15が
設けられれよう外部リードのフォーミング方向に対して
集積回路チップが逆になるように構成されている。
このような実施例においては、レジンの注入が第1図
A部からおこなわれるため、載置ブロック10を上面方向
へ押し上げる力が働く。
しかし、柱部11を含む載置ブロック10の総厚(第5図
t寸法)が載置ブロック支持リード面とモールド成型金
型(図示せず)の載置ブロック側モールド部形成面間距
離に等しく設計されており、レジンの注入によって載置
ブロックが押し上げられても、モールド成型金モールド
部形成面に載置ブロックが押しあたり、押し上げる量を
規制される。
したがって強度的に弱いインナーパターン部3先端等
への機械的ストレスが加わらなくなるのである。
〔発明の効果〕
1)以上のように本発明によれば、載置ブロックがその
四隅において載置ブロック支持リードによって強固に保
持されるため、リードフレーム面に対する集積回路チッ
プの面およびポリイミドフィルム等導体接合部材が動く
ことがなく、極めて安定して保持される。
したがって、レジンモールド時に生ずるレジンの注入
圧力によって内部に構成される各部の移動変形を少なく
おさえることができる。
よって、インナーパターン部と集積回路チップの電極
バンプの接合部に機械的ストレスが加わらなくなり、安
定した接合品質を維持することができる。
また、ポリイミドフィルムを核としてつくられるイン
ナーパターン部やアウターパターン部の変形、破断をお
こすことがない。
また、アウターパターン部と外部リード部の接合にお
いても同様に安定した接合品質を維持することができる
等、本発明により、信頼性の高い安定した接合性を確保
した半導体装置が提供できる。
2)従来は、内部に構成される各部のレジン注入圧力に
よる移動、変形を押えるため、レジン注入力を極力押え
るとともに、条件の設定を慎重におこなわなければ、品
質が不安定であった。
しかし、本発明による構造により、内部各部が強固な
ものとなったため、レジン注入圧力を容易に高めること
が可能となった。このことにより、従来、レジン注入圧
力が弱いことによって、二次的に発生していたモールド
内部や表面における気泡の発生も、合せて押えることが
可能となり、耐湿性が優れ、外観も損なうことのない製
品とすることが実現できた。
3)さらに本発明の実施例にあるように、載置ブロック
を銅および銅合金等の熱伝導性に優れる材質を用い、集
積回路チップから発生する熱をレジンを介在させること
なく直接外気に開放することが可能となり、熱抵抗値等
の半導体装置の放熱特性の大幅な改善を実現している。
また、モールド部に露出した載置ブロック上に各種放
熱器を設置することにより、より一層の放熱特性向上が
はかられる。
以上のように、本発明にかかる従来の問題点を解決す
るとともに、レジンモールド半導体の優秀さをより一層
大きく提供せんとするものであり、今後ますます多機能
化、大型化する集積回路に対応した半導体装置として格
別な効果を有するものである。
【図面の簡単な説明】
第1図は本発明による半導体装置の断面図、第2図は第
1図P視による一部断面平面図、第3図は本発明による
半導体装置製造途上の組立平面図、第4図は第3図の一
部側面視図、第5図は第3図の一部斜視図、第6図は本
発明に用いるリードフレームの平面図、第7図は第6図
の一部側面視図、第8図は本発明に用いる載置ブロック
に、集積回路チップを搭載した斜視図、第9図は従来の
半導体装置の一部断面平面図、第10図は第9図の断面
図、第11図、第12図は従来の半導体装置にて生じていた
不具合を説明した側面図。 1……集積回路チップ 2……電極(電極バンプ) 7……外部リード 8……モールド部 10……載置ブロック 11……柱部 23……載置ブロック支持リード

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】電極を有する集積回路チップと、 フィルムに開口部を有し前記開口部内を含む前記フィル
    ム上に配線パターンが形成され、前記配線パターンの前
    記開口部内に位置するインナーパターン部と前記電極と
    が接続されているフレキシブル基板と、 前記インナーパターン部と一体形成されたアウターパタ
    ーン部に接続される外部リード並びに支持リードを含む
    リードフレームと、 前記集積回路チップが載置される面並びに前記載置面側
    から突出し前記支持リードと当接するように先端が平面
    に形成された柱部を有する載置ブロックと、 前記集積回路チップ、前記フレキシブル基板、前記リー
    ドフレームの一部及び前記載置ブロックの少なくとも一
    部を封止してなるモールド部と、 を有してなることを特徴とする半導体装置。
  2. 【請求項2】前記柱部は前記集積回路チップが載置され
    る面の隅にそれぞれ設けられることを特徴とする請求項
    1記載の半導体装置。
  3. 【請求項3】前記載置ブロックにおいて、前記集積回路
    チップ載置面に相対する面は露出されてなるとともに前
    記外部リードは前記集積回路チップ載置面方向に曲げら
    れてなることを特徴とする請求項1または2記載の半導
    体装置。
  4. 【請求項4】前記載置ブロックは、熱伝導性の良い部材
    からなることを特徴とする請求項1乃至3記載の半導体
    装置。
  5. 【請求項5】前記載置ブロックは、銅及び銅合金のいず
    れか一方からなることを特徴とする請求項4記載の半導
    体装置。
  6. 【請求項6】前記露出面には放熱器が接続されてなるこ
    とを特徴とする請求項4または5記載の半導体装置。
JP2165328A 1990-06-22 1990-06-22 半導体装置 Expired - Fee Related JP2803333B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2165328A JP2803333B2 (ja) 1990-06-22 1990-06-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2165328A JP2803333B2 (ja) 1990-06-22 1990-06-22 半導体装置

Publications (2)

Publication Number Publication Date
JPH0461147A JPH0461147A (ja) 1992-02-27
JP2803333B2 true JP2803333B2 (ja) 1998-09-24

Family

ID=15810248

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2165328A Expired - Fee Related JP2803333B2 (ja) 1990-06-22 1990-06-22 半導体装置

Country Status (1)

Country Link
JP (1) JP2803333B2 (ja)

Also Published As

Publication number Publication date
JPH0461147A (ja) 1992-02-27

Similar Documents

Publication Publication Date Title
JP3793628B2 (ja) 樹脂封止型半導体装置
US5091341A (en) Method of sealing semiconductor device with resin by pressing a lead frame to a heat sink using an upper mold pressure member
JP3087709B2 (ja) 半導体装置およびその製造方法
US8203848B2 (en) Circuit device and method of manufacturing the same
JPH1098072A (ja) 半導体装置及びその製造方法
JP2000307045A (ja) リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
JP7173487B2 (ja) 半導体装置
JP4635471B2 (ja) 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム
US5708295A (en) Lead frame and method of manufacturing the same, and resin sealed semiconductor device and method of manufacturing the same
JP2019091922A (ja) 半導体装置
JP2803333B2 (ja) 半導体装置
JP2001024133A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2803334B2 (ja) 半導体装置
JP3183063B2 (ja) 半導体装置
JP3670371B2 (ja) 半導体装置およびその製造方法
JP2001135767A (ja) 半導体装置およびその製造方法
JPH07211847A (ja) 半導体装置とその製造方法及びその搭載構造と搭載方法
JPH09312372A (ja) 半導体装置の製造方法
JPH06140554A (ja) 電子部品の引出しリードおよびその接合法
JP2542806B2 (ja) 半導体装置
JPH07122701A (ja) 半導体装置およびその製造方法ならびにpga用リードフレーム
JP3271500B2 (ja) 半導体装置
JPH08130267A (ja) 樹脂封止型半導体パッケージ、それを用いた樹脂封止型半導体装置およびその製造方法
JP2536568B2 (ja) リ―ドフレ―ム

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees