JPH0461147A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0461147A
JPH0461147A JP2165328A JP16532890A JPH0461147A JP H0461147 A JPH0461147 A JP H0461147A JP 2165328 A JP2165328 A JP 2165328A JP 16532890 A JP16532890 A JP 16532890A JP H0461147 A JPH0461147 A JP H0461147A
Authority
JP
Japan
Prior art keywords
mounting block
integrated circuit
sections
lead frame
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2165328A
Other languages
English (en)
Other versions
JP2803333B2 (ja
Inventor
Yuji Ito
裕二 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2165328A priority Critical patent/JP2803333B2/ja
Publication of JPH0461147A publication Critical patent/JPH0461147A/ja
Application granted granted Critical
Publication of JP2803333B2 publication Critical patent/JP2803333B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は集積回路を搭載するレジンモールド半導体装置
に関する。
[従来の技術1 従来のレジンモールド半導体装置について、内部の導体
接合部材にTAB (TAPE  AUTOMATED
  BONDING)を用いた横道を例として説明する
第9図は従来例を示す平面図、第9図は第】0図の断面
図を示す。
窓枠形状をなすポリイミドフィルム6上に形成さねた複
数の独立したパターン4は、ポリイミドフィルム6の内
側方向に突出して延在するインナーパターン部3と、ポ
リイミドフィルム6の外側に突出して延在するアウター
パターン部5によって構成されている。
それぞれの前記インナーパターン部3は、ボリイミドフ
ィルム6の内側中央に配置さ7]る梁構回路チップ11
に形成された電極バンブ2の配置(,1′対応し、て設
けられT:おり、かさオ」合さ第1た後イニ・テーパタ
ーン部311部から接合用抑圧ツール(し1示セず)に
よって加熱加月さオL、1Jf4パン2/と金属接合が
なされる。
また、他端どなるアウターリード部5においては、外部
へ導出される外部リード部7とがかさね合された後、金
属接合がなされる。
その後、外部リード部7の一部J−iよび前記各部は1
ノジンを用いて封止され、モールド部8会・形成する。
さらに、外部リード部7の一部であ・ンτ゛、モールド
部8外に位Wt1′る外部リードをフォーミンク加工さ
れ、諸定のレジンモールド半導体装置が製造されている
[発明が解決しようとする課題] 近年、半導体装置の機能増大にともない、集積回路の入
出力端子数の増加に対する要求が急激1こ高まってきで
おり、200ビンを越λる半導体装置に゛つい′Cは、
前記従来例のよ)i、”]”ABを用いてこれに答え?
:二1.ンジンールド牢導体装置が多用さ才するよう番
ごメj−) f:: 。
しかし5、集積回路の多機1iffl イ1′f、“ど
もない、!¥積回路チップの大聖化がほから才するとと
も17名部荀のさらなる微細化が進められている。こう
し、!、・こと1ごより、従来の半導体装置1′Ill
;r、畳、゛おいζ、次のような問題が生ずるようにな
った。
1 ) L−ジンを用いた↑・1」、i:、:、 Iま
、トランスノアハ父升三機にておこなわれるごとか−#
lQ的であり、L/レジン注入を第10図に示すモール
ド部8の下部側面に位置するA部−ウ所より金型内へ注
入される。
このとき、集積し1路デツプおよびパターン4を含むポ
リイミドフィルム6部は、注入されるL/レジン注入圧
力により、モールド部8の上部方向へ押し上げられ、最
悪の場合は、第10図のB部を拡大図示した第11図、
第12図に示すように、インナーパターン部3先端にお
ける、電極バンブ2とインナーパターン部3との破断や
、集積回路デツプ1のコーツヂ部にi3ケるインブーパ
ターン部3どのショートが発生し、集$1回路が機能し
ない状態に陥いることがおこった。
これは、集積[:1路デツプ1の大きさに相関し2、レ
ジン注入による圧力を受ける面の増加にともなって、そ
の発生率が増大するとともに、微細化により一インナー
リード3か細くなり、強度不足から生じでい!、−0 2)集積回路の多機能化とともに、集積回路の動作周波
数は高まり、消費電力が増大してきている。
このため、半導体装置に対して放熱性の改善が強く求め
られており、従来の集積回路の全周をし・ジンで被う構
造では消費電力1.5Wまでの集積回路しか搭載できず
、放熱特性に対する限界が生じてきていた。
[目 的] この発明は以上のような点に鑑みなされたものであり1
.レジン封止による内部の各接合部位の変形を押え、各
接合部位の不良率低減と高い13穎性を実現し、加えて
集積回路から発生する熱を効率よく外部へ放出すること
ができるレジン(−ルド′4−導体装置を提供すること
を目的とする。
〔課題を解決するための千F’Q] 本発明の平溝(4装置は、一方の面の略外周に複数の柱
部が設けられ、同面の略中央部番こは集積[「]1路素
子が固着されている載置ブロックと、その端を前記載置
ブロックの周縁方向に臨ませ、他端を外力へ延在させた
複数の外部リードと、前記外部リードの前記一端近傍と
前記集積回路素子の電極とを電気的に接続した導体接合
部材と、1lii記載置ブロツクの柱部上面に固着さね
外ノフへ延在した載置ブロック支持リードからなり、前
記載置ブロック、前記導体接合部材、前記外部リード、
および前記載置ブロック支持リードがレジンでモールド
することにより形成したモールド部にて被われ、少なく
とも前記載置ブロックの一部および外部リードの一部が
モールド部の外周面より露出されていることを特徴とす
る。
[実 施 例1 以下、本発明を図面に示す実施例にしたか−って説明す
る。
尚、各図は本発明を容易に理解するため、リド本数等を
少なく表わし7、簡略化し5て示し7ている、 まず1本発明に用いるリードフレームの一実施例につい
て、第3図に平面図、第4図に断面図として示す。
このリードフレーム19は、0.15mmの厚さの金属
板を打抜き加工やエツチング加工によ−。
て作ら才する、そし2て2ぞの形状は部分的には幅の異
なる箇所はあるが、全体として矩形枠を形作る枠部20
と、その先端(内端)は前記枠部20の中央へ四方向か
ら向かう複数の外部リード7が延びている。また、外部
リード7の後端は、それぞれ枠部20の内側に連結され
ている。
また、レジンモールド時に溶けたレジンの流出を阻止す
べく、各外部リード間および外部り・〜ドと枠部20間
に延びるダムバー21が、枠部2゜中央部を取り囲むよ
うに配設されている。
また、各ダムバー21を枠形に結び付けるダムバ一連接
部22の略中央にあって、一端を枠部20の中央部に向
けて臨む載置ブロック支持リ −ド2:3が、ダムバー
21およびダムバ一連接部22によって囲まれる対角の
四隅に設りら第1(いる。
さらに、枠部20の両側縁に沿って、定間隔にガイド孔
24が設けられ、リードフレームを用いての組立、搬送
用の位置決め孔や引掛移送孔とし7で用いらtする。
次に、以上の構造をもつリー ドフレームととも番コ、
導体接合部材どなるTAB部品が用意される。
TAB部品は、窓枠状に構成さ才1だポリイミドフィル
ム6が用意され、その上面に銅箔を主体とする複数のパ
ターン4が形成されている。それぞハのパターンは、そ
の一端を窓枠状のポリイミドフィルム6内側に突出して
延在するインナーバタン部3と、外側に突出して延在す
るアウターパターン部5が設けられている。
インナーパターン部3の配置は後に導体接合される集積
回路チップの電極バンブピッチと一致しており、アウタ
ーパターン部5の配置は前記リドフレームの外部リー 
ドア先端部における配置ピッチと同じくして゛設けられ
ている。
用意されたリードフレームとTAB部品は、前記外部り
−Fニアと前記アウターパターン部5におい−C位置合
せがなされた後、ハンダ、金等の金属結合部材を用いで
結合し、一体化され、本発明に用いるリードフレームが
完成する。
第8図は、本発明に用いる載置ブロックの一実施例を斜
視図として示す。
載置ブロック10は、平面形状が略正方形に形成されて
おり、一方の面の四隅に柱部11が設けられている。ま
た、柱部11が設けられた面の略中央には、金属結合部
材や接着剤等の固着部材13を用いて電極バンブ2側を
上にして集積回路チップ1が固着配置されている。
また5載置ブロツク10は、半導体装置として完成後、
載置ブロック10の他方の面をモールド部表面に露出し
、集積回路チップ1がら発する熱を放出する役割をもた
せているため、その材質を銅および銅合金等の熱伝導性
の優れる旧質が用いられている。
次に、本発明による半導体装置の組i′1について実施
例を説明する。
第:3図は、レジンモールド加工前まで加工された状態
を示す平面図、同じ第3図は第4図の一部断面図。第3
図は第5図の一部拡大斜視図である。
まず、接合部となるリードフレーム19土に構成された
インナーパターン部3先端部と載置ブロックlO上に載
置された集積回路チップl上の電極バンブ2との平面的
な位置合せがなされた後、インナーパターン部3の上部
側から、加熱された接合押圧ツール(図示せず)により
押圧され、インナーパターン部3と電極バンブ2との間
が、それぞれ事前に施された金属どうしにおいて合金が
形成し、固着導体接合がなされる。
次に、載置ブロック10の四隅に設Gづられた柱i1.
1の上面において、対向するリードフレーム19に構成
された四ケ所の載置ブロック支持り−ド23と重ね合わ
せ、−t−hぞれの部材に事前(、、施された金属結合
部十オもシ、<は接着剤もシ、(はスポット溶接等によ
って固着し5、載置ブロックはリードフレームと−9一
体イヒし保持される。 尚、このような加工をおこなう
上で、柱部11Aの図中□f 91’=hは、集積回路
チップ1〜外部リード7間の接合後、各接合部、各部材
に対し、て機械的〕、トレスを加わることなく柱部上面
と載置ブロック支持リード面の高さを一致するよう実験
ならびに計算がなされ決定さねているのである。
以上の接合部]:の後、ダムバー21の内側をレジンで
封止し、レジンからなるモールド部8で、集積回路チッ
プ1、載置ブロック10の一部、ボッイミドフィルム6
およびパターン4による導体接合部、外部リード7の一
部が被われる。
第1図は、以上の加工の後、外部リード間を連接するダ
ムバー、外部リードの枠部と連接する部分、およびモー
ルド部側面において載置ブロック支持リードを切断除去
され、リードフレーム枠部から分離した後、外部リード
をその途中から折り曲げ、ガルウィングタイプの諸定の
形状(どしまた本発明による 実施例を示1*導体装置
の断面図である。また、第2図は第1図のI−)視図を
不導。
第1図では載置ブ(」ツク1 (1)の一部が−)“ 
ルド部8の一力の平面と一致する面に露出電るよ)(、
ご加]:さねでおり、さらにその5134面14十には
hy熱特゛目−をさらに向上−させる[−4的τ″、放
熱器15イ;・固着している。
尚、こうした構造を形成するため、従来例を示した第1
0図と異なり、集積回路チップlの裏面側に放熱器15
が設置、Jられるよう外部リードの)オーミンク方向に
対して集積回路チップが逆になるように構成されている
このような実施例においては、レジンの注入が第1図A
部からおこなわれるため、載置ブロック10を上面方向
へ押し1げる力が働く。
しかし、柱部11を含む載置ブ[]ツク10の総厚(第
5図を寸法)が載置ブロック支持リード面とモールド成
型金型(図示せず)の載置ブロック側モールド部形成面
間距離に等しく設計されて唱り、レジンの注入によって
載置ブロックが押しトげられても、モールド成型金モー
ルド部形成面に載置ブロックが押しあたり、押し」−げ
るIを規制さ才]る。
したがって強度的に弱いインナーパターン部3先端等へ
の機械的ストレスが加わらなくなるのである。
[発明の効果] 1)以上のように本発明によれば、載置ブロックがその
四隅において載置ブロック支持リードによって強固に保
持されるため、リードフレーム面に対する集積回路チッ
プの面およびポリイミドフィルム等導体接合部材が動く
ことがなく、極めで安定して保持される。
したがって5レジンモ一ルド時に生ずるレジンの注入圧
力によって内部に構成される各部の移動変形を少なくお
さえることができる。
よって、インナーパターン部と集積回路チップの電極バ
ンブの接合部に機械的ストレスが加わらなくなり、安定
した接合品質を維持することができる6 また、ポリイミドフィルムを核としてつくられるインナ
ーパターン部やアウターパターン部の変形、破断をJ5
こ−4ことがない。
また、アウターパターン部と外部リード部の接合におい
ても同様に安定した接合品質を維持することができる等
、本発明により、信頼性の高い安定した接合性を確保し
た半導体装置が提供できる。
2)従来は、内部に構成される各部のレジン注入圧力に
よる移動、変形を押久るため、レジン注入力を極力押え
るとともに、条件の設定を慎重におこなわなければ、品
質が不安定であった。
しかし、本発明による構造により、内部各部が強固なも
のとなったため、レジン注入圧力を容易に高めることが
可能となった。このことにより。
従来、レジン注入圧力が弱いことによって、二次的に発
生していたモールド内部や表面における気泡の発生も、
合せて押えることが可能となり、耐湿性が優れ、外観も
損なうことのない製品とすることが実現できた。
3)さらに本発明の実施例にあるように、載置ブロック
を銅および銅合金等の熱伝導性に優れる材質を用い、集
積回路チップから発生する熱をり、−ジンを介在させる
ことなく直接外気に開放することが可能となり、熱抵抗
値等の半導体装置の放熱特性の大幅な政舊を実現してい
る。
また、(−ルド部に露出した載置ブロック上、に各種放
熱器を設置することにより、より一層の放熱特性向上が
はかられる。
J、ulのように、本発明にかかる従来の問題点を解決
するとともに、レジンモールド半導体の優秀さをより一
層大きく提供せんとするものであり、今後ますます多機
能化、大型化する集積回路に対応した崖導体装置と12
で格別な効果を有するものである。
【図面の簡単な説明】
第1図は本発明による半導体装置の断面図、第2図は第
1図P視による一部断面平面図、第3図は本発明による
」−導体装置製造途」−の組1′)平面!区、第4図は
第:3図の一部側面視図、第5図は第33図の一部斜視
図、第6図は不発明番ご用いるりトル−ムの平面図、第
7図は第6図の 部側面視図、第8図は本発明に用いる
載置プ(−ノック1.1”、集積回路チップを括載した
斜視図、第4)図1」従来の半導体装置の一部断面平面
図、第10図は第9図の断面図、第11図、第12図は
従来の半導体装置にて生じていた不具合を説明した側面
図。 1 ・ 2 ・ 7 ・ 8 ・ 10 ・ 11 ・ 23 ・ 集積回路チップ 電極(fit極バンブ) 外部り〜ド モールド部 載置ブロック 柱部 載置ブロック支持リ ド 以  −ト 第4図 第1図 東10図 第11図 第12図

Claims (1)

    【特許請求の範囲】
  1.  一方の面の略外周に複数の柱部が設けられ、同面の略
    中央部には集積回路チップが固着されている載置ブロッ
    クと、その一端を前記載置ブロックの周縁方向に臨ませ
    、他端を外方へ延在させた複数の外部リードと、前記外
    部リードの前記一端近傍と前記集積回路チップの電極と
    を電気的に接続した導体接合部材と、前記載置ブロック
    の柱部上面に固着され外方へ延在した載置ブロック支持
    リードからなり、前記載置ブロック、前記導体接合部材
    、前記外部リード、および前記載置ブロック支持リード
    がレジンでモールドすることにより形成したモールド部
    にて被われ、少なくとも前記載置ブロックの一部および
    外部リードの一部がモールド部の外周面より露出されて
    いることを特徴とする半導体装置。
JP2165328A 1990-06-22 1990-06-22 半導体装置 Expired - Fee Related JP2803333B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2165328A JP2803333B2 (ja) 1990-06-22 1990-06-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2165328A JP2803333B2 (ja) 1990-06-22 1990-06-22 半導体装置

Publications (2)

Publication Number Publication Date
JPH0461147A true JPH0461147A (ja) 1992-02-27
JP2803333B2 JP2803333B2 (ja) 1998-09-24

Family

ID=15810248

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2165328A Expired - Fee Related JP2803333B2 (ja) 1990-06-22 1990-06-22 半導体装置

Country Status (1)

Country Link
JP (1) JP2803333B2 (ja)

Also Published As

Publication number Publication date
JP2803333B2 (ja) 1998-09-24

Similar Documents

Publication Publication Date Title
US8981552B2 (en) Power converter, semiconductor device, and method for manufacturing power converter
TWI496262B (zh) 多導線架封裝
KR20080073735A (ko) 상단 및 하단 노출 패키지 반도체 조립 장치 및 방법
JPH0883866A (ja) 片面樹脂封止型半導体装置の製造方法及びこれに用いるキャリアフレーム
JPH1098072A (ja) 半導体装置及びその製造方法
US20020022304A1 (en) Semiconductor device, method for fabricating the same, circuit board and electronic device
JP2010118577A (ja) 樹脂封止型半導体装置およびその製造方法
KR20150129269A (ko) 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지, 제조 방법
JP3183063B2 (ja) 半導体装置
JP4038021B2 (ja) 半導体装置の製造方法
JP3670371B2 (ja) 半導体装置およびその製造方法
JPH0461147A (ja) 半導体装置
JP5119092B2 (ja) 半導体装置の製造方法
JP2803334B2 (ja) 半導体装置
JP2008244045A (ja) 半導体装置およびその製造方法
JPH03286558A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
JP3270883B2 (ja) 半導体装置
JPH09199631A (ja) 半導体装置の構造と製造方法
JP3271500B2 (ja) 半導体装置
JP3398556B2 (ja) 半導体装置の製造方法
JP2009081308A (ja) 半導体パッケージ及び半導体パッケージの製造方法
JP3599566B2 (ja) 半導体装置の製造方法
JPH08181168A (ja) 半導体装置
JP2914577B2 (ja) 表面実装電子デバイスの製造方法
JP4123131B2 (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees