TWI496262B - 多導線架封裝 - Google Patents

多導線架封裝 Download PDF

Info

Publication number
TWI496262B
TWI496262B TW099130456A TW99130456A TWI496262B TW I496262 B TWI496262 B TW I496262B TW 099130456 A TW099130456 A TW 099130456A TW 99130456 A TW99130456 A TW 99130456A TW I496262 B TWI496262 B TW I496262B
Authority
TW
Taiwan
Prior art keywords
lead frame
leadframe
integrated circuit
die
direct electrical
Prior art date
Application number
TW099130456A
Other languages
English (en)
Other versions
TW201117339A (en
Inventor
Jaime A Bayan
Original Assignee
Nat Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nat Semiconductor Corp filed Critical Nat Semiconductor Corp
Publication of TW201117339A publication Critical patent/TW201117339A/zh
Application granted granted Critical
Publication of TWI496262B publication Critical patent/TWI496262B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Description

多導線架封裝
本發明大體上係關於積體電路裝置的封裝，且更明確地說，係關於用於多晶片模組、封裝中系統配置、或是其它複雜元件的導線架封裝的使用。
許多積體電路(Integrated Circuit，IC)裝置封裝會運用一金屬導線架在一積體電路晶粒與多個外部元件之間提供電氣互連。此等導線架通常包含很多金屬導線，該等金屬導線係延伸自一晶粒並且包含在相同的一般平面裡面，以便幫助大量相同導線架的迅速生產。許多導線架還會在和該等金屬導線相同的一般平面裡面包含一晶粒貼附墊(Die Attach Pad，DAP)，通常係在它們的中心處或附近。該DAP能夠在該封裝的組裝期間支撐該晶粒，為該封裝提供接地接點或其它電氣接點，並且還能夠藉由提供一良好的熱傳導路徑來消散該晶粒所產生之過多的熱量以幫助該封裝進行熱管理。
雖然早期的導線架設計通常係為單一晶粒提供一DAP及多條金屬電氣導線；不過，技術的發展卻已經造成比單晶粒封裝更複雜的元件。舉例來說，能夠運用導線架的複雜元件還包含多晶片模組(Multi-Chip Module，MCM)以及封裝中系統(System In Package，SIP)IC配置等。MCM與SIP兩者的多個晶片及/或其它元件可能全部在單一封裝裡面，相較於所有相同或類似晶片或元件通常分散在多個已封裝元件中的傳統配置，這會傾向於達到節省空間與成本的目的。
雖然MCM與SIP代表較簡單的傳統IC設計上的改善；不過，這些比較複雜的裝置卻需要在有限的空間中用到許多電氣接點。當結合一MCM或SIP的此種複雜性時，傳統單導線架之大體為平面的特性便可能會導致一相對於其它IC裝置仍具有較大佔用面積之精密裝置。如一般的瞭解，通常並不希望IC裝置有很大的佔用面積，尤其是在可攜式裝置中，例如：蜂巢式電話、個人數位助理、媒體播放裝置、以及類似裝置。通常希望有產生較小裝置佔用面積的IC裝置封裝，因為較小的裝置佔用面積傾向於造成較大的組裝產量以及較低的單位成本。舉例來說，除了其它類似的引證案之外，還可以在美國專利案第5,994,768號、第6,072,228號、以及第6,215,176號中找到運用更先進導線架結構的封裝的範例，例如，用於更複雜的IC配置。當然，引進多層及/或多部件導線架結構(例如，在前面的引證案中的結構)可能會導致在較簡單的導線架配置中沒有發現過的額外問題與困難。此等困難可能還包含熱消散及/或寄生消散的問題等。
雖然許多該等裝置及用於封裝IC裝置的技術在過去大體上都運作的非常良好；不過，仍然希望提供改善的方式來封裝IC裝置。明確地說，用於MCM、SIP、及其它複雜IC結構之基於複雜導線架的封裝，以便在比較小的總佔用面積裡面提供可靠的效能以及合宜的熱消散與寄生消散是所想要的。
本發明的其中一項優點係提供改善的封裝予運用一導線架同時在整個晶片封裝中佔據很小的佔用面積的複雜積體電路配置。此目的至少部分係經由使用相對於彼此及一主要晶粒被配置成堆疊形式的複數個分離導線架來達成。這些複雜多導線架封裝的可靠度及小的整體間隔至少部分係由於兩個分離導線架之間的複數個電氣連接器，其直接連接該個別的導線架。
於各種實施例中，一積體電路裝置或封裝包含：一第一導線架；一第二導線架，其平行於且與該第一導線架分離；以及介於該等第一導線架與第二導線架之間的複數個直接電氣連接器。該第一導線架通常會定義一第一平面並且具有被調適成用以耦合至一相關聯主要晶粒的一晶粒貼附墊以及被調適成用以耦合至該相關聯主要晶粒之上的一或多個接點的第一複數條電氣導線。該第二導線架通常會定義一第二平面，該第二平面實質上平行於且與該第一平面分離，而且該第二導線架具有第二複數條電氣導線，該等第二複數條電氣導線會被調適成用以耦合至該相關聯主要晶粒之上的一或多個接點、該第一導線架、或是兩者。除了在該第一導線架與第二導線架之間提供直接電氣接點之外，該等複數個直接電氣連接器還會控制該第一導線架與第二導線架之間的距離。
於某些實施例中，導線架之間的距離在兩個導線架的實質全部位置處可能保持不變。於其它實施例中，一或兩個導線架的不同部分會從它們的個別導線架平面處下陷(downset)或是偏離它們的個別導線架平面，而且導線架之間的距離在每一個區域中並不相同。於此等實施例中，各個區域處的導線架之間的距離仍會受控於該等複數個直接電氣連接器，該等直接電氣連接器的類型及/或尺寸皆不相同，端視在它們個別位置處導線架之間的特殊距離或偏移量而定。
於各種實施例中，該等第一導線架與第二導線架會被配置成用以堆疊在彼此的頂端，該堆疊形式可能還會容納該相關聯主要晶粒。其它的實施例可能還包含：該相關聯主要晶粒本身；一次要積體電路元件，例如，一第二晶粒、電容器、電感器、或是子板；及/或一囊封劑或鑄造成形劑，其會黏結並且保護該等導線架、主要晶粒、次要晶粒、其它元件及/或複數個直接電氣連接器的數個部分。此外，一或兩個導線架可能為無導線導線架。
於某些實施例中，該等複數個直接電氣連接器可能包括一或多個球體，該等球體之中具有銲劑或是另一類似材料。此等球體可能還包含一聚合物材料，俾使得在該銲劑或是其它類似材料回銲時可以保持該球體的結構性堅硬度。因為在回銲程序期間可以保持該些複數個聚合式球體(poly-ball)的結構性堅硬度，所以，能夠使用該等球體的高度來控制該等第一導線架與第二導線架之間的距離。
於某些實施例中，該等複數個直接電氣連接器可能包括一或多個金屬垂片，該等金屬垂片會從其中一個導線架延伸到另一個導線架。於此等金屬垂片配置中，每一個該等金屬垂片中的至少其中一端會被銲接或熔接至該等導線架中的其中一者，俾使得該垂片會向下彎曲或是被引導向下，其末端會被銲接或以超音波方式熔接至另一導線架。此等單端銲接垂片本質上通常為n形或是s形。於某些配置中，該等垂片可能為n形，該遠端會鄰接反向的導線架；而於某些配置中，該等垂片可能為s形，該遠端則會沿著該反向導線架前進。在任一種類型的垂片中，該等垂片通常會提供足夠的結構性堅硬度，俾使得該等導線架之間的距離會受控於該等垂片。
於各種實施例中，連接至該主要相關聯晶粒上的一接點的至少一電氣連接線可能會遵循下面的路徑：橫越其中一個導線架的一部分，接著跨越該等複數個直接電氣連接器中連接至另一導線架的其中一個直接電氣連接器，接著沿著該另一導線架的一部分，跨越該等複數個直接電氣連接器中反向連接至原始導線架的另一個直接電氣連接器，並且接著沿著該原始導線架的另一部分。
又，其它實施例可能還包含製造具有多導線架封裝的積體電路裝置的各種方法。此等方法可能包含下面步驟：產出一第一導線架，其具有一晶粒貼附墊及第一複數條電氣導線；在該第一導線架上直接形成複數個直接電氣連接器；將一第一晶粒貼附至該晶粒貼附墊；產出一第二導線架，其具有第二複數條電氣導線；將一次要積體電路元件貼附至該第二導線架；將該第二導線架放置在被形成於該第一導線架上的該等複數個直接電氣連接器的頂端；回銲至少某些該等複數個直接電氣連接器中的一部分，俾使得該第二導線架會被接合至該第一導線架；以及在該第一晶粒、該第一導線架、該第二導線架、該等複數個直接電氣連接器、以及該次要積體電路元件的數個部分附近提供一囊封劑。如上面的實施例中，該等複數個已回銲的直接電氣連接器能夠控制該等第一導線架與第二導線架之間的距離。另外，該次要積體電路元件可能係一第二晶粒、一電容器、一電感器、或是一子板。
本發明的其它設備、方法、特點、以及優點在熟習本技術的人士審閱下面的圖式及詳細說明時將是或將成顯而易見。本發明希望所有此等額外的系統、方法、特點、以及優點皆涵蓋在本說明書裡面、落在本發明的範疇裡面、並且受到隨附申請專利範圍的保護。
本段落會說明根據本發明的設備與方法的示範性應用。該些範例的目的僅在補充內文並且幫助瞭解本發明。因此，熟習本技術的人士便會明白，即使沒有該些明確細節的一部分或全部仍可實行本發明。於其它實例中並不會詳細說明眾所熟知的製程步驟，以避免不必要的混淆本發明。本發明亦可能有其它應用，因此，下面的範例不應該被視為具有限制意義。
在下面的詳細說明中會參考到隨附圖式，該等圖式構成本說明的一部分，且其中以圖解的方式顯示本發明的特定實施例。雖然該些實施例已經非常詳細的說明以便讓熟習本技術的人士可以實行本發明；不過，應該瞭解的係該些範例並沒有限制意義，因此，亦可以使用其它實施例，並且可以進行改變，其並不會脫離本發明的精神與範疇。
首先參考圖1A與1B，圖中所示的分別係一示範性部分多導線架封裝的爆炸俯視透視圖與仰視透視圖。部分多導線架封裝100通常包含一頂端導線架110及一底部導線架120。雖然在部分導線架封裝100中應該加入其它元件方能運作；不過，為達簡化的目的，在圖1A與1B中僅繪製該等分離且隔開的第一導線架110與第二導線架120。如圖中所示，頂端或第一導線架110可能具有一或多個元件貼附墊111以及第一複數條電氣導線112。同樣地，底部或第二導線架120可能具有一晶粒貼附墊121以及第二且分離的複數條電氣導線122。圖1A雖然將該等兩個導線架110、120顯示為分開且分離特定距離；不過，圖1B則顯示該等兩個導線架被定位在彼此頂端且以彼此為基準定位之後的相反角度，因為其適合用於實際的封裝應用中。
很容易明白的係，頂端或第一導線架110通常會定義一第一平面；而底部或第二導線架120則通常會定義一第二平面，該第二平面實質上會平行於該第一平面並且與其分離。雖然任一導線架中的某些部件或部分可能會偏離它們的個別一般平面，例如，舉例來說，於下面會更詳細說明的下陷區、上翹區、及/或特定垂片、半戳印、或浮雕的情況中；不過，傳統導線架的本質是，該導線架中的大部分都會存在於相同的一般平面中。從圖1B中的預期最終個別位置中還可以看出，第一導線架110與第二導線架120會就彼此，並且就將被併入一最終裝置中的各種其它IC元件例如，舉例來說，一主要晶粒、一次要晶粒、一或多個電感器、一或多個電容器、以及類似物來進行「堆疊」。
此外，第一導線架110與第二導線架120中的一或兩者可能為無導線導線架，例如，位於美國加州聖克拉拉市的National Semiconductor Corporation所設計製造的任何各式各樣的無導線導線架。舉例來說，在美國專利案第6,372,579號和第6,448,107號中便可以發現和無導線導線架有關的細節，本文以引用的方式將它們併入。當然，亦可以使用其它合宜的導線架封裝，而且應該瞭解的係本發明能夠使用傳統導線架或無導線導線架。雖然本文中的詳細說明描述無導線導線架；不過，此等參照資料僅係為達到解釋的目的，而且應該明白的係本文所揭示的設備與方法能夠被調適使用於其它導線架封裝類型。
圖2A至2C一起顯示經由具有一多導線架封裝(例如，圖1A與1B中所示者)所引入的一些附加彈性，其示範圖解被配置在單導線架封裝之中的複數個電氣接點及相關聯導線的俯視平面圖。圖2A所示的係被配置在一習知的單導線架封裝之中的複數個電氣接點及相關聯導線的俯視平面圖。部分單導線架封裝20包含複數個電氣接點1、2、3、4，它們會分別被耦接至電氣線路12a、12b、12c、12d。倘若一特殊設計要求接點1耦接至接點4的話，那麼從線路12a至線路12d的一簡易且直接的電氣線路22便需要橫越不相關的線路12b與12c。當接點1與接點4的耦接不希望併入接點2與3時，這便會有問題。據此，在單導線架封裝20中便需要用到比簡易且直接的電氣線路22更複雜的設計。
圖2B所示的係和圖2A類似的示範性複數個電氣接點及相關聯導線的俯視平面圖，不過，它們係被配置在根據本發明其中一實施例的多導線架封裝之中。從圖中可以看出，圖2B的部分多導線架封裝200大體上對應於圖2A的部分單導線架封裝20。電氣接點201、202、203、以及204會分別被耦接至電氣線路212a、212b、212c、以及212d。不過，倘若一特殊設計要求接點201耦接至接點204的話，那麼，在多導線架封裝200中便可以產生比較簡易且更直接的電氣連接。明確地說，電氣線路222存在於和該導線架中保有電氣接點201、202、203、204及電氣線路212a、212b、212c、212d中每一者的平面不同平面上的一分離導線架之上。
在圖2C中更能看見此兩個平面的關係，圖2C所示係圖2B的複數個電氣接點及相關聯導線的側面剖視圖，在它們之間會有複數個直接電氣連接器。很容易明白的係圖中所繪製的配置和圖1A與1B的雙導線架配置中能夠提供的各種配置完全相同或者至少代表該等各種配置。如圖中所示，電氣接點201、202、203、204及對應的電氣線路212a、212b、212c、212d全部存在於一頂端或第一導線架上；而電氣線路222則存在於一底部或分離的導線架上，該導線架和該頂端或第一導線架分離且隔開。直接電氣連接器230a與230b係用來藉由電氣線路222將該電氣連接從接點201繞送至接點204。明確地說，一電氣連接會遵循一路徑從該第一導線架上的接點201橫越至電氣線路212a，接著跨越連接至該第二導線架之電氣線路222的直接電氣連接器230a，沿著電氣線路222，接著跨越反向連接至原始第一導線架上電氣線路212d的直接電氣連接器230b，並且接著沿著電氣線路212d到接點204。值得一提的係，電氣線路212b與212c會被繞過，而且該電氣連接線仍然會採取從接點201至接點204的更直接路程，圖中顯示使用此雙導線架的部分多功能性。
接著參考圖3A，圖中所示的係根據本發明其中一實施例用於產出一多導線架IC裝置的一系列示範性元件與製程階段的側面剖視圖。階段301包含產出一底部導線架320，其可能係一傳統或無導線導線架，其可以視一特殊應用的需求而定。階段302包含在底部導線架320的多個位置頂端加入複數個直接電氣連接器330。舉例來說，此等直接電氣連接器可能為球體或是垂片，例如，下文中更詳細提出者。倘若該等直接電氣連接器中的一部分或是全部為垂片的話，便可以使用一合宜的垂片彎折製程據以在該底部導線架320上「彎折出垂片」。倘若該等直接電氣連接器中的一部分或是全部為球體的話，便可以使用一合宜的球體製作機器據以在該底部導線架320上「產生球體」。階段303包含將一主要晶粒貼附至該底部導線架，例如，採用「死蟲(dead bug)」配置。
階段304包含產出一頂端導線架310，其最好係被設計成用以配接該底部導線架320並且與其進行互動。接著，階段305包含在該頂端導線架中加入一或多個次要IC元件，在其它眾多可能方式與配置中，例如，加入電感器350及兩個電容器355。圖中並未繪製的額外階段可能包含將該頂端導線架310接合至該底部導線架320例如，藉由回銲該等直接電氣連接器330中的一部分或是全部，並且接著在該等各種封裝元件附近加入一囊封劑。
完成之後的裝置提供於圖3B中，該圖所示的係自圖3A中所示的該系列示範性元件與製程階段所製成的示範性多導線架IC裝置的側面剖視圖。如圖中所示，SIP 300包含一頂端或第一導線架310、一底部或第二導線架320、複數個直接電氣連接器330、一主要晶粒340；一電感器350、兩個電容器355、以及一囊封劑360，其會包圍該些各種元件中的全部或大部分。很容易明白的係IC裝置或SIP 300可能會有明顯更多且不同的元件，其並不會脫離本文所提出的雙堆疊導線架配置的基本特性。再者，除了電感器350及/或電容器355之外，還可以加入一或多個次要或額外的晶粒，或是取代電感器350及/或電容器355，以便有效地形成一最終的MCM。
各種合宜的囊封技術或鑄造成形技術皆可以使用。其中一種可能方式係使用膜輔鑄造成形(Film Assisted Molding，FAM)製程，熟習本技術的人士便很容易明白，其能夠在已完成的SIP或MCM的兩側露出接點銲墊。此FAM製程的結果係有助於元件被貼附至該已完成產品的兩側。
於某些實施例中，會在所有其它部件都已經被置於正確地方之後才提供囊封劑360，俾使得會如圖所示般地形成最終的SIP 300。於其它實施例中，可以在該SIP或MCM形成製程中的一或多個不同階段處提供一囊封劑或鑄造成形劑。舉例來說，一囊封劑可能會在一包含兩個導線架以及其間的所有直接電氣連接器與元件的形成階段被提供，但是會在兩個導線架外面形成的次要或額外元件例如，外加的電感器350或電容器355供應之前。必要的話，接著還可以在加入該些次要或額外元件之後於它們的上方提供一非必要的第二囊封劑。倘若有第三與額外導線架及元件的話，還可以引入第三與額外囊封階段。
此一替代製程的其中一範例顯示在圖3C與3D中，圖中所示的係根據本發明其中一實施例自圖3A中所示的該系列示範性製程階段的替代系列製程階段所製成的一替代示範性多導線架IC裝置的側面剖視圖。如圖3C的階段306中所示，相同或類似的頂端導線架310、底部導線架320、直接電氣連接器330、以及主要晶粒340會一起被形成，而後便會將一第一階段囊封劑361添加至該已部分形成的SIP或MCM。接著會在圖3D中提供後續的階段307，電感器350與電容器355會在該第一階段囊封劑361形成之後被形成在該頂端導線架的頂端。必要的話，一額外的囊封劑(圖中並未顯示)可以被提供在電感器350、電容器355以及任何進一步外加元件的附近；不過，此一額外的囊封劑係選配且非必要的。
此多階段囊封製程會產生一更健全的製造與處理製程。舉例來說，在加入任何進一步元件之前可以先測試圖3C中階段306處的已部分形成及囊封的產品是否有缺陷或問題。在剛被囊封的產品不適合作進一步生產的地方，此舉可以節省和外加組件形成相關聯的時間及成本。此外，亦可以測試階段307處所示的產品，並且可以對任何故障或有問題的外加元件進行重工(rework)，而不需要丟棄階段306的基礎產品。當然，在整個產品如圖3B中所示般地被立刻囊封的地方，可能難以甚至不可能進行此等重工或是補救作業。
一略微更複雜裝置的其中一範例呈現在圖4中，該圖所示的係根據本發明其中一實施例，具有一第三導線架的一替代示範性多導線架IC裝置的側面剖視圖。MCM 400和上面的示範性SIP 300類似的地方在於該MCM包含一第一導線架410、一第二導線架420、第一複數個直接電氣連接器435，它們會直接耦接該第一導線架與第二導線架、一主要晶粒440、一電感器450、兩個電容器455、以及一囊封劑460。此外，MCM 400還包含一第三導線架470、第二複數個直接電氣連接器431，它們會直接耦接該第二導線架與第三導線架、以及一或多個次要晶粒480、481，它們會被銲線連接至第三導線架470。
再次地，可以輕易明白的係MCM 400為示範性，僅係為達到解釋的目的，各式各樣的裝置與配置皆能夠被併入具有三或多個導線架的MCM之中。和前面的雙導線架實施例類似，MCM 400的所有三個分離且隔開的導線架410、420、470大體上會定義出被配置成堆疊與平行形式的多個平面，相關聯的IC元件中的一部分或全部同樣會存在於相同的一般堆疊裡面。MCM 400雖然被圖解為具有三個分離的導線架而SIP 300被顯示為具有兩個分離的導線架；不過，很容易明白的係一合宜的MCM亦可能僅具有兩個或者四個或者更多個導線架，而一合宜的SIP則可能具有三個或者更多個導線架。
現在要介紹各種直接電氣連接器，它們會電氣連接多個導線架並且還會控制導線架之間的局部距離。接著參考圖5A，圖中所示的係根據本發明某些實施例之具有球體形式的數個示範性直接電氣連接器的側面剖視圖。一般來說，在本發明中會使用數個直接電氣連接器來耦接兩個導線架，例如，將頂端導線架510耦接至底部導線架520。此等直接電氣連接器可能具有一或多個普通銲球530的形式。不過，使用普通銲球的重大難題係此等銲球在被回銲時會有平坦與變形的傾向，這會反映在如圖中所繪製的平坦蛋形的銲球530上。因此，頂端導線架510與底部導線架520之間的高度可能不容易僅使用普通銲球530來控制。
相反地，使用至少某些聚合式銲球531係較佳的方式。為達成將其中一個導線架更可靠的銲接接合至另一個導線架的目的，每一個銲接接合點皆可能合併一聚合式銲球，其具有一聚合式核心532，該核心有一銅質殼體533，接著是一外圍銲劑層534。套用業界標準的回銲製程，由於該聚合式核心的彈性的關係，其會創造一強度明顯較高的接合點。所以，能夠達到比傳統銲接接合點明顯較長的疲勞壽命。此外，當該球體被回銲時，該聚合式核心與銅質殼體沒有平坦與變形的傾向，因此，導線架之間的高度更容易利用此等球體531來控制。此等典型的聚合式核心銲球為可向日本的Sekisui Corporation所購得的聚合式核心銲球。舉例來說，在美國專利申請案第11/897,971號中便可以找到和使用聚合式核心銲球有關的進一步細節，該案的標題為「用於晶圓層級封裝及翻轉應用的高強度銲接接合點形成方法(High Strength Solder Joint Formation Method For Wafer Level Packages And Flip Applications)」，本文針對所有用途以引用的方式將其完整併入。
於某些實施例中，在一特殊應用中，僅使用聚合式核心銲球531作為將二或多個導線架耦接在一起的所有直接電氣連接器。於其它實施例中，某些直接電氣連接器可能係聚合式核心銲球，而相同封裝中的其它直接電氣連接器則可能係不同的類型，舉例來說，例如標準銲球或垂片。倘若其它的直接電氣連接器不能提供足夠的結構性堅硬度或是不能確保距離控制結果，那麼，較佳的係，有足夠數量的直接電氣連接器係聚合式核心銲球。倘若混合使用傳統銲球及聚合式核心銲球的話，便可以使用被設計成用以最大化該等聚合式核心銲球之佈置的策略性配置，以便確保導線架之間的合宜高度位移。於某些實施例中，必要時，該等球體可能為無鉛的。
聚合式核心銲球的其中一種替代例可以使用垂片來電氣連接並可靠地隔開兩個分離的導線架。繼續參考圖5B，圖中所示的係具有垂片形式的數個示範性直接電氣連接器的類似側面剖視圖。再次地，數個直接電氣連接器會被用來電氣耦接兩個導線架並且控制兩個導線架之間的間隔，例如，將頂端導線架510電氣耦接至底部導線架520。但是並不使用球體，取而代之的係此等直接電氣連接器可能具有垂片的形式，例如，N形垂片535或S形垂片537。如圖中所示，N形垂片535可能以一體成形的方式被形成在頂端導線架510，俾使得該N形垂片會向下彎折而在其遠端處藉由一合宜的銲接接合劑536被銲接在底部導線架520上。一溝槽或是其它凹窩525會被形成在底部導線架520中的該銲接位置附近，用以幫助進行此垂片接合(tap bonding)，熟習本技術的人士便很容易明白。
或者，甚至除了一或多個N形垂片之外，還可以使用一或多個S形垂片537作為導線架510和520之間的直接電氣連接器。S形垂片537可能係一被形成「S」形狀之稍微較長的金屬部件，其同樣會以一體成形的方式被形成在其中一個導線架並且其中一端會藉由一合宜的銲接接合劑536被銲接至另一導線架。再次地，一合宜的溝槽或是其它凹窩525會針對此用途被形成在底部導線架520之中。N形垂片535與S形垂片537兩者會被蝕刻、被戳印、被沖孔、被彎折、及/或透過一合宜的形成製程被形成在一或多個導線架之中。圖中雖然個別圖解銲接接合劑536而使得可以使用銲球；不過，很容易明白的係亦可在許多接合劑的生產中形成銲膏。於某些實施例中，可以替代性使用一合宜的超音波熔接製程來將該末端或是該等一或多個垂片貼附至一反向的導線架，例如，很容易理解的係在兩個被銲接的元件都是銅的地方。
很容易明白的係一或兩個導線架中的某些區域可能會下陷或是位於遠離該導線架之一般主要平面的地方。於此等情況中，個別球體、垂片、或是直接電氣連接器的尺寸可能會經過適度的調整，以便控制任何特殊位置所需要的導線架之間的精確距離或偏移。舉例來說，可以藉由使用不同的聚合式銲球高度來精確地控制導線架之間的不同間隙距離。雖然藉由聚合式銲球及/或垂片可以控制較寬的各式各樣距離；但是，導線架之間比較短的距離仍可以使用其它類型的直接電氣連接器，舉例來說，例如，雙戳印(double stamp)或浮雕。
圖5C所示的係根據本發明某些實施例之具有戳印形式的數個示範性直接電氣連接器的側面剖視圖。再次地，數個直接電氣連接器會被用來電氣耦接兩個導線架並且控制兩個導線架之間的間隔，例如，將頂端導線架510電氣耦接至底部導線架520。但是並不使用球體或垂片，取而代之的係此等直接電氣連接器可能具有該等導線架本身之中的戳印或浮雕的形式。此等戳印或浮雕技術可以使用在一或兩個導線架之中，而且再次地，通常會侷限在該等導線架比較緊靠的位置。舉例來說，咸認為，僅使用戳印及/或浮雕技術來形成直接電氣連接器可能會限制在導線架之間的局部距離或支撐(standoff)約為一導線架之厚度的三倍的地方。於某些實施例中，當兩個導線架在相同的位置被戳印或浮雕時便會在導線架之間形成一直接電氣連接器，俾使得該等戳印或浮雕會在該等導線架之間會合。
在該等導線架相當靠近的位置，例如，在一或兩個導線架朝彼此下陷的地方，可以使用一對半戳印來形成一直接電氣連接線。舉例來說，頂端導線架510可能具有一下陷區511，其會藉由連接部分512被耦接至該導線架的其餘部分。底部導線架可能會有或可能沒有一類似的下陷區或偏移區以及連接部分。接著，會在兩個導線架中相同的位置處形成一半戳印538，俾使得該等兩個導線架會在中間會合。熟習本技術的人士便很容易明白，可以透過任何合宜的戳印製程在兩個導線架中形成此等戳印或半戳印。導線架之間可能會在該半戳印538處存在一小間隙527，使得銲劑或其它接合元件可以存在以幫助形成一永久的電氣連接線。或者，該等導線架亦能夠透過超音波熔接被銲接在半戳印位置538處，例如，舉例來說，在兩個導線架都係由銅所構成的地方。
於某些實施例中，可能會在頂端導線架510中希望與底部導線架520進行直接電氣接觸的地方形成一浮雕圖樣539。如同於半戳印的情況中，可能會形成一對浮雕圖樣，俾使得兩個導線架中經過浮雕處理的部分會朝另一個導線架延伸並且在中間或其附近會合。再次地，在該等浮雕圖樣之間可能會留下一小間隙527，俾使得可以使用銲劑在該經過浮雕處理的區域處於該等導線架之間形成一永久的連接。除了戳印技術、半戳印技術、以及浮雕技術之外，應該瞭解的係亦可以使用其它類似的技術(例如，模壓(coining)或是彎折(bending))在該等導線架本身中形直接電氣連接器。
除了聚合式銲球、垂片、戳印、以及浮雕圖樣之外，亦可以採用其它的方式來提供直接電氣連接器，用以控制被堆疊的導線架之間的距離或支撐。舉例來說，可以使用具有結構性填充劑的銲膏。為達結構性堅硬度的目的，聚合式銲球或是簡易的銅質球體皆可被混入一銲膏之中，以便保持導線架之間的距離。舉例來說，此等聚合式球體或是銅質球體的直徑可能約為三毫米；不過，亦可能有其它尺寸。在另一替代例中，可以使用純矽質晶粒來提供導線架之間的分離距離及絕緣。舉例來說，此晶粒可能為10密爾(mil)乘10密爾乘5密爾，不過，亦可以有其它可能的尺寸，並且於必要的地方，還可以提供客製的導線或線路。
在多導線架之間提供直接電氣連接器及可靠的距離或支撐的又另一種方式可以使用銲膏及半蝕刻配置，該半蝕刻會在一或兩個導線架中的某一圖樣中來實施。於某些位置中，此種配置會在導線架之間造成高達六至八個密爾的分離距離。現在參考圖5D，圖中所示的係根據本發明某些實施例之具有半蝕刻特徵圖樣形式的數個示範性直接電氣連接器的側面剖視圖。頂端導線架510與底部導線架520會在一或多個位置處直接接觸，舉例來說，例如，繫桿區(tie bar region)514。當然，在稍後的製程步驟中可以從一或多個導線架處移除此等繫桿區中的多個部分。如圖中所示，當頂端導線架510在某一給定區域中保持實質平坦時；底部導線架520可能會包含一相對下陷的部分521以及一相對上升的部分523，並且可能還包含能夠耦接兩者的一或多個連接部分522。該些下陷部分或上升部分中的其中一者可被指定為由底部導線架520所定義的一般平面；不過，此指定並不重要。當然，此一般平面亦可能存在於另一水平處。
因為頂端導線架510與底部導線架520之間的距離或偏移在下陷部分521中比較大，所以，在此等位置中可能要使用一或多個垂片(圖中並未顯示)及/或聚合式球體531來進行電氣耦接以及控制導線架之間的距離。再次地，一局部性溝槽或是凹窩525可用於聚合式球體531或是任何其它被銲接的接點中。在某一特殊元件(例如，一主要晶粒540)存在於該等導線架之間的區域中，導線架之間的距離或偏移同樣會受到控制。不過，在該等兩個導線架很靠近的地方，一或兩個導線架中的一部分則可能會在某個圖樣中被蝕除，以便控制導線架之間的電氣關係與接點。如圖中所示，該底部導線架520中上升部分523的一上方區域會在某些位置中被蝕除，在需要與該上方導線架510進行電氣接觸的地方則會留下一或多個特徵圖樣524。一已圖樣化的銲膏529會被提供用以接合該等各種底部導線架特徵圖樣524與該頂端導線架510之間的接點。
圖5E所示的係一部分MCM封裝的爆炸俯視透視圖，其具有圖5D之半蝕刻特徵圖樣形式的數個示範性直接電氣連接器。頂端導線架510上可能會形成各式各樣額外的元件，例如，電感器550以及一或多個電容器555，不過還會有數個其它物件。底部導線架520可能包含具有一或多個晶粒貼附墊(每一個晶粒貼附墊都會有一晶粒貼附於該處)的下陷區521以及其它可能的特徵圖樣。底部導線架通常可能還包含上升區523，其可能會在數個位置中被半蝕刻，以便形成一或多個突出特徵圖樣524。很容易明白的係此等特徵圖樣524會透過一銲膏(圖中並未顯示)被銲接至頂端導線架510之底側上的一或多個位置，用以形成多個直接電氣連接器，該等直接電氣連接器同樣會控制該等導線架之間的間隔。頂端導線架510上的一或多條電氣導線或連接接著會繞行跨越上升區523的該等已半蝕刻位置並且會與該處電氣隔離。在不希望該兩個導線架之間有接觸的地方，該兩個導線架(圖中並未顯示)之間的一最終鑄造成形劑或囊封劑會為此等已半蝕刻的區域提供進一步的結構性堅硬度及絕緣性。
接著參考圖6A至6C，圖中全部以俯視平面圖提供代表多導線架封裝之大量生產的數個結構。圖6A所示的係一示範性多導線架面板602，其含有複數個裝置陣列，每一個裝置陣列皆具有複數個電氣互連圖樣，圖6B所示的係在圖6A的面板中的一示範性多導線架裝置陣列601，而圖6C所示的係在圖6B的裝置陣列中的一示範性多導線架電氣互連圖樣600。很容易明白的係該多導線架電氣互連圖樣600通常對應於並且完全等於或是實質上類似於上文討論的圖1A與1B中的部分多導線架封裝100。如圖6A至6C中所示，一組典型的多導線架封裝可能包含形成一銅質無導線導線架帶體或面板602，其會被圖樣化用以定義個別半導體裝置區域或電氣互連圖樣600的複數個裝置陣列或矩陣601。
如圖中所示，面板602可以藉由將一或多層較薄的導體金屬層(例如，銅)蝕刻成特定的電氣互連圖樣來形成。面板602中的此等金屬層可能具有約100至300微米的厚度，俾使得整個已完成的面板雖然非常薄，卻又有足夠的結構性堅硬度可被運輸及處理而不會破裂。雖然該等數個圖樣的主要功能，其係提供元件之間的電氣互連，能夠利用實質上比面板602中的圖樣還薄的圖樣來達成；不過，該些面板的典型厚度通常會很大，俾使得該等面板夠堅固，而很容易被處理。不過，厚度大於它們主要功能所需要之厚度的面板的其中一項缺點係要使用額外的材料，其可能會增加材料成本。當此等面板由更寶貴或昂貴的金屬(例如，銅、銀、及/或金)所製成時，此等外加材料成本的缺點便會惡化。
現在參考圖7，圖中提供的係根據本發明其中一實施例，用於製造圖3B的IC裝置的一示範性方法的流程圖。很容易明白的係本文中所提供的方法僅為示範性，而且本發明可以各式各樣的合宜方式來實行。雖然本文所提供的流程圖在某些方面可能非常廣泛，很容易瞭解的係本文所提供的每一道步驟並非都是必要的，其可能包含其它步驟，必要時，特定的製造商亦可以重新排列步驟的順序。
在開始步驟700之後，會在製程步驟702處產出一第一導線架。在後續的製程步驟704處，會在該第一導線架上形成複數個直接電氣連接器。如上面範例中所提供，此等直接電氣連接器可能係聚合式銲球及/或垂片，例如，N形垂片及/或S形垂片，球體及/或垂片末端會被適當地銲接至個別導線架。在後面的製程步驟706處，一主要晶粒會被貼附至該第一導線架的一DAP。在製程步驟708處會產出一第二導線架；而在製程步驟710處，一或多個次要IC裝置會被貼附至該第二導線架。再次地，除了其它元件之外，此等次要IC裝置可能係一或多個額外的晶粒、電感器、及/或電容器。在後續的製程步驟712處，該第二導線架會被放置在該第一導線架的頂端或是會被堆疊在該第一導線架上，並且會在製程步驟714處回銲該等聚合式球體及/或垂片以便將該等導線架接合在一起。再次地，該等聚合式球體及/或垂片較佳的係以某種特殊方式來建構，俾使得在該接合製程之後介於該等導線架之間的距離會受到控制。最後，會在製程步驟716處提供一囊封劑，用以囊封該等數個晶粒、導線架、連接器、及/或次要IC元件。
接著，該方法會結束在結束步驟718處。可以明白的係，前面的方法可以反映上面圖3A中所繪製之階段的某些或全部細節。再者，必要時，各道步驟還可以不同的順序來實施。舉例來說，可以在上面所列的開始步驟700及實際的製程步驟708與710之間的任何時點處來創造一第二導線架(也就是，步驟708)並且可以將一或多個次要裝置貼附至該第二導線架(也就是，步驟710)。當然，亦可以使用替代的方法步驟與其它改變。以另一範例來說，該囊封或鑄造成形步驟716可以在早期被實施，甚至分成兩個分離的步驟，在任何次要IC裝置被貼附至該第二導線架之前，一第一囊封劑會先被提供在兩個導線架以及其間的元件上方。
很容易明白的係在SIP或MCM的產出方面可能會出現各式各樣額外的難題與擔憂，例如，上面所提出者。其中一項此類難題可能係在垂直方向(例如，在一給定導線架所定義的一般平面之上或之下)中非所希的接觸電氣線路或元件。接著，移往圖8A，圖中所示的係一組示範性有膠帶的電氣導線的俯視透視圖。電氣導線812可能係一起延伸在一導線架(例如，一銅質導線架)裡面或是一起延伸自一導線架的一組個別導線。此等導線812可能平行或是延伸在相同的一般方向中，而且長度足以轉向、彎折、或是造成其它相對的輕微位移。可以瞭解的係該等數條電氣導線812中的此等位移可能會讓彼此接觸，因而可能發生非所希的短路或是其它跨越接觸或連接。
為防止發生此等非所希的短路或是接觸，一導線固定膠帶890可能會分佈在該等複數條電氣導線812中。此導線固定膠帶890係用於保持該等導線812之間的相對距離，俾使得即使有任何輕微的位移它們仍然不會彼此接觸。圖中所示的導線固定膠帶890雖然靠近電氣導線812的其中一端；不過，很容易瞭解的係，膠帶的擺放可能會改變，而且在其它位置可能對膠帶擺放有合宜的保護，例如，在該等導線的一般中心。
不幸的係，導線固定膠帶890可能會有某些限制。也就是，雖然導線固定膠帶890能夠在由該組電氣導線812所定義的一般平面中的兩個維度中防止短路或是其它非所希的接觸；不過，位移到該等電氣導線所定義之平面以外的第三維度之中(也就是，之上或之下)便可能無法受到該導線固定膠帶的完整保護。於此等情況中，在該等電氣導線末端處的膠帶位置可以防止其末端附近的一給定導線之上發生短路或是其它非所希的接觸，但卻無法防止該末端的下方以及其中間或是另一末端附近該導線之上或之下發生短路或是其它非所希的接觸。因此，可以在數條導線的頂端表面及/或底部表面上提供一或多個額外的膠帶891，用以在大體上垂直於由該電氣導線及/或膠帶所定義的一平面的一方向中防止發生不必要的短路或是接觸。
圖8B所示的係根據本發明其中一實施例的一示範性頂端導線架的俯視平面圖，其具有貼著膠帶的複數個電氣導線區。頂端導線架810上可能具有各式各樣的個別導線812以及電氣區。雖然一主要晶粒、多個直接電氣連接器、以及一底部導線架(圖中並未顯示)可能全部位於頂端導線架810的下方；不過，該導線架頂端的數個區域亦能夠被指定用於一或多個額外的元件。舉例來說，區域851可能係一電感器(圖中並未顯示)要被固定在頂端導線架810之頂端表面上的位置。因為該電感器的外表面及頂端導線架810上的數條電氣導線與線路之間並不希望產生接觸，所以，一或多條寬帶的導線固定帶體或絕緣膠帶892因而會被放置在該頂端導線架的數個區域的頂端。因此，導線固定帶體或絕緣膠帶892會分佈在頂端導線架810中，俾使得其會在垂直於由該膠帶所定義之一平面的一方向中(其係在被放置於電感器區域851處的電感器的一般方向中的朝上方向)讓該頂端導線架與一或多個電氣接點產生絕緣。
類似的絕緣或導線固定膠帶同樣可以在一垂直方向中杜絕一或多個其它頂端導線架部分或底部導線架部分發生不必要的短路或是其它接觸。除了上面舉例說明的導線固定或絕緣膠帶之外，亦可以使用其它物件來達成類似的目的。此等其它物件可能包含真實的囊封劑或鑄造成形劑化合物；不過，於某些情況中，並不會完全信賴此方式。其它更局部性的方式(其最終亦可能會被囊封)可能包含使用未經過處理的矽作為間隔物，以及在重要的位置使用微量的非導體環氧樹脂。
產出此種具有多堆疊導線架的SIP或MCM可能發生的其它難題與擔憂包含當引進數個元件或數層時頻繁或反覆的回焊劑接點。於某些情況中，這對早期被接合的元件可能會有問題。舉例來說，倘若一主要晶粒在該形成製程中早期被固定至一晶粒貼附墊的話，那麼，在引進新部件或新層時的後續銲劑回銲便可能會對該原先已放置的主要晶粒造成負面衝擊。
接著參考圖9A，圖中所示的係一示範性囊封多導線架元件的側面剖視圖。很容易明白的係為達簡化的目的，圖中並未顯示多導線架元件900中的數個部件與特徵圖樣。除了其它物件與特徵圖樣之外，多導線架元件900還可能包含一頂端導線架910、一底部導線架920，其具有一晶粒貼附墊921、一主要晶粒940、以及一鑄造成形劑或囊封劑961。主要晶粒會藉由複數個銲劑凸塊930被接合至頂端導線架910，並且還會藉由一銲膏層929被接合至晶粒貼附墊921。一溝槽或凹窩925會被形成在晶粒貼附墊921附近，用以容納在回銲製程期間可能發生的銲膏層929溢流。舉例來說，多導線架元件900實質上類似於上面圖3C之階段306中所示的元件或是該元件的合宜變化例。於某些實施例中，一或多個額外的物件會在產出整個SIP或MCM中被加入多導線架元件900。
應該瞭解的係，將一或多個額外的物件加入至最終階段的多導線架元件900可能會對元件900中的任何銲劑，例如銲劑凸塊930及/或銲膏層929，造成額外的回銲。此或此等額外的回銲可能會造成非所希的結果，例如，一開始便已經被設於較佳狀態的已回銲銲膏層929上的主要晶粒940的「浮動(floating)」。因此，藉由銲劑回銲製程在頂端導線架910的頂端增加進一步的元件會在針對初始元件，例如主要晶粒940，所形成的初始銲接接合劑中增添潛在的不穩定性與問題。
接續參考圖9B，圖中所示的係根據本發明其中一實施例的一替代示範性囊封多導線架元件的側面剖視圖，其在一晶粒及一具有用於該晶粒之晶粒貼附墊的導線架之間具有囊封劑。多導線架元件901可能和前面範例中的多導線架元件900類似的地方在於兩者都具有一頂端導線架910、一底部導線架920，其具有一晶粒貼附墊921、囊封劑961、以及一主要晶粒940，其會透過一銲膏層929被貼附至該晶粒貼附墊。不過，和元件900中比較簡易的溝槽925不同的係多導線架元件901運用一加大的下削部926兼任銲劑溝槽及囊封劑961的填充穴。此填充穴926在一鑄造成形製程之後會含有囊封劑，接著該囊封劑便會在稍後的製程期間為該晶粒提供和該等導線架有關的結構性支撐。
當多導線架元件901被形成之後，一初始晶粒貼附製程便會看見透過該銲膏層926被貼附至晶粒貼附墊921的主要晶粒940。一後續的鑄造成形製程會造成一囊封劑961，其照例會填充頂端導線架910與底部導線架920之間的數個空間，該等空間包含該晶粒940與底部導線架之間的加大的下削部926。因此，至少一部分的囊封劑961會被形成在該主要晶粒940與一第一導線架之間，並且還會被形成在該主要晶粒與第二導線架之間。實際上，囊封劑961會被形成在晶粒940的邊緣的上方、下方、以及周圍。明確地說，當銲膏層929可能也會回銲時，填充位於該晶粒下方但是位於具有該晶粒貼附墊的導線架上方的加大的下削區926的囊封劑會在後續的銲劑回銲程序期間防止或限制該晶粒相對於其它元件區域產生流動。藉由使用在用於回銲銲劑的溫度與條件處不會熔化或回銲的囊封劑便能夠至少部分達成此目的。
加大的下削部或填充穴926可以藉由任何合宜製程來形成，例如，用於產出一簡易溝槽925的製程。雖然不會依照規格來切割溝槽的尺寸用以沿著一選定晶粒的外緣佈設；不過，藉由有效地製造較小型的晶粒貼附墊921便能夠設計下削部926的尺寸。舉例來說，藉由該底部導線架之中的一半蝕刻便能夠達成此構形目的。舉例來說，在該晶粒940之周圍下方及附近的下削部926的最終伸出部分或附加尺寸可能約為0.3至0.5毫米；不過，亦可以使用較小或較大的尺寸。必要時，此下削部尺寸可能係原始的溝槽尺寸。
最後移往圖10A與10B，圖中所示的分別係一示範性多導線架元件的俯視部分截面圖及側面剖視圖，其中已囊封一子板。多導線架元件1000可能包含一頂端導線架1010、一底部導線架1020、位於前面兩者之間的一或多個直接電氣連接器(圖中並未顯示)、一或多個主要晶粒1040、一或多個外加元件，例如，電感器1055、以及一囊封劑1060，和數個前面示範性多導線架元件類似。此外，該等堆疊的導線架1010、1020通常會被配置在該元件或模組裡面，用以支撐一子板1095，該子板上可能具有複數個額外的元件或部件1096。一或多條電氣導線1022可能會沿伸自該已封裝元件，而且此等導線可能會與該等密封或堆疊導線架中的一或兩者相關聯。
圖中所示的子板1095雖然被安置為平行於該頂端或收納導線架1010；不過，應該瞭解的係亦可以使用替代的安置位置與配置。舉例來說，子板1095可以被安置為垂直於該收納導線架，以便進一步節省空間並且從而縮小整體封裝尺寸。
很容易明白的係此種具有多堆疊導線架及一密封子板的封裝配置會提供優於傳統配置的數項優點。舉例來說，該導線架堆疊區可用於所有高電流電氣迴路物件，而該子板或其它合宜的PCB則可用於所有低電流電氣迴路物件。子板或其它PCB的此種用法會導致能夠運用更節省空間的佈局或設計，這會增加模組或封裝元件功能，同時又能保持在非常小的整體佔用面積裡面。
雖然前面已經針對清晰及理解的目的透過圖解與範例詳細的說明過本發明，應該認知的係上面所說明的發明亦可以許多其它特定變化例及實施例來具現，其並不會脫離本發明的精神或基本特徵。亦可以實行特定的變化與修正，而且應該瞭解的係本發明並不受限於前面的細節，更確切地說，本發明係由隨附申請專利範圍的範疇來定義。
100．．．部分多導線架封裝
110．．．頂端導線架
111．．．元件貼附墊
112．．．電氣導線
120．．．底部導線架
121．．．晶粒貼附墊
122．．．電氣導線
1．．．電氣接點
2．．．電氣接點
3．．．電氣接點
4．．．電氣接點
12a．．．電氣線路
12b．．．電氣線路
12c．．．電氣線路
12d．．．電氣線路
20．．．部分單導線架封裝
22．．．電氣線路
200．．．部分多導線架封裝
201．．．電氣接點
202．．．電氣接點
203．．．電氣接點
204．．．電氣接點
212a．．．電氣線路
212b．．．電氣線路
212c．．．電氣線路
212d．．．電氣線路
222．．．電氣線路
230a．．．直接電氣連接器
230b．．．直接電氣連接器
300．．．封裝中系統
301．．．階段
302．．．階段
303．．．階段
304．．．階段
305．．．階段
306．．．階段
307．．．階段
310．．．頂端導線架
320．．．底部導線架
330．．．直接電氣連接器
340．．．主要晶粒
350．．．電感器
355．．．電容器
360．．．囊封劑
400．．．多晶片模組
410．．．第一導線架
420．．．第二導線架
431．．．直接電氣連接器
435．．．直接電氣連接器
440．．．主要晶粒
450．．．電感器
455．．．電容器
460．．．囊封劑
470．．．第三導線架
480．．．次要晶粒
481．．．次要晶粒
510．．．頂端導線架
511．．．下陷區
512．．．連接部分
514．．．繫桿區
520．．．底部導線架
521．．．下陷區
522．．．連接部分
523．．．上升區
524．．．突出特徵圖樣
525．．．局部溝槽或凹窩
527．．．小間隙
529．．．圖樣化銲膏
530．．．普通銲球
531．．．聚合式球體
532．．．聚合式核心
533．．．銅質殼體
534．．．外圍銲劑層
535．．．N形垂片
536．．．銲接接合
537．．．S形垂片
538．．．半戳印位置
539．．．浮雕圖樣
540．．．主要晶粒
550．．．電感器
555．．．電容器
600．．．多導線架電氣互連圖樣
601．．．裝置陣列或矩陣
602．．．銅質無導線導線架帶體或面板
700．．．開始步驟
702．．．製程步驟
704．．．製程步驟
706．．．製程步驟
708．．．製程步驟
710．．．製程步驟
712．．．製程步驟
714．．．製程步驟
716．．．製程步驟
718．．．結束步驟
810．．．頂端導線架
812．．．電氣導線
851．．．電感器區域
890．．．導線固定膠帶
891．．．額外膠帶
892．．．絕緣膠帶
900．．．多導線架元件
901．．．多導線架元件
910．．．頂端導線架
920．．．底部導線架
921．．．晶粒貼附墊
925．．．溝槽或凹窩
926．．．加大的下削部
929．．．銲膏層
930．．．銲劑凸塊
940．．．主要晶粒
961．．．鑄造成形劑或囊封劑
1000．．．多導線架元件
1010．．．頂端導線架
1020．．．底部導線架
1022．．．電氣導線
1040．．．主要晶粒
1055．．．電感器
1060．．．囊封劑
1095．．．子板
1096．．．元件或部件
本發明所併入的圖式係為達解釋的目的並且僅用於提供本文所揭示之用於提供可靠的多導線架堆疊封裝的發明設備與方法之可能結構的範例。該等圖式並未限制熟習本技術的人士可以對本發明的形式與細節所進行之不會脫離本發明的精神與範疇的任何改變。
圖1A所示的係根據本發明其中一實施例的一示範性部分多導線架封裝的爆炸俯視透視圖。
圖1B所示的係根據本發明其中一實施例，圖1A的部分多導線架封裝的仰視透視圖。
圖2A所示的係被配置在單導線架封裝之中的複數個電氣接點及相關導線的俯視平面圖。
圖2B所示的係和圖2A類似的示範性複數個電氣接點及相關聯導線的俯視平面圖，不過，它們係被配置在根據本發明其中一實施例的多導線架封裝之中。
圖2C所示的係根據本發明其中一實施例，圖2B的複數個電氣接點及相關聯導線的側面剖視圖，在它們之間會有複數個直接電氣連接器。
圖3A所示的係根據本發明其中一實施例用於產生一多導線架IC裝置的一系列示範性元件與製程階段的側面剖視圖。
圖3B所示的係根據本發明其中一實施例由圖3A中所示的該系列示範性元件與製程階段所製成的一示範性多導線架IC裝置的側面剖視圖。
圖3C所示的係根據本發明其中一實施例由圖3A中所示的該系列示範性製程階段的替代系列製程階段所製成的一替代示範性多導線架IC裝置的側面剖視圖。
圖3D所示的係根據本發明其中一實施例在進一步處理之後圖3C的替代示範性多導線架IC裝置的側面剖視圖。
圖4所示的係根據本發明其中一實施例，具有一第三導線架的一替代示範性多導線架IC裝置的側面剖視圖。
圖5A所示的係根據本發明某些實施例之具有球體形式的各種示範性直接電氣連接器的側面剖視圖。
圖5B所示的係根據本發明某些實施例之具有垂片形式的各種示範性直接電氣連接器的側面剖視圖。
圖5C所示的係根據本發明某些實施例之具有戳印形式的各種示範性直接電氣連接器的側面剖視圖。
圖5D所示的係根據本發明某些實施例之具有半蝕刻特徵圖樣形式的數個示範性直接電氣連接器的側面剖視圖。
圖5E所示的係根據本發明其中一實施例的一部分MCM封裝的爆炸俯視透視圖，其具有圖5D之半蝕刻特徵圖樣形式的各種示範性直接電氣連接器。
圖6A所示的係根據本發明其中一實施例的一示範性多導線架面板的俯視平面圖，該示範性多導線架面板含有複數個裝置陣列，每一個裝置陣列皆具有複數個電氣互連圖樣。
圖6B所示的係根據本發明其中一實施例在圖6A的面板中的一示範性多導線架裝置陣列的俯視平面圖。
圖6C所示的係根據本發明其中一實施例在圖6B的裝置陣列中的一示範性多導線架電氣互連圖樣的俯視平面圖。
圖7所示的係根據本發明其中一實施例，用於製造圖3B的IC裝置的一示範性方法的流程圖。
圖8A所示的係一組示範性具有膠帶的電氣導線的俯視透視圖。
圖8B所示的係根據本發明其中一實施例的一示範性頂端導線架的俯視平面圖，其具有貼著膠帶的複數個電氣導線區。
圖9A所示的係根據本發明其中一實施例的一示範性囊封多導線架元件的側面剖視圖。
圖9B所示的係根據本發明其中一實施例的一替代示範性囊封多導線架元件的側面剖視圖，其在一晶粒及一具有用於該晶粒之晶粒貼附墊的導線架之間具有囊封劑。
圖10A所示的係根據本發明其中一實施例的一示範性多導線架元件的俯視部分截面圖，其中已囊封一子板。
圖10B所示的係根據本發明其中一實施例，圖10A的示範性多導線架元件的側面剖視圖，其中已囊封一子板。
100．．．部分多導線架封裝
110．．．頂端導線架
120．．．底部導線架
121．．．晶粒貼附墊

Claims (20)

  1. 一種積體電路封裝，其包括：一第一導線架，其通常係定義一第一平面並且具有一被調適成用以耦接至一相關聯主要晶粒的晶粒貼附墊及一被調適成用以耦接至該相關聯主要晶粒上的一或多個接點之第一複數條電氣導線；一第二導線架，其通常係定義一實質上與該第一平面平行且分離之第二平面，該第二導線架具有一被調適成用以耦接至該相關聯主要晶粒上的一或多個接點、該第一導線架上的一或多個接點、或是兩者之第二複數條電氣導線；以及一介於該第一導線架與該第二導線架之間的複數個直接電氣連接器，其中該複數個直接電氣連接器係控制該第一與第二導線架之間的距離。
  2. 如申請專利範圍第1項之積體電路封裝，其中該第二導線架係與該第一導線架分離一實質上在兩個導線架之所有位置保持不變的距離。
  3. 如申請專利範圍第1項的積體電路封裝，其進一步包含：一囊封劑，其係接合與保護該第一導線架、第二導線架、以及複數個直接電氣連接器中的各個部分。
  4. 如申請專利範圍第1項的積體電路封裝，其中該複數個直接電氣連接器係包括一或多個具有銲劑以及一聚合物材料在其中的球體。
  5. 如申請專利範圍第1項的積體電路封裝，其中該複數個直接電氣連接器包括一或多個自一導線架延伸到另一個導線架的金屬垂片。
  6. 如申請專利範圍第1項的積體電路封裝，其中該第一與第二導線架中的至少其一包括一無導線導線架。
  7. 如申請專利範圍第1項的積體電路封裝，其中至該主要相關聯晶粒上的一接點的至少一電氣連接係遵循一路徑，其橫越沿著該第二導線架的一部分，跨越該複數個直接電氣連接器之一個至該第一導線架，沿著該第一導線架的一部分，跨越該複數個直接電氣連接器之另一個回到該第二導線架，並沿著該第二導線架的另一部分。
  8. 如申請專利範圍第1項的積體電路封裝，其進一步包含：該相關聯主要晶粒；一耦接至該第二導線架之額外的積體電路元件，該額外的積體電路元件係選自由一次要晶粒、一電容器、一電感器、以及一子板所組成的群組；以及一囊封劑，其係接合並且保護該主要晶粒、第一導線架、第二導線架、以及複數個直接電氣連接器的各個部分。
  9. 如申請專利範圍第8項的積體電路封裝，其中該囊封劑不會囊封該額外的積體電路元件。
  10. 如申請專利範圍第8項的積體電路封裝，其中該囊封劑的至少一部分係介於該相關聯的主要晶粒和該第一導線架之間，並且也介於該相關聯的主要晶粒和該第二導線架之間被形成。
  11. 一種積體電路裝置，其包括：一第一晶粒，其上具有複數個接點；一第一導線架，其係定義一第一平面並且具有一被耦接至該第一晶粒的晶粒貼附墊以及一耦接至該複數個接點的一或多條電氣導線之第一配置；一第二導線架，其係定義一與該第一平面分離的第二平面，該第二導線架具有一耦接至該複數個接點的一或多條電氣導線所組成之第二配置；介於該第一導線架與該第二導線架之間的複數個直接電氣連接器，其中該複數個直接電氣連接器係控制介於該第一與第二導線架之間的距離；一額外的積體電路元件，其係至少耦接至該第二導線架，該額外的積體電路元件係選自一第二晶粒、一電容器、以及一電感器所組成的群組；以及一囊封劑，其係接合並且保護該第一晶粒、第一導線架、以及第二導線架的各個部分。
  12. 如申請專利範圍第11項的積體電路裝置，其中該複數個直接電氣連接器包括一或多個具有銲劑以及一聚合物材料在其中的球體。
  13. 如申請專利範圍第11項的積體電路裝置，其中該囊封劑不會囊封該額外的積體電路元件。
  14. 如申請專利範圍第11項的積體電路裝置，其中，該複數個直接電氣連接器包括一或多個自一個導線架延伸到另一個導線架的金屬垂片。
  15. 如申請專利範圍第11項的積體電路裝置，其中該第一與第二導線架中的至少之一包括一無導線導線架。
  16. 如申請專利範圍第11項的積體電路裝置，其進一步包含：一第三導線架，其係定義一與該第一及第二平面分離的第三平面，該第三導線架具有一耦接至該積體電路裝置裡面之複數個接點的一或多條電氣導線之第三配置。
  17. 如申請專利範圍第11項的積體電路裝置，其進一步包含：分佈橫跨該等導線架至少之一的導線固定膠帶，其中該導線固定膠帶係絕緣其各自的導線架與該導線固定膠帶所定義之一平面的一垂直方向上的一或多個電氣接點。
  18. 一種製造一積體電路裝置的方法，其包括：產出一第一導線架，其具有一晶粒貼附墊及一第一複數條電氣導線；直接在該第一導線架上形成複數個直接電氣連接器；將一第一晶粒貼附至該晶粒貼附墊；產出一第二導線架，其具有一第二複數條電氣導線；將一次要積體電路元件貼附至該第二導線架，該次要積體電路元件係選自由一第二晶粒、一電容器、以及一電感器所組成的群組；將該第二導線架放置在被形成於該第一導線架上的該複數個直接電氣連接器的頂端；回銲至少某些該複數個直接電氣連接器中的一部分，俾使得該第二導線架會被接合至該第一導線架，其中該複數個已回銲的直接電氣連接器係控制介於該第一與第二導線架之間的距離；以及在該第一晶粒、第一導線架、以及第二導線架的各個部分四週提供一囊封劑，其中，該第二導線架具有一被調適成用以耦接至該相關聯主要晶粒上的一或多個接點、該第一導線架上的一或多個接點、或是兩者之第二複數條電氣導線。
  19. 如申請專利範圍第18項的方法，其中該將一次要積體電路元件貼附至該第二導線架係在該提供一囊封劑的步驟之後實施。
  20. 如申請專利範圍第18項的方法，其中該複數個直接電氣連接器包括一或多個具有銲劑在其中的球體、一或多個從一個導線架延伸至另一個的金屬垂片、或是兩者。
TW099130456A 2009-10-16 2010-09-09 多導線架封裝 TWI496262B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/581,065 US8222716B2 (en) 2009-10-16 2009-10-16 Multiple leadframe package

Publications (2)

Publication Number Publication Date
TW201117339A TW201117339A (en) 2011-05-16
TWI496262B true TWI496262B (zh) 2015-08-11

Family

ID=43876432

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099130456A TWI496262B (zh) 2009-10-16 2010-09-09 多導線架封裝

Country Status (3)

Country Link
US (1) US8222716B2 (zh)
TW (1) TWI496262B (zh)
WO (1) WO2011046673A1 (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5646830B2 (ja) * 2009-09-02 2014-12-24 ルネサスエレクトロニクス株式会社 半導体装置、半導体装置の製造方法、及びリードフレーム
US8450149B2 (en) 2009-10-16 2013-05-28 Texas Instruments Incorporated Stacked leadframe implementation for DC/DC convertor power module incorporating a stacked controller and stacked leadframe construction methodology
US20120326287A1 (en) 2011-06-27 2012-12-27 National Semiconductor Corporation Dc/dc convertor power module package incorporating a stacked controller and construction methodology
US8203199B2 (en) * 2009-12-10 2012-06-19 National Semiconductor Corporation Tie bar and mold cavity bar arrangements for multiple leadframe stack package
US8278748B2 (en) 2010-02-17 2012-10-02 Maxim Integrated Products, Inc. Wafer-level packaged device having self-assembled resilient leads
US8535989B2 (en) 2010-04-02 2013-09-17 Intel Corporation Embedded semiconductive chips in reconstituted wafers, and systems containing same
US8937382B2 (en) * 2011-06-27 2015-01-20 Intel Corporation Secondary device integration into coreless microelectronic device packages
US8848380B2 (en) 2011-06-30 2014-09-30 Intel Corporation Bumpless build-up layer package warpage reduction
US8779566B2 (en) 2011-08-15 2014-07-15 National Semiconductor Corporation Flexible routing for high current module application
US8946880B2 (en) * 2012-03-23 2015-02-03 Texas Instruments Incorporated Packaged semiconductor device having multilevel leadframes configured as modules
WO2013172814A1 (en) 2012-05-14 2013-11-21 Intel Corporation Microelectronic package utilizing multiple bumpless build-up structures and through-silicon vias
CN104321864B (zh) 2012-06-08 2017-06-20 英特尔公司 具有非共面的、包封的微电子器件和无焊内建层的微电子封装
KR102071078B1 (ko) * 2012-12-06 2020-01-30 매그나칩 반도체 유한회사 멀티 칩 패키지
US8884414B2 (en) * 2013-01-09 2014-11-11 Texas Instruments Incorporated Integrated circuit module with dual leadframe
US8905791B2 (en) 2013-02-15 2014-12-09 Continental Automotive Systems, Inc. Single layer leadframe with integrated three-row connector
US9276386B2 (en) 2013-02-15 2016-03-01 Continental Automotive Systems, Inc. Single layer leadframe with integrated three-row connector
US20140319681A1 (en) * 2013-04-24 2014-10-30 Samsung Electronics Co., Ltd. Semiconductor package including solder ball
KR101649404B1 (ko) * 2014-07-28 2016-08-18 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9219025B1 (en) 2014-08-15 2015-12-22 Infineon Technologies Ag Molded flip-clip semiconductor package
US20160172284A1 (en) * 2014-12-11 2016-06-16 Infineon Technologies Americas Corp. Integrated Power Assembly with Stacked Individually Packaged Power Devices
US10381293B2 (en) * 2016-01-21 2019-08-13 Texas Instruments Incorporated Integrated circuit package having an IC die between top and bottom leadframes
US10600724B2 (en) * 2016-05-10 2020-03-24 Texas Instruments Incorporated Leadframe with vertically spaced die attach pads
US10340210B2 (en) * 2016-09-16 2019-07-02 Texas Instruments Incorporated System in package device including inductor
US10361098B2 (en) 2016-12-23 2019-07-23 Texas Instruments Incorporated QFN pin routing thru lead frame etching
DE102018106038A1 (de) * 2017-11-15 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Integrierte schaltkreis-packages und verfahren zu deren herstellung
US11410918B2 (en) 2017-11-15 2022-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making an integrated circuit package including an integrated circuit die soldered to a bond pad of a carrier
US11088055B2 (en) 2018-12-14 2021-08-10 Texas Instruments Incorporated Package with dies mounted on opposing surfaces of a leadframe
JP7271337B2 (ja) * 2019-06-27 2023-05-11 新光電気工業株式会社 電子部品装置及び電子部品装置の製造方法
US11562949B2 (en) 2020-06-17 2023-01-24 Texas Instruments Incorporated Semiconductor package including undermounted die with exposed backside metal

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3915729A (en) * 1974-04-09 1975-10-28 Du Pont High temperature solder pastes
US6603197B1 (en) * 2002-06-12 2003-08-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor unit
US20030209804A1 (en) * 2002-04-26 2003-11-13 Semiconductor Components Industries, Llc Structure and method of forming a multiple leadframe semiconductor device
US20050260795A1 (en) * 2004-05-24 2005-11-24 Advanced Semiconductor Engineering, Inc. Method for fabricating leadless packages with mold locking characteristics
US20070181990A1 (en) * 2006-02-03 2007-08-09 Siliconware Precision Industries Co., Ltd. Stacked semiconductor structure and fabrication method thereof
TW200908449A (en) * 2007-03-16 2009-02-16 Advanced Micro Devices Inc Integrated circuit socket
TW200926392A (en) * 2007-07-24 2009-06-16 Micron Technology Inc Microelectronic die packages with metal leads, including metal leads for stacked die packages, and associated systems and methods

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177315A (ja) 1992-12-09 1994-06-24 Dainippon Printing Co Ltd 多層リードフレーム
US5965936A (en) * 1997-12-31 1999-10-12 Micron Technology, Inc. Multi-layer lead frame for a semiconductor device
KR100372153B1 (ko) * 1995-04-05 2003-06-19 내셔널 세미콘덕터 코포레이션 다층리드프레임
US6072228A (en) * 1996-10-25 2000-06-06 Micron Technology, Inc. Multi-part lead frame with dissimilar materials and method of manufacturing
US6462404B1 (en) * 1997-02-28 2002-10-08 Micron Technology, Inc. Multilevel leadframe for a packaged integrated circuit
FR2764114B1 (fr) * 1997-06-02 2003-04-25 Sgs Thomson Microelectronics Dispositif semi-conducteur muni d'un dissipateur thermique
US5926695A (en) * 1997-06-10 1999-07-20 National Semiconductor Corporation Lead frame incorporating material flow diverters
US6061251A (en) * 1997-09-08 2000-05-09 Hewlett-Packard Company Lead-frame based vertical interconnect package
US6372579B1 (en) * 1999-03-04 2002-04-16 United Microelectronics Corp. Producing laterally diffused metal-oxide semiconductor
TW463346B (en) * 1999-05-04 2001-11-11 Sitron Prec Co Ltd Dual-leadframe package structure and its manufacturing method
US6483180B1 (en) * 1999-12-23 2002-11-19 National Semiconductor Corporation Lead frame design for burr-free singulation of molded array packages
US6448107B1 (en) * 2000-11-28 2002-09-10 National Semiconductor Corporation Pin indicator for leadless leadframe packages
US7687899B1 (en) * 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US7842541B1 (en) * 2008-09-24 2010-11-30 Amkor Technology, Inc. Ultra thin package and fabrication method
US8026589B1 (en) * 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3915729A (en) * 1974-04-09 1975-10-28 Du Pont High temperature solder pastes
US20030209804A1 (en) * 2002-04-26 2003-11-13 Semiconductor Components Industries, Llc Structure and method of forming a multiple leadframe semiconductor device
US6603197B1 (en) * 2002-06-12 2003-08-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor unit
US20050260795A1 (en) * 2004-05-24 2005-11-24 Advanced Semiconductor Engineering, Inc. Method for fabricating leadless packages with mold locking characteristics
US20070181990A1 (en) * 2006-02-03 2007-08-09 Siliconware Precision Industries Co., Ltd. Stacked semiconductor structure and fabrication method thereof
TW200908449A (en) * 2007-03-16 2009-02-16 Advanced Micro Devices Inc Integrated circuit socket
TW200926392A (en) * 2007-07-24 2009-06-16 Micron Technology Inc Microelectronic die packages with metal leads, including metal leads for stacked die packages, and associated systems and methods

Also Published As

Publication number Publication date
TW201117339A (en) 2011-05-16
US20110089546A1 (en) 2011-04-21
WO2011046673A1 (en) 2011-04-21
US8222716B2 (en) 2012-07-17

Similar Documents

Publication Publication Date Title
TWI496262B (zh) 多導線架封裝
KR100470897B1 (ko) 듀얼 다이 패키지 제조 방법
KR101298225B1 (ko) 반도체 다이 패키지 및 그의 제조 방법
US7042071B2 (en) Leadframe, plastic-encapsulated semiconductor device, and method for fabricating the same
JP2844316B2 (ja) 半導体装置およびその実装構造
CN100490140C (zh) 双规引线框
TWI495082B (zh) 多層半導體封裝
US7662672B2 (en) Manufacturing process of leadframe-based BGA packages
US20090057855A1 (en) Semiconductor die package including stand off structures
KR20060121823A (ko) 가역 리드리스 패키지, 및 이를 제조 및 사용하기 위한방법
US20130181332A1 (en) Package leadframe for dual side assembly
US20070238205A1 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
KR20140032923A (ko) 와이어리스 모듈
JP5051463B2 (ja) 積み重ね型パッケージ集積回路デバイスの製造方法
US10879154B2 (en) Flippable leadframe for packaged electronic system having vertically stacked chips and components
JP4635471B2 (ja) 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム
JP3695458B2 (ja) 半導体装置、回路基板並びに電子機器
US20110068451A1 (en) Multi-chip semiconductor connector
WO2021083032A1 (zh) 封装结构及其制作方法
JP4038021B2 (ja) 半導体装置の製造方法
JP2660732B2 (ja) 半導体装置
TWI731737B (zh) 導線架封裝結構
KR100437821B1 (ko) 반도체 패키지 및 그 제조방법
JP2000183275A (ja) 半導体装置
TWI413226B (zh) 一種用於功率半導體裝置的混合合金引線框架及其製作方法