TWI413226B - 一種用於功率半導體裝置的混合合金引線框架及其製作方法 - Google Patents

一種用於功率半導體裝置的混合合金引線框架及其製作方法 Download PDF

Info

Publication number
TWI413226B
TWI413226B TW098137925A TW98137925A TWI413226B TW I413226 B TWI413226 B TW I413226B TW 098137925 A TW098137925 A TW 098137925A TW 98137925 A TW98137925 A TW 98137925A TW I413226 B TWI413226 B TW I413226B
Authority
TW
Taiwan
Prior art keywords
heat sink
lead frame
pin
power semiconductor
semiconductor device
Prior art date
Application number
TW098137925A
Other languages
English (en)
Other versions
TW201117338A (en
Inventor
Zhi Qiang Niu
Jun Lu
Tao Feng
Original Assignee
Alpha & Omega Semiconductor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha & Omega Semiconductor filed Critical Alpha & Omega Semiconductor
Priority to TW098137925A priority Critical patent/TWI413226B/zh
Publication of TW201117338A publication Critical patent/TW201117338A/zh
Application granted granted Critical
Publication of TWI413226B publication Critical patent/TWI413226B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

一種用於功率半導體裝置封裝的混合合金引線框架及其製作方法
本發明涉及一種功率半導體裝置的封裝結構和製造，特別涉及一種用於功率半導體裝置封裝的混合合金引線框架及製作方法。
引線框架的主要功能是為晶片提供機械支撐載體，並作為導電介質連接積體電路外部電路，傳送電信號，以及與封裝材料一起，向外散發晶片工作時產生的熱量，成為積體電路中極為關鍵的零部件，對於功率半導體裝置，由於功耗高，引線框架中的散熱片成為封裝中提升晶片散熱能力的主要手段。
如中國專利公開號CN1738012A中，披露了一種給晶片增加散熱片的方法，該方法包括將排列成陣列的晶片輸入到上片機中，通過上片機上的多頭吸嘴吸取所述散熱片陣列，並將所述散熱片陣列放置到所述晶片陣列上，然後將所述散熱片陣列切割分開，該方法可以對一個陣列的晶片進行上片，大大提高了上片效率，然而，該處理方法比較繁瑣，靈活性差，仍然無法解決快速處理大規模的晶片散熱問題。
在現有技術中引線框架普遍採用銅合金引線框架，其分為兩種，一種為異型材銅合金引線框架，它是在引腳和散熱片部分採用不同厚度的銅合金，一體成型，另一種為同型材銅合金引線框架，它是在引腳和散熱片部分採用相同厚度的銅合金，一體成型。 其中，對於異型材銅合金引線框架的，由於製造手段和成本的限制，不容易得到很厚的異型材銅合金散熱片，而同型材銅合金引線框，由於散熱片薄，其散熱性能差並且會增加塑封料的耗用量。另外無論是異型材銅合金引線框架還是同型材銅合金引線框架，其價格昂貴，製造成本高。
本發明的目的是提供一種應用於功率半導體裝置的混合合金引線框架及製作方法，該混合合金引線框架具有高的熱容比，其製造過程靈活、簡單，能夠節約工藝製作材料，降低製作成本。
為了達到上述目的，本發明的技術方案是：一種功率半導體裝置的混合合金引線框架陣列，其特點是，包括：多個散熱片、一個引腳陣列；所述的散熱片由第一種材料製成，其上部設有散熱片定位孔，下部中央部位設有散熱片焊接區；所述的引腳陣列由與第一種材料不同的第二種材料製成，設置在上下兩個散熱片之間，該引腳陣列上下兩端分別引出多個引腳端子組。
上述一種功率半導體裝置的混合合金引線框架，其中，所述的每個散熱片上還包括一個晶片載片台。
上述一種功率半導體裝置的混合合金引線框架，其中，所述的每個引腳端子組包含三個引腳端子，每個引腳端子組的中間引腳端子上分別設有與散熱片焊接區對應的引腳焊接區。
上述一種功率半導體裝置的混合合金引線框框，其中，所述的每個引腳焊接區上延伸出一個晶片載片台。
上述一種功率半導體裝置的混合合金引線框架，其中，所述的第一種材料為鋁合金。
上述一種功率半導體裝置的混合合金引線框架，其中，所述的散熱片的厚度為2mm。
上述一種功率半導體裝置的混合合金引線框架，其中，所述的第二種材料為銅合金。
一種應用混合合金引線框架封裝功率半導體裝置的製作方法，其特點是，包括以下步驟：步驟1、製作引線框架組焊板，該引線框架組焊板的上部和下部對應設置多組凹槽，每個凹槽內設置若干個散熱片定位柱，在引線框架組焊板的中部設置多個引腳定位柱；步驟2、製作散熱片，在散熱片的上部設置一個散熱片定位孔，在散熱片的下部中央部位設置散熱片焊接區；步驟3、製作引腳陣列，在引腳陣列上下兩端分別引出多組三個一組的引腳端子組，其中，在引腳端子組的中間引腳端子上分別設置與散熱片焊接區對應的引腳焊接區，兩個引腳端子組之間設置多個引腳定位孔；步驟4、通過引線框架組焊板的散熱片定位柱及散熱片定位孔，將散熱片定位在引線框架組焊板的凹槽內；步驟5、通過引線框架組焊板的引腳定位柱及引腳定位孔，將引腳定位在引線框架組焊板上的上下散熱片之間的部位； 步驟6、將散熱片和引腳連接；步驟7、從引線框架組焊板上卸下連接在一起的散熱片和引腳，清洗散熱片和引腳。
上述的製作方法，其中，步驟2還包括步驟2.1、在散熱片上設置晶片載片台。
上述的製作方法，其中，步驟3還包括：步驟3.1、引腳焊接區上延伸出晶片載片台；步驟3.2、將晶片固定在晶片載片臺上；步驟3.3、通過引線將晶片與引腳的引腳端子連接。
上述的製作方法，其中，步驟2.1還包括將晶片固定在晶片載片台。
上述的製作方法，其中，步驟3還包括：步驟3.1、在引腳端子上延伸跳線。
上述用於功率半導體裝置的混合合金引線框架的製作方法，其中，步驟6還包括：步驟6.1、通過跳線將晶片與引腳端子連接。
上述的製作方法，其中，所述將晶片固定在晶片載片臺上的方法為焊錫固定。
一種功率半導體裝置的封裝，其特點是，包括：一個功率半導體晶片、一引線框架和一封裝體，所述的引線框架包含一個散熱片、一個引腳組； 所述的散熱片由第一種材料製成，所述的引腳組由與第一種材料不同的第二種材料製成。
上述功率半導體裝置的封裝，其中，所述的第一種材料為鋁合金，所述的第二種材料為銅合金。
上述功率半導體裝置的封裝，其中，所述的散熱片上還包括一個晶片載片台，所述的晶片載片台由第一種材料製成。
上述功率半導體裝置的封裝，其中，所述的散熱片上還包括一個晶片載片台，所述的晶片載片台由第二種材料製成。
上述功率半導體裝置的封裝，其中，所述的散熱片設有散熱片焊接區，所述的引腳端子組設有與散熱片焊接區對應的引腳焊接區。
上述功率半導體裝置的封裝，其中，所述的封裝體一部分至少延伸到散熱片的底面。
上述功率半導體裝置的封裝，其中，所述功率半導體晶片包含頂面電極和底面電極，所述底面電極與至少一個引腳端子連接，所述頂面電極與其他引腳端子連接。
本發明用於功率半導體裝置的混合合金引線框架及製作方法由於採用上述技術方案，使之與現有技術相比，具有以下優點和積極效果：
1、本發明由於設有高熱容比的鋁合金散熱片，散熱性能好。
2、本發明由於鋁合金散熱片的製作工藝簡單，通過使用厚的鋁合金散熱片以節省塑封料，從而降低引線框架封裝成本。
3、本發明由於散熱片採用鋁合金，引腳採用銅合金，二者分 開製作然後組裝構成混合合金引線框架，工藝製造靈活，製造成本低。
實施例一，請參見附第1A、1B圖所示，分別為一種功率半導體裝置的混合合金引線框架陣列分離元件組裝前的正視圖及側視圖，包括：多個散熱片1、多個引腳2形成的陣列；散熱片1的上部設有散熱片定位孔13、散熱片1的下部中央部位設有散熱片焊接區12，每個散熱片1上還包括一個晶片載片台4，散熱片1的材料為鋁合金，由於鋁合金材料具有高熱容比，散熱片的散熱性能佳，本實施例中，散熱片1優選厚度為2mm；引腳2陣列設置在上下兩個散熱片1之間，引腳2陣列上下兩端分別相互錯位引出多組三個一組的引腳端子組21，由連結帶(TIE BAR)23連結各引腳端子和整個引腳陣列。其中，引腳2陣列上下兩端的每一組三個引腳端子21的中間引腳端子上分別設有與散熱片焊接區12對應的引腳焊接區211，引腳2陣列上下兩端的引腳焊接區211可分別與上下兩個散熱片1的散熱片焊接區12連接，引腳端子組21之間設有多個引腳定位孔22。引腳2的材料為銅合金。
上述用於功率半導體裝置的混合合金引線框架的製作方法，包括以下步驟：步驟1、請參見附第2A及2B圖分別為引線框架組焊板3的正視圖及側視圖，製作引線框架組焊板3，該引線框架組焊板3的上部和下部對應設置多組凹槽31，每個凹槽31內設置若干散熱片定位柱311，在引線框架組焊板3的中部設置多個引腳定位柱 32；步驟2、請參見附第1A、1B圖所示，製作散熱片1，在散熱片1的上部設置一個定位孔13，在散熱片1的下部中央部位設置散熱片焊接區12，在散熱片1上設置晶片載片台4；每個散熱片1可單獨分開，也可根據引腳2陣列的節距選擇用連結帶將多個散熱片連結在一起(未顯示)。
步驟3、請參見附第1A、1B圖所示，製作引腳2陣列，在引腳陣列上下兩端分別引出多個各有三個引腳端子的引腳端子組21，其中，每個引腳端子組21的中間引腳端子上分別設置與散熱片焊接區12對應的引腳焊接區211，兩個引腳2之間設置多個引腳定位孔22；步驟4、請參見附第3A及3B圖所示，將散熱片1的定位孔13穿過引線框架組焊板3的散熱片定位柱311，從而使散熱片1定位在引線框架組焊板3的凹槽31內；步驟5、請參見附第4A及4B圖所示，將引腳定位孔22穿過引線框架組焊板3的引腳定位柱32，從而使引腳2陣列定位在引線框架組焊板3上的上下散熱片1之間的部位，且散熱片焊接區12和引腳焊接區211對應匹配；步驟6、焊錫膏點塗在散熱片焊接區12或引腳焊接區211上，將散熱片1和引腳2陣列連接，焊錫膏為鉛錫、錫銀銅或錫鉍，焊接過程是在氮氣或氮氫混合氣體中進行。優選地，焊接的溫度為280~520攝氏度，焊接的時間為5~60秒；最後從引線框架組焊板3上卸下連接在一起的散熱片1和引腳2並進行清洗，形成如附第5A及5B圖所示的混合合金引線框 架陣列。
可以應用標準的半導體晶片封裝程式，再經過晶片黏貼，金屬聯接和塑膠封模等步驟後，對整個封裝陣列進行切割分離而形成如第5C、5D圖所示的獨立封裝的半導體裝置。每一個獨立封裝的半導體裝置包含一功率半導體晶片6(如MOSFET)和一引線框架，該功率半導體晶片包含頂面電極和底面電極，該引線框架包含由一種散熱性能好的低成本材料(如鋁合金)製成的一散熱片和由一種導電性能好的材料(如銅合金)製成的多個引腳。該散熱片進一步包含一晶片載片台以承載該半導體晶片，和一引腳連接區以連接所述多個引腳當中的至少一個引腳，該引腳連接區可以是一個散熱片焊接區以便與所述至少一個引腳上的一引腳焊接區用焊錫對接使晶片的底面電極與所述至少一個引腳端子連接。所述晶片的頂面電極通過金屬引線與其他引腳端子連接。第5C圖、第5D圖中的附圖標記7為塑膠封裝體，該封裝體一部分至少延伸到散熱片的底面。散熱片的底面可部分裸露或全部裸露以更好散熱。由於該半導體裝置封裝的引線框架可採用不同材料，分別製作散熱片和引腳，然後將二者聯接(如焊接)在一起，一方面其散熱性能好，另一方面由於散熱片獨立製作，並且鋁合金工藝製作簡單，可以得到厚度大的散熱片，從而節省後期封裝過程中塑封料，大大降低功率半導體晶片封裝的製作成本。
實施例二，請參見附第6A及6B圖所示，分別為一種功率半導體裝置的混合合金引線框架陣列分離元件組裝前的正視圖及側視圖，包括：多個散熱片1'和引腳2'陣列，散熱片1'的上部設有散熱片定位孔13'、散熱片1'的下部中央部位設有散熱片焊接區 12'，散熱片1'的材料為鋁合金，散熱片1'的厚度為2mm；引腳2'陣列設置在上下兩個散熱片1'之間，引腳2'陣列上下兩端分別相互錯位引出多組三個一組的引腳端子組21，由連結帶(TIE BAR)23’連結各引腳端子和整個引腳陣列。其中，所述的引腳2'陣列上下兩端的每一組三個引腳端子21'的中間引腳端子上分別設有與散熱片焊接區12'對應的引腳焊接區211'，引腳2'上下兩端的引腳焊接區211'可分別與上下兩個散熱片1'的散熱片焊接區12'連接，每個引腳焊接區211'上延伸出一個晶片載片台4'，引腳2'之間設有多個引腳定位孔22'。引腳2'的材料為銅合金。
上述用於功率半導體裝置的混合合金引線框架的製作方法及裝置封裝方法，包括以下步驟：步驟1、請參見附第7A及7B圖所示，製作引線框架組焊板3'，該引線框架組焊板3'的上部和下部對應設置多組凹槽31'，每個凹槽31'內設置若干散熱片定位柱311'，在引線框架組焊板3'的中部設置多個引腳定位柱32'；步驟2、請參見附第6A及6B圖所示，製作散熱片1'，在散熱片1'的上部設置一個散熱片定位孔13'，在散熱片1'的下部中央部位設置散熱片焊接區12'；步驟3、請參見附第7A、7B、8A、8B、9A及9B圖所示，製作引腳2'，在引腳2'上下兩端分別引出多個各有三個引腳端子21'的引腳端子組，其中，每個引腳端子組21'的中間引腳端子上分別設置與散熱片焊接區12'對應的引腳焊接區211'，兩個引腳2'之間設置多個引腳定位孔22'；步驟3還包括：步驟3.1、引腳焊接區211'上延伸出晶片載片台4'； 步驟3.2、在氮氣或氮氫混合氣體中，用鉛錫、錫銀銅或錫鉍點塗在晶片載片台4'上，將晶片6'焊接固定在晶片載片台4'上，優選地，焊接的溫度為280~520攝氏度，焊接的時間為5~60秒；步驟3.3、通過引線5'將晶片6'與引腳2'的引腳端子21'連接。
步驟4、請參見附第10A及10B圖所示，散熱片定位孔13'穿過引線框架組焊板3'上的散熱片定位柱311'，從而將散熱片1'定位在引線框架組焊板3'的凹槽31'內；每個散熱片1’可單獨分開，也可根據引腳陣列2’的節距選擇用連結帶將多個散熱片連結在一起(未顯示)；步驟5、請參見附第11A及11B圖所示，引腳定位孔22'穿過引線框架組焊板3'上的引腳定位柱32'，從而將引腳2'定位在引線框架組焊板3'上的上下散熱片1'之間的部位且散熱片焊接區12’和引腳焊接區211’對應匹配；步驟6、焊錫膏點塗在散熱片焊接區12'和引腳焊接區211'上，將散熱片1'和引腳2'連接使晶片6'的底面電極與引腳端子組21'的中間引腳端子連接，優選地，晶片載片台4'的下表面與散熱片1'的上表面能有緊密接觸或由焊錫連接以增強散熱效果；最後從引線框架組焊板3'上卸下連接在一起的散熱片1'和引腳2'並進行清洗，得到如第12A及12B圖所示的包含晶片連接的混合合金引線框架陣列。
再經過塑膠封模後，對整個封裝陣列進行切割分離而形成如第12C、12D圖所示的獨立封裝的半導體裝置。每一個獨立封裝的半導體裝置包含一功率半導體晶片(如MOSFET)和一引線框架，該功率半導體晶片包含頂面電極和底面電極，該引線框架包 含由一種散熱性能好的底成本材料(如鋁合金)製成的一散熱片和由一種導電性能好的材料(如銅合金)製成的多個引腳。該散熱片進一步包含一引腳連接區以連接所述多個引腳當中的至少一個引腳，該引腳連接區可以是一個散熱片焊接區以便與所述至少一個引腳上的一引腳焊接區用焊錫對接。該引線框架進一步包含一晶片載片台以承載該半導體晶片，該晶片載片台與所述至少一個引腳相連且由引腳相同材料製成，且其下表面與所述散熱片的上表面有緊密接觸或由焊錫連接以增強散熱效果。所述晶片的頂面電極通過金屬引線與其他引腳端子連接，第12C圖、第12D圖中的附圖標記7'為塑膠封裝體，該封裝體一部分至少延伸到散熱片的底面，散熱片的底面可部分裸露或全部裸露以更好散熱。
由於該半導體裝置封裝的引線框架採用不同材料，分別製作散熱片和引腳，然後將二者焊接在一起，一方面其散熱性能好，另一方面由於散熱片獨立製作，並且鋁合金工藝製作簡單，可以得到厚度大的散熱片，從而節省後期封裝過程中塑封料，大大降低功率半導體晶片封裝的製作成本，在製作引腳2'時，同時完成了晶片6'的安裝及晶片6'與引腳2'的連接，工藝製作過程方便。
實施例三，請參見附第13A及13B圖，一種功率半導體裝置的混合合金引線框架陣列分離元件組裝前的正視圖及側視圖，包括：多個散熱片1"、引腳2"陣列；散熱片1"的上部設有散熱片定位孔13"、散熱片1"的下部中央部位設有散熱片焊接區12"，每個散熱片1"上還包括一個晶片載片台4"，散熱片的材料採用鋁合金，優選地，散熱片1"的厚度為2mm；引腳2"陣列設置在上下兩個散熱片1"之間，引腳陣列2"上下兩端分別相互錯位引出多組三 個一組的引腳端子組21"，由連結帶(TIE BAR)23"連結各引腳端子和整個引腳陣列．其中，引腳2"陣列上下兩端的每一組三個引腳端子21"的中間引腳端子上分別設有與散熱片焊接區12"對應的引腳焊接區211"，引腳2"陣列上下兩端的引腳焊接區211"可分別與上下兩個散熱片1"的散熱片焊接區12"連接，引腳端子組21"之間設有多個引腳定位孔22"。引腳端子21"延伸出一段跳線212"，引腳陣列2"的材料為銅合金。
上述用於功率半導體裝置的混合合金引線框架的製作方法及裝置封裝方法，包括以下步驟：步驟1、如第14A及14B圖所示，製作引線框架組焊板3"，引線框架組焊板3"的上部和下部對應設置多組凹槽31"，每個凹槽31"內設置若干散熱片定位柱311"，在引線框架組焊板3"的中部設置多個引腳定位柱32"；步驟2、如第13A及13B圖所示，製作散熱片1"，在散熱片1"的上部設置一個散熱片定位孔13"，在散熱片1"的下部中央部位設置散熱片焊接區12"，每個散熱片1”可單獨分開，也可根據引腳2"陣列的節距選擇用連結帶將多個散熱片連結在一起(未顯示)；步驟2還包括：步驟2.1、在散熱片1"上設置晶片載片台4"，用焊錫膏將晶片6"焊接在晶片載片台4"。
步驟3、如第13A及13B圖所示，製作引腳2"陣列，在引腳2"陣列上下兩端分別引出多個各有三個引腳端子21”的引腳端子組，其中，每個引腳端子組21"的中間引腳端子上分別設置與散熱片焊接區12"對應的引腳焊接區211"，兩個引腳組21"之間設置多 個引腳定位孔22"；步驟3還包括：步驟3.1、在引腳2"陣列的引腳端子組21"上的另兩個引腳延伸跳線212"；步驟4、如第15A及15B圖所示，散熱片定位孔13"穿過引線框架組焊板3"的散熱片定位柱311"，從而將散熱片1"定位在引線框架組焊板3"的凹槽31"內；步驟5、如第16A及16B圖所示，引腳定位孔22"穿過引線框架組焊板3"的引腳定位柱32"，從而將引腳2"定位在引線框架組焊板3"上的上下散熱片1"之間的部位；步驟6、在氮氣或氮氫混合氣體中，將鉛錫、錫銀銅或錫鉍點塗在散熱片焊接區12"和引腳焊接區211"上，將散熱片1"和引腳陣列2"連接使晶片6”的底面電極與引腳端子組21"的中間引腳端子連接，優選地，焊接的溫度為280~520攝氏度，焊接的時間為5~60秒；步驟6還包括：步驟6.1、通過跳線212"將晶片6"的上表面電極與其他不與散熱片連接的引腳端子21"連接。
最後從引線框架組焊板3"上卸下連接在一起的散熱片1"和引腳2"並進行清洗，得到如第17A及17B圖所示包含晶片連接的混合合金引線框架。再經過塑膠封模後，對整個封裝陣列進行切割分離而形成如第17C、17D圖所示的獨立封裝的半導體裝置。每一個獨立封裝的半導體裝置包含一功率半導體晶片(如MOSFET)和一引線框架，該功率半導體晶片包含頂面電極和底面電極，該引線框架包含由一種散熱性能好的底成本材料(如鋁合金)製成的一散熱片和由一種導電性能好的材料(如銅合金)製成的多個 引腳。該散熱片進一步包含一晶片載片台以承載該半導體晶片，和一引腳連接區以連接所述多個引腳當中的至少一個引腳，該引腳連接區可以是一個散熱片焊接區以便與所述至少一個引腳上的一引腳焊接區用焊錫對接，所述引線框架進一步包含由所述多個引腳當中至少另一個引腳延伸出來的跳線連接該半導體晶片的上表面電極。第17C圖、第17D圖中的附圖標記7"為塑膠封裝體，該封裝體一部分至少延伸到散熱片的底面，散熱片的底面可部分裸露或全部裸露以更好散熱。
由於該半導體裝置封裝的引線框架採用不同材料，分別製作散熱片和引腳，然後將二者焊接在一起，一方面其散熱性能好，另一方面由於散熱片獨立製作，並且鋁合金工藝製作簡單，可以得到厚度大的散熱片，從而節省後期封裝過程中塑封料，大大降低功率半導體晶片封裝的製作成本，在引腳上延伸出跳線，將晶片'與引腳的連接，省去引線的連接，工藝製作簡單。
本發明提供了一種混合合金引線框架及其用於功率半導體裝置封裝的製作方法，該方法將引線框架分成兩部分，散熱片部分及引腳部分，將這兩部分用不同材料分別製作，然後用設計好的引線框架組焊板將這兩部分定位焊接，從而完成整個引線框架的製作，得到散熱性能好，低成本的混合合金引線框架，此外該方法既可分佈實現引線框架的製作及晶片與引線框架的連接，也可同時完成引線框架的製作及晶片與引線框架的連接，從而提高實際應用的靈活性。
當然，必須認識到，上述介紹是有關本發明優選實施例的說明，只要不偏離隨後所附申請專利範圍第所顯示的精神和範圍，本發明還存在著許多修改。
本發明決不是僅局限於上述說明或附圖所顯示的細節和方法。本發明能夠擁有其他的實施例，並可採用多種方式予以實施。另外，大家還必須認識到，這裏所使用的措辭和術語以及文摘只是為了實現介紹的目的，決不是僅僅局限於此。
正因為如此，本領域的技術人員將會理解，本發明所基於的觀點可隨時用來作為實施本發明的幾種目標而設計其他結構、方法和系統。所以，至關重要的是，所附的申請專利範圍第將被視為包括了所有這些等價的建構，只要它們不偏離本發明的精神和範圍。
1、1'、1"‧‧‧散熱片
2、2'、5'、2"‧‧‧引腳
3、3'、3"‧‧‧引線框架組焊板
4、4'、4"‧‧‧晶片載片台
6‧‧‧功率半導體晶片
6'、6"‧‧‧晶片
7、7'、7"‧‧‧塑膠封裝體
12、12'、12"‧‧‧散熱片焊接區
13、13'、13"‧‧‧散熱片定位孔
21、21'、21"‧‧‧引腳端子組
22、22'、22"‧‧‧引腳定位孔
23、23'、23"‧‧‧連結帶
31、31'、31"‧‧‧凹槽
32、32'、32"‧‧‧引腳定位柱
211、211'、211"‧‧‧引腳焊接區
212′′‧‧‧跳線
311、311'、311"‧‧‧散熱片定位柱
參考所附附圖，以更加充分的描述本發明的實施例。然而，所附附圖僅用於說明和闡述，並不構成對本發明範圍的限制。
第1A圖為本發明一種用於功率半導體裝置的混合合金引線框架及製作方法實施例一的混合合金引線框架陣列分離元件組裝前的正視圖。
第1B圖為本發明一種用於功率半導體裝置的混合合金引線框架及製作方法實施例一的混合合金引線框架陣列分離元件組裝前的側視圖。
第2A圖為本發明一種用於功率半導體裝置的混合合金引線框架及製作方法實施例一的引線框架組焊板的正視圖。
第2B圖為本發明一種用於功率半導體裝置的混合合金引線框架及製作方法實施例一的引線框架組焊板的側視圖。
第3A圖為本發明一種用於功率半導體裝置的混合合金引線框架及製作方法實施例一的安裝散熱片的正視圖。
第3B圖為本發明一種用於功率半導體裝置的混合合金引線框架及製作方法實施例一的安裝散熱片的側視圖。
第4A圖為本發明一種用於功率半導體裝置的混合合金引線框架及製作方法實施例一的安裝引腳的正視圖。
第4B圖為本發明一種用於功率半導體裝置的混合合金引線框架及製作方法實施例一的安裝引腳的側視圖。
第5A圖為本發明一種用於功率半導體裝置的混合合金引線框架及製作方法實施例一的混合合金引線框架陣列的正視圖。
第5B圖為本發明一種用於功率半導體裝置的混合合金引線框架及製作方法實施例一的混合合金引線框架陣列的側視圖。
第5C圖為本發明一種用於功率半導體裝置的混合合金引線框架及製作方法實施例一的混合合金引線框架陣列塑封切割後的正視圖。
第5D圖為本發明一種用於功率半導體裝置的混合合金引線框架及製作方法實施例一的混合合金引線框架陣列塑封切割後的側視圖。
第6A圖為本發明一種用於功率半導體裝置的混合合金引線框架及製作方法實施例二的混合合金引線框架陣列分離元件組裝前的正視圖。
第6B圖為本發明一種用於功率半導體裝置的混合合金引線框架及製作方法實施例二的混合合金引線框架陣列分離元件組裝 前的側視圖。
第7A圖為本發明一種用於功率半導體裝置的混合合金引線框架及製作方法實施例二的引線框架組焊板的正視圖。
第7B圖為本發明一種用於功率半導體裝置的混合合金引線框架及製作方法實施例二的引線框架組焊板的側視圖。
第8A圖為本發明一種用於功率半導體裝置的混合合金引線框架及製作方法實施例二的引腳的正視圖。
第8B圖為本發明一種用於功率半導體裝置的混合合金引線框架及製作方法實施例二的引腳的側視圖。
第9A圖為本發明一種用於功率半導體裝置的混合合金引線框架及製作方法實施例二的引線將引腳與晶片連接的正視圖。
第9B圖為本發明一種用於功率半導體裝置的混合合金引線框架及製作方法實施例二的引線將引腳與晶片連接的側視圖。
第10A圖為本發明一種用於功率半導體裝置的混合合金引線框架及製作方法實施例二的安裝散熱片的正視圖。
第10B圖為本發明一種用於功率半導體裝置的混合合金引線框架及製作方法實施例二的安裝散熱片的側視圖。
第11A圖為本發明一種用於功率半導體裝置的混合合金引線框架及製作方法實施例二的安裝引腳的正視圖。
第11B圖為本發明一種用於功率半導體裝置的混合合金引線框架及製作方法實施例二的安裝引腳的側視圖。
第12A圖本發明一種用於功率半導體裝置的混合合金引線框 架及製作方法實施例二的混合合金引線框架陣列的正視圖。
第12B圖為本發明一種用於功率半導體裝置的混合合金引線框架及製作方法實施例二的混合合金引線框架陣列的側視圖。
第12C圖為本發明一種用於功率半導體裝置的混合合金引線框架及製作方法實施例二的混合合金引線框架陣列塑封切割後的正視圖。
第12D圖為本發明一種用於功率半導體裝置的混合合金引線框架及製作方法實施例二的混合合金引線框架陣列塑封切割後的側視圖。
第13A圖為本發明一種用於功率半導體裝置的混合合金引線框架及製作方法實施例三的混合合金引線框架陣列分離元件組裝前的的正視圖。
第13B圖為本發明一種用於功率半導體裝置的混合合金引線框架及製作方法實施例三的混合合金引線框架陣列分離元件組裝前的的側視圖。
第14A圖為本發明一種用於功率半導體裝置的混合合金引線框架及製作方法實施例三的引線框架組焊板3的正視圖。
第14B圖為本發明一種用於功率半導體裝置的混合合金引線框架及製作方法實施例三的引線框架組焊板3的側視圖。
第15A圖為本發明一種用於功率半導體裝置的混合合金引線框架及製作方法實施例三的安裝散熱片的正視圖。
第15B圖為本發明一種用於功率半導體裝置的混合合金引線框架及製作方法實施例三的安裝散熱片的側視圖。
第16A圖為本發明一種用於功率半導體裝置的混合合金引線框架及製作方法實施例三的安裝引腳的正視圖。
第16B圖分別為本發明一種用於功率半導體裝置的混合合金引線框架及製作方法實施例三的安裝引腳的側視圖。
第17A圖為本發明一種用於功率半導體裝置的混合合金引線框架及製作方法實施例三的混合合金引線框架陣列的正視圖。
第17B圖為本發明一種用於功率半導體裝置的混合合金引線框架及製作方法實施例三的混合合金引線框架陣列的側視圖。
第17C圖為本發明一種用於功率半導體裝置的混合合金引線框架及製作方法實施例三的混合合金引線框架陣列塑封切割後的正視圖。
第17D圖為本發明一種用於功率半導體裝置的混合合金引線框架及製作方法實施例三的混合合金引線框架陣列塑封切割後的側視圖。
1‧‧‧散熱片
2‧‧‧引腳
6‧‧‧功率半導體晶片
7‧‧‧塑膠封裝體
21‧‧‧引腳端子組
211‧‧‧引腳焊接區

Claims (14)

  1. 一種功率半導體裝置的混合合金引線框架陣列，其特徵在於，包括：多個散熱片、一個引腳陣列；所述的散熱片由鋁合金製成，其上部設有散熱片定位孔，下部中央部位設有散熱片焊接區；所述的引腳陣列由銅合金製成，設置在上下兩個散熱片之間，該引腳陣列上下兩端分別引出多個引腳端子組；所述的每個散熱片上還包括一個鋁合金的晶片載片台，以承載一個功率半導體晶片。
  2. 如申請專利範圍第1所述一種功率半導體裝置的混合合金引線框架，其特徵在於，所述的每個引腳端子組包含三個引腳端子，每個引腳端子組的中間引腳端子上分別設有與散熱片焊接區對應的引腳焊接區。
  3. 如申請專利範圍第1項所述一種功率半導體裝置的混合合金引線框架，其特徵在於，所述的散熱片的厚度為2mm。
  4. 一種應用混合合金引線框架封裝功率半導體裝置的製作方法，其特徵在於，包括以下步驟：步驟1、製作引線框架組焊板，該引線框架組焊板的上部和下部對應設置多組凹槽，每個凹槽內設置若干個散熱片定位柱，在引線框架組焊板的中部設置多個引腳定位柱；步驟2、製作散熱片，在散熱片的上部設置一個散熱片定位孔，在散熱片的下部中央部位設置散熱片焊接區； 步驟3、製作引腳陣列，在引腳陣列上下兩端分別引出多組三個一組的引腳端子組，其中，在引腳端子組的中間引腳端子上分別設置與散熱片焊接區對應的引腳焊接區，兩個引腳端子組之間設置多個引腳定位孔；步驟4、通過引線框架組焊板的散熱片定位柱及散熱片定位孔，將散熱片定位在引線框架組焊板的凹槽內；步驟5、通過引線框架組焊板的引腳定位柱及引腳定位孔，將引腳定位在引線框架組焊板上的上下散熱片之間的部位；步驟6、將散熱片和引腳連接；步驟7、從引線框架組焊板上卸下連接在一起的散熱片和引腳，清洗散熱片和引腳。
  5. 如申請專利範圍第4項所述的製作方法，其特徵在於，步驟2還包括：步驟2.1、在散熱片上設置晶片載片台。
  6. 如申請專利範圍第4項所述的製作方法，其特徵在於，步驟3還包括：步驟3.1、引腳焊接區上延伸出晶片載片台；步驟3.2、將晶片固定在晶片載片台上；步驟3.3、通過引線將晶片與引腳的引腳端子連接。
  7. 如申請專利範圍第5項所述的製作方法，其特徵在於，步驟2.1還包括將晶片固定在晶片載片台。
  8. 如申請專利範圍第7項所述的製作方法，其特徵在於，步驟3還包括：步驟3.1、在引腳端子上延伸跳線。
  9. 如申請專利範圍第8項所述用於功率半導體裝置的混合合金引線框架的製作方法，其特徵在於，步驟6還包括：步驟6.1、通過跳線將晶片與引腳端子連接。
  10. 如申請專利範圍第4或5或7項所述的製作方法，其特徵在於，所述將晶片固定在晶片載片台上的方法為焊錫固定。
  11. 一種功率半導體裝置的封裝，其特徵在於，包括：一個功率半導體晶片、一引線框架和一封裝體，所述的引線框架包含一個散熱片、一個引腳端子組；所述的散熱片由鋁合金製成，所述的引腳端子組由銅合金製成；所述的每個散熱片上還包括一個鋁合金的晶片載片台，以承載一個功率半導體晶片。
  12. 如申請專利範圍第11項所述功率半導體裝置的封裝，其特徵在於，所述的散熱片設有散熱片焊接區，所述的引腳端子組設有與散熱片焊接區對應的引腳焊接區。
  13. 如申請專利範圍第11項所述功率半導體裝置的封裝，其特徵在於，所述的封裝體一部分至少延伸到散熱片的底面。
  14. 如申請專利範圍第11項所述功率半導體裝置的封裝，其特徵在於，所述功率半導體晶片包含頂面電極和底面電極，所述底 面電極與至少一個引腳端子連接，所述頂面電極與其他引腳端子連接。
TW098137925A 2009-11-09 2009-11-09 一種用於功率半導體裝置的混合合金引線框架及其製作方法 TWI413226B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW098137925A TWI413226B (zh) 2009-11-09 2009-11-09 一種用於功率半導體裝置的混合合金引線框架及其製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098137925A TWI413226B (zh) 2009-11-09 2009-11-09 一種用於功率半導體裝置的混合合金引線框架及其製作方法

Publications (2)

Publication Number Publication Date
TW201117338A TW201117338A (en) 2011-05-16
TWI413226B true TWI413226B (zh) 2013-10-21

Family

ID=44935206

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098137925A TWI413226B (zh) 2009-11-09 2009-11-09 一種用於功率半導體裝置的混合合金引線框架及其製作方法

Country Status (1)

Country Link
TW (1) TWI413226B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220148943A1 (en) * 2019-03-25 2022-05-12 Shindengen Electric Manufacturing Co., Ltd. Semiconductor apparatus, lead frame, and power source apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4012765A (en) * 1975-09-24 1977-03-15 Motorola, Inc. Lead frame for plastic encapsulated semiconductor assemblies
US20060220048A1 (en) * 2005-03-30 2006-10-05 Kabushiki Kaisha Toshiba Semiconductor light emitting device and semiconductor light emitting unit
US20080164590A1 (en) * 2007-01-10 2008-07-10 Diodes, Inc. Semiconductor power device
TW200931680A (en) * 2008-01-02 2009-07-16 Ledtech Electronics Corp Light emitted display package structure and package method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4012765A (en) * 1975-09-24 1977-03-15 Motorola, Inc. Lead frame for plastic encapsulated semiconductor assemblies
US20060220048A1 (en) * 2005-03-30 2006-10-05 Kabushiki Kaisha Toshiba Semiconductor light emitting device and semiconductor light emitting unit
US20080164590A1 (en) * 2007-01-10 2008-07-10 Diodes, Inc. Semiconductor power device
TW200931680A (en) * 2008-01-02 2009-07-16 Ledtech Electronics Corp Light emitted display package structure and package method thereof

Also Published As

Publication number Publication date
TW201117338A (en) 2011-05-16

Similar Documents

Publication Publication Date Title
US20130273697A1 (en) Fabrication method of a mixed alloy lead frame for packaging power semiconductor devices
JP5271886B2 (ja) 半導体装置およびその製造方法
TWI496262B (zh) 多導線架封裝
JP5155890B2 (ja) 半導体装置およびその製造方法
TWI447876B (zh) 利用引導框及晶片之半導體晶粒封裝及其製造方法
TWI421997B (zh) 具有下置式引腳之電子封裝件及其方法
TWI450373B (zh) 雙側冷卻整合功率裝置封裝及模組，以及製造方法
US7772036B2 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
JP2009537990A (ja) 折曲ヒートシンクを有するフリップチップｍｌｐ
TWI456708B (zh) 帶有堆疊式互聯承載板頂端散熱的半導體封裝及其方法
US9679833B2 (en) Semiconductor package with small gate clip and assembly method
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
JP5525024B2 (ja) 半導体装置及び半導体装置の製造方法
US20120306064A1 (en) Chip package
JP2012230981A (ja) 半導体装置及びその製造方法
TWI497657B (zh) 打線結構及其製作方法
WO2017067346A1 (zh) 堆叠式倒装芯片封装结构及其制造方法
KR20160085672A (ko) 초음파 용접을 이용한 반도체 패키지 및 제조 방법
TWI413226B (zh) 一種用於功率半導體裝置的混合合金引線框架及其製作方法
TWI301316B (en) Chip package and manufacturing method threrof
TWI509678B (zh) 平面式半導體元件及其製作方法
TW201413904A (zh) 半導體裝置用配線構件、半導體裝置用複合配線構件、及樹脂密封型半導體裝置
TWI792588B (zh) 半導體封裝
CN212625548U (zh) 一种散热型半导体封装件
JPH02181956A (ja) 半導体装置