JP2009537990A - 折曲ヒートシンクを有するフリップチップｍｌｐ - Google Patents

折曲ヒートシンクを有するフリップチップｍｌｐ Download PDF

Info

Publication number
JP2009537990A
JP2009537990A JP2009511131A JP2009511131A JP2009537990A JP 2009537990 A JP2009537990 A JP 2009537990A JP 2009511131 A JP2009511131 A JP 2009511131A JP 2009511131 A JP2009511131 A JP 2009511131A JP 2009537990 A JP2009537990 A JP 2009537990A
Authority
JP
Japan
Prior art keywords
mlp
heat sink
assembly
lead
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009511131A
Other languages
English (en)
Inventor
ジョナサン エー． ノキル
ヨン リュウ
ジョセル ゴメス
Original Assignee
フェアチャイルド・セミコンダクター・コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フェアチャイルド・セミコンダクター・コーポレーション filed Critical フェアチャイルド・セミコンダクター・コーポレーション
Publication of JP2009537990A publication Critical patent/JP2009537990A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73151—Location prior to the connecting process on different surfaces
    • H01L2224/73153—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

露出した頂部エミッタパッド及び露出した底部ソースパッドを有する無端子モールドパッケージ（ＭＬＰ）を含む半導体パッケージアセンブリである。折曲ヒートシンクが当該ＭＬＰの当該露出した頂部エミッタパッドに軟質はんだ取り付けプロセスで取り付けられる。当該折曲ヒートシンクは、サイズにおいて当該ＭＬＰとほぼ同様の広がりをもちかつ電気的熱的に当該ＭＬＰの当該頂部エミッタパッドとコンタクトしていて、当該ＭＬＰの当該底部表面に向かって当該プレーナメンバとほぼ垂直に伸長する１つまたは複数のリードを有する。これらのヒートシンクリードはプリント回路（ＰＣ）基板とのエミッタ接続を形成する。

Description

本願は、米国仮特許出願番号第60/802,182号（出願日２００６年５月１９日）の利益を主張し、当該仮特許出願の内容は参照することで本明細書に含まれている。「Dual Side Cooling Integrated Transistor Module and Methods of Manufacture」と題し、代理人整理番号第3021710号（17732.62870.00）である関連する出願についても参照される。
本発明は、全体として半導体パッケージ及びそのようなパッケージを製造する方法に関し、特に、折り曲げられた（以下折曲と称する）ヒートシンクを有するフリップチップ無端子モールドパッケージ（ＭＬＰ）並びにその様なフリップチップＭＬＰの製造方法及び使用方法に関する。
パワーモジュールパッケージは、高い抵抗及びノイズの源となるワイヤボンディングを一般的に使用している。ワイヤボンディングを使用した接続の数が著しく増加すると、抵抗の増加、信号遅延及び信号妨害の問題が将来のパワーモジュールの更なる能率及び集積度を制限する。ＭＬＰ及びフリップチップ技術は向上したパッケージングデザインをもたらしてきた。米国特許第6,507,120 B2号（特許発行日２００３年１月１４日、発明者Lo氏他）及び米国特許第6,867,072 B1号（特許発行日２００５年３月１５日、発明者shiu氏他）はフリップチップ及びモールディング技術を開示し、それらは従来のワイヤボンディング技術を越える改良である。米国特許6,891,256 B2号（特許発行日２００５年５月５日、発明者Joshi氏他）は、有端子モールドパッケージ内の薄くて熱的に向上したフリップチップを開示しており、これは意図する応用に適している。しかし、当該パッケージは特定の欠点、すなわち有端子モールドパッケージが無端子モールドパッケージよりも多くのスペースを占有すること、ヒートシンクが有端子パッケージに対してのみデザインされており、無端子パッケージに対してはデザインされていないこと及びヒートシンク取り付けが明確に規定されていない（チップは露出したドレインに接続され、ペースト塗布またはプリントがその様なチップの取り付けに使用されることのみ特定されている。）という欠点を有する。
ワイヤボンド技術を使用した現在のＭＬＰパッケージデザインでは、パワーデバイスが収容されている場合、性能は電気的及び熱的特性に関して競争力がない。ソース上のチップボンディング及びゲート上のワイヤボンドを有するＭＬＰの生産は、コストと時間がかかりかつ長いプロセスフロー（ダイ取り付け、チップ取り付け及びワイヤボンド）を必要とする。
従って、電気的及び熱的特性に関して競争力があり、パッケージ製造にさらにシンプルで低コスト及び冗長なプロセスがより少ないプロセスを使用しかつ冷却の問題を効果的に解決するＭＬＰタイプのパッケージのフリップチップパワーデバイスが必要である。
本発明によれば、これらの問題の解決策が提供されかつこれらの要求が充足される。
本発明の特徴によれば、
半導体パッケージアセンブリであって、
露出した上側表面及び下側表面を有する無端子モールドパッケージ（ＭＬＰ）と、当該ＭＬＰの当該露出した上側表面に取り付けられた折曲ヒートシンクと、を含み、当該折曲ヒートシンクはサイズにおいて当該ＭＬＰとほぼ同様の広がりを有しかつ当該ＭＬＰの当該上側表面と接続しているプレーナメンバを含み、当該下側表面に向かって当該プレーナメンバとほぼ垂直に伸長する１つまたは複数のリードを含むことを特徴とするアセンブリが提供される。
本発明の他の特徴によれば、
半導体パッケージアセンブリであって、露出した上側表面及び下側表面を有する無端子モールドパッケージ（ＭＬＰ）と、
当該ＭＬＰの当該露出した上側表面に取り付けられ、折り畳まれているヒートシンクと、を含み、当該折曲ヒートシンクはサイズにおいて当該ＭＬＰとほぼ同様の広がりを有しかつ当該ＭＬＰの当該上側表面と接続しているプレーナメンバを含み、当該下側表面に向かって当該プレーナメンバとほぼ垂直に伸長する１つまたは複数のリードを含み、当該ＭＬＰは当該露出した上側表面にドレインを有するパワーフリップチップＭＯＳＦＥＴを含み、当該ヒートシンクは当該ドレインに取り付けられ、当該ヒートシンクの当該１つまたは複数のリードはドレインリードとして機能することを特徴とするアセンブリが提供される。
本発明のさらに他の特徴によれば、
半導体パッケージアセンブリの製造方法であって、
ダイアタッチパッド、ゲートリード、１つまたは複数のソースリード及び１つまたは複数の非接続リードを有し、ハーフエッチングされたリードフレームをテープ上に形成するステップと、
パワーＭＯＳＦＥＴを当該リードフレームの当該ダイアタッチパッドにフリップチップ取り付けするステップと、
当該リードフレームと取り付けられたパワーＭＯＳＦＥＴを当該テープ上にモールディングして、当該パワーＭＯＳＦＥＴの当該ドレインを露出させるステップと、
当該テープ上で当該モールディングされたリードフレーム及びパワーＭＯＳＦＥＴをソーイングすることで無端子モールドパッケージ（ＭＬＰ）を形成するステップと、
プレーナメンバ及び当該プレーナメンバからほぼ垂直に伸長する１つまたは複数のリードを有するヒートシンクを提供するステップと、
ソーイングされたＭＬＰを当該テープからピックアップし、当該ＭＬＰを当該折曲ヒートシンクにはんだ付けして、当該非接続リード近傍において当該ヒートシンクが当該露出したドレイン及び当該ヒートシンクリード端と接触するステップと、を含むことを特徴とする方法が提供される。
上述した特徴及び他の特徴、特性、利点及び本発明は、全体として添付図とともに行われる以下のさらに詳細な説明によって良く理解されるであろう。
明確化ため及び必要ならば適切さのため、参照番号は対応する特徴を示すために複数の図において繰り返し使用されることが理解されるべきである。また、図中の様々な要素の相対的なサイズは、本発明をさらに明確に示すために一部の場合において実際とは異なっている。
図１Ａ及び図１Ｂは、本発明に従った折曲ヒートシンクを有するフリップチップＭＬＰ１０の実施例を示している。図示されているように、フリップチップパワーＭＬＰデバイス１２が折曲ヒートシンク１４に取り付けられている。デバイス１２はモールディング材料内にカプセル化（包容）されたパワー半導体デバイス及びリードフレームを含む。デバイス１２は、ソースパッド１６、３つのソースランドすなわちリード１８、ゲートリード２０及び非接続の４つのリード２２をデバイス１２の底部側上に有する。ドレイン領域２４（図５Ａないし図５Ｃに示されている）はデバイス１２の頂部側において露出している。モールディング材料２６は、ソースパッド１６、ソースリード１８、ゲートリード２０、非接続リード２２及びドレイン領域２４の周囲に形成される。折曲ヒートシンク１４は、デバイス１２の頂部領域とほぼ同様の広がりを有するプレーナメンバ２８と、メンバ２８とほぼ垂直に伸長しかつデバイス１２の非接続リード２２を有する側部に沿って伸長する折曲リード３０とを含む。折曲ヒートシンク１４は、銅、アルミニウム、導電性ポリマ等のような電気的及び熱的伝導性を有する材料であってもよい。折曲ヒートシンク１４は電気的及び熱的にドレイン領域２４と取り付けられており、折曲リード３０はフリップチップがマウントされているプリント回路（ＰＣ）基板とのエミッタ接続を形成する。
図１Ｂから分かるように、当該折曲ヒートシンクを有するフリップチップＭＬＰ１０はＳＯ−８パッケージのフットプリントを有していてもよい。このことは、ソースランド１８及びゲートランド２０の長さが、非接続ランド２２の幅、折曲リード３０の幅及び非接続ランド２２と折曲リード３０との間のギャップの合計と同一であるが故に可能である。
図２は、折曲ヒートシンクを有するフリップチップＭＬＰ１０の形成に使用されるハーフエッチングされたリードフレーム４０の上方概念斜視図である。当該図においては、モールディング実施の間の一連のプロセス中にリードフレーム４０の独立した要素を所定の位置に保持するタイバーは示していない。リードフレーム４０は、リードリードフレーム４０をアレイ内に結合するタイバーを有するリードフレームのアレイの１つである。ソースパッド１６はソースリード１８に取り付けられ、ゲートバッド４６はゲートリード２０に取り付けられる。
図３Ａ、図３Ｂ及び図３Ｃは、図２のリードフレームに異なったサイズの半導体ダイ５０、５２及び５４を加えたものの上方概念斜視図であり、当該ダイはソースパッド１６及びゲートバッド４６に各々取り付けられており、当該ダイはパワーＭＯＳＦＥＴでもよい。半導体ダイ５０、５２及び５４ははんだボールコンタクトを有していてもよく、はんだペースト及びはんだリフローを使用してリードフレーム４０に取り付けられてもよい。
図４は、図３Ａに示された半導体ダイ５０をリードフレーム４０に取り付けるモールディング後のリードフレーム４０のアレイ５８の上面図である。半導体ダイ５０の背面６０は、図４において見ることができる。ライン６２は、個々のフリップチップＭＬＰデバイス１２の個片化(singulation)に使用する水平及び垂直ソーイング（sawing）を示している。
図５Ａ、図５Ｂ及び図５Ｃは、図３Ａ、図３Ｂ及び図３Ｃに各々示されている半導体ダイ５０、５２及び５４の各々とのモールディング後のリードフレーム４０の上方から見た斜視図である。図５Ａにおいて、半導体ダイ５０の底部６０はフリップチップＭＬＰデバイス１２の頂部領域の相当部分を占め、それによってデバイス１２と折曲ヒートシンク１４との取り付けのための大きな領域を提供する。しかし、図３Ｂ及び図３Ｃに各々示されている半導体ダイ５２及び５４は、著しく減少した折曲ヒートシンク１４との取り付けのための領域を提供する。プリント可能かつはんだ付け可能な材料７０及び７２の領域は、図５Ａ及び図５Ｂにおけるモールド材料の頂部に各々設けられ、ＭＬＰデバイス１２と折曲ヒートシンク１４との結合を向上する。
図６は、製造ステップの図であって、フリップチップＭＬＰデバイス１２を折曲ヒートシンク１４に取り付ける本発明の１実施例で用いられる。図６に示されているように、フリップチップＭＬＰデバイス１２はコンベヤベルト８０上を移動する。ピックロッド８２は、電気的試験に合格したフリップチップＭＬＰデバイス１２を矢印８４によって示されているようにハンドリングデバイス（図示せず）内へ移動させる。同時に、軟質はんだディスペンサー８６は、ディスペンサー８８からの軟質はんだワイヤが溶融するのに十分なほど熱せられた後に、軟質はんだを折曲ヒートシンク１４のプレーナメンバ２８の底部上に押し出す。適切な量の軟質はんだ９０が折曲ヒートシンク１４上に溶融された後、フリップチップＭＬＰデバイス１２は折曲ヒートシンク１４と矢印８６に示されているようにアラインメントされ、当該２つのピースは互いに圧せられてフリップチップＭＬＰデバイス１２と折曲ヒートシンク１４とがはんだ付けされ、矢印９２によって示されるように折曲ヒートシンクを有するフリップチップＭＬＰ１０を形成する。はんだクリームに比べて軟質はんだの使用ははんだ付けプロセスを容易にし、当該ワイヤ溶融及び取り付けが同じ機械で行われる。ピックアップ中にアラインメントが５０．８μｍ（２ミル）の移動精度で制御される故に良好なアラインメントが達成され、はんだの空隙は最小限となる。しかし、はんだクリームプロセスにおいては、当該ペーストはプリンタまたはステンシルでプリントされる必要があり、リフローマシンが必要で、ダイが回転する傾向のあるリフロープロセスの間にアラインメントが影響を受け、リフロー中に空隙生成を制御するのは困難である。なぜなら、フラックスの内容物がリフロー中にトラップされるからである。軟質はんだ取り付けプロセスは、この様なはんだクリーム取り付けプロセスの問題を回避する。
図７は、図１Ａ及び図１Ｂに示された折曲ヒートシンクを有するフリップチップＭＬＰ１０の側部から見た断面図であり、第１及び第２はんだペースト領域１０４及び１０６上に取り付けられている。当該ペースト領域はＰＣ基板上の第１及び第２導電トラック１０８及び１１０の各々の上に設けられている。図７において明らかなように、非接続ランド２２及び折曲リード３０の底部は平坦で、はんだペースト領域１０６上に配置されている。
図８は、はんだペースト領域１０４及び１０６がリフローされた後の図７を示している。図８から明らかなように、はんだペースト領域１０６のはんだ１１０は、非接続リード２２と、折曲リード３０と、導電トラック１１０との間の電気的及び熱的な接続を形成する。非接続ランド２２の幅及び折曲リード３０の幅を合計したものがソースランド１８及びゲートランド２２の幅よりも小さいが、非接続ランド２２及び折曲リード３０側のはんだ１１６の研磨によって、ソース及びゲートランド１８、２０と導電トラック１０４とのはんだ接続と同程度の導電トラック１０６とのはんだ接続が施される。さらに、折曲ヒートシンク１４の折曲リード３０に隣接する非接続ランド２２は、折曲ヒートシンクを有するフリップチップＭＬＰ１０のＰＣ基板１１２へのはんだ付けの間の折曲リード３０の周囲の過度なはんだ付けを防止する。
図９は、図７及び図８の折曲ヒートシンクの折曲リードがギャップ１２２によって示されているように短くされていることを除いて、図７の側部から見た断面図と同じである。１つの実施例において、ギャップ１２２は約３０μｍであり、折曲ヒートシンク１１８の折曲リード１２０と導電トラック１１０とのさらに信頼性のあるはんだ接続を提供する。この特定の実施例に使用するためには、はんだペースト１１６はリフロー前に約１５０μｍの高さであることが好ましい。
図１０は、はんだペースト１０４及び１１６がリフローされた後の図９を示している。折曲リード１２０の端と導電トラック１１０との間のギャップの故に、リフローされたはんだ１１６は折曲リード１２０の底部に十分に付着する。
本発明は、特定の好ましい実施例を具体的に参照して具体的に記述されているが、変形及び変更は本発明の趣旨及び範囲内で達成され得ることが理解されるべきである。
本発明に従った折曲ヒートシンクを有するフリップチップＭＬＰの実施例の頂部及び底部各々の斜視図である。 本発明に従った折曲ヒートシンクを有するフリップチップＭＬＰの実施例の頂部及び底部各々の斜視図である。 図１Ａ及び図１Ｂに示された折曲ヒートシンクを有するフリップチップＭＬＰを形成するために使用されるリードフレームの上方から見た斜視図である。 図２のリードフレームの上方から見た斜視図であって、当該リードフレームに第１のサイズの半導体チップが取り付けられている。 図２のリードフレームの上方から見た斜視図であって、当該リードフレームに第２のサイズの半導体チップが取り付けられている。 図２のリードフレームの上方から見た斜視図であって、当該リードフレームに第３のサイズの半導体チップが取り付けられている。 図３Ａに示されたリードフレーム及び半導体ダイのモールディングされたアレイの上面図である。 図３Ａに示された半導体ダイを有するフリップチップＭＬＰの上面図である。 図３Ｂに示された半導体ダイを有するフリップチップＭＬＰの上面図である。 図３Ｃに示された半導体ダイを有するフリップチップＭＬＰの上面図である。 フリップチップＭＬＰを折曲ヒートシンクに取り付けるために本発明の実施例の１つにおいて使用されるステップの図である。 図１Ａ及び図１Ｂに示された折曲ヒートシンクを有するフリップチップＭＬＰ側部から見た断面図であって、当該フリップチップＭＬＰはプリント回路（ＰＣ）基板上の導電トラック上のはんだペースト上に取り付けられている。 はんだペーストがリフローされた後の図７である。 折曲ヒートシンクの折曲リードが短くされていることを除いて図７の側面から見た断面図と同様の図である。 はんだペーストがリフローされた後の図９である。

Claims (9)

  1. 半導体パッケージアセンブリであって、
    露出した上側表面と下側表面を有する無端子モールドパッケージ（ＭＬＰ）と、
    前記ＭＬＰの前記上側表面に取り付けられた折曲ヒートシンクと、を有し、
    前記折曲ヒートシンクは、サイズにおいて前記ＭＬＰとほぼ同様の広がりをもちかつ前記ＭＬＰの前記上側表面と接触したプレーナメンバと、前記下側表面に向かって前記プレーナメンバとほぼ垂直に伸長した１つまたは複数のリードとを含むことを特徴とするアセンブリ。
  2. 請求項１記載のアセンブリであって、前記ヒートシンクは前記ＭＬＰに軟質はんだによって取り付けられていることを特徴とするアセンブリ。
  3. 半導体パッケージアセンブリであって、
    露出した上側表面と下側表面を有する無端子モールドパッケージ（ＭＬＰ）と、
    前記ＭＬＰの前記上側表面に取り付けられた折曲ヒートシンクと、を有し、
    前記折曲ヒートシンクは、サイズにおいて前記ＭＬＰとほぼ同様の広がりをもちかつ前記ＭＬＰの前記上側表面と接触したプレーナメンバを含み、前記下側表面に向かって前記プレーナメンバとほぼ垂直に伸長した１つまたは複数のリード含み、前記ＭＬＰは前記露出した上側表面にドレインを有するパワーフリップチップＭＯＳＦＥＴを含み、前記ヒートシンクは前記ドレインに取り付けられ、前記ヒートシンクの前記１つまたは複数のリードはドレインリードとして機能することを特徴とするアセンブリ。
  4. 請求項３記載のアセンブリであって、前記ヒートシンクは前記ＭＬＰに軟質はんだによって取り付けられていることを特徴とするアセンブリ。
  5. 請求項３記載のアセンブリであって、前記ＭＬＰの前記露出した上側表面ははんだ付け不可領域を有し、前記領域ははんだ付け可能なポリマのプリントによって形成されることを特徴とするアセンブリ。
  6. 請求項３記載のアセンブリであって、前記ＭＬＰは前記ヒートシンクの前記ドレインリードに隣り合う１つまたは複数の非接続リードを有し、それらは前記折曲ヒートシンクとともにはんだ付けされ、前記アセンブリはプリント回路基板にはんだ付けされていることを特徴とするアセンブリ。
  7. 請求項３記載のアセンブリであって、前記ヒートシンクリードの端は前記ＭＬＰの前記下側表面と同一平面内にあることを特徴とするアセンブリ。
  8. 請求項３記載のアセンブリであって、前記ヒートシンクリードの前記端は前記ＭＬＰの下側表面まで至らずに前記アセンブリがプリント回路基板にはんだ付けされるときに前記リードのはんだ接続が向上することを特徴とするアセンブリ。
  9. 半導体パッケージアセンブリを製造する方法であって、
    ダイアタッチパッド、ゲートリード、１つまたは複数のソースリード及び１つまたは複数の非接続リードを有するハーフエッチングされたリードフレームをテープ上に形成するステップと、
    パワーＭＯＳＦＥＴを前記リードフレームの前記ダイアタッチパッドにフリップチップ取り付けするステップと、
    前記リードフレームと取り付けられたパワーＭＯＳＦＥＴを前記テープ上にモールディングして前記パワーＭＯＳＦＥＴの前記ドレインを露出させるステップと、
    前記テープ上の前記モールディングされたリードフレーム及びパワーＭＯＳＦＥＴをソーイング（sawing）することで無端子モールドパッケージ（ＭＬＰ）を形成するステップと、
    プレーナメンバ及び前記プレーナメンバからほぼ垂直に伸長する１つまたは複数のリードを有するヒートシンクを設けるステップと、
    ソーイングされたＭＬＰを前記テープからピックアップし、前記ＭＬＰを前記折曲ヒートシンクにはんだ付けして、前記ヒートシンクが前記非接続リードの近傍において前記露出したドレイン及び前記ヒートシンクリード端と接触するステップと、
    を含むことを特徴とする方法。
JP2009511131A 2006-05-19 2007-04-11 折曲ヒートシンクを有するフリップチップｍｌｐ Pending JP2009537990A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US80218206P 2006-05-19 2006-05-19
US11/625,100 US7812437B2 (en) 2006-05-19 2007-01-19 Flip chip MLP with folded heat sink
PCT/US2007/066367 WO2007136941A2 (en) 2006-05-19 2007-04-11 Flip chip mlp with folded heat sink

Publications (1)

Publication Number Publication Date
JP2009537990A true JP2009537990A (ja) 2009-10-29

Family

ID=38711259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009511131A Pending JP2009537990A (ja) 2006-05-19 2007-04-11 折曲ヒートシンクを有するフリップチップｍｌｐ

Country Status (6)

Country Link
US (2) US7812437B2 (ja)
JP (1) JP2009537990A (ja)
KR (1) KR20090009838A (ja)
DE (1) DE112007001227T5 (ja)
TW (1) TW200802760A (ja)
WO (1) WO2007136941A2 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9172145B2 (en) 2006-09-21 2015-10-27 Raytheon Company Transmit/receive daughter card with integral circulator
US9019166B2 (en) 2009-06-15 2015-04-28 Raytheon Company Active electronically scanned array (AESA) card
US8279131B2 (en) 2006-09-21 2012-10-02 Raytheon Company Panel array
US7671696B1 (en) 2006-09-21 2010-03-02 Raytheon Company Radio frequency interconnect circuits and techniques
US8106501B2 (en) * 2008-12-12 2012-01-31 Fairchild Semiconductor Corporation Semiconductor die package including low stress configuration
US7935575B2 (en) * 2008-04-07 2011-05-03 Semiconductor Components Industries, Llc Method of forming a semiconductor package and structure therefor
US7859835B2 (en) 2009-03-24 2010-12-28 Allegro Microsystems, Inc. Method and apparatus for thermal management of a radio frequency system
US8537552B2 (en) 2009-09-25 2013-09-17 Raytheon Company Heat sink interface having three-dimensional tolerance compensation
US8508943B2 (en) 2009-10-16 2013-08-13 Raytheon Company Cooling active circuits
US9391005B2 (en) * 2009-10-27 2016-07-12 Alpha And Omega Semiconductor Incorporated Method for packaging a power device with bottom source electrode
US8427371B2 (en) 2010-04-09 2013-04-23 Raytheon Company RF feed network for modular active aperture electronically steered arrays
US8946881B2 (en) * 2010-08-04 2015-02-03 Fairchild Semiconductor Corporation High-voltage packaged device
US8363413B2 (en) 2010-09-13 2013-01-29 Raytheon Company Assembly to provide thermal cooling
US8810448B1 (en) 2010-11-18 2014-08-19 Raytheon Company Modular architecture for scalable phased array radars
US8355255B2 (en) 2010-12-22 2013-01-15 Raytheon Company Cooling of coplanar active circuits
US8269330B1 (en) * 2011-04-22 2012-09-18 Cyntec Co., Ltd. MOSFET pair with stack capacitor and manufacturing method thereof
US9124361B2 (en) 2011-10-06 2015-09-01 Raytheon Company Scalable, analog monopulse network
US9128125B2 (en) 2012-06-14 2015-09-08 Micrel, Inc. Current sensing using a metal-on-passivation layer on an integrated circuit die
US8531004B1 (en) 2012-06-14 2013-09-10 Micrel, Inc. Metal-on passivation resistor for current sensing in a chip-scale package
KR102153041B1 (ko) * 2013-12-04 2020-09-07 삼성전자주식회사 반도체소자 패키지 및 그 제조방법
US10600724B2 (en) 2016-05-10 2020-03-24 Texas Instruments Incorporated Leadframe with vertically spaced die attach pads
WO2018164628A1 (en) * 2017-03-10 2018-09-13 Fingerprint Cards Ab Fingerprint sensor module comprising a fingerprint sensor device and a substrate connected to the sensor device
US10727151B2 (en) * 2017-05-25 2020-07-28 Infineon Technologies Ag Semiconductor chip package having a cooling surface and method of manufacturing a semiconductor package
FR3103316B1 (fr) * 2019-11-19 2021-11-12 Safran Cadre métallique conducteur pour module électronique de puissance et procédé de fabrication associé
TWI727861B (zh) * 2020-07-23 2021-05-11 朋程科技股份有限公司 晶片封裝結構及其製造方法
EP4374424A1 (en) * 2021-08-26 2024-05-29 Vishay General Semiconductor, Llc Enhanced cooling package for improved thermal management for electrical components

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US677800A (en) * 1900-01-15 1901-07-02 William Judson Rockwood Process of the manufacture of mosaic art panels.
US4554575A (en) * 1983-05-12 1985-11-19 Westinghouse Electric Corp. Low stress leadless chip carrier and method of assembly
GB8628916D0 (en) * 1986-12-03 1987-01-07 Multicore Solders Ltd Solder composition
US5062896A (en) * 1990-03-30 1991-11-05 International Business Machines Corporation Solder/polymer composite paste and method
US5726861A (en) * 1995-01-03 1998-03-10 Ostrem; Fred E. Surface mount component height control
US5663403A (en) * 1995-01-24 1997-09-02 Mitsubishi Chemical Corporation Bisphosphite compound and method for producing aldehydes
US6040626A (en) * 1998-09-25 2000-03-21 International Rectifier Corp. Semiconductor package
KR20000057810A (ko) * 1999-01-28 2000-09-25 가나이 쓰토무 반도체 장치
US6507120B2 (en) * 2000-12-22 2003-01-14 Siliconware Precision Industries Co., Ltd. Flip chip type quad flat non-leaded package
US6828661B2 (en) * 2001-06-27 2004-12-07 Matsushita Electric Industrial Co., Ltd. Lead frame and a resin-sealed semiconductor device exhibiting improved resin balance, and a method for manufacturing the same
US6784540B2 (en) * 2001-10-10 2004-08-31 International Rectifier Corp. Semiconductor device package with improved cooling
US6891256B2 (en) * 2001-10-22 2005-05-10 Fairchild Semiconductor Corporation Thin, thermally enhanced flip chip in a leaded molded package
US6777800B2 (en) * 2002-09-30 2004-08-17 Fairchild Semiconductor Corporation Semiconductor die package including drain clip
US7527090B2 (en) * 2003-06-30 2009-05-05 Intel Corporation Heat dissipating device with preselected designed interface for thermal interface materials
JP4294405B2 (ja) * 2003-07-31 2009-07-15 株式会社ルネサステクノロジ 半導体装置
US7315077B2 (en) * 2003-11-13 2008-01-01 Fairchild Korea Semiconductor, Ltd. Molded leadless package having a partially exposed lead frame pad
US7880282B2 (en) * 2003-12-18 2011-02-01 Rf Module & Optical Design Ltd. Semiconductor package with integrated heatsink and electromagnetic shield
TWI317991B (en) * 2003-12-19 2009-12-01 Advanced Semiconductor Eng Semiconductor package with flip chip on leadframe
US6867072B1 (en) * 2004-01-07 2005-03-15 Freescale Semiconductor, Inc. Flipchip QFN package and method therefor
JP4401253B2 (ja) * 2004-06-30 2010-01-20 Ｎｅｃエレクトロニクス株式会社 電子部品用パッケージ及びそれを用いた半導体装置
JP4445351B2 (ja) * 2004-08-31 2010-04-07 株式会社東芝 半導体モジュール
US7476976B2 (en) * 2005-02-23 2009-01-13 Texas Instruments Incorporated Flip chip package with advanced electrical and thermal properties for high current designs
US7663212B2 (en) * 2006-03-21 2010-02-16 Infineon Technologies Ag Electronic component having exposed surfaces
US7541681B2 (en) * 2006-05-04 2009-06-02 Infineon Technologies Ag Interconnection structure, electronic component and method of manufacturing the same
US7757392B2 (en) * 2006-05-17 2010-07-20 Infineon Technologies Ag Method of producing an electronic component

Also Published As

Publication number Publication date
WO2007136941A2 (en) 2007-11-29
US8119457B2 (en) 2012-02-21
US20110003432A1 (en) 2011-01-06
US7812437B2 (en) 2010-10-12
KR20090009838A (ko) 2009-01-23
WO2007136941A3 (en) 2008-04-10
TW200802760A (en) 2008-01-01
US20070267728A1 (en) 2007-11-22
DE112007001227T5 (de) 2009-09-10

Similar Documents

Publication Publication Date Title
JP2009537990A (ja) 折曲ヒートシンクを有するフリップチップｍｌｐ
TWI450373B (zh) 雙側冷卻整合功率裝置封裝及模組，以及製造方法
TWI441299B (zh) 預模鑄夾具結構
JP5442368B2 (ja) 直付リード線を備えるｉｃチップパッケージ
US8344499B2 (en) Chip-exposed semiconductor device
CN202352647U (zh) 一种微电子封装
US8133759B2 (en) Leadframe
US20080211070A1 (en) Flip chip contact (FCC) power package
US20090194856A1 (en) Molded package assembly
US20070238205A1 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
US20060145319A1 (en) Flip chip contact (FCC) power package
US9899208B2 (en) Molded leadframe substrate semiconductor package
US5299091A (en) Packaged semiconductor device having heat dissipation/electrical connection bumps and method of manufacturing same
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
US20080233679A1 (en) Semiconductor package with plated connection
US20040238923A1 (en) Surface-mount-enhanced lead frame and method for fabricating semiconductor package with the same
TWI452662B (zh) 雙邊冷卻整合電源裝置封裝與模組及製造方法
US11862892B2 (en) Semiconductor devices and methods of manufacturing semiconductor devices
CN103972199B (zh) 线键合方法和结构
US11676879B2 (en) Semiconductor package having a chip carrier and a metal plate sized independently of the chip carrier
JP2016515306A (ja) スタックダイパッケージ
JPH09186288A (ja) 半導体装置
US9337132B2 (en) Methods and configuration for manufacturing flip chip contact (FCC) power package
JP4038021B2 (ja) 半導体装置の製造方法
KR200179419Y1 (ko) 반도체패키지