JP3271500B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3271500B2
JP3271500B2 JP32935895A JP32935895A JP3271500B2 JP 3271500 B2 JP3271500 B2 JP 3271500B2 JP 32935895 A JP32935895 A JP 32935895A JP 32935895 A JP32935895 A JP 32935895A JP 3271500 B2 JP3271500 B2 JP 3271500B2
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor element
flexible tape
wiring board
slit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32935895A
Other languages
English (en)
Other versions
JPH09172042A (ja
Inventor
充逸 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP32935895A priority Critical patent/JP3271500B2/ja
Publication of JPH09172042A publication Critical patent/JPH09172042A/ja
Application granted granted Critical
Publication of JP3271500B2 publication Critical patent/JP3271500B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置に係わ
り、特にフレキシブルテープをベースとした配線基板に
半導体素子を実装して成るパッケージの構造に関するも
のである。
【0002】
【従来の技術】近年、エレクトロニクス技術の著しい進
歩によって様々な民生用、産業用電子機器の小型、軽
量、薄型化、高性能化が急速に進んでいる。さらに民生
用電子機器においては、より安価な製品を提供すること
は必須項目であり、使用する電子部品においても薄型化
およびファインパターン化、小型化等に加え、より安価
な電子部品の提供も必須項目とならざるをえない状況で
ある。電子部品の形態においても様々な種類が開発され
ており、特に前述のような電子部品の小型化、高性能化
等を容易に実現するための手段として、ボールグリッド
アレイのような半導体パッケージの形態が提案されてお
り、中でも比較的容易に安価な半導体パッケージを提供
することのできる、フレキシブルテープを配線基板のベ
ースとしたボールグリッドアレイのような半導体パッケ
ージの形態が提案されている。これは、長尺状のフレキ
シブルテープを用い、リールツーリール方式でTAB実
装技術を用いて、ギャングボンディングと称する実装技
術で、フレキシブルテープからなる配線基板へ半導体素
子を連続的に一括接合できる等の点から、生産性が向上
でき、トータル的に安価なパッケージを提供することが
できるという利点がある。
【0003】また、フレキシブルテープからなる配線基
板にて、TAB実装技術を採用することで、半導体素子
の電極と接続されるリードの狭ピッチ化が極めて容易で
あるため、半導体素子の小型化も容易に実現可能とな
る。半導体素子が小型化できれば1ウェハー当たりに対
する半導体素子の取り個数が増えるため、半導体素子が
安価にでき、当然のごとく半導体素子が実装された半導
体装置自身も安価となる。
【0004】これに対して、金属ワイヤを用いた実装技
術としてよく知られているのがワイヤボンディングであ
るが、これは金属ワイヤを一本づつ接続させていくため
に、半導体素子の電極数が増加する程、生産性は低下す
る。また、半導体素子の電極を狭ピッチ化できない欠点
があり、半導体素子を安価にすることは困難で、結果的
に半導体装置も安価にすることはできない。ちなみにT
AB実装技術を採用することで、60μmの半導体素子
の電極ピッチまで量産可能であるのに対し、ワイヤボン
ディング実装技術を採用すると、90μmの半導体素子
の電極ピッチまでしか量産対応ができない。
【0005】ところで、ギャングボンディングとは、ボ
ンディングツールに熱と圧力を加え、半導体素子の電極
とフレキシブルテープから成る配線基板に形成されたリ
ードとを一括接合する実装技術である。このようにフレ
キシブルテープを用いて、TAB等の実装技術により完
成された半導体パッケージをテープボールグリッドアレ
イと称されている。図6はテープボールグリッドアレイ
と称する半導体装置の断面構造である。図6において、
1はテープボールグリッドアレイと称する半導体装置
で、2はフレキシブルテープであり、ポリイミドやポリ
エステル等の柔軟性を持った長尺テープ状の材料を配線
基板のベースとしている。フレキシブルテープ2の一面
上には配線パターン3が形成されている。4は半導体素
子であり、5は半導体素子4の電極である。配線パター
ン3の一端には半導体素子4の電極5と電気的に導通さ
れるリード6が半導体素子4の電極5の数だけ形成され
ている。このリード6はフレキシブルテープ2の中央に
設けられたデバイスホール9内にオーバーハングし、さ
らに半導体素子4を実装したときに半導体素子4のエッ
ジにショートしないようにフォーミングされている。ま
た、配線パターン3の他端はフレキシブルテープ2の一
面上に形成された配線パターン3と同一面上に一定間隔
で平面的に配置された外部接続用電極7に接続されてい
る。このようにして配線基板18が形成される。
【0006】リード6の先端は半導体素子4の電極5と
ギャングボンディングによって一括接合が成される。1
1はソルダーレジストであり、少なくとも外部接続用電
極7以外はソルダーレジスト11にて保護されている。
8は外部接続用電極7上に搭載された半田ボールであ
り、外部接続用電極7とマザーボードの接続端子とを電
気的に中継する役割をもつ。実際には、外部接続用電極
7に搭載された半田ボール8はリフローにてマザーボー
ドの接続端子へ半田付けされる。
【0007】半導体素子4は、外部環境から保護するた
めに、モールド剤10により樹脂封止される。モールド
剤10は液状樹脂であり、モールド剤10の供給方法は
ディスペンサーを用いた塗布方式または、印刷機を用い
た印刷方式等が採用される。このようにして完成された
テープボールグリッドアレイと称する半導体装置1は、
上述の通り安価であることの他に、フレキシブル配線基
板2の柔軟性を活かして、半導体装置1をマザーボード
へ実装した後の物理的な接合ストレスに極めて順応性が
あり、熱疲労による接合部の半田ボールクラックに対し
ても高い信頼性が得られるといわれている。
【0008】
【発明が解決しようとする課題】従来技術で説明したテ
ープボールグリッドアレイと称する半導体装置の課題に
ついて説明する。図7は従来技術による課題を指摘した
断面図である。ここで、図6と同符号のものについては
詳細な説明は省略する。
【0009】13はマザーボードであり、マザーボード
13への半導体装置1の接続方法は、外部接続用電極7
に搭載された半田ボール8を溶融し、マザーボード13
側の接続端子14へ半田付けを行う。ここで、何等問題
なく半導体装置1をマザーボード13上へ実装すること
ができれば、フレキシブルテープ2の柔軟性を活かし、
たとえマザーボード13が反ったとしても半導体装置1
には、この反りに十分追従だけの順応性がある。また、
物理的な接合ストレスにも極めて順応性があるため、温
度サイクル等による熱疲労による接合部の半田ボールク
ラックに対しても高い信頼性を得ることのできる半導体
装置1となる。
【0010】しかしながら、セラミクス配線基板やプラ
スチックス配線基板等のリジット配線基板と比較すると
フレキシブルテープ2は非常に反りやすく、マザーボー
ド13上へ半導体装置1を実装する上での最大の妨げと
なっている。このため、フレキシブルテープ2の反りを
矯正する方法として、例えば12のような枠をフレキシ
ブルテープ2の外周へ接着剤等を用いて固着させる。こ
れにより、フレキシブルテープ2の平坦性が確保でき
る。
【0011】したがって、枠12により半導体装置1の
マザーボード13への実装性は格段に向上する。枠12
の材質は、一般的には金属もしくは硬質プラスチックス
を使用する。ところが、マザーボードへの実装性は向上
する反面、実装後の接続信頼性については低下する傾向
にある。これは、図7で示した通り、実装後にマザーボ
ード13が反った場合、枠12が金属または硬質プラス
チックスであることが災いし、フレキシブルテープ2が
マザーボード13の反りに追従しようとするメカニズム
が阻害される。
【0012】したがって、半導体装置1の外部接続用電
極7に搭載された半田ボール8とマザーボード13の接
続端子14との接合部に応力が加わることになり、図7
で示したように半田ボール8とマザーボード13の接続
端子14との接合部にクラック15が入る場合があり、
例えば熱による応力や機械的な応力が接合部に、常時も
しくは断続的に加わっている場合に多く発生する。クラ
ック15は、半田ボール8とマザーボード13の接続端
子14との接合部界面や、半田ボール8自身にも発生
し、最悪の場合は接合部のオープン不良に至る。枠12
の材質に柔軟性のある材料を用いればマザーボードの反
りに対して順応性が高くなり、接合部の応力は緩和さ
れ、接合部のオープン不良は防止できると予想される
が、フレキシブルテープ2の平坦性は保証できず、実装
性は低下するといった悪循環が発生する。
【0013】したがって、本発明はテープボールグリッ
ドアレイと称する半導体装置をマザーボードへ実装した
後、マザーボードの反りに対して半導体装置の順応性が
高く、フレキシブルテープの持つ柔軟性を充分に活かす
ことができ、結果的にマザーボードとの接続信頼性を向
上させることのできる半導体装置を容易に提供すること
を目的としたものである。
【0014】
【課題を解決するための手段】本発明は、上述した目的
を達成するためのものであり、以下にその内容を図面に
示した実施例を用いて説明する。
【0015】請求項1記載の半導体装置は、半導体装置
に用いられるフレキシブルテープの柔軟性を失うことな
く、半導体装置がマザーボードへ実装された後、マザー
ボードの反りに対して順応性をよくさせるために、半導
体素子が実装された周囲のフレキシブルテープに第1の
スリットを設け、半導体装置の外形を基準としたフレキ
シブルテープの対角線上に第2のスリットを設けたこと
を特徴とする。
【0016】請求項2記載の半導体装置は、上述した請
求項1の特徴点に加え、半導体素子が実装された配線基
板の周囲に設けられた第1のスリットを境にして、半導
体素子が実装された配線基板と外部接続用電極が配置さ
れた配線基板とは少なくともフレキシブルテープの一面
上に形成された配線パターンにより支持されていること
を特徴とする。
【0017】請求項3記載の半導体装置は、上述した請
求項1および請求項2の特徴点に加え、外部接続用電極
が配置された配線基板は、半導体装置の外形を基準とし
たフレキシブルテープの対角線上に設けられた第2のス
リットを境にして、各々が独立していることを特徴とす
る。
【0018】請求項4記載の半導体装置は、上述した請
求項1、請求項2および請求項3の特徴点に加え、第1
のスリット内の配線パターンをフォーミングすること
で、半導体素子が実装された配線基板と外部接続用電極
が配置された配線基板との間に段差を設けたことを特徴
とする。
【0019】
【作用】したがって、請求項1記載の半導体装置によれ
ば、フレキシブルテープに第1のスリットおよび第2の
スリットを設けたことにより、半導体装置がマザーボー
ドへ実装された後、マザーボードの反りに対して順応性
が高く、半導体装置とマザーボードとの接合部に加わる
ストレスが緩和でき接続信頼性が極めて向上する。
【0020】これに加え、請求項2記載の半導体装置に
よれば、半導体素子が実装された配線基板と、外部接続
用電極が配置された配線基板とは、少なくともフレキシ
ブルテープの一面上に形成された配線パターンのみで支
持されているので、マザーボードの反りに対して、より
順応性が高くなり請求項1による作用を容易に実現可能
とさせることができる。
【0021】また、請求項3記載の半導体装置によれ
ば、外部接続用電極が配置された配線基板は、半導体装
置の外形を基準とするフレキシブルテープの対角線上に
設けられた第2のスリットにより各々が独立しているた
め、半導体装置の4辺に配置された外部接続用電極群同
志がマザーボードの反りに対して干渉し合うことがない
ため、請求項1による作用をより容易に実現可能とさせ
ることができる。
【0022】さらに、請求項4記載の半導体装置によれ
ば、第1のスリット内の配線パターンをフォーミングす
ることで、半導体素子が実装された配線基板と外部接続
用電極が配置された配線基板との間に段差ができ、この
段差によりマザーボードの反り等によって発生する物理
的ストレスを緩和させることができる。
【0023】
【発明の実施の形態】図1は本発明実施例を模式的に示
した断面図である。図2は本発明における第1実施例を
模式的に示した平面図であり、本発明の基本構造ともい
える図である。
【0024】図1、図2において、1は半導体装置であ
り、2は例えばポリイミドやポリエステル等、柔軟性の
あるフレキシブルテープである。3は配線パターンであ
り、フレキシブルテープ2の一面上に形成されている。
この配線パターン3の一端には半導体素子4の電極5と
電気的に導通されるリード6が形成されており、このリ
ード6はフレキシブルテープ2の中央に設けられたデバ
イスホール9内にオーバーハングしている。また、リー
ド6の先端には半導体素子4の電極5と接続するバンプ
16が設けられている。
【0025】7は外部接続用電極であり、フレキシブル
テープ2に形成された配線パターン3と同一面上に平面
的に一定間隔で配置されている。この外部接続用電極7
はどのような形状でもよく、代表的な形状としては丸形
や角形が挙げられ、本実施例では丸形を採用した。この
ようにして配線基板18が形成される。8は外部接続用
電極7に搭載された半田ボールであり、マザーボードの
接続端子へリフローにて半田付けされる。したがって、
半田ボール8は半導体装置1とマザーボードとの電気的
導通をとる役割を果たす。10はモールド剤であり、半
導体素子4の能動面および半導体素子4の電極5とバン
プ16との接合部近傍を例えばディスペンサーを用いた
塗布方法、もしくは印刷機を用いた塗布方法にて樹脂封
止を行う。
【0026】11はソルダーレジストであり、少なくと
も外部接続用電極7は露出させ、それ以外はソルダーレ
ジスト11にて保護されている。外部接続用電極7は半
田ボール8を搭載するために、露出させておく必要があ
る。17は第1のスリットであり、半導体素子4が実装
された周囲のフレキシブルテープ2に設けられている。
また、19は第2のスリットであり、半導体装置1の外
形を基準としたフレキシブルテープ2の対角線上に設け
られている。
【0027】ところで上述の半導体装置1は、次に説明
するような製造工程および製造方法を経て完成される。
先ず、ポリイミドやポリエステル等、柔軟性を持ったフ
レキシブルテープ2にデバイスホール9と称する穴をプ
レスを用いて開ける。デバイスホール9の大きさは半導
体素子4の大きさによって決定される。デバイスホール
9が開けられるのと同時に、デバイスホール9の周囲に
は第1のスリット17が、半導体装置1の外形を基準と
したフレキシブルテープ2の対角線上には第2のスリッ
ト17が開けられる。第1のスリット17のコーナー
は、フレキシブルテープ2で保持されている状態であ
る。
【0028】次にデバイスホール9が形成されたフレキ
シブルテープ2に接着剤を用いて銅箔をラミネートす
る。フレキシブルテープ2の厚みは例えば25μmから
250μmと幅広く、25μm間隔で厚みが設定されて
おり、目的や用途によって選択する。また、フレキシブ
ルテープ2の幅は例えば35mm、48mm、70mm
が挙げられ、これも目的や用途によって選択する。銅箔
の厚みは例えば18μm、25μm、35μmが挙げら
れ、目的や用途によって選択する。また、銅箔の幅はフ
レキシブルテープ2の幅等によって決定される。
【0029】次にエッチングにより銅箔をパターニング
し、配線パターン3および外部接続用電極7を形成す
る。エッチング前には、配線パターン3および外部接続
用電極7が形成されるべく銅箔の所定位置に露光、現像
等の処理を施すことはいうまでもない。こうしてエッチ
ングにて形成された配線パターン3の一端には半導体素
子4の電極5と電気的に導通されるリード6が形成され
る。リード6はデバイスホール9内にオーバーハングし
ている。また、半導体素子4のエッジとショートしない
ようフォーミングされている。
【0030】次に、リード6の先端に半導体素子4の電
極5と接続するためのバンプ16が形成される。このバ
ンプ16はリード6の先端に突起を設けることで半導体
素子4の電極5と接続させるような構成であり、半導体
素子4の電極5と接続されるべく範囲以外および半導体
素子4のエッジとショートする範囲のリード6をハーフ
エッチングすることで形成される。ここで、リード6が
ハーフエッチングされる以外の全ての銅箔面はエッチン
グされないようカバーすることはいうまでもない。
【0031】次に、外部接続用電極7以外はソルダーレ
ジスト11にて保護される。外部接続用電極7には半田
ボール8が搭載されるため、露出させておく必要があ
る。その後バンプ16の形成された銅箔にはニッケルめ
っきが施され、ニッケルめっき上には金めっきが施され
る。このとき、バンプ16以外の導体面も同様にして、
ニッケルめっきおよび金めっきが施される。このように
してフレキシブルテープ2からなる配線基板18が形成
される。
【0032】次に、リード6の先端に形成されたバンプ
16と、半導体素子4の電極5とを接続する。接続方式
はギャングボンディングと呼ばれ、ボンディングツール
に熱と圧力を加えバンプ16を潰しながら半導体素子4
の電極5と接合をする。ボンディングツールに加える熱
と圧力は、リード6の先端に形成されたバンプ16の厚
みや、半導体素子4の電極5の数等によって異なるの
で、条件だしを行いながら適正なボンディング条件を設
定する。また、長尺状のテープにフレキシブル配線基板
2が形成されているので、リールツーリール方式による
半導体素子4の実装が可能である。したがって、半導体
素子4を連続的に配線基板18に実装する、いわゆるT
AB実装方式が可能であるため、生産性が向上し、結果
的に安価な半導体装置1を容易に提供することができ
る。ここで本実施例では、フレキシブルテープ2に形成
された配線パターン3の一端に形成されたリード6の先
端に半導体素子4の電極5と接続されるバンプ16を設
けたが、半導体素子4の電極5にバンプを設けてもよ
い。
【0033】次に配線基板18に実装された半導体素子
4の能動面および、半導体素子4の電極5とバンプ16
との接合部近傍を外部環境から保護するために、モール
ド剤10にて樹脂封止を行う。ここでいう接合部近傍と
は、半導体素子4の電極5とバンプ16との接合部はも
ちろんのこと、少なくとも半導体素子4の断面および、
デバイスホール9にリード6がオーバーハングしている
範囲のことをいう。モールド樹脂10は液状樹脂を採用
し、ディスペンサーを用いた塗布方式もしくは、印刷機
を用いた塗布方式にてモールド樹脂10の供給を行う。
【0034】次に、外部接続用電極7上へ半田ボール8
を溶融、固着させる。半田ボール8の溶融、固着時も半
導体装置1をマザーボードへ実装するときと同様に、リ
フローにて接合される。このときのリフロー温度は上述
の通りである。
【0035】最後に、長尺状のフレキシブルテープ2上
に形成された半導体装置1をプレスを用いて個片切断
し、半導体装置1が完成される。
【0036】ここで、第1のスリット17および第2の
スリット19について、様々な配置方法が考えられる
が、図2を基本構造として、さらに図3図4図5を用い
本発明における第2実施例、第3実施例および第4実施
例を説明する。ここで、図2と同符号については詳細な
説明は省略する。図3は本発明における第2実施例を模
式的に示した平面図であり、図4は本発明における第3
実施例を模式的に示した平面図である。図5は本発明に
おける第4実施例を模式的に示した断面図である。
【0037】第2実施例の特徴は図3の通り、デバイス
ホール9の周囲に開けられた第1のスリット17のコー
ナーがフレキシブルテープ2で保持されておらず、半導
体素子4が実装された配線基板18と外部接続用電極7
が配置された配線基板18は配線パターン3で保持され
ているのみである。この場合の第1のスリット17は、
デバイスホール9をプレス抜きすると同時に開けてしま
うとデバイスホール9が中空となり、形成不可能とな
る。したがって最終的に半導体装置1を個片切断すると
きに、第1のスリット17のコーナーに残されたフレキ
シブルテープ2を切断すればよい。このように、半導体
素子4が実装された配線基板18と外部接続用電極7が
配置された配線基板18が配線パターン3のみで保持さ
れているだけなので、マザーボードの反りに対し、より
順応性が高くなる。
【0038】次に、第3実施例の特徴は図4の通り、半
導体装置1の外形を基準としたフレキシブルテープ2の
対角線上に設けた第2のスリット19と、デバイスホー
ル9の周囲に設けられた第1のスリット17とが一体化
となっている点である。一体化させるのは第2実施例同
様、半導体装置1を個片切断するときに同時に行う。こ
れによって、半導体素子4が実装された配線基板18と
外部接続用電極7が配置された配線基板18とは配線パ
ターン3のみで保持されている状態であり、さらに第1
のスリット17と第2のスリット19が一体化されてい
るので、半導体装置1の4辺に配置された外部接続用電
極7群が各々、完全に独立した状態である。このため、
マザーボードの反りに対して外部接続用電極7が配置さ
れた各々の配線基板18同志が干渉し合わないため、さ
らにマザーボードの反りに対して順応性が高くなる。
【0039】次に、第4実施例の特徴は図5の通り、第
1のスリット17内の配線パターン3をフォーミングす
る点である。フォーミングすることにより、半導体素子
4が実装された配線基板18と、外部接続用電極7が配
置された配線基板18が段違いとなり、この部分のフォ
ーミングされた配線パターン3が応力緩和の役割を果た
すことになる。これは、第1のスリット17を設けるこ
とによって実現可能となる。フォーミングはフォーミン
グ型を用いて行う。また、半導体素子4が実装された配
線基板18と、外部接続用電極7が配置された配線基板
18との段差、すなわちフォーミング量は、少なくとも
25μm以上がよい。25μmは最も薄いフレキシブル
テープ2の厚さであり、少なくともこの厚さ以上の段差
があればストレスを緩和することができる。また、第1
のスリットに露出した配線パターンを外的環境から保護
するために配線パターンをフォーミング後、レジストを
オーバーコートさせ配線パターンを保護したり、エポキ
シ樹脂等のコーティング剤を第1のスリット内へコーテ
ィングする場合もある。こうすることで、外的ストレス
等により配線パターンが損傷、あるいは切断することが
一切なくなる。
【0040】本発明はテープボールグリッドアレイと称
する半導体装置において、半導体装置をマザーボードへ
実装後、マザーボードの反りに対してより順応性の高い
半導体装置が容易に実現可能であり、接続信頼性が充分
確保できる半導体装置の提供が容易に可能となる。
【0041】
【発明の効果】以上の説明から明かなように本発明はテ
ープボールグリッドアレイと称する半導体装置におい
て、半導体素子が実装された周囲のフレキシブルテープ
に第1のスリットを設け、さらに半導体装置の外形を基
準としたフレキシブルテープの対角線上に第2のスリッ
トを設けたこと、および第1のスリット内の配線パター
ンをフォーミングし、半導体素子が実装された配線基板
と外部接続用電極が配置された配線基板との間に段差を
設けたことで、次のような効果を得ることができる。
【0042】(1)マザーボードの反りに対して半導体
装置の順応性が極めて高くなるので、接続信頼性が極め
て向上する。
【0043】(2)マザーボードの反り等による物理的
ストレスがフォーミング部分で緩和され、さらに接続信
頼性が向上する。
【0044】(3)以上のことから半導体装置とマザー
ボードとの接続信頼性を極めて向上させることのできる
半導体装置を容易に提供することが可能となる。
【図面の簡単な説明】
【図1】本発明実施例を模式的に示した断面図である。
【図2】本発明による第1実施例を模式的に示した平面
図である。
【図3】本発明による第2実施例を模式的に示した平面
図である。
【図4】本発明による第3実施例を模式的に示した平面
図である。
【図5】本発明による第4実施例を模式的に示した断面
図である。
【図6】テープボールグリッドアレイと称する半導体装
置の断面図である。
【図7】従来技術による課題を指摘した断面図である。
【符号の説明】
1 半導体装置 2 フレキシブルテープ 3 配線パターン 4 半導体素子 5 電極 6 リード 7 外部接続用電極 8 半田ボール 9 デバイスホール 10 モールド剤 11 ソルダーレジスト 12 枠 13 マザーボード 14 接続端子 15 クラック 16 バンプ 17 第1のスリット 18 配線基板 19 第2のスリット
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−113458(JP,A) 特開 昭63−307762(JP,A) 特開 平1−315150(JP,A) 特開 平2−252248(JP,A) 特開 平3−293739(JP,A) 特開 平5−198626(JP,A) 特開 平7−58159(JP,A) 実開 平3−71649(JP,U) (58)調査した分野(Int.Cl.7,DB名) H01L 21/60 H01L 23/12

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】フレキシブルテープが配線基板のベースで
    あり、前記フレキシブルテープの一面上には配線パター
    ンが形成され、さらに前記配線パターンが形成された同
    一面上には外部接続用電極が平面的に配置されており、
    前記配線パターンの一端は半導体素子の電極と接続さ
    れ、他端は前記外部接続用電極と接続されて成り、前記
    半導体素子の少なくとも能動面側および前記半導体素子
    の近傍が樹脂封止された半導体装置において、前記半導
    体素子が実装された周囲のフレキシブルテープに第1の
    スリットを設け、前記半導体装置の対角線上に第2のス
    リットを設けたことを特徴とする半導体装置。
  2. 【請求項2】請求項1に記載する半導体装置において、
    前記半導体素子が実装された周囲の前記フレキシブルテ
    ープに設けられた第1のスリットを境にして、前記半導
    体素子が実装された配線基板と、前記外部接続用電極が
    配置された配線基板とは少なくとも前記配線パターンに
    より支持されていることを特徴とする半導体装置。
  3. 【請求項3】請求項1に記載する半導体装置において、
    前記外部接続用電極が配置された配線基板は、前記半導
    体装置の対角線上に設けられた第2のスリットを境にし
    て、各々が独立していることを特徴とする半導体装置。
  4. 【請求項4】請求項1に記載する半導体装置において、
    前記第1のスリット内の配線パターンをフォーミングす
    ることにより前記半導体素子が実装された配線基板と前
    記外部接続用電極が配置された配線基板との間に段差を
    設けたことを特徴とする半導体装置。
JP32935895A 1995-12-18 1995-12-18 半導体装置 Expired - Fee Related JP3271500B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32935895A JP3271500B2 (ja) 1995-12-18 1995-12-18 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32935895A JP3271500B2 (ja) 1995-12-18 1995-12-18 半導体装置

Publications (2)

Publication Number Publication Date
JPH09172042A JPH09172042A (ja) 1997-06-30
JP3271500B2 true JP3271500B2 (ja) 2002-04-02

Family

ID=18220574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32935895A Expired - Fee Related JP3271500B2 (ja) 1995-12-18 1995-12-18 半導体装置

Country Status (1)

Country Link
JP (1) JP3271500B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010030703A (ko) * 1998-09-28 2001-04-16 가나이 쓰토무 반도체 패키지 및 그에 있어서의 플립 칩 접합 방법
JP5819598B2 (ja) * 2010-11-16 2015-11-24 Necネットワークプロダクツ株式会社 インターポーザー

Also Published As

Publication number Publication date
JPH09172042A (ja) 1997-06-30

Similar Documents

Publication Publication Date Title
JP3062192B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
JP2967697B2 (ja) リードフレームの製造方法と半導体装置の製造方法
JP3494593B2 (ja) 半導体装置及び半導体装置用基板
JPH11297889A (ja) 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法
JP2000150760A (ja) ターミナルランドフレームおよびその製造方法
JP3478139B2 (ja) リードフレームの製造方法
US6844219B2 (en) Semiconductor device and lead frame therefor
JP3271500B2 (ja) 半導体装置
JP3502377B2 (ja) リードフレーム、樹脂封止型半導体装置及びその製造方法
JP4038021B2 (ja) 半導体装置の製造方法
JP2005183868A (ja) 半導体装置およびその実装構造
JPH09199631A (ja) 半導体装置の構造と製造方法
JP3417292B2 (ja) 半導体装置
JP4364181B2 (ja) 半導体装置の製造方法
JPH09116045A (ja) リードフレームを用いたbgaタイプの樹脂封止型半導体装置およびその製造方法
JP2006196734A (ja) 半導体装置及びその製造方法
JP3398556B2 (ja) 半導体装置の製造方法
JPH10154768A (ja) 半導体装置及びその製造方法
JP2001077285A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP3576228B2 (ja) 表面実装型半導体装置
JP2700253B2 (ja) 電子部品装置
KR100246848B1 (ko) 랜드 그리드 어레이 및 이를 채용한 반도체 패키지
JPH0537121A (ja) 半導体装置実装用基板およびこれを用いた半導体装置の実装方法
JP2784209B2 (ja) 半導体装置
JPH10154766A (ja) 半導体パッケージの製造方法及び半導体パッケージ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090125

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100125

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees