JP2006196734A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2006196734A
JP2006196734A JP2005007277A JP2005007277A JP2006196734A JP 2006196734 A JP2006196734 A JP 2006196734A JP 2005007277 A JP2005007277 A JP 2005007277A JP 2005007277 A JP2005007277 A JP 2005007277A JP 2006196734 A JP2006196734 A JP 2006196734A
Authority
JP
Japan
Prior art keywords
semiconductor device
wiring
external electrode
insulating layer
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005007277A
Other languages
English (en)
Other versions
JP4737995B2 (ja
Inventor
Wataru Numajiri
渉 沼尻
Yoichi Kawada
洋一 河田
Michiaki Sugiyama
道昭 杉山
Mikako Ujiie
美香子 氏家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2005007277A priority Critical patent/JP4737995B2/ja
Publication of JP2006196734A publication Critical patent/JP2006196734A/ja
Application granted granted Critical
Publication of JP4737995B2 publication Critical patent/JP4737995B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

【課題】半導体チップの損傷が発生し難く、実装基板との接続性が良好な半導体装置の提供。
【解決手段】半導体装置１は、第１の面２ａに複数の電極パッド７を有し、第１の面の反対面となる第２の面２ｂに複数の外部電極端子４を有し、電極パッドと外部電極端子は第１の面から第２の面に亘って貫通して設けられる導体８で電気的に接続され、第２の面には外部電極端子から所定寸法離れて設けられる絶縁性の第１の絶縁層５を有し第１の面には第２の絶縁層９を有する配線基板２と、配線基板の第１の面の第２の絶縁層上に接着剤１０を介して固定される複数の電極を有する半導体チップ１１と、半導体チップの電極と配線基板の電極パッドを電気的に接続するワイヤ１７と、半導体チップ及びワイヤを覆い配線基板の第１の面全体に設けられる絶縁体からなる封止体３とを有する。
【選択図】図４

Description

本発明は半導体装置及びその製造方法に係わり、特に、配線基板（パッケージ基板）の上面に半導体チップ及びその半導体チップを被う封止体（パッケージ）を有し、配線基板の下面に平板状の外部電極端子を有する、いわゆるＬＧＡ（Land Grid Array ）型の半導体装置の製造技術に適用して有効な技術に関する。
パッケージの外形寸法が半導体チップのそれとほぼ同等あるいは僅かに大きいＣＳＰ（Chip Size Package ）等は、ベアチップ実装に相当する高密度実装が可能であると共に、製造コストも比較的安価であることから、携帯情報機器、デジタルカメラ、ノート型パソコン等のような小型軽量電子機器分野での需要が急増している。
前記ＣＳＰには、種々のパッケージ形態があるが、その一つとして、ボールグリッドアレイ（Ball Grid Array ；ＢＧＡ）型半導体装置が知られている。ＢＧＡ構造は、配線基板からなるパッケージ基板の上面に半導体チップを搭載するとともに、この半導体チップの各電極とパッケージ基板の上面の配線を導電性のワイヤで接続し、さらに半導体チップやワイヤ等を被うように絶縁性の樹脂からなる封止体（パッケージ）をパッケージ基板の上面に形成し、パッケージ基板の下面にバンプ電極からなる外部電極端子を多列配置してなる構造になっている（例えば、特許文献１参照）。
特許文献１には、ガラス・エポキシ樹脂系のパッケージ基板の第１の面に複数の半導体チップを搭載し、つぎに前記パッケージ基板を金型内にセットしてパッケージ基板の第１の面側に封止部材を成形して半導体チップ等を被い、つぎに、前記パッケージ基板の第２の面にバンプ（バンプ電極）を形成し、つぎに、前記パッケージ基板を封止部材と共に切断して複数の半導体装置を製造する技術が開示されている。
一方、パッケージの下面に配置する電極（外部電極端子）を平板状の電極としたＬＧＡ型の半導体装置が知られている。このＬＧＡ型の半導体装置はＢＧＡ型の半導体装置に比較して外部電極端子が薄いことから薄型化が可能になる（例えば、特許文献２）。
特開２００２−１９０４８８号公報 特開２００１−２５７２８３号公報
ＬＧＡ型半導体装置の外部電極端子は、パッケージ基板（配線基板）の下面に設けられるが、平板状の外部電極端子はその周囲がソルダーレジストと呼称される絶縁層で覆われることから、パッケージ基板下面よりも数十μｍ引っ込む。この結果、実装基板に半導体装置を半田リフロー等の方法で実装（接続）する場合、半田が端子全域に接着されない場合もあり、実装の信頼性が低くなる。また、外部電極端子における半田の接続状態（濡れ状態）は外部から目視し難く、実装製品（電子装置）の実装評価もし難い。
そこで、本発明者は、ＬＧＡ型半導体装置の実装の信頼性を向上させることと、製造コスト低減を目的として、図２１に示す半導体装置８０について検討した。
検討による半導体装置８０は、配線基板８１の第１の面（図２１では上面）の中央に接着剤層８２を介して半導体チップ８３を搭載した構造になっている。半導体チップ８３の両側の上面には図示しない電極が半導体チップ８３の縁（辺）に沿って一列に配置されている。これら電極には導電性のワイヤ８５の一端が接続されている。半導体チップ８３の固定領域から外れた配線基板８１の両側上面には、前記電極に対応して電極パッド８６が配列され、かつこれら電極パッド８６には前記ワイヤ８５の他端が接続されている。
また、配線基板８１の第２の面（図２１では下面）には外部電極端子８７が設けられている。これら外部電極端子８７は、電極パッド８６に対応して設けられているとともに、外部電極端子８７と電極パッド８６は配線基板８１の第１の面から第２の面に亘って貫通状態で設けられる導体８８を介して電気的に接続されている。なお、電極パッド８６から配線基板８１の端に延在する導体層は、電極パッド８６及び外部電極端子８７の表面にワイヤ接続または実装時の半田との接続性を良好とするために設けるめっき膜を形成する際使用するめっき用配線８９である。
さらに、配線基板８１の第１の面の全域には絶縁性樹脂で形成される封止体９０が設けられている。この封止体９０は半導体チップ８３、ワイヤ８５及び電極パッド８６等を覆う。
この半導体装置８０は、その製造において、製品形成部をマトリックス状に有する配線母基板が準備される。つぎに、各製品形成部に半導体チップを搭載する。つぎに、半導体チップの電極と配線母基板に設けられた電極パッドを導電性のワイヤで接続する。つぎに、配線母基板の第１の面全域に絶縁性樹脂からなる樹脂層を形成して前記半導体チップやワイヤ等を覆う。つぎに、重なった配線母基板と樹脂層を縦横に切断して半導体装置８０を製造する。重なった配線母基板と樹脂層を切断する結果、配線基板８１と封止体９０は一致した同じ形状になる。
このような半導体装置８０は、配線基板８１の第２の面に突出状態で平板状の外部電極端子８７を形成することから、半導体装置８０を実装基板に半田等の接合材を介して接続した場合、外部電極端子８７の全周面が露出し、接合材との接触面積が広くなり、実装の信頼性が高くなる。また、外部電極端子８７を配線基板８１の周縁に近接させることによって接合材の接続の状態も一部を外部から目視確認でき、実装の良否の判定もし易くなる。
しかし、樹脂層形成の際、図２２（ｂ）に示すように、配線基板８１が変形し、この変形に伴って配線基板８１に固定されている半導体チップ８３にクラック９５が入る場合があることが判明した。図２２（ａ），（ｂ）は、組み立てが終了した配線基板８１を、トランスファモールディング装置のモールド金型の下型９１と上型９２との間に型締めし、溶けた樹脂９３を図示しないゲートから圧入させた状態を示すものである。配線基板８１には、半導体チップ８３が固定され、半導体チップ８３の電極と電極パッド８６がワイヤ８５で接続されている。
図２２（ａ）に示すように、外部電極端子８７は平板状の配線基板８１の第２の面（図２２では下面）の両側に突出する状態で設けられていることから、配線基板８１は下型９１のパーティング面との間に隙間が発生し、浮いた状態になる。このため、下型９１と上型９２で形成される空間（キャビティ）が樹脂９３で一杯になると、図２２（ｂ）に示すように、樹脂に加わる注入圧力が矢印に示すように配線基板８１に加わり、支持されない配線基板８１部分は変形し、例えば、外部電極端子８７の縁で折れ曲がるように変形する。この変形に対してシリコン等の脆弱な半導体からなる半導体チップ８３は追従できなくなり、半導体チップ８３にクラック９５が入り、半導体チップ８３が損傷されてしまうことになる。この損傷の多くは、半導体チップ８３に形成された回路素子の損傷となり、製造された半導体装置は不良となる。
本発明の一つの目的は、実装基板との接続性が良好なＬＧＡ型の半導体装置及びその製造方法を提供することにある。
本発明の一つの目的は、半導体チップの損傷が発生し難いＬＧＡ型の半導体装置の製造方法を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
（１）ＬＧＡ型の半導体装置は、
第１の面に複数の電極パッドを有し、前記第１の面の反対面となる第２の面に複数の外部電極端子を有し、前記電極パッドと前記外部電極端子は前記第１の面から前記第２の面に亘って貫通して設けられる導体で電気的に接続され、前記第２の面には前記外部電極端子から所定寸法離れて設けられかつ前記外部電極端子の厚さ以下になる絶縁性の第１の絶縁層（例えば、外部電極端子と同程度の厚さの絶縁層）を有し、前記第１の面には第２の絶縁層を有する配線基板と、
前記配線基板の前記第１の面の前記第２の絶縁層上に接着剤を介して固定される複数の電極を有する半導体チップと、
前記半導体チップの電極と前記配線基板の前記電極パッドを接続する導電性のワイヤと、
前記配線基板の前記第１の面全体に設けられ、前記半導体チップ及び前記ワイヤを覆う絶縁体からなる封止体とを有することを特徴とする。
また、前記配線基板は四角形であり、前記四角形の対面する一対の辺において、前記辺の縁に沿って一定幅で前記第１の絶縁層が設けられない領域が設けられ、前記領域に前記外部電極端子が配列されている。また、前記配線基板と前記第１の絶縁層との間には配線が設けられていない。また、前記各電極パッドは当該電極パッドに前記導体を介して電気的に接続される前記外部電極端子の配置領域内に対面している。また、前記外部電極端子は、半導体装置が実装される際外部から前記外部電極端子の接続状態が目視できる程度、前記配線基板の外縁から内側に位置している。
このようなＬＧＡ型の半導体装置は下記の製造方法によって製造される。
ＬＧＡ型の半導体装置は、
（ａ）第１の面及び前記第１の面の反対面となる第２の面を有し、かつ製品形成部がマトリックス状に配列され、前記製品形成部は、前記第１の面に複数の電極パッドを有し、前記第２の面に複数の外部電極端子を有し、前記電極パッドと前記外部電極端子は前記第１の面から前記第２の面に亘って貫通して設けられる導体で電気的に接続され、前記第２の面には前記外部電極端子から所定寸法離れて設けられかつ前記外部電極端子の厚さ以下になる絶縁性の第１の絶縁層（例えば、外部電極端子と同程度の厚さの絶縁層）を有し、前記第１の面に第２の絶縁層を有する構造となる配線基板を準備する工程と、
（ｂ）前記製品形成部の前記第１の面の前記第２の絶縁層上に接着剤によって複数の電極を有する半導体チップを固定する工程と、
（ｃ）前記製品形成部において、前記半導体チップの電極と電極パッドを導電性のワイヤで電気的に接続する工程と、
（ｄ）前記各製品形成部の前記半導体チップ及び前記接続手段を覆うように前記配線母基板の前記第１の面に絶縁性の樹脂層を形成する工程と、
（ｅ）前記配線母基板及び前記樹脂層を前記製品形成部の境界で切断して複数の半導体装置を形成する工程とによって製造される。
また、配線母基板を準備する前記（ａ）工程では、前記製品形成部において、前記製品形成部を四角形とし、前記四角形の対面する一対の辺にあって、前記辺の縁に沿って一定幅で前記第１の絶縁層が設けられない領域を設け、前記領域に前記外部電極端子を配列した構造とする。また、前記配線母基板と前記第１の絶縁層との間に配線を設けない。また、前記各電極パッドが当該電極パッドに前記導体を介して電気的に接続される前記外部電極端子の配置領域内に対面する構造とする。また、前記外部電極端子が、半導体装置が実装される際外部から前記外部電極端子の接続状態が目視できる程度、前記配線基板の外縁から内側に位置する構造とする。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
前記（１）の手段によれば、（ａ）配線基板の第２の面に外部電極端子が配列されているが、これら外部電極端子から所定寸法離れて第１の絶縁層が設けられていることから、半導体装置の製造時のトランスファモールディング時、前記配線基板（配線母基板）は前記第１の絶縁層で支持されるため、注入される樹脂の圧力によって配線基板が大きく変形することがないことから、この変形に伴う半導体チップのクラックも発生し難くなる。この結果、品質の高いＬＧＡ型の半導体装置を高歩留りで製造することができ、半導体装置の製造コストの軽減が達成できる。
（ｂ）配線基板の第２の面に設けられる外部電極端子の外周には、所定寸法離れて第１の絶縁層が設けられていることから、前記外部電極端子の周縁（周面）は露出状態となる。この結果、半導体装置を実装基板に半田等の接合材を用いて実装した場合、接合材は外部電極端子の下面は勿論のこと外部電極端子の周面にもその表面張力によって吸い上がるため、実装（接続）の信頼性が高いものとなる。特に、前記第１の絶縁層は前記外部電極端子の厚さ以下になっていることから、半導体装置の実装時、外部電極端子に半田等の接合材が付着し易くなり、接合材による接続が一層確実に行うことができる。
（ｃ）外部電極端子は、半導体装置が実装される際外部から外部電極端子の接続状態が目視できる程度、配線基板の外縁から内側に位置していることから、配線基板の外縁寄りの接合材による接続状態を目視できることから、実装の良否の判定がし易くなる。
（ｄ）配線基板と第１の絶縁層との間には配線が設けられていないことから、配線基板と第１の絶縁層との間には配線が設けられている場合に比較して半導体装置の実装高さが高くならなくなる。即ち、配線基板と第１の絶縁層との間に配線を設けておくと、配線の高さ分第１の絶縁層の表面高さは突出することになり、実装時この突出部分が実装基板に当接して半導体装置の実装高さが高くなる。
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
図１乃至図１３は本発明の実施例１であるＬＧＡ型の半導体装置及びその製造方法に係わる図である。図１乃至図６は半導体装置の構造に係わる図である。図７及び図８は半導体装置の実装に係わる図である。図９乃至図１３は半導体装置の製造方法に係わる図である。
本実施例１の半導体装置１は、図１、図２及び図４に示すように、外観的には、四角形の配線基板（パッケージ基板）２と、この配線基板２の第１の面２ａ全体を覆う封止体（パッケージ）３と、配線基板２の第１の面２ａと反対面となる第２の面２ｂに設けられた複数の外部電極端子４とからなっている。外部電極端子４は平板状となり、ＬＧＡ型の端子を形成している。
図２は半導体装置１の底面図であり、配線基板２の第２の面２ｂが露出している。配線基板２の第２の面２ｂはその両側を除いて第１の絶縁層５（例えば、ソルダーレジスト）で覆われている。第１の絶縁層５は、図２に示すように、配線基板２の第２の面に中央を覆うように一定幅に一端から他端に亘って形成されている。図２において、第１の絶縁層５は薄黒に着色して示す部分である。従って、四角形の配線基板２の両側には、両側辺に沿って一定幅で第１の絶縁層５が設けられない領域が設けられている。この第１の絶縁層が設けられない領域６に一列に外部電極端子４が配列されている。この外部電極端子４の数及び列数は特に限定はされないが、図２では配線基板２の第２の面の両側にそれぞれ７個配置されている。
本実施例１の半導体装置１は、図７に示すように、半導体装置１を実装基板４０のランド４１に半田等の接合材４２を用いて接続する場合、第１の絶縁層５の存在が接合材４１による接合に支障を来さないように、外部電極端子４と第１の絶縁層５との間に所定の間隔を有し、かつ第１の絶縁層５の厚さは外部電極端子４の厚さ以下になっている。前記間隔は、例えば、０．２ｍｍ程度よりは広く必要である。本実施例１では、前記間隔は０．２ｍｍであり、外部電極端子４と第１の絶縁層５は同じ厚さで０．０３ｍｍである。
また、半導体装置１は実装基板４０に実装した際、外側から実装状態、即ち、外部電極端子４と接合材４２との接続状態が目視できるように、外部電極端子４の外縁が配線基板２の外縁から５０〜３５０μｍ内側に位置するようになっている。
図３及び図４に示すように、配線基板２の第１の面２ａには導体層からなる電極パッド７が設けられている。図６は半導体装置１の外周縁部分の拡大断面図である。この図からも分かるように、電極パッド７と外部電極端子４は、配線基板２の第１の面２ａから第２の面２ｂに亘って真っ直ぐ貫通して設けられる貫通孔（スルーホール）の表面にめっきによって形成された導体８で電気的に接続されている。また、電極パッド７は外部電極端子４に比較して小さいパターンとなっている。従って、各電極パッド７は当該電極パッドに導体８を介して電気的に接続される外部電極端子４の配置領域内に対面する構造になっている。
また、配線基板２の第１の面２ａには第２の絶縁層９（例えば、ソルダーレジスト）が設けられている。この第２の絶縁層９上には、図４に示すように、接着剤層１０を介して半導体チップ１１が固定されている。露出する半導体チップ１１の表面、即ち図４の上面には電極１６が設けられている（図５参照）。
前記第２の絶縁層９は配線基板２の第１の面２ａ全域に設けられるが、部分的に設けられない領域が存在する。その一つは電極パッド７が設けられる領域である。電極パッド７の周囲には電極パッド７を囲むように第２の絶縁層９が設けられない領域が存在する。電極パッド７と第２の絶縁層９との間隔は、例えば、０．２ｍｍとなっている。また、他の一つは半導体チップ１１が搭載される領域と電極パッド７列との間には所定幅に亘ってスリット１２が設けられている。このスリット１２の領域は第２の絶縁層９が設けられない領域である。このスリット１２の存在により、半導体チップ固定時、半導体チップ１１を固定する接着ペースト（接着剤層１０）が電極パッド７へ流れ込むのを防止する。効果がある。また、他の一つは配線基板２の方向を識別するためのマーク１３である。このマーク１３は、図３に示すように、四角形の各隅に配列され、一つは屈曲したパターンであり、他の３個は円形になっている。
また、図５及び図６に示すように、各電極パッド７からは配線基板２の外縁に亘ってめっき用配線１５が設けられている。このめっき用配線１５は、半導体装置１の製造時、電極パッド７及び外部電極端子４の表面にワイヤ接続または実装時の接合材との接続性を良好とするためのめっき膜を形成する際使用するめっき用配線である。このめっき用配線１５は電極パッド７に比較して薄く、第２の絶縁層９に覆われている。めっき用配線１５上の第２の絶縁層９は薄くなり、配線基板２の第１の面２ａに設けられる第２の絶縁層９の表面は平坦となっている。めっき用配線１５の端は配線基板２及び封止体３の周面に一致して露出している。
半導体チップ１１の上面の電極１６（図５参照）と電極パッド７は導電性のワイヤ１７によって電気的に接続されている。封止体３は、図１及び図４に示すように、配線基板２の第１の面２ａ全体を覆い、第１の面２ａ上の半導体チップ１１，電極パッド７，ワイヤ１７等を覆う。
ここで、半導体装置１の一部の寸法について、一例を挙げる。配線基板２の厚さａは０．２０ｍｍ、外部電極端子４の厚さｂは０．０３ｍｍ、半導体チップ１１の厚さｃは０．１４ｍｍ、接着剤層１０の厚さｄは０．０３ｍｍ、外部電極端子４の長さｅは０．３５ｍｍ、外部電極端子４の端から配線基板２の端までの距離ｆは０．１ｍｍ、半導体チップ１１の端から配線基板２の端までの最大距離ｇは０．６２５ｍｍ、ワイヤのループ高さｈは最大で０．２０ｍｍ、ワイヤ１７上の封止体３を形成する樹脂（レジン）の最大厚さｉは０．０８ｍｍ、配線基板２上の封止体３の高さｊは０．４５ｍｍ、半導体装置１の厚さｋは最大で０．８０ｍｍである。
このような半導体装置１は、図７に示すように、所定の電子装置の実装基板４０に実装される。即ち、実装基板４０のランド４１に半導体装置１の外部電極端子４が重なるように位置決め載置した後、あらかじめランド４１に設けておいた半田等の接合材４２を一時加熱（リフロー）して固定する。本実施例１の半導体装置１は、外部電極端子４の周面は全周に亘って露出することから、図８に示すように、接合材４２は外部電極端子４の全周面に亘って接着するため、実装基板４０の表面の絶縁膜４４のランド４１の取り囲みもあることから良好なフィレット４３が形成でき、半導体装置の実装の信頼性が高くなる。
また、半導体装置１は外部電極端子４の外縁が配線基板２の外縁から５０〜３５０μｍ内側に位置する構造になっていることから、半導体装置１の実装状態、即ち、外部電極端子４と接合材４２との接続状態を外部から目視できるため、外観試験も容易になる。
つぎに、本実施例１の半導体装置１の製造方法について、図９乃至図１３を参照しながら説明する。半導体装置１は、図９のフローチャートで示すように、配線母基板準備（Ｓ０１）、チップボンディング（Ｓ０２）、ワイヤボンディング（Ｓ０３）、樹脂層形成（Ｓ０４）、切断（分割：Ｓ０５）の各工程を経て製造される。
半導体装置１の製造においては、図１０（ａ）及び図１１に示す配線母基板２０が準備される。配線母基板２０は、図１１に示すように、半導体装置を製造する四角形状の製品形成部２１を縦横に整列配置した構造になっている。図１１は配線母基板２０の第２の面２０ｂを示すものである。図１１において、製品形成部２１を認識し易いように図２に示す半導体装置１の底面のパターンを配列した図としてある。これら各製品形成部２１には半導体装置が形成される。配線母基板２０の周縁部分には、この配線母基板２０を搬送したり、位置決めしたりする際使用されるガイド孔２０ｃ〜２０ｈが設けられている。
製品形成部２１の構造は、既に説明した半導体装置１の配線基板２と同様な構造になっていることから、その構造説明は省略する。製品形成部２１の隣接する部分は、図１２に示すようになっている。図１２は配線母基板２０の一部の外周部分と、この外周部分に隣接する二つの製品形成部２１の一部を示す模式図であり第１の面２０ａを示すものである。図１２に示すように、左右に隣接する製品形成部２１の間には２本の二点鎖線が平行に示されているが、この一対の２本の線間ｔが配線母基板２０の幅方向に沿うダイシング領域となる。また、前記２本の線に直交する図の上部に示す２本の線間ｕが配線母基板２０の長手方向に沿うダイシング領域となる。半導体装置製造の最終段階でこれらダイシング領域の中央に沿ってダイシングブレードでダイシングが行われて配線母基板２０を縦横に切断し、複数の半導体装置１を製造することになる。
図１２において、左右の製品形成部２１はそれぞれ３個の電極パッド７が示されている。これら各電極パッド７はめっき用配線１５に繋がっている。このめっき用配線１５は領域ｔにおいて分岐めっき用配線１５ａに連なっている。この分岐めっき用配線１５ａは、配線母基板２０の幅方向に沿って設けられる各ダイシング領域に設けられている。そして、各分岐めっき用配線１５ａは最外側の領域ｕ（ダイシング領域）を外れ、かつ第２の絶縁層９から外れた領域に露出する主めっき用配線１５ｂに連なっている。従って、この主めっき用配線１５ｂにめっき用の電極を接続し、配線母基板２０をめっき浴に入れてめっきを行うことによって、電極パッド７及び外部電極端子４の表面に所望のめっき層を形成することができる。電極パッド７及び外部電極端子４の表面のめっき層は、図示はしないが、例えば、下層がニッケル層で上層が金層からなっている。また、本実施例１では、例えば、配線母基板２０はガラスエポキシ樹脂基板で形成されている。そして、導体８，電極パッド７，外部電極端子４は銅で形成されている。
図１０（ａ）〜（ｄ）は、本実施例１の半導体装置１の製造方法における一部の工程を示すものである。この図においては配線母基板２０の一部を示すものであり、一つの製品形成部２１を示す断面図である。
図１０（ａ）に示すように、配線母基板２０における製品形成部２１は、第２の面２０ｂ（図中下面）に第１の絶縁層５を有し、第１の面２０ａ（図中上面）に第２の絶縁層９を有するとともに、その両側に第１の面２０ａから第１の面２０ａを貫通して設けられる導体８を有している。導体８の上端側（第１の面２０ａ）には電極パッド７が接続され、下端側（第２の面２０ｂ）には外部電極端子４が接続された構造になっている。図の両側の平行な２本の二点鎖線間がそれぞれダイシング領域となる。
配線母基板２０を準備した後、図１０（ｂ）に示すように、各製品形成部２１においてチップボンディングを行って、第２の絶縁層９上に接着剤層１０によって半導体チップ１１を位置決め固定する（Ｓ０２）。
つぎに、図１０（ｂ）に示すように、ワイヤボンディングを行って、半導体チップ１１の電極１６と配線母基板２０の電極パッド７（図５参照）を導電性のワイヤ１７で接続する（Ｓ０３）。
つぎに、図１０（ｃ）に示すように、トランスファモールディング装置によって配線母基板２０の第１の面２０ａ全域に半導体チップ１１，ワイヤ１７等を覆う樹脂層２２を形成する（Ｓ０４）。樹脂層２２は、例えば、絶縁性のエポキシ樹脂で形成する。
このトランスファモールドにおいては、図２２で説明したような半導体チップにクラック等の損傷が発生しない。図１３（ａ），（ｂ）は、トランスファモールディング装置のモールド金型の下型３０と上型３１との間に組み立てが終了した配線母基板２０を型締めし、溶けた樹脂３２を図示しないゲートから配線母基板２０と上型３１とによって形成された空間（キャビティ）３３に圧入させた状態を示すものである。
トランスファモールドにおいては、図１３（ａ）に示すように、配線母基板２０と上型３１によって形成されるキャビティ３３に溶けた樹脂３２を注入した場合、所定時間後には、図１３（ａ）に示すように、溶けた樹脂３２でキャビティ３３が充満される。このため、配線母基板２０の第１の面２０ａ及び半導体チップ１１には、第２の面２０ｂ側に向かう圧力が加わる。しかし、本実施例１では、図１３（ａ）に示すように、配線母基板２０の下面である第２の面２０ｂには、外部電極端子４と同じ厚さの第１の絶縁層５が設けられていることから、下型３０の上面（パーティング面）に配線母基板２０が載置された状態では、外部電極端子４及び第１の絶縁層５の下面が下型３０の上面に密着し、配線母基板２０は支持されることになる。また、第２の絶縁層９も補強部材として作用する。
この結果、樹脂３２に加わる圧力が配線母基板２０の第１の面２０ａに加わっても配線母基板２０は折れ曲がることはなく、配線母基板２０に固定された半導体チップ１１にクラック等の損傷が発生することがない。
つぎに、図１０（ｄ）に示すように、樹脂層２２の表面に支持用のテープ３４を貼り付けた後、裏返し、かつダイシング装置の図示しないテーブル上に位置決め固定し、ダイシングブレード３５で配線母基板２０及び樹脂層２２を縦横に切断する（Ｓ０５）。この切断は、図１２に示す縦横のダイシング領域の中心線に沿って行われる。また、ダイシングによって形成される溝３６は、図１０（ｄ）に示すように、配線母基板２０及び樹脂層２２は完全に切断するが、テープ３４の途中深さまでとなる。この結果、切断されて形成された複数の半導体装置１はテープ３４に貼り付いた状態となる。この切断によって、配線母基板２０は配線基板２となり、樹脂層２２は封止体３となる。
つぎに、図示はしないがテープ３４を剥離することによって、図１に示すような半導体装置１を複数製造することができる。
図１４は本実施例１の半導体装置の製造方法によって製造された変形例による半導体装置１である。図１４は半導体装置１の底面図である。同図において、薄黒に塗り潰した部分が第１の絶縁層５である。実施例１の半導体装置１の配線基板２が四角形であり、前記四角形の対面する一対の辺において、前記辺の縁に沿って一定幅で第１の絶縁層５が設けられない領域６が設けられ、この領域６に外部電極端子４が配列される構造となっている。これに対して、変形例の半導体装置１は、配線基板２が四角形であり、前記四角形の各辺において、前記辺の縁に沿って一定幅で第１の絶縁層５が設けられない領域６が設けられ、この領域６に外部電極端子４が配列された構造になっている。これにより、多ピン化が図れる。また、図１４に示すように、第１の絶縁層５は四角形の対角線に沿って隅まで細く延在している。この結果、絶縁層５の塗布が一括で行える。
本実施例１によれば、以下の効果を有する。
（１）配線基板２の第２の面２ｂに外部電極端子４が配列されているが、これら外部電極端子４から所定寸法離れて第１の絶縁層５が設けられていることから、半導体装置１の製造時のトランスファモールディング時、配線基板となる配線母基板２０は第１の絶縁層５及び外部電極端子４で支持されるため、注入される樹脂３２の圧力によって配線母基板２０（配線基板２）が大きく変形することがないことから、この変形に伴う半導体チップ１１のクラックも発生し難くなる。この結果、品質の高いＬＧＡ型の半導体装置１を高歩留りで製造することができ、半導体装置１の製造コストの軽減が達成できる。
（２）配線基板２の第２の面２ｂに設けられる外部電極端子４の外周には、所定寸法離れて第１の絶縁層５が設けられていることから、第１の絶縁層５の周縁（周面）は露出状態となる。この結果、半導体装置１を実装基板４０に半田等の接合材４２を用いて実装した場合、接合材４２は外部電極端子４の下面は勿論のこと外部電極端子４の周面にもその表面張力によって吸い上がるため、実装（接続）の信頼性が高いものとなる。特に、第１の絶縁層５は外部電極端子４の厚さと同じ厚さになっていることから、半導体装置１の実装時、外部電極端子４に半田等の接合材４２が付着し易くなり、接合材４２による接続が一層確実に行うことができる。また、第１の絶縁層５が外部電極端子４よりも薄い場合も同様に接続が確実になる。
（３）外部電極端子４は、半導体装置１が実装される際外部から外部電極端子４の接続状態が目視できる程度、配線基板２の外縁から内側に位置していることから、配線基板２の外縁寄りの接合材４２による接続状態を目視できる。この結果、実装の良否の判定がし易くなる。
（４）配線基板２と第１の絶縁層５との間には配線が設けられていないことから、配線基板２と第１の絶縁層５との間には配線が設けられている場合に比較して半導体装置１の実装高さが高くならなくなる。即ち、配線基板２と第１の絶縁層５との間に配線を設けておくと、配線の高さ分第１の絶縁層５の表面高さは突出することになり、実装時この突出部分が実装基板４０に当接して半導体装置１の実装高さが高くなる。
図１５乃至図１７は本発明の実施例２である半導体装置に係わる図である。図１５は封止体の一部を切り欠いた平面図、図１６は封止体を取り除いて半導体チップやワイヤ等を露出させた状態を示す平面図、図１７は図１５のＡ−Ａ線に沿う断面図である。
本実施例２では実施例１の半導体装置１において、半導体チップ上に半導体チップを搭載するスタック構造に本発明を適用した例である。
即ち、実施例１の半導体チップ１１の上に接着剤層１０ａによって半導体チップ１１よりも小さい半導体チップ１１ａを固定した構造になっている。半導体チップ１１の上面の電極は半導体チップ１１ａから外れて露出している。従って、図１６及び図１７に示すように、半導体チップ１１の図示しない電極と配線基板２の電極パッド７をワイヤ１７で電気的に接続することができる。また、半導体チップ１１の上に固定された半導体チップ１１ａの図示しない電極と配線基板２の電極パッド７は導電性のワイヤ１７ａで電気的に接続されている。半導体チップ１１ａ及びワイヤ１７ａも封止体３に覆われている。
本実施例２の半導体装置１は半導体チップを２個搭載することができることから、実施例１の効果に加え容量増大や機能向上に対処することができるという効果がある。
図１８は本発明の実施例３である半導体装置の断面図である。実施例１の半導体装置１は、配線基板２の第２の面２ｂに設ける第１の絶縁層５は一体構造になっている。これに対して、実施例２の半導体装置１は、少なくとも半導体チップ１１が固定される搭載領域に略対応する部分ではマトリックス状に分断された構造になっている。これにより、パッケージの反りが緩和される。
図１９及び図２０は本発明の実施例４である半導体装置及びその製造方法に係わる図である。図１９は半導体装置の断面図、図２０（ａ）〜（ｂ）は半導体装置の製造に係わる工程断面図である。
実施例１の半導体装置１は、半導体チップ１１の電極１６と配線基板２の電極パッド７を接続する接続手段はワイヤ１７による接続である。本実施例４の半導体装置１は、図１９に示すように、半導体チップ１１の電極１６に突起電極（バンプ電極）３８を設け、このバンプ電極３８を配線基板２の電極パッド７にフリップチップで直接接続する構造としたものである。このため、半導体チップ１１の電極１６に対面して第２の面２ｂの電極パッド７をレイアウトしておく必要がある。
図２０（ａ）乃至（ｃ）は本実施例４の半導体装置１の製造方法を示す一部の工程断面図である。半導体装置１の製造においては、図２０（ａ）に示すように、配線母基板２０の製品形成部２１において、第１の面２０ａを上面として上面に電極パッド７を位置させる。
つぎに、図２０（ｂ）に示すように、電極１６上に突起電極（バンプ電極）３８を形成した半導体チップ１１をバンプ電極３８が下面となる状態にしてバンプ電極３８が電極パッド７上に重なるように半導体チップ１１を位置決めし、かつ半導体チップ１１を配線母基板２０上に重ねる。その後、リフローしてバンプ電極３８を溶かし、バンプ電極３８を電極パッド７に電気的に接続させる。このバンプ電極３８と電極パッド７との接続によって半導体チップ１１は配線母基板２０に固定される。
つぎに、図２０（ｃ）に示すように、実施例１と同様に半導体チップ１１を覆うように配線母基板２０の第１の面２０ａに樹脂層２２を形成する。
つぎに、図示はしないが実施例１と同様にダイシングを行い、配線母基板２０及び樹脂層２２を縦横にテープ３４上で切断し、かつテープ３４を引き剥がし、図１９に示すような半導体装置１を複数製造する。
本願発明によれば、実施例１の場合の効果に加えて、半導体チップ１１の電極１６をバンプ電極３８を介して配線基板２の電極パッド７に接続することから、ワイヤ接続手段に比較して封止体３の厚さを薄くでき、半導体装置１の薄型化を図ることができる。
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明の実施例１である半導体装置の封止体の一部を切り欠いた平面図である。 本実施例１の半導体装置の底面図である。 封止体を取り除いて半導体チップやワイヤを示す本実施例１の半導体装置の平面図である。 図１のＡ−Ａ線に沿う拡大断面図である。 半導体チップの電極と配線基板の電極パッドをワイヤで接続した状態を示す本実施例１の半導体装置の外周部分を示す拡大平面図である。 半導体チップの電極と配線基板の電極パッドをワイヤで接続した状態を示す本実施例１の半導体装置の外周部分を示す拡大断面図である。 本実施例１の半導体装置の実装状態を示す拡大断面図である。 図７のＡ−Ａ線に沿う一部の拡大断面図である。 本実施例１の半導体装置の製造方法を示すフローチャートである。 本実施例１の半導体装置の製造方法における各工程の状態を示す工程断面図である。 本実施例１の半導体装置の製造方法で使用する配線母基板の平面図である。 前記配線母基板の隣接する製品形成部を示す配線母基板の縁部分の模式的拡大平面図である。 本実施例１の半導体装置の製造方法における樹脂層形成状態を示す模式的拡大断面図である。 本実施例１の変形例である半導体装置の底面図である。 本発明の実施例２である半導体装置の封止体の一部を切り欠いた平面図である。 封止体を取り除いて半導体チップやワイヤを示す本実施例２の半導体装置の平面図である。 本発明の実施例２である半導体装置の拡大断面図である。 本発明の実施例３である半導体装置の拡大断面図である。 本発明の実施例４である半導体装置の拡大断面図である。 本実施例４の半導体装置の製造方法における各工程の状態を示す工程断面図である。 本発明に先立って検討した半導体装置の拡大断面図である。 本発明に先立って検討した半導体装置の製造方法における樹脂層形成時の不具合を示す模式的断面図である。
符号の説明
１…半導体装置、２…配線基板（パッケージ基板）、２ａ…第１の面、２ｂ…第２の面、３…封止体（パッケージ）、４…外部電極端子、５…第１の絶縁層、６…第１の絶縁層が設けられない領域、７…電極パッド、８…導体、９…第２の絶縁層、１０…接着剤層、１１…半導体チップ、１２…スリット、１３…マーク、１５…めっき用配線、１６…電極、１７…ワイヤ、２０…配線母基板、２０ａ…第１の面、２０ｂ…第２の面、２０ｃ〜２０ｈ…ガイド孔、２１…製品形成部、２２…樹脂層、３０…下型、３１…上型、３２…樹脂、３３…キャビティ、３４…テープ、３５…ダイシングブレード、３６…溝、３８…突起電極（バンプ電極）、４０…実装基板、４１…ランド、４２…接合材、４３…フィレット、４４…絶縁膜、８０…半導体装置、８１…配線基板、８２…接着剤層、８３…半導体チップ、８５…ワイヤ、８６…電極パッド、８７…外部電極端子、８８…導体、８９…めっき用配線、９０…封止体、９１…下型、９２…上型、９３…樹脂、９５…クラック。


Claims (20)

  1. 第１の面に複数の電極パッドを有し、前記第１の面の反対面となる第２の面に複数の外部電極端子を有し、前記電極パッドと前記外部電極端子は前記第１の面から前記第２の面に亘って貫通して設けられる導体で電気的に接続され、前記第２の面には前記外部電極端子から所定寸法離れて設けられる絶縁性の第１の絶縁層を有する配線基板と、
    複数の電極を有し、前記配線基板の前記第１の面に固定され、かつ前記電極が接続手段を介して前記電極パッドに電気的に接続される半導体チップと、
    前記半導体チップ及び前記ワイヤを覆い前記配線基板の前記第１の面全体に設けられる絶縁体からなる封止体とを有することを特徴とする半導体装置。
  2. 前記第１の絶縁層は前記外部電極端子の厚さ以下になっていることを特徴とする請求項１に記載の半導体装置。
  3. 前記半導体チップは接着剤を介して前記配線基板の前記第１の面に固定され、前記接続手段として導電性のワイヤが使用され、前記半導体チップの前記電極と前記電極パッドは前記ワイヤで接続されていることを特徴とする請求項１に記載の半導体装置。
  4. 前記配線基板の前記第１の面には第２の絶縁層が設けられ、前記第２の絶縁層上に前記半導体チップが前記接着剤を介して固定されていることを特徴とする請求項３に記載の半導体装置。
  5. 前記半導体チップの前記電極が導電性の接合材を介して前記電極パッドに接続されて前記接続手段が構成され、この構成によって前記半導体チップが前記配線基板に固定されていることを特徴とする請求項１に記載の半導体装置。
  6. 前記配線基板は四角形であり、前記四角形の対面する一対の辺において、前記辺の縁に沿って一定幅で前記第１の絶縁層が設けられない領域が設けられ、前記領域に前記外部電極端子が配列されていることを特徴とする請求項１に記載の半導体装置。
  7. 前記配線基板は四角形であり、前記四角形の各辺において、前記辺の縁に沿って一定幅で前記第１の絶縁層が設けられない領域が設けられ、前記領域に前記外部電極端子が配列されていることを特徴とする請求項１に記載の半導体装置。
  8. 前記配線基板と前記第１の絶縁層との間には配線が設けられていないことを特徴とする請求項１に記載の半導体装置。
  9. 前記各電極パッドは当該電極パッドに前記導体を介して電気的に接続される前記外部電極端子の配置領域内に対面していることを特徴とする請求項１に記載の半導体装置。
  10. 前記外部電極端子は、半導体装置が実装される際外部から前記外部電極端子の接続状態が目視できるように前記配線基板の外縁から５０〜３５０μｍ内側に位置していることを特徴とする請求項１に記載の半導体装置。
  11. 半導体装置の製造方法であって、
    （ａ）第１の面及び前記第１の面の反対面となる第２の面を有し、かつ製品形成部がマトリックス状に配列され、前記製品形成部は、前記第１の面に複数の電極パッドを有し、前記第２の面に複数の外部電極端子を有し、前記電極パッドと前記外部電極端子は前記第１の面から前記第２の面に亘って貫通して設けられる導体で電気的に接続され、前記第２の面には前記外部電極端子から所定寸法離れて設けられる絶縁性の第１の絶縁層を有する構造となる配線基板を準備する工程と、
    （ｂ）複数の電極を有する半導体チップを前記製品形成部の前記第１の面に固定するとともに、前記電極を接続手段を介して前記電極パッドに電気的に接続する工程と、
    （ｃ）前記各製品形成部の前記半導体チップ及び前記接続手段を覆うように前記配線母基板の前記第１の面に絶縁性の樹脂層を形成する工程と、
    （ｄ）前記配線母基板及び前記樹脂層を前記製品形成部の境界で切断して複数の半導体装置を形成する工程とを有することを特徴とする半導体装置の製造方法。
  12. 前記（ａ）工程では、前記製品形成部において、前記第１の絶縁層を前記外部電極端子の厚さ以下に形成しておくことを特徴とする請求項１１に記載の半導体装置の製造方法。
  13. 前記（ｂ）工程では、前記半導体チップを接着剤を介して前記配線母基板に固定し、前記接続手段として導電性のワイヤを使用し、前記半導体チップの前記電極と前記電極パッドを前記ワイヤで接続することを特徴とする請求項１１に記載の半導体装置の製造方法。
  14. 前記（ａ）工程では、前記製品形成部において、前記第１の面に第２の絶縁層を設けた構造の前記配線母基板を準備し、前記（ｂ）工程では、前記製品形成部の前記第２の絶縁層上に前記半導体チップを接着剤によって固定することを特徴とする請求項１３に記載の半導体装置の製造方法。
  15. 前記（ｂ）工程では、前記半導体チップの前記電極を導電性の接合材を介して前記電極パッドに接続して前記接続手段を構成し、この構成によって前記半導体チップを前記配線基板に固定することを特徴とする請求項１１に記載の半導体装置の製造方法。
  16. 前記（ａ）工程では、前記製品形成部において、前記製品形成部を四角形とし、前記四角形の対面する一対の辺にあって、前記辺の縁に沿って一定幅で前記第１の絶縁層が設けられない領域を設け、前記領域に前記外部電極端子を配列した構造の前記配線母基板を準備することを特徴とする請求項１１に記載の半導体装置の製造方法。
  17. 前記（ａ）工程では、前記製品形成部において、前記製品形成部を四角形とし、前記四角形の各辺にあって、前記辺の縁に沿って一定幅で前記第１の絶縁層が設けられない領域を設け、前記領域に前記外部電極端子を配列した構造の前記配線母基板を準備することを特徴とする請求項１１に記載の半導体装置の製造方法。
  18. 前記（ａ）工程では、前記製品形成部における前記配線母基板と前記第１の絶縁層との間に配線を設けない構造の前記配線母基板を準備することを特徴とする請求項１１に記載の半導体装置の製造方法。
  19. 前記（ａ）工程では、前記製品形成部において、前記各電極パッドが当該電極パッドに前記導体を介して電気的に接続される前記外部電極端子の配置領域内に対面する構造の前記配線母基板を準備することを特徴とする請求項１１に記載の半導体装置の製造方法。
  20. 前記（ａ）工程では、前記製品形成部において、前記外部電極端子が、半導体装置が実装される際外部から前記外部電極端子の接続状態が目視できる程度、前記配線基板の外縁から内側に位置する構造の前記配線母基板を準備することを特徴とする請求項１１に記載の半導体装置の製造方法。
JP2005007277A 2005-01-14 2005-01-14 半導体装置 Expired - Fee Related JP4737995B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005007277A JP4737995B2 (ja) 2005-01-14 2005-01-14 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005007277A JP4737995B2 (ja) 2005-01-14 2005-01-14 半導体装置

Publications (2)

Publication Number Publication Date
JP2006196734A true JP2006196734A (ja) 2006-07-27
JP4737995B2 JP4737995B2 (ja) 2011-08-03

Family

ID=36802557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005007277A Expired - Fee Related JP4737995B2 (ja) 2005-01-14 2005-01-14 半導体装置

Country Status (1)

Country Link
JP (1) JP4737995B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019275A (ja) * 2005-07-07 2007-01-25 Rohm Co Ltd 半導体装置、基板及び半導体装置の製造方法
JP2009182104A (ja) * 2008-01-30 2009-08-13 Toshiba Corp 半導体パッケージ
JP5299549B1 (ja) * 2012-10-12 2013-09-25 富士ゼロックス株式会社 露光装置、画像形成装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06334061A (ja) * 1993-05-19 1994-12-02 Ibiden Co Ltd 半導体搭載用基板
JP2002083900A (ja) * 2000-09-08 2002-03-22 New Japan Radio Co Ltd チップサイズパッケージ
JP2002176120A (ja) * 2000-12-07 2002-06-21 Sanyo Electric Co Ltd 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06334061A (ja) * 1993-05-19 1994-12-02 Ibiden Co Ltd 半導体搭載用基板
JP2002083900A (ja) * 2000-09-08 2002-03-22 New Japan Radio Co Ltd チップサイズパッケージ
JP2002176120A (ja) * 2000-12-07 2002-06-21 Sanyo Electric Co Ltd 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019275A (ja) * 2005-07-07 2007-01-25 Rohm Co Ltd 半導体装置、基板及び半導体装置の製造方法
JP2009182104A (ja) * 2008-01-30 2009-08-13 Toshiba Corp 半導体パッケージ
JP5299549B1 (ja) * 2012-10-12 2013-09-25 富士ゼロックス株式会社 露光装置、画像形成装置

Also Published As

Publication number Publication date
JP4737995B2 (ja) 2011-08-03

Similar Documents

Publication Publication Date Title
US10431556B2 (en) Semiconductor device including semiconductor chips mounted over both surfaces of substrate
JP3619773B2 (ja) 半導体装置の製造方法
US8659151B2 (en) Semiconductor device and manufacturing method thereof
US7518250B2 (en) Semiconductor device and a method for manufacturing of the same
US7719104B2 (en) Circuit board structure with embedded semiconductor chip and method for fabricating the same
US20120086111A1 (en) Semiconductor device
JP2009212315A (ja) 半導体装置及びその製造方法
US20160079207A1 (en) Semiconductor device and method for manufacturing same
KR980012316A (ko) 반도체 장치 및 그 제조 방법
US10811378B2 (en) Electronic package and manufacturing method thereof
US8098496B2 (en) Wiring board for semiconductor device
US8179686B2 (en) Mounted structural body and method of manufacturing the same
JP5378643B2 (ja) 半導体装置及びその製造方法
JP4963989B2 (ja) 半導体素子搭載用基板およびその製造方法
JP4737995B2 (ja) 半導体装置
JP2010010269A (ja) 半導体装置、半導体装置製造用中間体およびそれらの製造方法
KR20130050077A (ko) 스택 패키지 및 이의 제조 방법
US8878070B2 (en) Wiring board and method of manufacturing a semiconductor device
JP5587464B2 (ja) 半導体装置の製造方法
KR20060017294A (ko) 소형화된 반도체 집적회로 패키지 및 이에 사용되는인쇄회로기판
JPH10154768A (ja) 半導体装置及びその製造方法
JP4917979B2 (ja) 半導体装置及びその製造方法
JP4552777B2 (ja) 半導体装置の製造方法
JP2004172647A (ja) 半導体装置
US8399967B2 (en) Package structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100427

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110426

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110426

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees