KR20060017294A - 소형화된 반도체 집적회로 패키지 및 이에 사용되는인쇄회로기판 - Google Patents

소형화된 반도체 집적회로 패키지 및 이에 사용되는인쇄회로기판 Download PDF

Info

Publication number
KR20060017294A
KR20060017294A KR1020040065918A KR20040065918A KR20060017294A KR 20060017294 A KR20060017294 A KR 20060017294A KR 1020040065918 A KR1020040065918 A KR 1020040065918A KR 20040065918 A KR20040065918 A KR 20040065918A KR 20060017294 A KR20060017294 A KR 20060017294A
Authority
KR
South Korea
Prior art keywords
substrate body
wiring pattern
adhesive
semiconductor chip
groove
Prior art date
Application number
KR1020040065918A
Other languages
English (en)
Inventor
임광만
유주현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040065918A priority Critical patent/KR20060017294A/ko
Publication of KR20060017294A publication Critical patent/KR20060017294A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

접착제 범람 방지용 홈을 갖는 반도체 집적회로 패키지 및 이에 사용되는 인쇄회로 기판이 제공된다. 반도체 집적회로 패키지는 칩 실장 영역을 갖는 기판 몸체, 기판 몸체의 일면 상의 칩 실장 영역에 형성된 회로 배선 패턴, 기판 몸체의 다른 일면에 형성되고 회로 배선 패턴과 전기적으로 연결된 외부 전극, 기판 몸체의 일면에 형성되면서 칩 실장 영역에 홈을 갖는 포토 솔더 레지스트 패턴, 홈을 채우는 접착체, 접착체에 의하여 칩 실장 영역 상에 부착되고 회로 배선 패턴과 전기적으로 연결된 반도체 칩, 및 기판 몸체의 일면과 반도체 칩 상에 형성된 수지 봉합부를 포함한다.
반도체, 패키지, 인쇄회로기판, 포토 솔더 레지스트, 접착제, 범람, 홈

Description

소형화된 반도체 집적회로 패키지 및 이에 사용되는 인쇄회로기판{Small sized semiconductor integrated circuit package and printed circuit substrate}
도 1은 본 발명의 제1 실시예에 따른 반도체 집적회로 패키지용 인쇄회로기판을 나타내는 평면도이다.
도 2는 도 1의 인쇄회로기판을 이용하여 제조된 반도체 집적회로 패키지를 나타내는 단면도이다.
도 3은 본 발명의 제 2 실시예에 따른 반도체 집적회로 패키지용 인쇄회로기판을 나타내는 평면도이다.
도 4는 도 3의 인쇄회로기판을 이용하여 제조된 반도체 집적회로 패키지를 나타내는 단면도이다.
도 5는 본 발명의 제1 실시예의 변형예에 의해 제조된 반도체 집적회로 패키지를 나타내는 단면도이다.
(도면의 주요 부분에 대한 부호의 설명)
110: 인쇄회로기판 112: 기판 몸체
114: 상부배선패턴 114a: 기판 패드
115: 하부배선패턴 115a: 솔더 볼 패드
116: 포토 솔더 레지스트 패턴 117: 접착제 범람 방지용 홈
118: 비아홀 120: 반도체 칩
130: 접착제 140: 본딩 와이어
150: 수지 봉합부 160: 솔더 볼
본 발명은 반도체 집적회로 패키지 및 이에 사용되는 인쇄회로기판에 관한 것으로, 보다 상세하게는 소형화된 반도체 집적회로 패키지 및 이에 사용되는 인쇄회로기판에 관한 것이다.
반도체 집적회로 패키지는 전자기기의 발전과 병행하여 고밀도화, 고속화, 소형화 및 박형화 등으로 발전하고 있다. 특히, 고속화 및 소형화 추세는 최근 휴대 전화와 같은 이동 통신 기기가 보급되면서 더욱 급속하게 진행되고 있다. 이러한 고속화 및 소형화의 요구에 따라 개발된 패키지 형태의 하나가 볼 그리드 어레이 패키지(이하 BGA 패키지라 한다)이다. BGA 패키지는 리드 프레임을 이용하지 않는 표면 실장형 패키지로서, 반도체 패키지의 크기를 축소하고 입출력 핀수를 증가시키기에 유리한 구조를 갖고 있다. 이러한 BGA 패키지는 인쇄회로기판(PCB)과 같은 단단한 재질의 기판 상부의 칩 실장 영역에 반도체 칩이 액상의 에폭시 수지 재질의 접착제에 의해 부착되고 인쇄회로기판의 하부에 솔더볼(solder ball)들이 장착되는 구조를 갖는 것이 일반적이다.
그런데, 종래의 BGA 패키지에서 반도체 칩과 인쇄회로기판 사이의 양호한 접 착성을 유지하기 위해서 충분한 접착제를 공급할 경우 칩 실장 영역에 부착된 반도체 칩의 외곽으로 접착제의 일부가 번지게 된다. 따라서, 반도체 칩을 칩 실장 영역에 부착하는 과정에서 접착제의 일부가 반도체 칩 외곽의 기판 패드를 침범하여 기판 패드를 오염시킬 우려가 크다. 이 경우, 후속되는 와이어 본딩 공정에서 본딩 와이어와 기판 패드 사이의 접속 신뢰성이 떨어질 수 있다. 특히 접착제로 도전성 접착제를 사용할 경우에는 이웃하는 기판 패드의 오염은 전기적 쇼트를 유발할 수 있다. 물론, 반도체 칩이 실장되는 영역과 기판 패드 사이의 간격을 충분히 유지하게 되면 전술된 바와 같은 불량은 발생되지 않겠지만, 이 경우 인쇄회로기판 크기의 증가와 이에 따른 패키지 크기의 증가가 문제시 되고 있다.
상기와 같은 접착제 범람에 의한 오염 문제를 해결하기 위해서, 도포되는 접착제의 양을 줄이는 방안을 검토할 수 있다. 그러나, 이 경우 반도체 칩과 접착제 사이의 접착력이 떨어져 수지 봉합부를 형성하는 공정 특히, 성형수지를 경화시키는 과정에서 반도체 칩이 칩 실장 영역에서 들뜨는 불량이 발생될 수 있다.
상기 문제를 해결하기 위한 다른 방법으로는, 액상이 아닌 테이프 형태의 접착제를 사용하는 방안을 검토할 수 있다. 하지만, 이 경우 테이프 형태의 접착제가 상대적으로 고가이어서 패키지 제조원가를 상승시키는 단점이 있다.
본 발명이 이루고자 하는 기술적 과제는 소형화되고 신뢰성이 향상된 반도체집적회로 패키지를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 패키지에 사용되는 인쇄 회로기판을 제공하는데 있다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 예시적인 실시예들(exemplary embodiments)에 의한 반도체집적회로 패키지는 칩 실장 영역을 갖는 기판 몸체, 상기 기판 몸체 일면에 형성된 회로 배선 패턴 및 상기 기판 몸체의 다른 일면에 형성되고 상기 회로 배선 패턴과 전기적으로 연결된 솔더볼 외부 전극을 포함한다. 상기 기판 몸체의 상기 일면을 덮는 포토 솔더 레지스트 패턴은 상기 회로 배선 패턴의 일부를 노출시키는 홈을 갖고 있다. 상기 홈을 채우는 비 도전성의 액상 접착체에 의하여 반도체 칩이 상기 칩 실장 영역 상에 부착된다. 상기 반도체 칩은 상기 회로 배선 패턴과 본딩 와이어에 의해 전기적으로 연결된다. 상기 기판 몸체의 상기 일면과 상기 반도체 칩의 일부 상에 수지 봉합부가 형성된다. 상기 홈은 반도체 칩의 면적 보다 더 넓게 형성할 수 있다. 또한, 상기 반도체 패키지는 상기 기판 몸체를 관통하는 비아 홀을 더 포함하되, 상기 솔더볼과 상기 회로 배선 패턴이 상기 비아 홀에 의해 전기적으로 연결된다.
본 발명에 따른 다른 실시예의 반도체 집적회로 패키지는, 상기 홈 내의 상기 칩 실장영역에 형성된 반도체 칩 지지부를 더 포함한다. 상기 반도체 칩 지지부는 상기 포토 솔더 레지스트 패턴의 일부로 구성된다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 예시적인 실시예들에 의한 인쇄회로기판은 칩 실장 영역을 갖는 기판 몸체, 상기 기판 몸체의 일면 상의 상기 칩 실장 영역에 형성된 회로 배선 패턴, 상기 기판 몸체의 다른 일면에 형성되고 상기 회로 배선 패턴과 전기적으로 연결된 외부 전극, 및 상기 기판 몸체의 상기 일면에 형성되면서 상기 칩 실장 영역에 홈을 갖는 포토 솔더 레지스트 패턴을 포함한다. 이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하여 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 제1 실시예에 따른 BGA 패키지용 인쇄회로기판(110)을 나타내는 평면도이다. 도 2는 도 1의 인쇄회로기판(110)을 이용하여 제조된 BGA 패키지(200)를 나타내는 단면도이다.
도 1 및 도 2에 도시된 바와 같이, 인쇄회로기판(110)은 소정의 두께를 가지는 절연판 즉 기판 몸체(112)의 상하부면에 회로 배선 패턴이 형성된 기판이다. 회로 배선 패턴은 기판 몸체(112)의 상부면에 형성되는 상부 배선 패턴(114)과, 기판 몸체(112)의 하부면에 형성되는 하부 배선 패턴(115)으로 구성된다. 상부 배선 패턴(114)은 기판 패드(114a)들을 포함한다. 기판 패드(114a)들은 반도체 칩(120)이 부착되는 칩 실장 영역에 근접하게 형성된다. 하부 배선 패턴(115)은 솔더볼(160)이 접속되는 솔더 볼 패드(115a)들을 포함한다. 이때, 상부 배선 패턴(114)과 하부 배선 패턴(115)은 기판 몸체(112)를 관통하는 비아 홀(118)을 통하여 서로 전기적으로 연결된다. 인쇄회로기판(110)의 크기를 최소로 하면서 BGA 패키지(200)를 구현할 수 있도록, 일부의 상부 배선 패턴(114)과 비아 홀(118)은 칩 실장 영역에 형성된다. 인쇄회로기판(110)은 칩 실장 영역에 해당하는 부분의 포토 솔더 레지스트 패턴(116)에 접착제 범람 방지용 홈(117)을 구비 한다. 접착제 범람 방지용 홈(117), 기판 패드(114a) 및 솔더 볼 패드(115a)를 제외한 기판 몸체(112)의 상하부면은 포토 솔더 레지스트 패턴(116)으로 덮여 있다.
반도체 칩(120)이 인쇄회로기판(110)의 칩 실장 영역에 접착제(130)에 의해 부착된다. 상부 배선 패턴(114)과 반도체 칩(120)의 하부면 사이의 전기적 단락을 방지하기 위해서 접착제(130)는 비도전성일 수 있다. 반도체 칩(120)의 활성면에는 복수개의 전극 패드(141)가 형성된다. 반도체 칩(120)의 전극 패드(141)와 인쇄회로기판(110)의 기판 패드(114a)는 본딩 와이어(140)에 의해 전기적으로 연결된다. 인쇄회로기판(110) 상부면의 반도체 칩(120)과 본딩 와이어(140)를 성형수지로 봉합하여 수지 봉합부(150)를 형성한다. 경우에 따라, 수지봉합부(150)는 인쇄회로기판(110)과 반도체 칩(120)의 일부를 노출시킬 수도 있다. 인쇄회로기판(110)의 하부면에 형성된 솔더 볼 패드(115a)들에 각기 외부 전극 즉, 솔더 볼(160)을 형성하여 반도체 칩(120)과 전기적으로 연결시킨다.
본 발명의 제1 실시예에 따른 인쇄회로기판(110)은 칩 실장 영역에 해당하는 부분에 소정의 크기로 접착제 범람 방지용 홈(117)을 구비하는 포토 솔더 레지스트 패턴(116)을 포함한다. 구체적으로 인쇄회로기판 제작 공정에서 포토 솔더 레지스트 패턴을 형성할 때 칩 실장 영역에 사각형의 홈을 형성한다. 도 2에 도시된 바와 같이 접착제 범람 방지용 홈(117)은, 반도체 칩(120)을 칩 실장 영역에 액상의 접착제(130)를 이용하여 가압 부착할 때, 반도체 칩(120) 외곽으로 번지는 접착제(130)가 기판 패드(114a)를 오염시키는 것을 억제하는 역할을 담당한다. 즉, 접착제 범람 방지용 홈(117)에 상당량의 접착제(130)가 고이게 되기 때문에 접착제(130)가 반도체 칩(120) 외곽의 기판 패드(114a)로 번지는 것을 억제할 수 있다.
접착제 범람 방지용 홈(117)은 반도체 칩(120)의 면적 보다 더 넓게 형성하는 것이 바람직하다. 이는 반도체 칩(220)을 인쇄회로기판(110)에 부착할 때 발생할 수 있는 오정렬을 고려한 것이다. 즉, 반도체 칩(220)이 오정렬되어 부착되면, 범람 방지용 홈(117)에 의해 그 형성 위치가 결정된 접착제(130)와 반도체 칩 (220)의 하부면 간에도 오정렬이 발생할 수 있고, 따라서 반도체 칩 (220)의 가장자리 일부에서는 접착력이 저하될 수 있다. 경우에 따라 접착제 범람 방지용 홈(117)에 의해 노출된 일부의 상부 배선 패턴(114) 상에는 블랙 산화물(black oxide)를 형성시켜줌으로써 접착제(130)의 접착력을 증가시킬 수도 있다.
도 3은 본 발명의 제 2 실시예에 따른 BGA 패키지용 인쇄회로기판(210)을 나타내는 평면도이다. 도 4는 도 3의 인쇄회로기판(210)을 이용하여 제조된 BGA 패키지(300)를 나타내는 단면도이다.
도 3 및 도 4에 도시된 바와 같이, 본 발명의 제 2 실시예는 제 1실시예와 실질적으로 동일하다. 단, 본 발명의 제 2 실시예에서는 접착제 범람 방지용 홈(217) 내부에 반도체 칩 지지부(217')를 갖는다.
구체적으로 인쇄회로기판(210)은 기판 몸체(212)의 상하부면에 회로 배선 패턴이 형성된 기판이다. 회로 배선 패턴은 기판 몸체(212)의 상부면에 형성되는 상부 배선 패턴(214)과, 기판 몸체(212)의 하부면에 형성되는 하부 배선 패턴(215)으로 구성된다. 상부 배선 패턴(214)과 하부 배선 패턴(215)은 기판 몸체(212)를 관통하는 비아 홀(218)을 통하여 서로 전기적으로 연결된다. 접착제 범람 방지용 홈(217), 기판 패드(214a) 및 솔더 볼 패드(215a)를 제외한 기판 몸체(212)의 상하부면은 포토 솔더 레지스트 패턴(216)로 덮여 있다.
활성면에 복수개의 전극 패드(241)가 형성된 반도체 칩(220)이 인쇄회로기판(210)의 칩 실장 영역에 접착제(230)에 의해 부착된다. 상부 배선 패턴(214)과 반도체 칩(220)의 하부면 사이의 전기적 단락을 방지하기 위해서 접착제(230)는 비도전성일 수 있다. 반도체 칩(220)의 전극 패드(241)와 인쇄회로기판(210)의 기판 패드(214a)는 본딩 와이어(240)에 의해 전기적으로 연결된다. 인쇄회로기판(210) 상부면의 반도체 칩(220)과 본딩 와이어(240)를 성형수지로 봉합하여 수지 봉합부(250)를 형성한다. 인쇄회로기판(210)의 하부면에 형성된 솔더 볼 패드(215a)들에 각기 솔더 볼(260)을 형성시킨다.
본 발명의 제2 실시예에 따른 인쇄회로기판(210)에는 접착제 범람 방지용 홈(217) 내부에 반도체 칩 지지부(217')가 형성되어 있다. 반도체 칩 지지부(217')는 기판 몸체(212)의 대부분을 덮고 있는 포토 솔더 레지스트 패턴(216)의 일부로 구 성하는 것이 바람직하다. 구체적으로 포토 솔더 레지스트에 패턴을 형성할 때, 접착제 범람 방지용 홈(217)을 사각 고리 모양으로 형성하므로써 그 내부에 반도체 칩 지지부(217')가 형성될 수 있도록 한다. 제 1 실시예의 경우, 포토 솔더 레지스트가 기판 몸체(112)의 상부면을 덮고 있는 면적과 하부면을 덮고 있는 면적간에 차이가 심하여 인쇄회로기판(110)의 휨(warpage) 문제가 유발될 수도 있다. 그러나 제 2 실시예의 경우, 포토 솔더 레지스트가 기판 몸체(212)의 상부면을 덮고 있는 면적과 하부면을 덮고 있는 면적간에 차이가 상대적으로 덜하여, 휨문제를 억제하는데 효과가 있다.
도 5는 본 발명의 제1 실시예의 변형으로, 도 1의 인쇄회로기판(110)을 이용하여 제조된 다른 BGA 패키지(400)를 나타내는 단면도이다.
도 5에 도시된 BGA 패키지(400)는 도 2에 도시된 BGA 패키지(200)과 실직적으로 동일하다. 단, BGA 패키지(400)는 상부 반도체 칩(321)이 하부 반도체 칩(120)에 스페이서(380)을 개재하여 적층되어 있다. 상부 반도체 칩(321)의 활성면에 형성된 복수개의 상부 전극 패드(342)는 상부 본딩 와이어(343)에 의해 인쇄회로기판(110)에 전기적으로 연결된다.
한편, 도 1 및 도 3에 도시된 평면도에서는 복수개의 인쇄회로기판이 수직 교차하는 절단 라인(111, 211)에 의해 개개의 인쇄회로기판으로 절단 및 분리되기 이전의 형태로 도시되어 있다. 절단 및 분리되기 이전의 형태의 복수개의 인쇄회로기판들은 복수개의 BGA 패키지를 동시에 제조하는데 이용된다. 또한, 상기 인쇄회로 기판은 테이프 형태의 플렉서블(flexilbe)한 기판 몸체로 구성될 수 있다.
상술한 바와 같이 본 발명에 따르면, 인쇄회로기판의 포토 솔더 레지스트 패턴에 소정의 크기로 접착제 범람 방지용 홈이 형성되어 있다. 접착제 범람 방지용 홈은 반도체 칩을 인쇄회로기판에 부착시키는 과정에서 접착제가 기판 패드를 오염시키는 것을 막는다. 따라서, 후속되는 와이어 본딩 공정에서의 신뢰성을 유지시킬 수 있고, 이웃하는 기판 패드들 사이의 전기적 쇼트 발생을 방지할 수 있으며, 궁극적으로 작은 크기의 패키지 제조가 가능하다.

Claims (13)

  1. 칩 실장 영역을 갖는 기판 몸체;
    상기 기판 몸체의 일면 상의 상기 칩 실장 영역에 형성된 회로 배선 패턴;
    상기 기판 몸체의 다른 일면에 형성되고 상기 회로 배선 패턴과 전기적으로 연결된 외부 전극;
    상기 기판 몸체의 상기 일면에 형성되면서 상기 칩 실장 영역에 홈을 갖는 포토 솔더 레지스트 패턴;
    상기 홈을 채우는 접착체;
    상기 접착체에 의하여 상기 칩 실장 영역 상에 부착되고 상기 회로 배선 패턴과 전기적으로 연결된 반도체 칩; 및
    상기 기판 몸체의 상기 일면과 상기 반도체 칩 상에 형성된 수지 봉합부를 포함하는 것을 특징으로 하는 반도체 집적회로 패키지.
  2. 제 1 항에 있어서,
    상기 홈 내의 상기 칩 실장영역에 형성된 반도체 칩 지지부를 더 포함하는 것을 특징으로 하는 반도체 집적회로 패키지.
  3. 제 2 항에 있어서,
    상기 반도체 칩 지지부는 상기 포토 솔더 레지스트 패턴의 일부로 구성된 것 을 특징으로 하는 반도체 집적회로 패키지.
  4. 제 1 항에 있어서,
    상기 홈은 상기 반도체 칩의 면적 보다 더 넓은 것을 특징으로 하는 반도체 집적회로 패키지.
  5. 제 1 항에 있어서,
    상기 접착제는 액상인 것을 특징으로 하는 반도체 집적회로 패키지.
  6. 제 5 항에 있어서,
    상기 접착제는 비전도성인 것을 특징으로 하는 반도체 집적회로 패키지.
  7. 제 1 항에 있어서,
    상기 기판 몸체는 테이프 형태인 것을 특징으로 하는 반도체 집적회로 패키지.
  8. 제 1 항에 있어서,
    상기 외부 전극은 솔더볼인 것을 특징으로 하는 반도체 집적회로 패키지.
  9. 제 8 항에 있어서,
    상기 기판 몸체를 관통하는 비아 홀을 더 포함하되, 상기 솔더볼은 상기 회로 배선 패턴과 상기 비아 홀에 의해 전기적으로 연결된 것을 특징으로 하는 반도체 집적회로 패키지.
  10. 제 1 항에 있어서,
    상기 홈은 상기 회로 배선 패턴의 일부를 노출시키는 것을 특징으로 하는 반도체 집적회로 패키지.
  11. 제 10 항에 있어서,
    상기 홈에 노출된 상기 회로 배선 패턴 상부에 블랙 산화물이 형성된 것을 특징으로 하는 반도체 집적회로 패키지.
  12. 제 1 항에 있어서,
    상기 회로 배선 패턴과 상기 반도체 칩을 전기적으로 연결하는 본딩 와이어를 더 포함하는 것을 특징으로 하는 반도체 집적회로 패키지.
  13. 칩 실장 영역을 갖는 기판 몸체;
    상기 기판 몸체의 일면 상의 상기 칩 실장 영역에 형성된 회로 배선 패턴;
    상기 기판 몸체의 다른 일면에 형성되고 상기 회로 배선 패턴과 전기적으로 연결된 외부 전극; 및
    상기 기판 몸체의 상기 일면에 형성되면서 상기 칩 실장 영역에 홈을 갖는 포토 솔더 레지스트 패턴을 포함하는 반도체 집적회로 패키지용 인쇄회로기판.
KR1020040065918A 2004-08-20 2004-08-20 소형화된 반도체 집적회로 패키지 및 이에 사용되는인쇄회로기판 KR20060017294A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040065918A KR20060017294A (ko) 2004-08-20 2004-08-20 소형화된 반도체 집적회로 패키지 및 이에 사용되는인쇄회로기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040065918A KR20060017294A (ko) 2004-08-20 2004-08-20 소형화된 반도체 집적회로 패키지 및 이에 사용되는인쇄회로기판

Publications (1)

Publication Number Publication Date
KR20060017294A true KR20060017294A (ko) 2006-02-23

Family

ID=37125391

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040065918A KR20060017294A (ko) 2004-08-20 2004-08-20 소형화된 반도체 집적회로 패키지 및 이에 사용되는인쇄회로기판

Country Status (1)

Country Link
KR (1) KR20060017294A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7750453B2 (en) 2006-09-20 2010-07-06 Samsung Electronics Co., Ltd. Semiconductor device package with groove
KR101037695B1 (ko) * 2008-12-10 2011-05-30 주식회사 하이닉스반도체 캐패시터를 갖는 동박적층판 및 이를 이용한 인쇄회로기판 및 이를 이용한 반도체 패키지
US9466632B2 (en) 2015-01-09 2016-10-11 Samsung Electronics Co., Ltd. Image sensor package and an image sensor module having the same
WO2021141365A1 (ko) * 2020-01-07 2021-07-15 동우화인켐 주식회사 안테나 패키지 및 이를 포함하는 화상 표시 장치
US11824043B2 (en) 2020-07-16 2023-11-21 Samsung Electronics Co, Ltd. Semiconductor package

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7750453B2 (en) 2006-09-20 2010-07-06 Samsung Electronics Co., Ltd. Semiconductor device package with groove
KR101037695B1 (ko) * 2008-12-10 2011-05-30 주식회사 하이닉스반도체 캐패시터를 갖는 동박적층판 및 이를 이용한 인쇄회로기판 및 이를 이용한 반도체 패키지
US9466632B2 (en) 2015-01-09 2016-10-11 Samsung Electronics Co., Ltd. Image sensor package and an image sensor module having the same
WO2021141365A1 (ko) * 2020-01-07 2021-07-15 동우화인켐 주식회사 안테나 패키지 및 이를 포함하는 화상 표시 장치
US11824043B2 (en) 2020-07-16 2023-11-21 Samsung Electronics Co, Ltd. Semiconductor package

Similar Documents

Publication Publication Date Title
US10431556B2 (en) Semiconductor device including semiconductor chips mounted over both surfaces of substrate
US7391105B2 (en) Unit semiconductor chip and multi chip package with center bonding pads and methods for manufacturing the same
US20140252613A1 (en) Semiconductor device
KR100411811B1 (ko) 반도체패키지
US7719104B2 (en) Circuit board structure with embedded semiconductor chip and method for fabricating the same
US20070164457A1 (en) Semiconductor package, substrate with conductive post, stacked type semiconductor device, manufacturing method of semiconductor package and manufacturing method of stacked type semiconductor device
US8013443B2 (en) Electronic carrier board and package structure thereof
US6300685B1 (en) Semiconductor package
US6486537B1 (en) Semiconductor package with warpage resistant substrate
WO2014175133A1 (ja) 半導体装置及びその製造方法
KR100826988B1 (ko) 인쇄회로기판 및 이를 이용한 플립 칩 패키지
JP4963989B2 (ja) 半導体素子搭載用基板およびその製造方法
KR100850213B1 (ko) 몰딩된 볼을 구비한 반도체 패키지 및 그 제조방법
KR20060017294A (ko) 소형화된 반도체 집적회로 패키지 및 이에 사용되는인쇄회로기판
US7750453B2 (en) Semiconductor device package with groove
JP4497304B2 (ja) 半導体装置及びその製造方法
JP4737995B2 (ja) 半導体装置
KR20130050077A (ko) 스택 패키지 및 이의 제조 방법
KR20080074654A (ko) 적층 반도체 패키지
JPH10154768A (ja) 半導体装置及びその製造方法
KR101088087B1 (ko) 반도체 패키지용 히트슬러그 및 이를 이용한 반도체 패키지의 제조방법
JP2011061055A (ja) 半導体装置の製造方法
KR20070019359A (ko) 밀봉 수지 주입용 개구부를 구비하는 양면 실장형 기판 및그를 이용하는 멀티 칩 패키지의 제조방법
JP2010027856A (ja) 半導体装置
JP2004134478A (ja) 半導体パッケージおよびその製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid