KR100826988B1 - 인쇄회로기판 및 이를 이용한 플립 칩 패키지 - Google Patents

인쇄회로기판 및 이를 이용한 플립 칩 패키지 Download PDF

Info

Publication number
KR100826988B1
KR100826988B1 KR1020070044435A KR20070044435A KR100826988B1 KR 100826988 B1 KR100826988 B1 KR 100826988B1 KR 1020070044435 A KR1020070044435 A KR 1020070044435A KR 20070044435 A KR20070044435 A KR 20070044435A KR 100826988 B1 KR100826988 B1 KR 100826988B1
Authority
KR
South Korea
Prior art keywords
metal wiring
printed circuit
circuit board
insulating layer
bump
Prior art date
Application number
KR1020070044435A
Other languages
English (en)
Inventor
김성철
박명근
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070044435A priority Critical patent/KR100826988B1/ko
Priority to US11/760,010 priority patent/US8183689B2/en
Application granted granted Critical
Publication of KR100826988B1 publication Critical patent/KR100826988B1/ko
Priority to US13/453,116 priority patent/US20120205802A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 인쇄회로기판 및 이를 이용한 플립 칩 패키지를 개시한다. 개시된 본 발명에 따른 플립 칩 패키지용 기판은, 절연층과, 상기 절연층의 일면 상에 형성되며, 단부에 범프 랜드 및 상기 범프 랜드로부터 연장되는 돌출부를 갖는 제1금속배선과, 상기 절연층의 타면 상에 형성되며 단부에 볼 랜드를 갖는 제2금속배선과, 상기 제1금속배선과 제2금속배선을 연결시키도록 상기 절연층 내에 형성된 비아 금속배선과, 상기 절연층의 일면 및 타면 상에 각각 범프 랜드 및 볼 랜드를 노출시키도록 형성된 솔더 레지스트를 포함한다.

Description

인쇄회로기판 및 이를 이용한 플립 칩 패키지{PRINTED CIRCUIT BOARD AND FLIP CHIP PACKAGE USING THE SAME}
도 1a는 종래의 문제점을 도시한 사진.
도 1b는 종래의 문제점을 설명하기 위해 도시한 단면도.
도 2a 및 도 2b는 본 발명의 실시예에 따른 인쇄회로기판을 설명하기 위한 단면도 및 평면도.
도 3은 본 발명의 실시예에 따른 인쇄회로기판을 이용한 플립 칩 패키지를 도시한 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
200, 300 : 인쇄회로기판 202, 302 : 솔더 레지스트
204, 304 : 절연층 210, 310 : 제1금속배선
212, 312 : 제2금속배선 214, 314 : 볼 랜드
216, 316 : 범프 랜드 220, 320 : 비아 금속배선
232, 332 : 돌출부 322 : 충진제
324 : 반도체 칩 326 : 봉지제
328 : 범프 330 : 솔더 볼
350 : 플립 칩 패키지
본 발명은 인쇄회로 기판 및 이를 이용한 플립 칩 패키지에 관한 것으로, 보다 자세하게는, 범프 조인트(Bump Joint)의 신뢰성을 향상시킬 수 있는 인쇄회로 기판 및 이를 이용한 플립 칩 패키지에 관한 것이다.
최근들어 전자산업은 전자기기의 소형화 및 경량화를 위해 부품 실장시 고밀도화 및 고정도화가 가능한 인쇄회로기판을 이용한 실장기술을 채용하고 있는 추세이다. 특히, BGA(Ball Grid Array), TCP(Tape Carrier Package)등의 CSP(Chip Size Package) 기술의 발달에 의해 더 많은 수의 부품, 즉, 반도체 칩을 실장 할 수 있는 고밀도 인쇄회로기판에 대한 관심도 점점 증가하고 있는 실정이다.
따라서, 전자기기의 경박 단소화를 위한 기술은 실장되는 부품의 미세 가공 기술 뿐만 아니라, 고밀도의 부품 실장을 가능하게 하는 인쇄회로기판의 제공이 필수적으로 요구된다.
일반적으로, 인쇄회로기판(Printed Circuit Board)이란 절연층 상에 구리와 같은 전도성 재료로 라인 패턴(Line Pattern)을 형성시킨 것으로서, 전자부품을 탑재하기 직전의 기판을 의미한다. 구체적으로, 인쇄회로기판은 절연층과 상기 절연층의 일면 및 타면 상에 각각 형성된 금속배선과 상기 절연층 내부에 상기 절연층의 일면 및 타면 각각에 형성된 금속배선들 간을 전기적으로 연결하기 위한 비아 금속배선을 포함한다.
한편, 플립 칩 패키지에서도 상기와 같은 인쇄회로기판이 빈번하게 사용되며, 이러한 플립 칩 패키지에서는 반도체 칩과 인쇄회로기판을 전기적으로 연결하는 범프의 조인트(Joint) 신뢰성을 확보하는 것이 중요하다.
그러나, 종래의 인쇄회로기판은, 도 1a 및 도 1b에 도시된 바와 같이, 금속배선(104) 상에 형성된 솔더 레지스트(102) 부분과 상기 금속배선(104)이 형성되어 있지 않은 부분에 형성된 솔더 레지스트(102) 부분간 부피 차이에 기인하여 영역별 열팽창률의 차이가 나게 되고, 이러한 영역별 열팽창률의 차이가 범프 랜드에 인접한 금속배선과 솔더 레지스트간 경계 부분에의 스트레스를 증가시켜, 이와 같은 인쇄회로기판을 채용한 플립 칩 패키지 제조시, 범프 조인트부분에 그 영향을 미침으로써, 상기 범프 조인트에 크랙(Crack)이 유발되게 하는 등 플립 칩 패키지의 신뢰성에 악영향이 초래되게 한다.
또한, 상기와 같은 솔더레지스트 부분 간 부피 차이에 기인한 영역별 열팽창율의 차이는 인쇄회로기판에까지 그 스트레스를 인가하여 휨(Warpgae) 현상을 발생시키기도 한다.
본 발명은 솔더 레지스트의 영역별 열팽창률 차이에 기인하는 휨 현상의 발생을 방지한 인쇄회로기판을 제공한다.
또한, 본 발명은 범프 조인트(Bump Joint)의 신뢰성을 향상시킨 플립 칩 패키지를 제공한다.
본 발명에 따른 플립 칩 패키지용 인쇄회로 기판은, 플립 칩 패키지용 인쇄회로기판에 있어서, 절연층; 상기 절연층의 일면 상에 형성되며, 단부에 범프 랜드 및 상기 범프 랜드로부터 연장되는 돌출부를 갖는 제1금속배선; 상기 절연층의 타면 상에 형성되며, 단부에 볼 랜드를 갖는 제2금속배선; 상기 제1금속배선과 제2금속배선을 연결시키도록 상기 절연층 내에 형성된 비아 금속배선; 및 상기 절연층의 일면 및 타면 상에 각각 범프 랜드 및 볼 랜드를 노출시키도록 형성된 솔더 레지스트;를 포함한다.
상기 제1금속배선과 제2금속배선 및 비아 금속배선은 구리로 이루어진다.
상기 제1금속배선의 돌출부는 상기 절연층의 가장자리를 향하여 연장된다.
상기 제1금속배선의 돌출부는 적어도 하나 이상이 구비된다.
상기 제1금속배선의 돌출부는 상기 범프 랜드로부터 5∼100㎛의 길이로 연장된다.
상기 제1금속배선의 범프 랜드는 원 또는 타원 형상을 갖는다.
또한, 본 발명에 따른 플립 칩 패키지는, 절연층과, 상기 절연층의 일면 상에 형성되고 단부에 범프 랜드 및 상기 범프 랜드로부터 연장되는 돌출부를 갖는 제1금속배선과, 상기 절연층의 타면 상에 형성되고 단부에 볼 랜드를 갖는 제2금속배선과, 상기 제1금속배선과 제2금속배선을 연결시키도록 상기 절연층 내에 형성된 비아 금속배선과, 상기 절연층의 일면 및 타면 상에 각각 범프 랜드 및 볼 랜드를 노출시키도록 형성된 솔더 레지스트를 포함하는 인쇄회로기판; 상기 제1금속배선과 전기적으로 연결되도록 상기 인쇄회로기판의 일면 상에 범프를 매개로 하여 페이스 -다운 타입으로 본딩된 반도체 칩; 상기 인쇄회로기판과 반도체 칩 사이에 충진된 충진제; 상기 반도체 칩을 포함한 인쇄회로기판의 일면을 밀봉하는 봉지제; 및 상기 인쇄회로기판의 볼 랜드에 부착된 솔더 볼;을 포함한다.
상기 제1금속배선과 제2금속배선 및 비아 금속배선은 구리로 이루어진다.
상기 제1금속배선의 돌출부는 상기 절연층의 가장자리를 향하여 연장된다.
상기 제1금속배선의 돌출부는 적어도 하나 이상이 구비된다.
상기 제1금속배선의 돌출부는 상기 범프 랜드로부터 5∼100㎛의 길이로 연장된다.
상기 제1금속배선의 범프 랜드는 원 또는 타원 형상을 갖는다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
본 발명은 범프가 부착되는 금속배선 부분이 범프 랜드를 포함하여 상기 범프 랜드로부터 소정 길이만큼 연장된 돌출부를 구비한 형상을 갖도록 한다. 즉, 본 발명은, 인쇄회로기판의 상면에 금속배선을 형성함에 있어서, 금속배선이 형성되지 않았던 범프 랜드 외측 부분에 추가로 상기 범프 랜드로부터 연장되는 돌출부를 더 형성해준다.
이 경우, 본 발명은 금속배선을 범프 랜드 영역으로부터 상기 금속배선이 형성되지 않았던 가장자리쪽 방향으로 종래의 그것보다 더 길게 연장되게 형성하기 때문에, 상기 범프 랜드 부근에서 상기 금속배선 상에 형성되는 솔더 레지스트 부 분과 상기 금속 배선이 형성되지 않은 부분에 형성되는 솔더 레지스트 부분간 부피 차이에 기인하는 열팽창률 차이를 최소화시킬 수 있다.
따라서, 본 발명은 범프 랜드 부근에서 솔더 레지스트의 영역별 부피 차이에 기인하는 열팽창율 차이를 최소화시켜 상기 범프 랜드에 가해지는 스트레스를 감소시킬 수 있으며, 이에 따라, 이와 같은 인쇄회로기판을 채용한 플립 칩 패키지의 제조시, 범프 조인트에서 크랙(Crack)이 일어나는 현상 및 반도체 칩의 본딩패드가 노출되는 현상을 방지할 수 있어서, 그 결과, 범프 조인트의 신뢰성을 향상시킬 수 있다.
또한, 본 발명은 상기와 같이 솔더 레지스트 부분간 부피 차이에 기인하는 열팽창률 차이를 최소화시켜 인쇄회로기판에의 스트레스를 감소시킬 수 있으며, 그래서, 상기 인쇄회로기판의 휨(Warpage) 현상을 방지할 수 있다.
자세하게, 도 2a 및 도 2b는 본 발명의 실시예에 따른 플립 칩 패키지용 인쇄회로기판을 설명하기 위한 단면도 및 평면도로서, 이를 설명하면 다음과 같다.
도시된 바와 같이, 본 발명의 실시예에 따른 인쇄회로기판(200)은 절연층(202)을 포함하며, 상기 절연층(202)의 일면 및 타면, 즉, 상면 및 하면 각각에는 제1금속배선(210) 및 제2금속배선(212)이 형성되고, 상기 절연층(204)의 내부에는 상기 제1금속배선(210)과 제2금속배선(212)간을 상호 연결시키는 비아 금속배선(220)이 형성된다. 또한, 상기 절연층(204)의 상면 및 하면 각각에는 상기 제1금속배선(210)에서의 범프 랜드(216) 및 상기 제2금속배선(212)에서의 볼 랜드(214)를 제외한 나머지 부분을 덮도록 솔더 레지스트(202)가 형성된다.
상기 제1금속배선(210)은 상기 절연층(204)의 상면에 형성된 것으로, 단부에 범프 랜드(216)를 구비하며, 아울러, 상기 범프 랜드(216)로부터 연장되는 돌출부(232)를 구비한다. 상기 돌출부(232)는 바람직하게 절연층(204)의 인접하는 가장자리쪽을 향하여 연장되도록 형성되며, 또한, 상기 돌출부(232)는 상기 범프 랜드(216)로부터 5∼100㎛ 정도의 길이로 연장되도록 형성되고, 상기 돌출부(232)는 적어도 하나 이상이 구비된다. 그리고, 이와 같은 제1금속배선(210)은 상기 절연층(204)의 상면에 도포되는 솔더 레지스트(202)에 의해 상기 범프 랜드(216)를 제외한 나머지 부분이 모두 덮힌다. 상기 제1금속배선(210)에서의 범프 랜드(216)는, 예컨대, 원 또는 타원 형상을 갖도록 형성됨이 바람직하다.
상기 제2금속배선(212)은 절연층(204)의 하면에 형성된 것으로, 단부에 볼 랜드(214)를 구비하며, 상기 절연층(204)의 하면에 도포되는 솔더 레지스트(202)에 의해 상기 볼 랜드(214)를 제외한 나머지 부분이 모두 덮힌다.
상기 비아 금속배선(220)은 절연층(204)의 상면 및 하면 각각에 형성된 제1금속배선(210)과 제2금속배선(212)간을 상호 연결시키기 위해 형성된 것으로, 구리와 같은 물질로 형성됨이 바람직하다.
여기서, 본 발명의 실시예에서는 상기 비아 금속배선(220)이 제1금속배선(210)과 제2금속배선(212)을 직접 연결시키는 구조로 형성된 경우에 대해 도시하고 설명하였지만, 단층 구조가 아닌 복층 구조로도 형성 가능하다.
이와 같은 본 발명의 인쇄회로기판(200)은 범프가 부착되는 제1금속배선(210) 부분이 범프 랜드(216)로부터 소정 길이만큼 연장된 돌출부(232)를 구비한 형상을 갖도록 형성된다. 즉, 인쇄회로기판(200)의 상면에 제1금속배선(210)을 형성함에 있어서 종래 제1금속배선(210)이 형성되지 않았던 범프 랜드(216) 외측 부분에 추가로 상기 범프 랜드(216)로부터 연장되는 돌출부(232)를 더 형성하기 때문에, 상기 범프 랜드(216) 부근에서 금속배선 상에 형성되는 솔더 레지스트 부분과 금속배선이 형성되지 않은 부분에 형성되는 솔더 레지스트 부분간 부피 차이에 기인하는 열팽창률 차이를 최소화시킬 수 있다.
따라서, 본 발명은 범프 랜드(216) 부근에서의 솔더 레지스트의 영역별 열팽창률 차이를 최소화시킬 수 있으므로, 범프 랜드(216)에 가해지는 스트레스를 범프 랜드 부근으로 상쇄시킬 수 있다.
도 3은 전술한 인쇄회로기판을 적용하여 구현한 본 발명의 실시예에 따른 플립 칩 패키지를 도시한 단면도로서, 이를 설명하면 다음과 같다.
도시된 바와 같이, 본 발명의 실시예에 따른 플립 칩 패키지(350)는 인쇄회로기판(300)과 상기 인쇄회로기판(300) 상에 범프(328)를 매개로 하여 부착된 반도체 칩(324) 및 상기 인쇄회로기판(300) 하면의 볼 랜드(314)에 부착된 솔더 볼(330)을 포함한다.
또한, 본 발명의 실시예에 따른 플립 칩 패키지(350)는, 상기 범프(328)를 포함하는 반도체 칩(324)과 인쇄회로기판(300)의 공간 영역이 언더필(Underfill) 물질로 충진되며, 상기 반도체 칩(324)을 포함한 인쇄회로기판(300)의 상면을 외부의 스트레스로부터 상기 반도체 칩(324)을 보호하기 위해 EMC(Epoxy Molding Compound)와 같은 봉지제(326)로 밀봉된다.
상기 인쇄회로기판(300)은, 전술한 바와 같이 절연층(304)과, 상기 절연층(304)의 일면에 형성되고 단부에 범프 랜드(316) 및 상기 범프 랜드(316)로부터 연장되는 돌출부(332)를 갖는 제1금속배선(310)과, 상기 절연층(304)의 타면에 형성되고 단부에 볼 랜드(314)를 갖는 제2금속배선(312) 및 상기 제1금속배선(310)과 제2금속배선(312)을 연결시키도록 상기 절연층(304) 내에 형성된 비아 금속배선(320)을 포함한다. 상기 절연층(304)의 일면 및 타면에는 각각 범프 랜드(316) 및 볼 랜드(314)를 노출시키도록 솔더 레지스트(302)가 도포된다.
상기 제1금속배선(310)의 돌출부(332)는 절연층(304)의 인접하는 가장자리쪽을 향하여 5∼100㎛ 정도의 길이만큼이 연장되도록 형성되고, 상기 돌출부(332)는 적어도 하나 이상이 구비된다. 그리고, 이와 같은 돌출부(332)는 절연층(304)의 상면에 도포되는 솔더 레지스트(302)에 의해 덮힌다.
상기 반도체 칩(324)은 상기 인쇄회로기판(300)의 상면 상에 페이스-다운(Face-Down) 타입으로 부착되며, 범프(328)에 의해 인쇄회로기판(300)과 전기적 및 기계적으로 결합된다.
전술한 바와 같은 본 발명의 플립 칩 패키지는 휨이 방지된 인쇄회로기판을 적용해서 구현되기 때문에 범프 조인트에의 스트레스 집중 및 그에 따른 크랙 발생과 반도체 칩의 본딩패드가 노출되는 현상이 방지된다. 따라서, 본 발명의 플립 칩 패키지는 범프 조인트의 신뢰성이 확보된다.
한편, 전술한 본 발명의 실시예에서는 플립 칩 패키지용 인쇄회로기판에 대해서만 한정하여 도시하고 설명하였지만, 웨이퍼 레벨 패키지에서도 솔더 볼 조인 트의 신뢰성을 향상시키기 위해 볼 랜드로부터 가장자리쪽 방향으로 금속배선을 연장시켜 돌출부를 갖도록 인쇄회로기판을 형성하여 본 발명의 실시예에서와 동일한 효과를 얻을 수 있다.
이상, 전술한 본 발명의 실시예들에서는 특정 실시예에 관련하고 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이, 본 발명은 인쇄회로기판에서의 금속배선의 단부가 상기 범프 랜드로부터 소정 길이만큼 연장된 돌출부를 구비한 형상을 갖도록 형성됨으로써, 솔더 레지스트의 영역별 열팽창률 차이에 기인하여 범프 조인트에 가해지는 스트레스를 감소시킬 수 있다.
따라서, 본 발명은 범프 조인트에서 크랙(Crack)이 일어나는 현상 및 반도체 칩의 본딩패드가 노출되는 현상을 방지할 수 있어서, 범프 조인트의 신뢰성을 향상시킬 수 있다.
또한, 본 발명은 솔더 레지스트 부분간 부피 차이에 기인하는 열팽창률 차이를 최소화시켜 인쇄회로기판에의 스트레스를 감소시킬 수 있어, 그에 따라 휨(Warpage) 현상을 방지할 수 있다.

Claims (12)

  1. 절연층;
    상기 절연층의 일면 상에 형성되며, 단부에 범프랜드 및 상기 범프랜드로부터 연장되는 돌출부를 갖는 제1금속배선;
    상기 절연층의 타면 상에 형성되며, 단부에 볼랜드를 갖는 제2금속배선;
    상기 제1금속배선과 제2금속배선을 연결시키도록 상기 절연층 내에 형성된 비아 금속배선; 및
    상기 절연층의 일면 및 타면 상에 각각 범프랜드 및 볼랜드를 노출시키도록 형성된 솔더 레지스트;
    를 포함하는 것을 특징으로 하는 인쇄회로기판;
  2. 제 1 항에 있어서,
    상기 제1금속배선과 제2금속배선 및 비아 금속배선은 구리로 이루어진 것을 특징으로 하는 인쇄회로기판.
  3. 제 1 항에 있어서,
    상기 제1금속배선의 돌출부는 상기 절연층의 가장자리를 향하여 연장된 것을 특징으로 하는 인쇄회로기판.
  4. 제 1 항에 있어서,
    상기 제1금속배선의 돌출부는 적어도 하나 이상이 구비된 것을 특징으로 하는 인쇄회로기판.
  5. 제 1 항에 있어서,
    상기 제1금속배선의 돌출부는 상기 범프랜드로부터 5∼100㎛의 길이로 연장된 것을 특징으로 하는 인쇄회로기판.
  6. 제 1 항에 있어서,
    상기 제1금속배선의 범프랜드는 원 또는 타원 형상을 갖는 것을 특징으로 하는 인쇄회로기판.
  7. 절연층과, 상기 절연층의 일면 상에 형성되고 단부에 범프 랜드 및 상기 범프 랜드로부터 연장되는 돌출부를 갖는 제1금속배선과, 상기 절연층의 타면 상에 형성되고 단부에 볼 랜드를 갖는 제2금속배선과, 상기 제1금속배선과 제2금속배선을 연결시키도록 상기 절연층 내에 형성된 비아 금속배선과, 상기 절연층의 일면 및 타면 상에 각각 범프 랜드 및 볼 랜드를 노출시키도록 형성된 솔더 레지스트를 포함하는 인쇄회로기판;
    상기 제1금속배선과 전기적으로 연결되도록 상기 인쇄회로기판의 일면 상에 범프를 매개로 하여 페이스-다운 타입으로 본딩된 반도체 칩;
    상기 인쇄회로기판과 반도체 칩 사이에 충진된 충진제;
    상기 반도체 칩을 포함한 인쇄회로기판의 일면을 밀봉하는 봉지제; 및
    상기 인쇄회로기판의 볼 랜드에 부착된 솔더 볼;
    을 포함하는 것을 특징으로 하는 플립 칩 패키지.
  8. 제 7 항에 있어서,
    상기 제1금속배선과 제2금속배선 및 비아 금속배선은 구리로 이루어진 것을 특징으로 하는 플립 칩 패키지.
  9. 제 7 항에 있어서,
    상기 제1금속배선의 돌출부는 상기 절연층의 가장자리를 향하여 연장된 것을 특징으로 하는 플립 칩 패키지.
  10. 제 7 항에 있어서,
    상기 제1금속배선의 돌출부는 적어도 하나 이상이 구비된 것을 특징으로 하는 플립 칩 패키지.
  11. 제 7 항에 있어서,
    상기 제1금속배선의 돌출부는 상기 범프 랜드로부터 5∼100㎛의 길이로 연장 된 것을 특징으로 하는 플립 칩 패키지.
  12. 제 7 항에 있어서,
    상기 제1금속배선의 범프 랜드는 원 또는 타원 형상을 갖는 것을 특징으로 하는 플립 칩 패키지.
KR1020070044435A 2007-05-08 2007-05-08 인쇄회로기판 및 이를 이용한 플립 칩 패키지 KR100826988B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070044435A KR100826988B1 (ko) 2007-05-08 2007-05-08 인쇄회로기판 및 이를 이용한 플립 칩 패키지
US11/760,010 US8183689B2 (en) 2007-05-08 2007-06-08 Printed circuit board and flip chip package using the same with improved bump joint reliability
US13/453,116 US20120205802A1 (en) 2007-05-08 2012-04-23 Printed circuit board and flip chip package using the same with improved bump joint reliability

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070044435A KR100826988B1 (ko) 2007-05-08 2007-05-08 인쇄회로기판 및 이를 이용한 플립 칩 패키지

Publications (1)

Publication Number Publication Date
KR100826988B1 true KR100826988B1 (ko) 2008-05-02

Family

ID=39649530

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070044435A KR100826988B1 (ko) 2007-05-08 2007-05-08 인쇄회로기판 및 이를 이용한 플립 칩 패키지

Country Status (2)

Country Link
US (2) US8183689B2 (ko)
KR (1) KR100826988B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9437534B2 (en) 2012-02-29 2016-09-06 Mediatek Inc. Enhanced flip chip structure using copper column interconnect
US9064757B2 (en) * 2012-02-29 2015-06-23 Mediatek Inc. Enhanced flip chip structure using copper column interconnect
KR101548786B1 (ko) * 2012-05-31 2015-09-10 삼성전기주식회사 반도체 패키지 및 반도체 패키지 제조 방법
US8975665B2 (en) * 2012-10-10 2015-03-10 Stats Chippac Ltd. Integrated circuit packaging system with coreless substrate and method of manufacture thereof
US9165878B2 (en) * 2013-03-14 2015-10-20 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US9087777B2 (en) 2013-03-14 2015-07-21 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
WO2015118951A1 (ja) * 2014-02-07 2015-08-13 株式会社村田製作所 樹脂多層基板および部品モジュール
US20190287931A1 (en) * 2018-03-15 2019-09-19 Novatek Microelectronics Corp. Chip on film package
CN110032943B (zh) * 2019-03-18 2024-06-21 江西合力泰科技有限公司 生物识别模组及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000138313A (ja) 1998-10-30 2000-05-16 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2003133372A (ja) 2001-10-26 2003-05-09 Toppan Printing Co Ltd 配線回路基板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3670917B2 (ja) * 1999-12-16 2005-07-13 新光電気工業株式会社 半導体装置及びその製造方法
JP2002026198A (ja) * 2000-07-04 2002-01-25 Nec Corp 半導体装置及びその製造方法
US6512182B2 (en) * 2001-03-12 2003-01-28 Ngk Spark Plug Co., Ltd. Wiring circuit board and method for producing same
US6506633B1 (en) * 2002-02-15 2003-01-14 Unimicron Technology Corp. Method of fabricating a multi-chip module package
JP2006041438A (ja) * 2004-07-30 2006-02-09 Shinko Electric Ind Co Ltd 半導体チップ内蔵基板及びその製造方法
US20070111500A1 (en) * 2005-11-01 2007-05-17 Cowens Marvin W Method and apparatus for attaching solder balls to substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000138313A (ja) 1998-10-30 2000-05-16 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2003133372A (ja) 2001-10-26 2003-05-09 Toppan Printing Co Ltd 配線回路基板

Also Published As

Publication number Publication date
US8183689B2 (en) 2012-05-22
US20120205802A1 (en) 2012-08-16
US20080277783A1 (en) 2008-11-13

Similar Documents

Publication Publication Date Title
KR100826988B1 (ko) 인쇄회로기판 및 이를 이용한 플립 칩 패키지
US10204848B2 (en) Semiconductor chip package having heat dissipating structure
US6252298B1 (en) Semiconductor chip package using flexible circuit board with central opening
US7446408B2 (en) Semiconductor package with heat sink
US8022532B2 (en) Interposer and semiconductor device
US7339278B2 (en) Cavity chip package
KR100817075B1 (ko) 멀티스택 패키지 및 그 제조 방법
KR20170113743A (ko) 반도체 패키지
KR20190091751A (ko) 반도체 패키지
US8378482B2 (en) Wiring board
TWI778236B (zh) 半導體裝置
US9460938B2 (en) Semiconductor device including a plurality of semiconductor chips, and a cover member with first and second brims
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
KR20080057174A (ko) 전자 부품 내장 기판 및 전자 부품 내장 기판의 제조 방법
KR20100009941A (ko) 단차를 갖는 몰딩수지에 도전성 비아를 포함하는 반도체패키지, 그 형성방법 및 이를 이용한 적층 반도체 패키지
KR101054440B1 (ko) 전자 소자 패키지 및 그 제조 방법
KR20080057156A (ko) 전자 부품 내장 기판 및 그 제조 방법
CN110875278A (zh) 半导体封装件
KR101101550B1 (ko) 솔더 볼 및 반도체 패키지
KR102380834B1 (ko) 인쇄회로기판, 반도체 패키지 및 이들의 제조방법
KR20130050077A (ko) 스택 패키지 및 이의 제조 방법
KR20160112345A (ko) 반도체 칩
KR100608366B1 (ko) 미세 피치 볼 그리드 어레이 패키지
KR20100066941A (ko) 인쇄회로기판 및 이를 이용한 반도체 패키지
KR20070016399A (ko) 글래스 기판을 사용하는 칩 온 글래스 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120323

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee