KR20080057174A - 전자 부품 내장 기판 및 전자 부품 내장 기판의 제조 방법 - Google Patents

전자 부품 내장 기판 및 전자 부품 내장 기판의 제조 방법 Download PDF

Info

Publication number
KR20080057174A
KR20080057174A KR20070133317A KR20070133317A KR20080057174A KR 20080057174 A KR20080057174 A KR 20080057174A KR 20070133317 A KR20070133317 A KR 20070133317A KR 20070133317 A KR20070133317 A KR 20070133317A KR 20080057174 A KR20080057174 A KR 20080057174A
Authority
KR
South Korea
Prior art keywords
electronic component
wiring board
layer side
bonding
electrode
Prior art date
Application number
KR20070133317A
Other languages
English (en)
Other versions
KR101302640B1 (ko
Inventor
아키노부 이노우에
하루오 소리마치
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20080057174A publication Critical patent/KR20080057174A/ko
Application granted granted Critical
Publication of KR101302640B1 publication Critical patent/KR101302640B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H01L2224/48991—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids being formed on the semiconductor or solid-state body to be connected
    • H01L2224/48992—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H01L2224/49176—Wire connectors having the same loop shape and height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8501—Cleaning, e.g. oxide removal step, desmearing
    • H01L2224/85011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Abstract

다음과 같이 구성된 전자 부품 내장 기판(100)이 있다. 즉, 전자 부품(30)은 적어도 2개의 배선 보드(10, 20) 사이에 설치된다. 전자 부품(30)의 전극(34)은 배선 보드의 적어도 하나에 전기적으로 접속된다. 또한, 배선 보드(10, 20)는 서로 전기적으로 접속된다. 부가적으로, 배선 보드(10, 20) 사이의 간극은 수지로 밀봉된다. 전자 부품 내장 기판(100)은 배선 보드(10, 20) 중 하나에 형성된 본딩 패드(12)가 본딩 와이어(60)에 의해 전자 부품(30)의 전극(32)에 전기적으로 접속되고, 전자 부품(30)의 전극(32)과 본딩 와이어(60) 사이의 적어도 하나의 접속부는 보호재(70)로 코팅되는 특징이 있다.
Figure P1020070133317
배선 보드, 전자 부품, 전극, 본딩 패드, 본딩 와이어, 접속부, 보호재

Description

전자 부품 내장 기판 및 전자 부품 내장 기판의 제조 방법{ELECTRONIC COMPONENT BUILT-IN SUBSTRATE AND METHOD OF MANUFACTURING ELECTRONIC COMPONENT BUILT-IN SUBSTRATE}
본 발명은 전자 부품 내장 기판 및 전자 부품 내장 기판의 제조 방법에 관한 것이다. 특히, 본 발명은 높이와 평면 치수를 감소시킬 수 있고, 전자 부품과 배선 보드 사이의 전기적 접속의 신뢰도를 향상할 수 있는 전자 부품 내장 기판 및 그러한 전자 부품 내장 기판의 제조 방법에 관한 것이다.
전자 장치의 성능 향상으로, 전자 부품이 고밀도로 탑재된 전자 부품 내장 기판이 발달해 왔다. 그러한 전자 부품 내장 기판의 일부는 도 12에 도시된 바와 같이, 전자 부품(30)이 배선 보드(10) 사이에 탑재되고, 그 배선 보드(10) 사이의 간격은 수지(50)로 밀봉되도록 구성된다(예를 들어, 특허 문헌 1의 도 1 참조).
[특허 문헌 1] 일본국 공개 특허 공보 2003-347722호
도 12에 도시된 전자 부품 내장 기판은 상하 배선 보드(10, 20)를 접속하기 위해 솔더볼(40)을 사용한다. 따라서, 반도체 소자와 같이 배선 보드(10, 20) 사이에 탑재되는 전자 부품(30)은 상하 배선 보드(10, 20)가 서로 접속되기 이전의 제조 공정 중 플럭싱 단계(fluxing step), 솔더볼 리플로잉 단계, 및 클리닝 단계를 진행한다. 때때로, 이것은 전자 부품(30)에 악영향을 미친다.
특히, 와이어 본딩에 의해 반도체 소자와 같은 전자 부품이 전자 부품 내장 기판에 탑재되는 경우, 반도체 소자의 본딩 패드(예를 들어, 알루미늄 전극)와 본딩 와이어는 외부 환경에 노출된다.
부가적으로, 이하의 문제가 발생한다. 즉, 외력(外力)이 본딩 와이어의 변형 및 단선의 원인이 되는 문제가 발생한다. 리플로잉 단계 이후, 클리닝 단계에서 산성 약물이 사용되는 경우, 반도체 소자의 본딩 패드의 부식 원인이 된다. 따라서, 와이어 본딩에 의해 전자 부품 내장 기판에 반도체 소자를 탑재하기가 어렵다.
따라서, 본 발명의 발명가는 와이어 본딩에 의해 배선 기판에, 반도체 소자와 같은 전자 부품을 탑재하는 제 1 향상된 방법에 따라 획득되는, 도 13 및 도 14에 도시된 구조를 발명하였다.
도 13 및 도 14에 도시된 바와 같이, 전극(32) 사이의 접속부는 배선 보드(10)에 와이어 본딩되는 전자 부품(30)의 본딩 패드로서 기능하고, 본딩 와이 어(60)는 트랜스퍼 몰딩에 의해 수지(70)로 밀봉된다. 결과적으로, 제 1 배선 보드(10)가 솔더볼(40)에 의해 배열된 제 2 배선 보드(20)에 전기적으로 접속되는 경우라도, 전자 부품(30)의 전극(32)과 본딩 와이어(60) 사이의 접속부의 전기적 접속의 신뢰도가 확보될 수 있다. 부가적으로, 본딩 와이어(60)는 보호될 수 있다. 이러한 전자 부품 내장 기판을 사용하는 경우에는, 제 1 배선 보드(10)가 솔더볼(40)에 의해 제 2 배선 보드(20)에 접속된 이후, 두 보드(10, 20) 사이의 간격은 밀봉 수지(50)로 충전된다.
하지만, 전체 전자 부품(30)이 수지(70)로 트랜스퍼 몰딩되는 경우, 밀봉부는 도 13 및 도 14에 도시된 바와 같이, 전자 부품(30)의 외주부와 상부에 수지(70)로 형성된다. 이것은 상부 보드(20)와 하부 보드(10) 사이의 간극(clearance)이 증가하여 전자 부품 내장 기판(100)의 소형화(두께의 감소화)를 방해하는 문제점의 원인이 된다. 또한, 상부 보드(20)와 하부 보드(10) 사이의 간극의 증가는 상부 보드(20)와 하부 보드(10)를 서로 접속하는데 사용되는 솔더볼(40)의 직경 치수를 증가시킨다. 따라서, 솔더볼(40) 설치 영역의 증가는 전자 부품 내장 기판(100)을 소형화하기 어렵다는 문제가 있다.
따라서, 본 발명의 목적은 전자 부품의 와이어 본딩부(접속부에 대응함)의 보호재로 코팅되어 있는 코팅 영역을 최소화함으로써, 전자 부품 측의 접속부를 신뢰도있게 보호할 수 있고, 전자 부품 내장 기판의 평면 치수(예를 들어, 평면 영역)와 높이 치수를 상당히 감소시킬 수 있는 전자 부품 내장 기판 및 그 제조 방법 을 제공하는 것이다.
목적을 달성하기 위해, 본 발명의 제 1 관점에 따르면,
적어도 2개의 배선 보드와,
상기 2개의 배선 보드 사이에 설치되는 전자 부품과,
상기 전자 부품의 전극을 포함하고,
상기 전극은 상기 배선 보드 중 적어도 하나에 전기적으로 접속되고, 상기 배선 보드는 서로 전기적으로 접속되며, 상기 배선 보드 사이의 간격은 수지로 밀봉되고,
상기 배선 보드 중 하나에 형성된 본딩 패드는 본딩 와이어에 의해 상기 전자 부품의 전극에 전기적으로 접속되고,
상기 전자 부품의 전극과 상기 본딩 와이어 사이의 적어도 접속부는 보호재로 코팅되는 전자 부품 내장 기판이 제공된다.
본 발명의 제 2 관점에 따르면,
상기 전자 부품의 전극과 상기 본딩 와이어 사이의 상기 접속부는 상기 본딩 와이어와 하나의 상기 배선 보드 사이의 접속부와, 상기 본딩 와이어로 형성된 와이어 루프(wire loop)의 최상부가 노출된 상태에서, 상기 보호재로 코팅되는, 상기 제 1 관점에 따른 전자 부품 내장 기판이 제공된다.
결과적으로 보호재로 코팅된 영역은 소형화로 유지될 수 있다. 또한, 전자 부품 내장 기판의 두께와 평면 치수가 감소될 수 있다. 따라서, 전자 부품 내장 기판은 콤팩트화 될 수 있다.
본 발명의 제 3 관점에 따르면,
솔더볼은 상기 배선 보드를 전기적으로 접속시키는데 사용되는, 상기 제 1 또는 상기 제 2 관점에 따른 전자 부품 내장 기판이 제공된다.
또한, 본 발명의 제 4 관점에 따르면,
상기 솔더볼은 코어로서 도전체로 형성된, 구면체(spherical body)의 외부면을 솔더로 코팅함으로써 형성된 코어 함유 솔더볼인, 상기 제 3 관점의 전자 부품 내장 기판이 제공된다.
결과적으로, 상부 및 하부 배선 보드가 서로 확실하게 접속될 수 있다. 본 발명의 이러한 전자 부품 내장 기판의 일 실시예에 따르면, 상기 솔더볼은 도전체로 형성된 구면체(spherical body)의 외부면을 솔더로 코팅함으로써 형성된 코어 함유 솔더볼이다. 따라서, 솔더볼이 리플로잉되는 경우라도, 도전성의 코어는 남겨진다. 결과적으로, 전기적 접속은 상부 및 하부 배선 보드 사이의 간극을 일정 값(constant value)으로 유지함으로써 입증될 수 있다. 높은 편평도를 갖는 얇은 구조의 전자 부품 내장 기판이 제공될 수 있다.
본 발명의 제 5 관점에 따르면,
제 1 배선 보드의 소정 부분에 전자 부품을 탑재하는 단계와,
본딩 와이어에 의해 상기 제 1 배선 보드에 형성된 본딩 패드를 상기 전자 부품의 전극에 전기적으로 접속시키는 와이어 본딩을 수행하는 단계와,
상기 전자 부품의 전극과 상기 본딩 와이어 사이의 적어도 접속부를 보호재로 코팅하는 단계와,
상기 제 1 배선 보드와는 별도로 형성된 제 2 배선 보드의 일측면이 상기 제 1 배선 보드의 일측면과 대면하도록 상기 제 1 배선 보드와 상기 제 2 배선 보드를 배열하고, 솔더볼을 리플로잉(reflowing)함으로써 상기 제 1 배선 보드와 상기 제 2 배선 보드를 서로 전기적으로 접속시키는 단계와,
상기 제 1 배선 보드와 상기 제 2 배선 보드 사이의 일부분을 클린(clean)하도록 상기 솔더볼을 리플로잉하는 단계와,
상기 제 1 배선 보드와 상기 제 2 배선 보드 사이의 일부분을 밀봉하는 단계를 포함하는 전자 부품 내장 기판의 제조 방법이 제공된다.
또한, 본 발명의 제 6 관점에 따르면,
상기 전자 부품의 전극과 상기 본딩 와이어 사이의 상기 접속부를 보호재로 코팅하는 단계에서,
상기 전자 부품의 전극과 상기 본딩 와이어 사이의 상기 접속부는 상기 본딩 와이어와 상기 제 1 배선 보드의 본딩 패드 사이의 접속부와, 상기 본딩 와이어로 형성된 와이어 루프의 최상부가 노출된 상태에서 상기 보호재로 코팅되는, 제 5 관점에 따른 전자 부품 내장 기판의 제조 방법이 제공된다.
본 발명에 따른 전자 부품 내장 기판 및 그 제조 방법에 따르면, 전자 부품 내장 기판의 평면 치수(예를 들면, 평면 영역)와 높이 치수가 상당히 감소될 수 있다. 또한, 전기적 접속의 높은 신뢰도를 갖는 소형의 전자 부품 내장 기판이 저가로 제공될 수 있다. 부가적으로, 트랜스퍼 몰딩 동안 몰드의 제조 시에 부과된 부 담(burden)이 감소될 수 있다.
이하, 본 발명에 따른 전자 부품 내장 기판의 일 실시예가 첨부한 도면을 참조하여 설명된다. 도 1은 본 발명의 현 실시예에 따른 전자 부품 내장 기판을 도시하는 횡단면도이다. 도 2는 전자 부품과 기판 사이의 와이어 본딩부의 상태를 도시하는 개략도이다.
본 실시예에 따른 전자 부품 내장 기판(100)은 전자 부품(30)이 2개의 배선 보드(10, 20) 사이에 탑재되고, 제 1 배선 보드로서 기능하는 하부층 측 배선 보드(10)가 솔더볼(40)에 의해 상부층 측 배선 보드(20)에 전기적으로 접속되도록 구성된다. 밀봉 수지(50)는 하부층 측 배선 보드(10)와 상부층 측 배선 보드(20) 사이의 간격에 주사된다. 부수적으로, 이러한 형상에서, 배선 보드(10, 20)의 각각에 형성된 배선의 표시는 생략된다.
외부 접속 단자로서 기능하고, 솔더에 의해 예시된 범프(14)는 하부층 측 보드(10)의 하면(下面)에 설치된다. 한편, 반도체 칩과 같은 전자 부품(30)은 하부층 측 배선 보드(10)의 상면(上面)에, 칩 커패시터, 칩 저항기(Chip-resistor), 인덕터와 같은 회로 부품과 부가하여 위치된다. 회로 부품(16)은 하부층 측 배선 보드(10)에 형성된 배선(도시 생략)에 솔더링함으로써 부착된다. 전자 부품(30)은 접착제에 의해 하부층 측 배선 보드(10)에 부착된다. 다음, 전자 부품(30)의 전극(32)은 본딩 와이어(60)에 의해 하부층 측 배선 보드(10)의 본딩 패드(12)에 와이어 본딩된다.
하부층 측 배선 보드(10)에 설치된 본딩 패드(12)는 구리 패드에 금도금을 수행함으로써 형성된다. 전자 부품(30)에 설치된 접속부로서 기능하는 전극(32)은 알루미늄으로 이루어진다.
상부층 측 배선 보드(20)는 하부층 측 배선 보드(10)에 위치된다. 하부층 측 배선 보드(10)와 상부층 측 배선 보드(20)는 배선 보드(10, 20)와 솔더볼(40)에 형성된 배선 패턴(도시 생략)을 사용함으로써, 서로 전기적으로 접속된다. 본 실시예는 전기적 도전성의 구리 재료로 이루어지고 구면체에 형성된 구리 코어(42)의 외부 면을 솔더(44)로 코팅함으로써 획득된 구리 코어 함유 솔더볼(40)을 사용한다. 하부층 측 배선 보드(10)와 상부층 측 배선 보드(20)는 솔더볼(40)의 솔더(33)를 리플로잉함으로써, 구리 코어(42)를 통하여 서로 전기적으로 접속된다. 하부층 측 배선 보드(10)와 상부층 측 배선 보드(20)는 배선 보드(10, 20)가 각 구리 코어(42)의 최소 직경 치수와 동일한 거리에 의해 서로 분리된 상태에서, 서로 접속된다.
부수적으로, 설명의 편이를 위해, 도 1은 구리 코어(42)를 함유하고, 리플로잉된 이후에 솔더(44)로 코팅된, 솔더볼(40)의 외주면을 도시한다. 하지만, 구리 코어(42)를 갖는 각 실제 솔더볼(40)이 리플로잉되는 경우, 외관상으로는, 구리 코어(42)와 솔더(44)는 동심의 구형이 아니다.
솔더볼(40)의 솔더(44)가 주조(鑄造)되는 경우, 하부층 측 배선 보드(10)의 상면과, 전자 부품(30)의 상면 및 측면과, 상부층 측 배선 보드(20)의 하면이 플럭스에 오염된다. 충분한 역학적 힘을 갖는 전자 부품 내장 기판(100)을 제공하고, 전자 부품(30)과 회로 부품(16)을 보호하도록, 하부층 측 배선 보드(10)와 상부층 측 배선 보드(20) 사이에 밀봉 수지(50)를 주사하는 것이 필요하다. 또한, 하부층 측 배선 보드(10)와, 전자 부품(30)과, 상부층 측 배선 보드(20)에 밀봉 수지(50)가 충분히 접착가능하도록, 솔더(40)의 리플로잉 이후, 하부층 측 배선 보드(10)와 상부층 측 배선 보드(20) 사이의 클리닝이 필요하다. 그때, 산(酸)이 플럭스를 제거하기 위해 사용될 수도 있다. 따라서, 반도체 칩과 같은 전자 부품(30)에 설치된 전극(32)의 알루미늄이 손상받을 수도 있는 위험이 있다. 따라서, 전자 부품(30)의 전극(32)을 보호할 필요가 있다.
본 실시예는 전자 부품(30)의 전극(32)과, 하부층 측 배선 보드(10)의 본딩 패드(12)와의 와이어 본딩이 완료될 경우, 상부층 측 배선 보드(20)가 하부층 측 배선 보드(10)에 배열되기 이전에, 전자 부품(30)의 전극(32)이 수지(70)로 코팅되는 점에 특징이 있다.
도 1 및 도 2에 도시된 바와 같이, 반도체 소자(30)의 상면에 와이어 본딩 전극부(32)를 포함하는 영역이 수지(70)로 코팅된다. 수지(70)로 코팅되는 부분은 에폭시 수지와 같은 수지를 도포(potting)함으로써 형성된다. 바람직하게는, 수지(70)로 코팅된 부분이 형성되는 경우, 본딩 와이어(60)로 형성된 와이어 루프의 상단부(예를 들어, 최상부)와 하부층 측 배선 보드(10)의 본딩 패드(12)를 포함하는 소정 부분 사이의 접속부가 수지(70)로부터 노출된다. 결과적으로, 수지(70)로 코팅된 부분의 높이 치수 및 평면 치수가 감소될 수 있다. 이것은 전자 부품 내장 기판(100)의 소형화에 유용하다. 부가적으로, 하부층 측 배선 보드(10)의 본딩 패 드(12)와 본딩 와이어(60)는 금으로 이루어진다. 접속부가 노출되더라도 접속부가 열화될 수도 있고, 산과 같은 화학 제품을 사용하는 경우에도 와이어 본딩된 부분이 손상받을 수도 있다는 점은 문제가 되지 않는다.
따라서, 반도체 소자(30)의 전극(32)은 화학 제품에 저항성을 갖는 수지(70)로 코팅된다. 또한, 강력한 클리닝 용액을 사용하여 배선 보드 사이를 클리닝하는 경우라도, 전극(32)과 본딩 와이어(60) 사이의 전기적 접속의 신뢰도가 유지될 수 있다.
또한, 전극(32)과 본딩 와이어(60) 사이의 접속의 역학적 힘이 강화될 수 있다. 보호재로서 기능하는 수지(70)는 전자 부품(30)의 전극(32)을 포함하는 최소 범위(높이 및 너비 방향 양쪽으로 연장함)만을 코팅하기 때문에, 종래 기술에 따른 트랜스퍼 몰딩에 의해 수지로 코팅된 영역의 높이 및 너비 방향 양쪽으로의 크기와 비교하여, 수지(70)로 코팅된 영역의 높이 치수 및 너비 치수가 상당히 감소될 수 있다.
유사한 이유로, 하부층 측 배선 보드(10)의 대향면과 상부층 배선 보드(20) 사이의 간극은 와이어 루프의 높이에 의해 결정될 수 있다. 따라서, 솔더볼(40)의 각각의 직경 치수가 감소될 수 있다. 전자 부품 내장 기판(100)의 두께 치수는 그러한 소(小) 직경의 솔더볼(40)을 사용함으로써 감소될 수 있다. 또한, 솔더볼(40)이 설치된 설치 피치(provision pitch)가 협소해질 수 있다. 결과적으로, 전자 부품 내장 기판(100)의 평면 영역이 감소될 수 있다.
부가적으로, 수지(70)로 코팅된 범위의 너비 치수(예를 들어, 평면 영역)가 감소하기 때문에, 솔더볼(40)은 전자 부품(30)에 근접한 위치에 설치될 수 있다. 결과적으로, 전체 전자 부품 내장 기판(100)의 영역이 더 감소될 수 있다.
전체 본딩 와이어(60)가 보호재로서 기능하는 수지(70)로 덮여있는 경우, 전자 부품 내장 기판(100)의 두께 치수와 평면 영역 치수의 감소화가 조금 방해받는다. 하지만, 하부층 측 배선 보드(10)와 상부층 측 배선 보드(20) 사이의 간격이 밀봉 수지(50)로 밀봉됨으로써, 본딩 와이어(60)가 와이어의 단선과 같은 변형 및 사고로부터 보호될 수 있다. 결과적으로, 와이어 본딩에 의해, 전기적 접속의 신뢰도가 향상될 수 있다.
따라서, 전자 부품 내장 기판(100)에서, 전자 부품(30)의 전극(32)을 포함하는 최소 범위는 수지(70)에 의해 보호된다. 또한, 제 2 배선 보드로서 기능하는 상부층 측 배선 보드(20)는 하부층 측 배선 보드(10)와 전자 부품(30) 사이의 전기적 접속의 신뢰도의 감소 없이 제 1 배선 보드로서 기능하는 하부층 측 배선 보드(10)에 배열될 수 있다. 또한, 전자 부품 내장 기판(100)의 두께 및 영역은 상당히 감소될 수 있다. 본 실시예에서 본딩 와이어(60)의 대부분이 수지(70)로부터 빠져나오더라도, 본딩 와이어(60)는 충분히 보호될 수 있다. 이것은 본딩 와이어(60)가 밀봉 수지(50)로 밀봉되도록, 밀봉 수지(50)가 하부층 측 배선 보드(10)와 상부층 측 배선 보드(20) 사이에 주사되기 때문이다.
(제 2 실시예)
도 3은 본 발명의 제 2 실시예에 따른 전자 부품 내장 기판의 구조를 도시하는 횡단면도이다. 본 실시예에 따르면, 전자 부품 내장 기판(100)은 이하와 같이 구성된다. 즉, 3개의 배선 보드(10a, 10b, 10c)는 두께 방향으로 배열된다. 전자 부품으로서 기능하는 반도체 소자(30a)는 배선 보드(10a, 10b) 사이에 탑재된다. 또한, 전자 부품으로서 기능하는 반도체 소자(30b)는 배선 보드(10b, 10c) 사이에 탑재된다. 반도체 소자(30a, 30b)는 서로 와이어 본딩된다. 따라서, 배선 보드(10a, 10b)는 솔더볼(40)에 의해 서로 전기적으로 접속된다. 또한, 배선 보드(10b, 10c)는 솔더볼(40)에 의해 서로 전기적으로 접속된다. 본 구성에 도시된 바와 같이, 반도체 소자(30c)와 회로 부품(16)은 전자 부품 내장 기판(100)의 최상부에 설치된 배선 보드(10c)의 상면에 탑재 또는 설치될 수 있다. 반도체 소자(30c)는 배선 보드(10c)의 상면에 플립 칩 접속됨에도 불구하고, 도 3에 도시된 바와 같이, 와이어 본딩 접속이 플립 칩 접속 대신에 사용될 수 있다.
반도체 소자(30a, 30b)는 와이어 본딩 접속을 통하여 접속됨으로써 배선 보드(10a, 10b)에 전기적으로 접속될 수 있다. 적어도, 본딩 와이어(60)와 전자 부품(30a, 30b)의 각각의 전극(32) 사이의 접속은 보호재로서 기능하는 수지(70)를 포팅함으로써 코팅된다.
배선 보드(10c)의 상면에 설치된 회로 부품(16)은 솔더링 함으로써 접속된다. 언더필 수지(80)는 반도체 소자(30c)와 배선 보드(10c) 사이에 주사된다.
(제 3 실시예)
도 4는 본 발명의 제 3 실시예에 따른 전자 부품 내장 기판의 구조를 도시하는 횡단면도이다.
본 실시예에 따르면, 반도체 소자(30b)는 상술한 제 1 실시예의 설명에서 기 술된 전자 부품 내장 기판(100)의 상부층 측 배선 보드(20)의 상면에 탑재된다. 반도체 소자(30b)는 상부층 측 배선 보드(20)에 와이어 본딩된다. 반도체 소자(30b)는 밀봉 수지(50)로 밀봉된다.
본 실시예를 사용하는 경우, 반도체 소자(30b)가 상부층 측 배선 보드(20)의 상면에 탑재되어 와이어 본딩된 이후, 반도체 소자(30b)는 밀봉 수지(50)로 밀봉된다. 솔더볼(40)은 상부층 측 배선 보드(20)의 하면에 사전에 본딩된다(즉, 현재의 BGA(볼 그리드 어레이)형의 반도체가 사용될 수 있다). 전극(32)이 수지(70)에 의해 보호되는 반도체 소자(30a)가 와이어 본딩되는 하부층 측 배선 보드(10)의 상면에, BGA형의 반도체 장치로 사전에 제조된 상부층 측 배선 보드(20)가 배열되도록 권장된다. 솔더볼(40)은 리플로잉된다. 다음, 하부층 측 배선 보드(10)와 상부층 측 배선 보드(20) 사이의 전기적 접속이 확립된다. 다음, 에폭시 수지와 같은 밀봉 수지(50)는 하부층 측 배선 보드(10)와 상부층 측 배선 보드(20) 사이에 밀봉되도록 주사된다. 따라서, 도 4에 도시된 전자 부품 내장 기판(100)이 완성된다.
본 실시예에 따르면, 이미 제공된 BGA형의 반도체 장치의 보드는 상부층 측 배선 보드(20)로서 사용될 수 있다. 결과적으로, 높은 밀도의 전자 부품 내장 기판(100)이 제공될 수 있다.
[제 4 실시예]
도 5는 본 발명의 제 4 실시예에 따른 전자 부품 내장 기판의 구조를 도시하는 횡단면도이다. 특히, 도 5는 본 발명을 도 14에 도시된 전자 부품 내장 기판에 적용함으로써 획득된 전자 부품 내장 기판의 상태를 도시하는 개략도이다. 본 실 시예의 이하의 설명에서, 제 1 실시예의 설명에서 기술된 부재를 지시하는 참조 번호가 사용된다. 따라서, 그러한 부재의 각각의 설명이 생략된다.
본 실시예에 따른 전자 부품 내장 기판(100)에서, 제 1 반도체 소자(30a)는 제 1 층 측 배선 보드(10)에 플립 칩 접속된다. 제 2 반도체 소자(30b)는 제 1 반도체 소자(30a)에 배열된다. 제 2 반도체 소자(30b)의 전극(32b)은 하부층 측 배선 보드(10)의 본딩 패드(12)에 와이어 본딩된다. 제 1 반도체 소자(30a)와 제 2 반도체 소자(30b)는 접착제에 의해 서로 접속된다.
도 5에 도시된 바와 같이, 제 1 반도체 소자(30a)는 솔더로 이루어진 범프(36)에 의해 하부층 측 배선 보드(10)에 플립 칩 접속된다. 다음, 언더필 수지(80)가 배선 보드(10, 20) 사이로 주사된다. 따라서, 기판은 배선 보드(10, 20)가 솔더볼(40)을 사용함으로써 서로 접속된 이후, 클리닝 단계를 진행하는 경우라도, 하부층 측 배선 보드(10)와 제 1 반도체 소자(30a) 사이의 전기적 접속의 신뢰도가 감소되지 않는다. 제 2 반도체 소자(30b)의 전극(32b)의 재료가 화학 재료에 대한 저항성이 낮은 알루미늄 패드인 경우, 상술한 실시예와 유사하게 전극(32b)은 화학 재료에 대해 저항성을 갖는 수지(70)로의 코팅이 필요하다. 본 실시예에서, 제 2 반도체 소자(30b)의 전극(32b)과 본딩 와이어(60) 사이의 접속부를 포함하는, 제 2반도체 소자(30b)의 상면의 부분은 보호재로서 기능하는 수지(70)를 도포함으로써 코팅된다. 도포된 수지(70)의 양에 따르면, 반도체 소자(30b)의 상면과 측면이 도 5에 도시된 바와 같이, 수지(70)로 코팅될 수도 있다.
이러한 경우에도, 수지(70)의 높이 방향으로의 치수는 제 2 반도체 소 자(30b)의 전극(32b)과 하부층 측 배선 보드(10)의 본딩 패드(12)에 접속된 본딩 와이어(60)로 형성된 와이어 루프의 최상부를 노출함으로써 감소될 수 있다. 이것은 전자 부품 내장 기판(100)의 두께 감소에 기여한다.
(제 5 실시예)
전자 부품 내장 기판(100)은 상술한 실시예의 각각의 이전 설명에 기술되었지만, 본 발명은 전자 부품 내장 기판(100)에 부가하여, 전자 부품을 함유하는 PoP(패키지-온-패키지) 구조의 전자 부품 패키지(200)에 적용될 수 있다. 도 6은 본 발명에 따른 전자 부품 내장 기판을 사용하는 PoP 구조의 전자 부품 패키지의 구성을 도시하는 횡단면도이다. PoP 구조의 전자 부품 패키지(200)는 제 4 실시예의 이전 설명에 기술된 전자 부품 내장 기판(예를 들어, 반도체 패키지)(100A, 100B)를 두께 방향으로 배열함으로써 형성된다.
반도체 패키지의 두께 치수 및 평면 치수는 본 실시예를 사용함으로써 상당히 감소될 수 있다. 또한, 전기적 접속의 높은 신뢰도를 갖는 PoP 구조의 전자 부품 패키지(200)가 제공될 수 있다.
(전자 부품 내장 기판의 제조 방법)
다음, 제 1 실시예에 따른 전자 부품 내장 기판(100)의 제조 방법을 이하에 설명한다. 도 7 내지 도 11은 본 발명에 따른 제조 공정의 단계에서, 전자 부품 내장 기판(100)의 상태를 도시하는 단면도이다. 부수적으로, 공지된 방법이 하부층 측 배선 보드(10)와 상부층 측 배선 보드(20)에 배선 패턴을 형성하는 방법으로서 사용될 수 있다. 따라서, 이들 방법의 상세한 설명은 여기서 생략된다.
도 7에 도시된 바와 같이, 전자 부품으로서 기능하는 반도체 소자(30)는 제 1 배선 보드로서 기능하는 하부층 측 배선 보드(10)에 위치되고 탑재된다. 반도체 소자(30)는 접착제를 통해 하부층 측 배선 보드(10)에 본딩된다. 반도체 소자(30)가 탑재된 이후, 반도체 소자(30)의 전극(32)과 하부층 측 배선 보드(10)의 본딩 패드(12)가 본딩 와이어(60)에 의해 서로 접속된다. 하부층 측 배선 보드(10)에 형성된 반도체 소자(30)와 배선 패턴은 서로 전기적으로 접속된다. 전극(32)은 수지(70)를 포팅함으로써 에폭시 수지와 같은 수지(70)로 코팅된다. 수지(70)는 그때 경화된다.
다음, 도 8에 도시된 바와 같이, 회로 부품(16)은 솔더에 의해 하부층 측 배선 보드(10)에 형성된 배선 패턴의 노출된 부분에 접속된다. 반도체 소자(30)가 와이어 본딩 접속에 의해 하부층 측 배선 보드(10)에 이미 탑재되었음에도 불구하고, 전극(32)은 보호재로서 기능하는 수지(70)로 코팅된다. 따라서, 회로 부품(16)이 하부층 측 배선 보드(10)에 탑재되는 경우, 전극(32)은 플럭스와 솔더에 의해 손상받지 않는다. 즉, 하부층 측 배선 보드(10)와 반도체 소자(30) 사이의 전기적인 접속의 신뢰도가 유지될 수 있다.
다음, 도 9에 도시된 바와 같이, 구리 코어(42)를 갖는 각 솔더볼(40)이 접속되는 하면에 대해, 제 2 배선 보드로서 기능하는 상부층 측 배선 보드(20)가 하부층 측 배선 보드(10)의 상면에 위치된다. 솔더볼(40)의 각각의 직경 치수는 결합된 구리 코어(42)의 직경 치수가 하부층 측 배선 보드(10)의 상면의 높이 위치 및 본딩 와이어(60)의 와이어 루프의 상단면(예를 들어, 최상부)의 높이 위치 사이 의 간극보다 크도록 세팅된다.
상부층 측 배선 보드(20)가 하부층 측 배선 보드(10)에 위치된 이후, 솔더볼(40)은 리플로잉된다. 따라서, 구리 코어(42)의 외주부를 덮는 솔더가 주조되어, 하부층 측 배선 보드(10)와 상부층 측 배선 보드(20)가 전기적으로 서로 접속된다. 솔더볼(40)의 리플로잉이 완료되면, 하부층 측 배선 보드(10)와 상부층 측 배선 보드(20) 사이의 공간에 남아있는 플럭스를 제거하도록 클리닝 동작이 수행된다. 때로는, 클리닝 화학 재료로서 산이 사용된다. 하지만, 반도체 소자(30)의 전극(32)은 보호재로서 기능하는 수지(70)로 코팅된다. 따라서, 반도체 칩(30)의 전극(32)(알루미늄으로 이루어짐)과 본딩 와이어(60) 사이의 전기적인 접속의 신뢰도가 본딩 와이어(60)를 전극(32)에 접속시키는 것과 동일한 수준으로 유지될 수 있다.
다음, 도 10에 도시된 바와 같이, 밀봉 수지(50)는 하부층 측 배선 보드(10)와 상부층 측 배선 보드(20) 사이로 주사된다. 밀봉 수지(50)는 트랜스퍼 몰딩 또는 모세관 현상을 이용하는 수지의 주조(casting) 방법을 수행함으로써 주사된다.
따라서, 하부층 측 배선 보드(10)와 상부 측 배선 기판(20) 사이의 공간은 밀봉 수지(50)로 충전된다. 보로재로서 기능하는 수지(70)로 코팅되지 않은 본딩 와이어(60)는 밀봉 수지(50)에 의해 보호된다.
밀봉 수지(50)의 주사가 완료되면, 솔더 등으로 이루어진 범프(14)가 도 11에 도시된 바와 같이, 하부층 측 배선 보드(10)의 하면에 접속된다. 따라서, 전자 부품 내장 기판(100)이 완료된다.
이전 설명에서, 전자 부품 내장 기판(100)과 전자 부품 내장 기판(100)을 사용하는 PoP 구조의 패키지가 본 실시예의 설명에 기초하여, 상세하게 기술되었다. 하지만, 본 발명은 상술한 실시예에 한정되는 것은 아니다. 본 발명의 정신으로부터 벗어나지 않고 이루어진 다양한 수정이 본 발명의 기술적 범주 내에 포함되는 것이 명백하다.
예를 들어, 본 실시예는 전자 부품(30)으로서 반도체 소자를 사용함으로써 설명하였지만, 전자 부품(30)으로 제한되는 것은 아니다. 다른 전자 부품이 사용될 수 있음이 명백하다.
또한, 제 4 실시예의 이전 설명에서 기술한 바와 같이, 복수의 전자 부품(30a, 30b)이 제 1 배선 보드로서 기능하는 하부층 측 배선 보드(10)와, 제 2 배선 보드로서 기능하는 상부층 측 배선 보드(20) 사이의 상하 방향으로 배열된 경우, 하부측 층 전자 부품(예를 들어, 반도체 소자)(30a)이 플립 칩 접속 대신 와이어 본딩에 의해, 하부층 측 배선 보드(10)에 접속될 수 있다.
도 1은 본 발명의 제 1 실시예에 따른 전자 부품 내장 기판을 도시하는 횡단면도.
도 2는 전자 부품과 기판 사이의 와이어 본딩부를 도시하는 개략도.
도 3은 본 발명의 제 2 실시예에 따른 전자 부품 내장 기판의 구조를 도시하는 횡단면도.
도 4는 본 발명의 제 3 실시예에 따른 전자 부품 내장 기판의 구조를 도시하는 횡단면도.
도 5는 본 발명의 제 4 실시예에 따른 전자 부품 내장 기판의 구조를 도시하는 횡단면도.
도 6은 본 발명에 따른 전자 부품 내장 기판을 사용하는 POP구조의 전자 부품 패키지의 구성을 도시하는 횡단면도.
도 7은 본 발명에 따른 제조 공정의 단계에서 전자 부품 내장 기판의 상태를 도시하는 단면도.
도 8은 본 발명에 따른 제조 공정의 단계에서 전자 부품 내장 기판의 상태를 도시하는 단면도.
도 9는 본 발명에 따른 제조 공정의 단계에서 전자 부품 내장 기판의 상태를 도시하는 단면도.
도 10은 본 발명에 따른 제조 공정의 단계에서 전자 부품 내장 기판의 상태를 도시하는 단면도.
도 11은 본 발명에 따른 제조 공정의 단계에서 전자 부품 내장 기판의 상태를 도시하는 단면도.
도 12는 전자 부품이 배선 보드 사이에 탑재되고, 배선 보드 사이의 간격이 수지로 밀봉되는 전자 부품 내장 기판의 관련된 구조를 도시하는 횡단면도.
도 13은 전자 부품이 와이어 본딩에 의해 배선 보드에 탑재되는 전자 부품 내장 기판의 제 1 증가된 구조를 도시하는 횡단면도.
도 14는 전자 부품이 와이어 본딩에 의해 배선 보드에 탑재되는 전자 부품 내장 기판의 제 1 증가된 구조를 도시하는 횡단면도.
*도면의 주요 부분에 대한 부호의 설명*
10 : 하부층 측 배선 보드
12 : 본딩 패드
14 : 범프
16 : 회로 부품
20 : 상부층 측 배선 보드
30 : 전자 부품
32 : 전극
40 : 솔더볼
42 : 구리 코어
44 : 솔더
50 : 밀봉 수지
60 : 본딩 와이어
70 : 수지
100 : 전자 부품 내장 기판

Claims (6)

  1. 적어도 2개의 배선 보드와,
    상기 2개의 배선 보드 사이에 설치되는 전자 부품과,
    상기 전자 부품의 전극을 포함하고,
    상기 전극은 상기 배선 보드 중 적어도 하나에 전기적으로 접속되고, 상기 배선 보드는 서로 전기적으로 접속되며, 상기 배선 보드 사이의 간격은 수지로 밀봉되고,
    상기 배선 보드 중 하나에 형성된 본딩 패드는 본딩 와이어에 의해 상기 전자 부품의 전극에 전기적으로 접속되고,
    상기 전자 부품의 전극과 상기 본딩 와이어 사이의 적어도 접속부는 보호재로 코팅되는 것을 특징으로 하는 전자 부품 내장 기판.
  2. 제 1 항에 있어서,
    상기 전자 부품의 전극과 상기 본딩 와이어 사이의 상기 접속부는 상기 본딩 와이어와 하나의 상기 배선 보드 사이의 접속부와, 상기 본딩 와이어로 형성된 와이어 루프(wire loop)의 최상부가 노출된 상태에서, 상기 보호재로 코팅되는 것을 특징으로 하는 전자 부품 내장 기판.
  3. 제 1 항에 있어서,
    솔더볼은 상기 배선 보드를 전기적으로 접속시키기 위해 사용되는 것을 특징으로 하는 전자 부품 내장 기판.
  4. 제 3 항에 있어서,
    상기 솔더볼은, 도전체로 형성된 코어로서의 구면체(spherical body)의 외부면을 솔더로 코팅함으로써 형성된 코어 함유 솔더볼인 것을 특징으로 하는 전자 부품 내장 기판.
  5. 제 1 배선 보드의 소정 부분에 전자 부품을 탑재하는 단계와,
    본딩 와이어에 의해 상기 제 1 배선 보드에 형성된 본딩 패드를 상기 전자 부품의 전극에 전기적으로 접속시키는 와이어 본딩을 수행하는 단계와,
    상기 전자 부품의 전극과 상기 본딩 와이어 사이의 적어도 접속부를 보호재로 코팅하는 단계와,
    상기 제 1 배선 보드와는 별도로 형성된 제 2 배선 보드의 일측면이 상기 제 1 배선 보드의 일측면과 대면하도록 상기 제 1 배선 보드와 상기 제 2 배선 보드를 배열하고, 솔더볼을 리플로잉(reflowing)함으로써 상기 제 1 배선 보드와 상기 제 2 배선 보드를 서로 전기적으로 접속시키는 단계와,
    상기 제 1 배선 보드와 상기 제 2 배선 보드 사이의 일부분을 클린(clean)하도록 상기 솔더볼을 리플로잉하는 단계와,
    상기 제 1 배선 보드와 상기 제 2 배선 보드 사이의 일부분을 밀봉하는 단계 를 포함하는 것을 특징으로 하는 전자 부품 내장 기판의 제조 방법.
  6. 제 5 항에 있어서,
    상기 전자 부품의 전극과 상기 본딩 와이어 사이의 상기 접속부를 보호재로 코팅하는 단계에서,
    상기 전자 부품의 전극과 상기 본딩 와이어 사이의 상기 접속부는 상기 본딩 와이어와 상기 제 1 배선 보드의 본딩 패드 사이의 접속부와, 상기 본딩 와이어로 형성된 와이어 루프의 최상부가 노출된 상태에서 상기 보호재로 코팅되는 것을 특징으로 하는 전자 부품 내장 기판의 제조 방법.
KR1020070133317A 2006-12-19 2007-12-18 전자 부품 내장 기판 및 전자 부품 내장 기판의 제조 방법 KR101302640B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00341004 2006-12-19
JP2006341004A JP4423285B2 (ja) 2006-12-19 2006-12-19 電子部品内蔵基板および電子部品内蔵基板の製造方法

Publications (2)

Publication Number Publication Date
KR20080057174A true KR20080057174A (ko) 2008-06-24
KR101302640B1 KR101302640B1 (ko) 2013-09-05

Family

ID=39567740

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070133317A KR101302640B1 (ko) 2006-12-19 2007-12-18 전자 부품 내장 기판 및 전자 부품 내장 기판의 제조 방법

Country Status (5)

Country Link
US (1) US8355262B2 (ko)
JP (1) JP4423285B2 (ko)
KR (1) KR101302640B1 (ko)
CN (1) CN101207970A (ko)
TW (1) TWI419300B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8115380B2 (en) * 2008-08-14 2012-02-14 Global Oled Technology Llc Display device with chiplets
JP5352437B2 (ja) 2009-11-30 2013-11-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5589462B2 (ja) * 2010-03-16 2014-09-17 カシオ計算機株式会社 半導体装置及び半導体装置の製造方法
WO2012015085A1 (en) * 2010-07-30 2012-02-02 Lg Innotek Co., Ltd. Printed circuit board and method of manufacturing the same
JP6124513B2 (ja) 2012-05-17 2017-05-10 新光電気工業株式会社 半導体装置及びその製造方法
US9299650B1 (en) * 2013-09-25 2016-03-29 Stats Chippac Ltd. Integrated circuit packaging system with single metal layer interposer and method of manufacture thereof
DE112014006563T5 (de) * 2014-04-09 2017-02-16 GM Global Technology Operations LLC Systeme und verfahren zum verstärkten kleben
KR102381428B1 (ko) * 2015-03-02 2022-04-01 삼성디스플레이 주식회사 표시 장치
US9971970B1 (en) 2015-04-27 2018-05-15 Rigetti & Co, Inc. Microwave integrated quantum circuits with VIAS and methods for making the same
FR3044864B1 (fr) * 2015-12-02 2018-01-12 Valeo Systemes De Controle Moteur Dispositif electrique et procede d'assemblage d'un tel dispositif electrique
KR20170138644A (ko) * 2016-06-08 2017-12-18 삼성전자주식회사 Pop 구조의 반도체 어셈블리 및 이를 포함하는 전자 장치
US11121301B1 (en) 2017-06-19 2021-09-14 Rigetti & Co, Inc. Microwave integrated quantum circuits with cap wafers and their methods of manufacture
US11664300B2 (en) * 2019-12-26 2023-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Fan-out packages and methods of forming the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03295266A (ja) 1990-04-12 1991-12-26 Hitachi Ltd 高集積半導体装置
US5861666A (en) * 1995-08-30 1999-01-19 Tessera, Inc. Stacked chip assembly
US6337445B1 (en) * 1998-03-16 2002-01-08 Texas Instruments Incorporated Composite connection structure and method of manufacturing
JP2000286380A (ja) 1999-03-30 2000-10-13 Nec Corp 半導体の実装構造および製造方法
JP3798620B2 (ja) * 2000-12-04 2006-07-19 富士通株式会社 半導体装置の製造方法
JP2003347722A (ja) 2002-05-23 2003-12-05 Ibiden Co Ltd 多層電子部品搭載用基板及びその製造方法
TW567601B (en) * 2002-10-18 2003-12-21 Siliconware Precision Industries Co Ltd Module device of stacked semiconductor package and method for fabricating the same
JP3938071B2 (ja) 2003-02-27 2007-06-27 富士電機デバイステクノロジー株式会社 混成集積回路装置
JP2005311019A (ja) 2004-04-21 2005-11-04 Hitachi Ltd 半導体パワーモジュール
TWI316274B (en) * 2006-07-14 2009-10-21 Au Optronics Corp Method for fabricating thin film transistor

Also Published As

Publication number Publication date
CN101207970A (zh) 2008-06-25
KR101302640B1 (ko) 2013-09-05
JP4423285B2 (ja) 2010-03-03
TWI419300B (zh) 2013-12-11
TW200828560A (en) 2008-07-01
US8355262B2 (en) 2013-01-15
JP2008153492A (ja) 2008-07-03
US20080174978A1 (en) 2008-07-24

Similar Documents

Publication Publication Date Title
KR101302640B1 (ko) 전자 부품 내장 기판 및 전자 부품 내장 기판의 제조 방법
US8072770B2 (en) Semiconductor package with a mold material encapsulating a chip and a portion of a lead frame
US7713787B2 (en) Mounted body and method for manufacturing the same
JPH10321672A (ja) 半導体装置及びその製造方法
JP2008159955A (ja) 電子部品内蔵基板
KR100826988B1 (ko) 인쇄회로기판 및 이를 이용한 플립 칩 패키지
JP5290215B2 (ja) 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法
KR101417881B1 (ko) 전자 부품 내장 기판
US20120119358A1 (en) Semicondiuctor package substrate and method for manufacturing the same
KR102561718B1 (ko) 인터포저 지지 구조 메커니즘을 갖는 집적 회로 패키징 시스템 및 그 제조 방법
EP1737036A2 (en) Semiconductor device and manufacturing method of the same
EP1734579A2 (en) Semiconductor device and manufacturing method of the same
KR101101550B1 (ko) 솔더 볼 및 반도체 패키지
KR100475337B1 (ko) 고전력칩스케일패키지및그제조방법
JPH08250835A (ja) 金属バンプを有するｌｓｉパッケージの実装方法
KR20100066941A (ko) 인쇄회로기판 및 이를 이용한 반도체 패키지
KR100800166B1 (ko) 반도체 패키지
JP4963890B2 (ja) 樹脂封止回路装置
JP2009129975A (ja) 半導体装置及びその製造方法
JP2007180593A (ja) 半導体装置の製造方法
JP2008022016A (ja) 回路モジュール
KR20090001250A (ko) 반도체 패키지 및 반도체 패키지의 접속 단자 형성 방법
JP2011066131A (ja) 半導体装置及びその製造方法
KR19980034131A (ko) 플립 칩 구조 형성 방법
KR19980015061A (ko) 칩 스케일 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160727

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170804

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180730

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190729

Year of fee payment: 7