JP5589462B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP5589462B2
JP5589462B2 JP2010058586A JP2010058586A JP5589462B2 JP 5589462 B2 JP5589462 B2 JP 5589462B2 JP 2010058586 A JP2010058586 A JP 2010058586A JP 2010058586 A JP2010058586 A JP 2010058586A JP 5589462 B2 JP5589462 B2 JP 5589462B2
Authority
JP
Japan
Prior art keywords
sealing resin
wiring
substrate
semiconductor device
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010058586A
Other languages
English (en)
Other versions
JP2011192854A (ja
Inventor
裕康 定別当
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2010058586A priority Critical patent/JP5589462B2/ja
Publication of JP2011192854A publication Critical patent/JP2011192854A/ja
Application granted granted Critical
Publication of JP5589462B2 publication Critical patent/JP5589462B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。
従来の半導体装置では、基板にチップ部品を取り付け、LSI等のチップ部品を樹脂で封止した樹脂モールド化が進んでいる(例えば、特許文献1参照)。半導体装置の多機能化、微細ルール化に伴い、LSIの小型化、I/O端子の増大に伴う狭ピッチ化が進行している。
特開2003−258192号公報
ところで、チップ部品を樹脂で封止するには、以下の図11(a)〜(d)に示すようなプロセスが考えられる。
まず、図11(a)に示すような絶縁基板102の上面に配線103を形成し、ソルダーレジスト106で被覆する。次に、図11(b)に示すように、絶縁基板102の配線103が設けられた面の中央部に半導体チップ104を接着剤等により固定する。そして、半導体チップ104の図示しない電極端子と配線103の一端部103aとをボンディングワイヤー105により接続する。
次に、図11(c)に示すように、樹脂材料を滴下して半導体チップ104、ボンディングワイヤー105及び配線103の一端部103aを封止する封止樹脂107を形成する。その後、図11(d)に示すように、配線103の他端部103bに半田端子108を搭載する。
封止樹脂107に用いられる樹脂材料は、ワイヤー密度が高い場合、樹脂の粘土が十分に低くないとボイドが発生し易く、この部分の水分がリフロー時に膨張して同様にワイヤー不良の原因となる。また、熱膨張率が高い樹脂材料を用いると、リフロー時に高温に曝されることで膨張し、ボンディング剥がれやワイヤー切れといったワイヤー不良を引き起こすおそれがある。また、高い流動性と低熱膨張性は相反する側面がある。このため、封止樹脂107を設けた後に半田端子108を設ける方法では、封止樹脂107に用いる樹脂材料の選択の幅が狭まり、高価になる。
半田端子108を印刷法により設けない場合、配線103の他端部103bに半田ボールを搭載することにより半田端子108を設けることになる。しかし、半田ボールを搭載する場合には、配線103の他端部103bに金メッキ処理を施す必要があり、工数が増え、印刷法よりもコスト高になるという問題がある。
本発明の課題は、ローコストな半導体装置及び半導体装置の製造方法を提供することである。
以上の課題を解決するために、本発明の一の態様によれば、絶縁基板と、前記絶縁基板の少なくとも一方の面に設けられた配線と、前記配線の一端に形成された半田端子と、前記一方の面に固定され、前記配線の他端と接続された半導体チップと、前記半導体チップを封止する第1封止樹脂と、一方の面及び前記一方の面と反対側の他方の面を有するメイン基板と、前記メイン基板の前記一方の面に設けられ、前記半田端子と融着させることにより前記絶縁基板を前記メイン基板に固定する端子と、前記第1封止樹脂を覆うとともに前記絶縁基板と前記メイン基板との間隙において前記半田端子に接するように充填され且つ前記メイン基板の前記一方の面において前記半田端子が形成されている領域に対応する前記メイン基板の前記他方の面の領域を覆うように封止する第2封止樹脂と、を備えることを特徴とする半導体装置が提供される。
前記メイン基板は、前記第1封止樹脂と対応する位置に穴が設けられており、前記穴内部も第2封止樹脂により封止されていることを特徴とするものであってもよい。
前記第2封止樹脂の厚さは前記第1封止樹脂の厚さよりも厚いことを特徴とするものであってもよい。
前記第1封止樹脂材料は、前記第2封止樹脂材料よりも高耐圧・高耐熱性であることを特徴とするものであってもよい。
前記配線上に、前記配線の前記一端と前記他端を露出させる開口が形成されたレジストが形成されていることを特徴とするものであってもよい。
前記配線の前記他端上面も前記第1封止樹脂により封止されていることを特徴とするものであってもよい。
本発明の他の態様によれば、配線と、前記配線の一端に形成された半田端子と、前記配線の他端に接続された半導体チップと、が一方の面に設けられた絶縁基板と、一方の面及び前記一方の面と反対側の他方の面を有し、前記絶縁基板の一方の面に形成された前記半田端子と対応する位置に端子が設けられたメイン基板と、を備えた半導体装置の製造方法において、前記半導体チップを第1封止樹脂により封止する第1工程と、前記半田端子と前記端子とを融着させることにより前記絶縁基板を前記メイン基板に固定する第2工程と、前記第1封止樹脂を覆うとともに前記絶縁基板と前記メイン基板との間隙において前記半田端子に接するように充填され且つ前記メイン基板の前記一方の面において前記半田端子が形成されている領域に対応する前記メイン基板の前記他方の面の領域を覆う第2封止樹脂を形成する第3工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
前記メイン基板は、前記第1封止樹脂と対応する位置に穴が設けられており、前記穴内部も第2封止樹脂により封止されていることを特徴とするものであってもよい。
前記第1工程において、前記第1封止樹脂は前記第1封止樹脂材料ポッティング法により滴下されてなることを特徴とするものであってもよい。
本発明によれば、ローコストな半導体装置の製造方法及び半導体装置の実装方法を提供することができる。
本発明の実施形態に係る半導体装置に用いられるサブ基板1の平面図である。 図1のII−II矢視断面図である。 サブ基板1の製造方法の説明図である。 サブ基板1の製造方法の説明図である。 サブ基板1の製造方法の説明図である。 サブ基板1が実装されるメイン基板10を示す断面図である。 サブ基板1のメイン基板10への実装方法の説明図である。 サブ基板1のメイン基板10への実装方法の説明図である。 サブ基板1のメイン基板10へ実装された状態を示す断面図である。 (a)〜(c)はサブ基板1に用いられる他の形態の絶縁基板を示す断面図である。 (a)〜(d)はチップ部品を樹脂で封止するプロセスの説明図である。
以下に、本発明を実施するための好ましい形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。
図1は本発明の実施形態に係る半導体装置に用いるサブ基板1の平面図であり、図2は図1のII−II矢視断面図である。図1、図2に示すように、サブ基板1は、絶縁基板2と、配線3と、半導体チップ4と、ボンディングワイヤー5と、ソルダーレジスト6と、仮封止樹脂7Aと、半田端子8と、等を備える。
絶縁基板2は、例えば、ガラス布基材エポキシ樹脂、ガラス布基材ポリイミド樹脂その他のガラス布基材絶縁性樹脂複合材といった繊維強化樹脂からなる。
配線3は、例えば銅等の導体からなる。複数の配線3が、絶縁基板2の一方の面に、絶縁基板2の中央側から外周側に向かって放射状に設けられている。
半導体チップ4は、シリコンの半導体基板に集積回路を設けたものである。半導体チップ4は、接着剤等により絶縁基板2の配線3が設けられた面の中央部に固定される。半導体チップ4には図示しない電極端子が設けられており、電極端子は配線3の中央側端部3aとボンディングワイヤー5により接続される。
絶縁基板2の配線3が設けられた面は、ソルダーレジスト6により覆われている。ソルダーレジスト6には、半導体チップ4が固定される中央部分に開口6aが設けられている。開口6aにおいて、配線3の中央側端部3aが露出されている。また、ソルダーレジスト6には、絶縁基板2の外周部において、配線3の外周側端部3bを露出させる開口6bが設けられている。
仮封止樹脂7Aは、開口6a内に樹脂材料を滴下する(ポッティング)ことにより設けられ、半導体チップ4、ボンディングワイヤー5及び配線3の一端部を仮封止する。仮封止樹脂7Aを設けることで、実装工程での汚れによる絶縁性低下を防ぎ機械強度を高めることができる。
仮封止樹脂7Aの厚さは絶縁性を確保するためには数10μm程度で十分であり、厚くても100〜200μm程度である。後述するリフロー法によるメイン基板10への実装時に仮封止樹脂7Aが加熱されるが、仮封止樹脂7Aがこの程度の厚さであると、リフロー加熱初期の温度の比較的低い予備加熱時時に仮封止樹脂7A内部の水分が除去される。また、仮封止樹脂7Aの厚さを薄くすることで、加熱時の熱膨張による応力を相対的に小さくすることができる。このため、ボンディング剥がれやワイヤー切れといったワイヤー不良が発生する可能性を低減することができる。
なお、半導体チップ4、ボンディングワイヤー5及び配線3は、後述するように、図9に示すメイン基板10への実装後、本封止樹脂7Bにより本封止される。
半田端子8は、開口6bを塞ぐように設けられている。半田端子8は、フラックスにスズ等からなる半田の粉末が混ざったペースト状のものを、印刷マスクを用いてスクリーン印刷法等により設けることができる。半田端子8は、配線3及びボンディングワイヤー5を介して半導体チップ4の電極端子と導通している。
ここで、図3〜図5を用いてサブ基板1の製造方法について説明する。
まず、図3に示すように、絶縁基板2の上面に配線3を形成し、ソルダーレジスト6をパターニングする。
次に、図4に示すように、開口6bを塞ぐように半田端子8を形成する。半田端子8は印刷法により設けることができる。
次に、図5に示すように、絶縁基板2の配線3が設けられた面の中央部に半導体チップ4を接着剤等により固定する。そして、半導体チップ4の図示しない電極端子と配線3の中央側端部3aとをボンディングワイヤー5により接続する。
その後、開口6aを塞ぐように仮封止樹脂7Aの材料を滴下する(ポッティング)。滴下した樹脂材料が固化することで、半導体チップ4、ボンディングワイヤー5及び配線3の一端部を仮封止する仮封止樹脂7Aが形成される。以上により、図1、図2に示すサブ基板1が完成する。
次に、サブ基板1が実装されるメイン基板10について説明する。
図6はサブ基板1等が実装される前のメイン基板10を示す断面図である。図6に示すように、メイン基板10は、絶縁基板12と、絶縁基板の一方の面に設けられた配線13と、配線13を被覆するソルダーレジスト16と、等を備える。なお、メイン基板10のサブ基板1が取り付けられる位置には、仮封止樹脂7Aと対応する位置に穴17が設けられている。また、ソルダーレジスト16には、配線13の端部13aを露出させる開口16a、16b、16cが設けられている。開口16a、16b、16cには、印刷法により半田端子18A、18B、18Cが設けられている。
次に、図6〜図9を用いて、サブ基板1のメイン基板10への実装方法について説明する。まず、図6に示すように、ソルダーレジスト16の開口16a、16b、16cを塞ぐように印刷法により半田端子18A、18B、18Cを形成する。
次に、図7に示すように、メイン基板10の上部に、サブ基板1を載置する。このとき、サブ基板1の仮封止樹脂7A及び半田端子8が設けられた面を下に向け、半田端子8を半田端子18Aの上部に載置し、かつ、仮封止樹脂7Aが穴17の内部となるように配置する。
なお、半田端子18B、18C上にも、その他の素子19が配置される。
次に、サブ基板1及びメイン基板10を加熱して半田端子8、18Aを融かし、冷却することで図8に示すように一体化させる(リフロー法)。このとき、仮封止樹脂7A内の水分が除去される。
なお、リフロー時に、半田端子18B、18Cも融かし、冷却することで、その他の素子19も実装する。
その後、穴17の内部に樹脂材料を滴下する(ポッティング)。滴下した樹脂材料が固化することで、図9に示すように、半導体チップ4、ボンディングワイヤー5及び配線3の一端部3aを本封止する本封止樹脂7Bが形成される。本封止樹脂7Bの厚さはメイン基板10の一部上面を覆う程度であれば望ましく、2〜3mm程度である。
以上のようにして、サブ基板1のメイン基板10への実装が完了する。
このように、本発明によれば、半田端子8を設けてから仮封止樹脂7Aにより半導体チップ4やボンディングワイヤー5を仮封止するため、仮封止樹脂7Aが半田印刷の妨げとならない。このため、あらかじめ半田端子8を印刷法により安価に設けることができる。また、本封止樹脂7Bによりサブ基板1とメイン基板10とが固定されるので、機械強度を高め、耐衝撃性を向上させることができる。
さらに、薄い仮封止樹脂7Aで封止を行った後、リフロー法によりサブ基板1をメイン基板10へ実装する際に、仮封止樹脂7A内の水分をリフロー加熱初期の予備加熱の段階で除去することができるとともに、加熱時の熱膨張による応力を相対的に小さくすることができる。また、仮封止する使用量の少ない仮封止樹脂7Aにはグレードの高い樹脂材料(高耐圧・高耐熱性のポリイミドやエポキシ系樹脂等)を用いる一方で、本封止後には本封止樹脂7Bはリフロー時の高温には曝されないため、本封止する本封止樹脂7Bは高耐圧・高耐熱性材料である必要がなく、安価なエポキシ系樹脂材料等を用いることができ、全体のコストを下げることができる。つまり、仮封止樹脂7A材料は使用量が少ないため、本封止樹脂7B材料よりも高耐圧・高耐熱性材料を用いることが出来る。
また、本発明によれば、配線3の他端部3bに半田端子8を設けてから封止樹脂7により半導体チップ4やボンディングワイヤー5を封止するため、配線3の他端部3bが露出したまま封止の熱に曝されることがなく、金メッキ処理を施す必要がない。このため、サブ基板1をローコストで製造し、実装することができる。
また、本発明によれば、半導体チップ4には電極端子が設けられており、電極端子は配線3の中央側端部3aとボンディングワイヤー5により接続されるとしたが、これに限らず、半導体チップ4に設けられた電極端子と配線3の中央側端部3aとが何らかの手段により接続されていれば良い。
なお、サブ基板1に用いられる絶縁基板の形状は、上記実施例に限られない。例えば、図10(a)に示すように、絶縁基板2の一方の面に配線3、ソルダーレジスト6、半田端子8が設けられるとともに、他方の面にもソルダーレジスト6により被覆されたものを用いてもよい。あるいは、図10(b)に示すように、絶縁基板2の配線3が設けられた面と反対側の面にグランドレイヤー3Aが設けられ、絶縁基板2に設けられたスルーホール3Bにより配線3とグランドレイヤー3Aとが接続されたものを用いてもよい。
あるいは、図10(c)に示すように、絶縁基板2の両面にべたのグランドレイヤー3A、3Aが形成され、一方のグランドレイヤー3A上に層間絶縁層2Aが形成され、層間絶縁層2A上に配線3、ソルダーレジスト6、半田端子8が設けられたものを用いてもよい。
また、本実施形態においては、メイン基板10にも半田端子18A、18B、18Cを印刷形成したが、これに限らず、端子に半田を形成しなくても良い。
また、リフローの際に半田端子8の材料であるスズ等が配線3材料である銅等に拡散しないように、配線3の他端部3b上にニッケル等からなるバリア層を設けても良い。
1、101 半導体装置
2、12、102 絶縁基板
3、13、103 配線
3a、3b、13a、103a、103b 端部
4、104 半導体チップ
5、105 ボンディングワイヤー
6、106 ソルダーレジスト
6a、6b、16a、106a、106b 開口
7A 仮封止樹脂
7B 本封止樹脂
107 封止樹脂
8、108 半田端子
10 メイン基板
17 穴

Claims (9)

  1. 絶縁基板と、
    前記絶縁基板の少なくとも一方の面に設けられた配線と、
    前記配線の一端に形成された半田端子と、
    前記一方の面に固定され、前記配線の他端と接続された半導体チップと、
    前記半導体チップを封止する第1封止樹脂と、
    一方の面及び前記一方の面と反対側の他方の面を有するメイン基板と、
    前記メイン基板の前記一方の面に設けられ、前記半田端子と融着させることにより前記絶縁基板を前記メイン基板に固定する端子と、
    前記第1封止樹脂を覆うとともに前記絶縁基板と前記メイン基板との間隙において前記半田端子に接するように充填され且つ前記メイン基板の前記一方の面において前記半田端子が形成されている領域に対応する前記メイン基板の前記他方の面の領域を覆うように封止する第2封止樹脂と、
    を備えることを特徴とする半導体装置。
  2. 前記メイン基板は、前記第1封止樹脂と対応する位置に穴が設けられており、前記穴内部も前記第2封止樹脂により封止されていることを特徴とする請求項1に記載の半導体装置。
  3. 前記第2封止樹脂の厚さは前記第1封止樹脂の厚さよりも厚いことを特徴とする請求項1又は2に記載の半導体装置。
  4. 前記第1封止樹脂材料は、前記第2封止樹脂材料よりも高耐圧・高耐熱性であることを特徴とする請求項1乃至3の何れか一項に記載の半導体装置。
  5. 前記配線上に、前記配線の前記一端と前記他端を露出させる開口が形成されたレジストが形成されていることを特徴とする請求項1乃至4の何れか一項に記載の半導体装置。
  6. 前記配線の前記他端上面も前記第1封止樹脂により封止されていることを特徴とする請求項1乃至5の何れか一項に記載の半導体装置
  7. 配線と、前記配線の一端に形成された半田端子と、前記配線の他端に接続された半導体チップと、が一方の面に設けられた絶縁基板と、
    一方の面及び前記一方の面と反対側の他方の面を有し、前記絶縁基板の一方の面に形成された前記半田端子と対応する位置に端子が設けられたメイン基板と、
    を備えた半導体装置の製造方法において、
    前記半導体チップを第1封止樹脂により封止する第1工程と、
    前記半田端子と前記端子とを融着させることにより前記絶縁基板を前記メイン基板に固定する第2工程と、
    前記第1封止樹脂を覆うとともに前記絶縁基板と前記メイン基板との間隙において前記半田端子に接するように充填され且つ前記メイン基板の前記一方の面において前記半田端子が形成されている領域に対応する前記メイン基板の前記他方の面の領域を覆う第2封止樹脂を形成する第3工程と、
    を含むことを特徴とする半導体装置の製造方法。
  8. 前記メイン基板は、前記第1封止樹脂と対応する位置に穴が設けられており、前記穴内部も前記第2封止樹脂により封止されていることを特徴とする請求項7に記載の半導体装置の製造方法。
  9. 前記第1工程において、前記第1封止樹脂は前記第1封止樹脂材料ポッティング法により滴下されてなることを特徴とする請求項7又は8に記載の半導体装置の製造方法。
JP2010058586A 2010-03-16 2010-03-16 半導体装置及び半導体装置の製造方法 Expired - Fee Related JP5589462B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010058586A JP5589462B2 (ja) 2010-03-16 2010-03-16 半導体装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010058586A JP5589462B2 (ja) 2010-03-16 2010-03-16 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011192854A JP2011192854A (ja) 2011-09-29
JP5589462B2 true JP5589462B2 (ja) 2014-09-17

Family

ID=44797461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010058586A Expired - Fee Related JP5589462B2 (ja) 2010-03-16 2010-03-16 半導体装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5589462B2 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02172245A (ja) * 1988-12-26 1990-07-03 Hitachi Ltd 半導体装置
JPH10294423A (ja) * 1997-04-17 1998-11-04 Nec Corp 半導体装置
JP3967263B2 (ja) * 2002-12-26 2007-08-29 セイコーインスツル株式会社 半導体装置及び表示装置
JP4837513B2 (ja) * 2006-10-04 2011-12-14 シャープ株式会社 半導体パッケージの製造方法、及び表示装置の製造方法
JP4423285B2 (ja) * 2006-12-19 2010-03-03 新光電気工業株式会社 電子部品内蔵基板および電子部品内蔵基板の製造方法
JP4901458B2 (ja) * 2006-12-26 2012-03-21 新光電気工業株式会社 電子部品内蔵基板
JP4864810B2 (ja) * 2007-05-21 2012-02-01 新光電気工業株式会社 チップ内蔵基板の製造方法
JP4833192B2 (ja) * 2007-12-27 2011-12-07 新光電気工業株式会社 電子装置

Also Published As

Publication number Publication date
JP2011192854A (ja) 2011-09-29

Similar Documents

Publication Publication Date Title
JP5138277B2 (ja) 配線基板およびその製造方法
US20060202331A1 (en) Conductive bump structure of circuit board and method for fabricating the same
JP2004023101A (ja) 半導体素子パッケージおよびその製造方法
WO1999036957A1 (fr) Boitier de semiconducteur
KR20080106013A (ko) 배선 기판 및 그 제조 방법
KR20040100949A (ko) 반도체 패키지의 제조 방법, 및 반도체 장치의 제조 방법
US20060283627A1 (en) Substrate structure of integrated embedded passive components and method for fabricating the same
KR101585905B1 (ko) 모듈 및 그 제조 방법
US6887778B2 (en) Semiconductor device and manufacturing method
KR101208028B1 (ko) 반도체 패키지의 제조 방법 및 이에 의해 제조된 반도체 패키지
JP4712449B2 (ja) メタルコア回路基板
JP5397012B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2010232616A (ja) 半導体装置及び配線基板
JP2007059588A (ja) 配線基板の製造方法および配線基板
US8168525B2 (en) Electronic part mounting board and method of mounting the same
JP5589462B2 (ja) 半導体装置及び半導体装置の製造方法
JP2008198916A (ja) 半導体装置及びその製造方法
JP5229267B2 (ja) 電子装置
JP5544950B2 (ja) 半導体装置の製造方法及び半導体装置の実装方法
JP2004327743A (ja) 半田バンプ付き配線基板およびその製造方法
JP2006237367A (ja) プリント配線板
JP4751121B2 (ja) 配線基板
JP6467797B2 (ja) 配線基板、配線基板を用いた半導体装置およびこれらの製造方法
JP7425704B2 (ja) 半導体装置の製造方法および半導体装置
TWI315169B (en) Wiring substrate with improvement in tensile strength of traces

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120926

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130820

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140701

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140714

R150 Certificate of patent or registration of utility model

Ref document number: 5589462

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees