JP4833192B2 - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP4833192B2
JP4833192B2 JP2007335689A JP2007335689A JP4833192B2 JP 4833192 B2 JP4833192 B2 JP 4833192B2 JP 2007335689 A JP2007335689 A JP 2007335689A JP 2007335689 A JP2007335689 A JP 2007335689A JP 4833192 B2 JP4833192 B2 JP 4833192B2
Authority
JP
Japan
Prior art keywords
substrate
electronic device
semiconductor chip
electronic
copper core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007335689A
Other languages
English (en)
Other versions
JP2009158742A (ja
JP2009158742A5 (ja
Inventor
朋治 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2007335689A priority Critical patent/JP4833192B2/ja
Priority to KR1020080125601A priority patent/KR101501627B1/ko
Priority to US12/334,970 priority patent/US7782624B2/en
Priority to TW097150611A priority patent/TW200928699A/zh
Publication of JP2009158742A publication Critical patent/JP2009158742A/ja
Publication of JP2009158742A5 publication Critical patent/JP2009158742A5/ja
Application granted granted Critical
Publication of JP4833192B2 publication Critical patent/JP4833192B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/03—Constructional details, e.g. casings, housings
    • H04B1/036—Cooling arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Description

本発明は電子装置に係り、特にアンテナ及び発熱する電子素子を有した電子装置に関する。
近年の無線通信機器の小型に伴い、無線通信機器に搭載される電子装置の小型化が望まれている。小型化された電子装置としては、例えば特許文献１に開示されたものが知られている。図１は、特許文献１に開示された電子装置１００の概略構成を示す図である。
同図に示す電子装置１００は、基板１１０、半導体チップ１１５、及び銅コアはんだボール１１８等により構成されている。基板１１０は両面プリント配線基板であり、基板本体１１１の上面にアンテナ１１２が形成されると共に、下面には配線パターン１１３が形成されている。このアンテナ１１２と配線パターン１１３は、ビア１１４により接続されている。
半導体チップ１１５はバンプ１１６が形成されており、基板１１０の配線パターン１１３に形成されたパッドにフリップチップ接合される。また、半導体チップ１１５と基板本体１１１との間には、アンダーフィル樹脂１１７が配設される。更に、配線パターン１１３の端部には、外部接続端子となる銅コアはんだボール１１８が設けられている。
上記構成とされた電子装置１００は、図２に示すようにマザーボード１１９に実装される。この際、半導体チップ１１５がマザーボード１１９と対向するよう、換言するとアンテナ１１２が外側に位置するよう、電子装置１００はマザーボード１１９に実装される。
ところで、アンテナ１１２と共に配設されるような高周波対応の半導体チップ１１５は、一般に多大の熱を発生する。通常、このように熱が発生する半導体チップの冷却には放熱部材（例えば、放熱フィン等）が用いられるが、電子装置１００は実装状態で半導体チップ１１５がマザーボード１１９と対向した状態（図２参照）となっているため、半導体チップ１１５に放熱部材を設けることはできない。
また、基板１１０の半導体チップ１１５の配設面と反対側の面に放熱部材を設けることも考えられるが、電子装置１００はこの反対側の面にアンテナ１１２が形成されているため、この部位にも放熱部材を設けることはできない。このため、放熱フィン等の放熱部材では、半導体チップ１１５で発生する熱を有効に放熱することができなかった。
そこで図２に示すように、実装状態で半導体チップ１１５とマザーボード１１９との間にＴＩＭ１２０（放熱材料：Thermal Interface Material）を介装し、これにより半導体チップ１１５からの熱をマザーボード１１９に放熱することが考えられている。このＴＩＭ１２０としては、グリス、エラストマー（弾性のある高分子物質）シート、RTV（Room Temperature Vulcanization、室温硬化型のゴム）等を用いることができる。
特開２００７−２６６４４３号公報
しかしながら実際にこの方法を用いる場合には、リフロー処理により銅コアはんだボール１１８をマザーボード１１９にはんだ付けする前に、予め半導体チップ１１５とマザーボード１１９との間にＴＩＭ１２０を配設しておく必要がある。このため、使用するＴＩＭ１２０にはリフロー耐熱が必要となり、ＴＩＭ１２０の選択が制限がされ、ＴＩＭ１２０のコスト高が予想される。
また、ＴＩＭ１２０の厚さは、銅コアはんだボール１１８とマザーボード１１９との実装性が絡んでくる。即ち、ＴＩＭ１２０の厚さが規定値よりも大きいと、銅コアはんだボール１１８とマザーボード１１９との間にクリアランスが発生し、実装信頼性が低下してしまう。これを防止するには、ＴＩＭ１２０の厚さ管理を正確に行わなければならないという問題点があった。
本発明は上記の点に鑑みてなされたものであり、実装性を低下させることなく電子素子で発生する熱を確実に放熱しうる電子装置を提供することを目的とする。
上記の課題は、本発明の第１の観点からは、電子素子と、一面にアンテナが形成されると共に他面に前記電子素子が搭載された第１の基板と、前記電子素子と対向するよう前記第１の基板を積層すると共に外部接続部が設けられた第２の基板と、前記第１の基板と前記第２の基板を電気的に接続する接続部材と、前記第１の基板と前記第２の基板の間に配設され、前記電子素子と前記接続部材とを封止する樹脂材とを有し、前記樹脂材に無機フィラーが含有されてなる電子装置により解決することができる。
本発明によれば、電子素子で発生した熱は第２の基板に形成されたサーマルビア又は無機フィラーが混入された樹脂材を介して放熱される。サーマルビアは第２の基板に形成されるものであり、樹脂材は第１の基板と第２の基板との間に配設されるものである。従って、上記のサーマルビア又は樹脂材は、電子装置が基板等（例えば、マザーボード等）に実装される際、実装性に影響を及ぼすものではない。よって、電子装置の基板等への実装性を高めつつ、かつ電子素子で発生した熱を効率よく放熱することができる。
次に、本発明を実施するための最良の形態について図面と共に説明する。
図３は、本発明の第１実施形態である電子装置１Ａを示す断面図である。この電子装置１Ａは、表面部にアンテナ１２を形成すると共に、半導体チップ１５を内蔵した基板構造を有している。また、この電子装置１Ａは、マザーボード４５（図中、一点鎖線で示す）等の実装基板に実装されるものである。
電子装置１Ａは、大略すると第１の基板１０Ａ、半導体チップ１５、銅コアはんだボール１８、第２の基板２０Ａ、及びモールド樹脂３０等により構成されている。
第１の基板１０Ａは両面プリント配線基板であり、ＦＲ−４等の銅張積層板を用いている。具体的には、エポキシ等よりなる絶縁性を有した基板本体１１の両面に銅膜が形成され、この銅膜をエッチング等でパターニングすることによりアンテナ１２及び配線パターン１３を形成した構成とされている。
アンテナ１２は、この第１の基板１０Ａの外部に露出する第１面１０ａ（図３における上面）に形成されている。また、配線パターン１３は、第１面１０ａと反対側の面である第１の基板１０Ａの第２面１０ｂに形成されている。また、第１の基板１０Ａには、基板本体１１を貫通することにより第１面１０ａと第２面１０ｂとを連通するビア１４が形成されており、このビア１４によりアンテナ１２と配線パターン１３は電気的に接続された構成とされている。
本実施形態では、第１の基板１０Ａの第１面１０ａはアンテナ１２のみが形成された構成とされている。よって、アンテナ１２のパターンを自由度を持って設定することができる。このアンテナ１２の構造としては、パッチアンテナ、逆Ｆ型アンテナ、ダイポールアンテナ等の種々の構造を採用することが可能である。
半導体チップ１５は高周波対応のチップであり、その動作により発熱を行うものである。この半導体チップ１５は、第１の基板１０Ａの第２面１０ｂにフリップチップ接合することにより搭載される。即ち、半導体チップ１５に形成された電極には予めバンプ１６が形成されており、また第２面１０ｂに形成された配線パターン１３のバンプ接合位置にはパッドが設けられている。そしてバンプ１６を配線パターン１３のパッドに接合することにより、半導体チップ１５は第１の基板１０Ａに搭載される。また、接続信頼性を高めるため、半導体チップ１５と第１の基板１０Ａとの間にはアンダーフィル樹脂１７が充填される。
尚、図示の便宜上、各図では配線パターン１３が複数の全てのバンプ１６と接続されたように示すが、実際の配線パターン１３は各バンプ１６に対応して独立してパッドが形成されたパターンとなっている。
第２の基板２０Ａは、第１の基板１０Ａと同様にＦＲ−４等の銅張積層板を用いている。即ち，エポキシ等よりなる絶縁性を有した基板本体２１の両面に銅膜が形成され、この銅膜をエッチング等でパターニングすることによりバンプ接合電極２２、外部接続用電極２３、第１放熱用パターン２５、及び第２放熱用パターン２６等を形成した構成とされている。
バンプ接合電極２２及び外部接続用電極２３は、後述する銅コアはんだボール１８や外部接続用ボール３５の配設位置に形成されている。また、第１及び第２放熱用パターン２５，２６はいわゆるべたパターンであり、半導体チップ１５と対向する領域に形成されている。バンプ接合電極２２及び第１放熱用パターン２５は、内側（第１の基板１０Ａと対向する側）に位置する第２の基板２０Ａの第１面２０ａに形成され、外部接続用電極２３及び第２放熱用パターン２６は外側（第１面２０ａと反対側の面）に位置する第２面２０ｂに形成されている。
また、第２の基板２０Ａには、基板本体２を貫通して形成された複数のビア２４及びサーマルビア２７が形成されている。ビア２４は銅コアはんだボール１８の配設位置に形成されており、バンプ接合電極２２と外部接続用電極２３とを電気的に接続するものである。
また、サーマルビア２７は、第１及び第２放熱用パターン２５，２６の形成領域内（即ち、半導体チップ１５との対向領域内）に複数個形成されている。このサーマルビア２７は、第１放熱用パターン２５と第２放熱用パターン２６とを熱的に接続するものである。
即ち、サーマルビア２７は、第１放熱用パターン２５から第２放熱用パターン２６に向け熱移動を行う熱通路として機能するものである。従って、ビア２４とサーマルビア２７の直径は必ずしも等しくする必要はなく、半導体チップ１５の発熱量が大きい場合には、サーマルビア２７をビア２４に対して大径とする構成としてもよい。
尚、第１の基板１０Ａと第２の基板２０Ａは同一形状とされており、例えば15mm×15mm×0,2mmの大きさとされている。また半導体チップ１５は、例えば10mm×10mm×0,3mmの大きさとされている。
銅コアはんだボール１８は、球状の銅コア１８ａにはんだ膜１８ｂが被膜された構成されている。この銅コアはんだボール１８は、配線パターン１３とバンプ接合電極２２とを電気的に接続すると共に、第１の基板１０Ａと第２の基板２０Ａとの離間距離を規定値に保持するスペーサとしても機能する。本実施形態では、銅コア１８ａとして直径0.5mmの銅ボールを用いている。尚、銅コア１８ａに代えて、他の材質よりなる金属球や樹脂よりなる球体を用いることも可能である。
銅コアはんだボール１８が介在することにより第１の基板１０Ａと第２の基板２０Ａとの間に形成される空間部２８には、モールド樹脂３０が配設されている（図４（Ｅ）参照）。このモールド樹脂３０は、例えばエポキシ樹脂等に熱伝導性の高い無機フィラーを混入した構成とされている。
この無機フィラーとしては、窒化アルミニウム、アルミナ、シリカ、炭化珪素等を用いることができる。また、モールド樹脂３０に混入する無機フィラーのフィラー充填率は、７０％以上で９０％以下とすることが望ましい。これは、フィラー充填率が７０％未満になると第１及び第２の基板１０Ａ，２０Ａ、半導体チップ１５と、モールド樹脂３０との、熱膨張係数のマッチングが困難となる（モールド樹脂３０の熱膨張係数が高くなる）という不都合が発生し、またフィラー充填率が９０％を超えるとモールド樹脂３０の成形性が低下する（モールド樹脂の粘土が高くなる）という不都合が発生するからである。
また、モールド樹脂３０に混入する無機フィラーの粒径は、直径３０μｍ以上で７０μｍ以下とすることが望ましい。これは、フィラーの粒径が直径３０μｍ未満になるとモールド樹脂３０の形成性が低下する（モールド樹脂３０の粘度が高くなる）という不都合が発生し、またフィラーの粒径が直径７０μｍを超えると第１及び第２基板１０Ａ，２０Ａ、半導体チップ１５と、モールド樹脂３０との熱膨張係数のマッチングが困難となる（モールド樹脂３０の熱膨張係数が高くなるため）という不都合が発生するからである。
外部接続用ボール３５及び放熱用ボール３６は、いずれもはんだボールである。外部接続用ボール３５は、マザーボード４５と電気的に接続を行うためのはんだボールである。これに対して放熱用ボール３６は、サーマルビア２７を介して熱伝導される半導体チップ１５で発生した熱をマザーボード４５に放熱するためのはんだボールである。よって、放熱用ボール３６は必ずしもはんだボールに限定されるものではなく、熱伝導性の高い他の材質のボールを用いることも可能である。
上記構成とされた電子装置１Ａは、第１の基板１０Ａと第２の基板２０Ａとの間に配設される半導体チップ１５を封止するようにモールド樹脂３０が配設され、かつこのモールド樹脂３０には前記した特性を有する熱伝導性の高いフィラーが混入されているため、半導体チップ１５で発生する熱を効率よくモールド樹脂３０に放熱することができる。
また、第２の基板２０Ａの半導体チップ１５と対向する領域には第１放熱用パターン２５、サーマルビア２７、及び第２放熱用パターン２６が形成されている。また、半導体チップ１５と第１放熱用パターン２５との離間部分にも高熱伝導性を有するモールド樹脂３０が充填されている。
このため、半導体チップ１５で発生する熱は、モールド樹脂３０、第１放熱用パターン２５を介してサーマルビア２７に熱伝導し、更にサーマルビア２７から第２放熱用パターン２６及び放熱用ボール３６を介してマザーボード４５に放熱される。よって、これによっても半導体チップ１５で発生する熱を効率よく外部に放熱することができる。
更に本実施形態では、半導体チップ１５の放熱に必要な要素となるサーマルビア２７及びモールド樹脂３０は、電子装置１Ａを構成するものである。具体的には、サーマルビア２７は第２の基板２０Ａに形成されるものであり、モールド樹脂３０は第１の基板１０Ａと第２の基板２０Ａとの間に配設されるものである。
従って、サーマルビア２７及びモールド樹脂３０は、電子装置１Ａをマザーボード４５に実装する際、その実装性に影響を及ぼすものではない。よって、電子装置１Ａのマザーボード４５への実装性を高めることができ、かつ、上記のように半導体チップ１５で発生する熱を効率よく装置外部に放熱することができる。
次に、本発明の第２実施形態について説明する。
図４は、第２実施形態である電子装置１Ｂを示している。尚、図４において、図３に示した構成と対応する構成については同一符号を付して、その説明を省略する。
前記した第１実施形態に係る電子装置１Ａでは、第１及び第２の基板１０Ａ，２０Ａとして両面プリント配線基板を用いた。これに対して本実施形態では、第１の基板１０Ｂ及び第２の基板２０Ｂとして多層配線基板を用いた構成としている。
第１の基板１０Ｂは、絶縁層３７内に３層の導電層が形成された構成とされている。最上層に設けられた導電層はアンテナ１２とされている。また、最下層に形成された導電層は配線パターン１３とされている。そして、中央層に形成された配線層はグランド層４０とされている。
第２の基板２０Ｂは、絶縁層３８内に４層の導電層が形成された構成とされている。最上層に設けられた導電層は、バンプ接合電極２２及び第１放熱用パターン２５とされている。また、最下層に形成された導電層は、外部接続用電極２３及び第２放熱用パターン２６とされている。また、中間層には内層配線３９及びグランド層４１が形成されている。
本実施形態では、図中符号３５Ａで示す外部接続用ボールがマザーボード４５のグランドに接続されている。また、外部接続用ボール３５Ａはビア２４を介してグランド層４１と接続されると共に、銅コアはんだボール１８及び第１の基板１０Ｂに形成されたビア４８を介してグランド層４０と接続されている。従って、グランド層４０，４１はグランド電位とされている。
ここで、グランド層４０，４１の配設位置に注目すると、グランド層４０は半導体チップ１５の上部位置に配設されており、グランド層４１は半導体チップ１５の下部に配設されている。更に、グランド層４０，４１の形成領域は、半導体チップ１５の面積よりも広く形成されている（電子装置１Ｂの平面視した形状と略同一形状とされている）。
即ち、本実施形態による電子装置１Ｂは、半導体チップ１５をグランド電位とされたグランド層４０，４１で挟み込んだ構成とされている。これにより、半導体チップ１５として高周波を用いるチップを用いても、半導体チップ１５からの放射をグランド層４０，４１でシールドすることができる。これにより、電子装置１Ｂがマザーボード４５に実装された際、電子装置１Ｂからノイズが発生することはなく、よって電子装置１Ｂ近傍に実装される部品に悪影響が及ぶことを防止できる。
続いて、図５及び図６を参照し、上記構成とされた電子装置の製造方法について説明する。
尚、以下の説明においては、上記した電子装置１Ａの製造方法を例に挙げて説明するものとする。また、図５及び図６においても、図３に示した構成と対応する構成については同一符号を付して、その説明を省略するものとする。
電子装置１Ａを製造するには、先ず絶縁材よりなる基板本体１１の両面に銅膜が形成された両面銅張り積層板を用意する。この銅膜が両面に形成された基板本体１１に対し、これを貫通するビア１４を形成する。更に、基板本体１１の第１面１０ａ及び第２面１０ｂにレジスト材を配設すると共に、これにアンテナ１２及び配線パターン１３の形成位置を除きレジストを除去する。
続いて、このようにバターン形成されたレジストをマスクとして銅膜にエッチングを行うことにより、第１面１０ａにアンテナ１２を、また第２面１０ｂに配線パターン１３を形成する。
図５（Ａ）は、アンテナ１２及び配線パターン１３が形成された第１の基板１０Ａを示している。尚、前記のように図示の便宜上、各図では配線パターン１３が複数の全てのバンプ１６と接続されたように示すが、実際の配線パターン１３は各バンプ１６に対応して独立したパッドが形成されたパターンとなっている。
続いて、この第１の基板１０Ａに対し、半導体チップ１５が搭載される。半導体チップ１５の電極には予めバンプ１６が形成されており、半導体チップ１５は第１の基板１０Ａの第２面１０ｂにフリップチップ接合される。第１の基板１０Ａに形成された配線パターン１３には、半導体チップ１５のバンプ１６と接合するパッドが形成されている。バンプ１６は、この配線パターン１３に形成されたパッドに接合される。
これにより、半導体チップ１５は配線パターン１３に接続されると共に、ビア１４を介してアンテナ１２と接続される。また、半導体チップ１５と第１の基板１０Ａとの接合信頼性を高めるため、半導体チップ１５と第１の基板１０Ａとの間にアンダーフィル樹脂１７が形成される。図５（Ｂ）は、半導体チップ１５が第１の基板１０Ａに搭載された状態を示している。
半導体チップ１５が第１の基板１０Ａに搭載されると、続いて第１の基板１０Ａに銅コアはんだボール１８が配設される。配線パターン１３には、銅コアはんだボール１８が接続される接続パッドが形成されている。銅コアはんだボール１８を第１の基板１０Ａに配設するには、先ずこの配線パターン１３に形成された接続パッドにクリームはんだを塗布した後、その上部に銅コアはんだボール１８を配設する。図５（Ｃ）は、銅コアはんだボール１８が第１の基板１０Ａに配設された状態を示している。
尚、前記のように銅コアはんだボール１８は銅コア１８ａの表面にはんだ膜１８ｂを被膜した構成であるが、銅コア１８ａに代えて他の材質よりなるコアを用いることも可能である。
続いて、上記のように第１の基板１０Ａ上に配設された銅コアはんだボール１８の上部に第２の基板２０Ａが配設される。この際、予め銅コアはんだボール１８の上部にはクリームはんだが塗布されている。
第２の基板２０Ａは、前記した第１の基板１０Ａと同様に絶縁材よりなる基板本体２１の両面に銅膜が形成された両面銅張り積層板から形成することができる。第２の基板２０Ａは、バンプ接合電極２２、外部接続用電極２３、第１放熱用パターン２５、第２放熱用パターン２６、ビア２４、及びサーマルビア２７が予め形成されるが、この形成方法は第１の基板１０Ａの製造方法で説明したと同様の手法により形成することができる。
上記のように銅コアはんだボール１８を介して第１の基板１０Ａ上に第２の基板２０Ａが積層されると、続いてこの積層された第１及び第２の基板１０Ａ，２０Ａをリフロー装置に投入してリフロー処理を行う。これにより、クリームはんだに含まれたはんだ及び銅コアはんだボール１８のはんだ膜１８ｂが溶融し、銅コア１８ａは第１の基板１０Ａの配線パターン１３、及び第２の基板２０Ａのバンプ接合電極２２にはんだ付けされる。
この際、第１の基板１０Ａの第２面１０ｂと第２の基板２０Ａの第１面２０ａとの離間距離は、銅コア１８ａの直径と等しい距離となる。よって、第１の基板１０Ａと第２の基板２０Ａとの間には、銅コア１８ａの直径に対応した離間距離とされた空間部２８が形成される。図５（Ｄ）は、第１の基板１０Ａと第２の基板２０Ａが銅コアはんだボール１８を介して積層された状態を示している。
続いて、積層された第１及び第２の基板１０Ａ，２０Ａは、図５（Ｅ）に示すように、金型３１に装着される。金型３１は上型３１Ａと下型３１Ｂとにより構成されており、この上型３１Ａ及び下型３１Ｂ内には積層された第１及び第２の基板１０Ａ，２０Ａを装着するキャビティが形成されている。また、第１及び第２の基板１０Ａ，２０Ａが装着された状態において、金型３１の空間部２８と連通する位置にはモールドゲート３２が形成されている。
モールド樹脂３０は、このモールドゲート３２から金型３１内に圧入される。前記のように、モールドゲート３２は空間部２８と連通しているため、モールドゲート３２から導入されたモールド樹脂３０は空間部２８内に装填される。図５（Ｅ）は、モールド樹脂３０が空間部２８内に装填されている状態を示している。
尚、このモールド樹脂３０の充填の際、金型３１のモールドゲート３２と対向する位置に吸引孔を形成しておき、この吸引孔から真空吸引を行いつつモールド樹脂３０を金型３１内に装填する構成としてもよい。この方法を用いることにより、モールド樹脂３０の空間部２８内への装填効率の向上を図ることができると共に、内部にボイドが発生することを防止できる。
空間部２８内にモールド樹脂３０が装填されると、第１及び第２の基板１０Ａ，２０Ａは金型３１から離型される。図６（Ａ）は、モールド樹脂３０が形成され、金型３１から離型された第１及び第２の基板１０Ａ，２０Ａを示している。その後、必要に応じてバリ取り処理や洗浄処理を行う。
続いて、図６（Ｂ）に示すように、第２の基板２０Ａの第２面２０ｂに形成された外部接続用電極２３に外部接続用ボール３５を配設すると共に、第２放熱用パターン２６に放熱用ボール３６を配設する。これにより、図３に示す電子装置１Ａが製造される。このように本実施形態による製造方法は、一般的な基板製造技術を利用して行うことができるため、設備インフラに要する費用を削減でき、製品コストの低減に寄与することができる。
以上、本発明の好ましい実施例について詳述したが、本発明は上記した特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能なものである。
例えば、上記した実施例では電子素子として半導体チップ１５を用いた例を示したが、第１の基板１０Ａに搭載されるチップは、半導体チップに限定されるものではなく、他の電子部品（例えば、キャパシタ、レジスタ、インダクタ等）であってもよい。
図１は、従来の一例である電子装置を示す断面図である。 図２は、従来の一例である電子装置をマザーボードに実装した状態を示す図である。 図３は、本発明の第１実施形態である電子装置を示す断面図である。 図４は、本発明の第２実施形態である電子装置を示す断面図である。 図５は、本発明の第１実施形態である電子装置の製造方法を説明するための図である（その１）。 図６は、本発明の第１実施形態である電子装置の製造方法を説明するための図である（その２）。
符号の説明
１Ａ，１Ｂ 電子装置
１０Ａ，１０Ｂ 第１の基板
１１，２１ 基板本体
１２ アンテナ
１３ 配線パターン
１４ ビア
１５ 半導体チップ
１６ バンプ
１７ アンダーフィル樹脂
１８ 銅コアはんだボール
２０Ａ，２０Ｂ 第２の基板
２２ バンプ接合電極
２３ 外部接続用電極
２４，４８ ビア
２５ 第１放熱用パターン
２６ 第２放熱用パターン
２７ サーマルビア
２８ 空間部
３０ モールド樹脂
３１ 金型
３５ 外部接続用ボール
３６ 放熱用ボール
３９ 内層配線
４０，４１ グランド層

Claims (9)

  1. 電子素子と、
    一面にアンテナが形成されると共に他面に前記電子素子が搭載された第１の基板と、
    前記電子素子と対向するよう前記第１の基板を積層すると共に外部接続部が設けられた第２の基板と、
    前記第１の基板と前記第２の基板を電気的に接続する接続部材と、
    前記第１の基板と前記第２の基板の間に配設され、前記電子素子と前記接続部材とを封止する樹脂材とを有し、
    前記樹脂材に無機フィラーが含有されてなる電子装置。
  2. 前記無機フィラーは前記樹脂材の熱伝導率を高める材料である請求項１記載の電子装置。
  3. 前記樹脂材への前記無機フィラーの充填率を７０％以上、９０％以下とした請求項１又は２記載の電子装置。
  4. 前記無機フィラーの粒径を直径３０μｍ以上、７０μｍ以下とした請求項１乃至３のいずれか一項に記載の電子装置。
  5. 前記無機フィラーの材料を窒化アルミニウム、アルミナ、シリカ、又は炭化珪素とした請求項１乃至４のいずれか一項に記載の電子装置。
  6. 前記第１の基板又は第２の基板の少なくとも一方を多層配線基板とし、該多層基板内の内層の一層をグランド層とした請求項１乃至５のいずれか一項に記載の電子装置。
  7. 前記接続部材がはんだボールからなる請求項１乃至６のいずれか一項に記載の電子装置。
  8. 前記電子素子がフリップチップ接続により前記第１の基板に搭載されてなる請求項１乃至７のいずれか一項に記載の電子装置。
  9. 前記第２の基板の前記半導体素子と対向する位置にサーマルビアを設けてなる請求項１乃至８のいずれか一項に記載の電子装置。
JP2007335689A 2007-12-27 2007-12-27 電子装置 Active JP4833192B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007335689A JP4833192B2 (ja) 2007-12-27 2007-12-27 電子装置
KR1020080125601A KR101501627B1 (ko) 2007-12-27 2008-12-11 전자 장치
US12/334,970 US7782624B2 (en) 2007-12-27 2008-12-15 Electronic apparatus
TW097150611A TW200928699A (en) 2007-12-27 2008-12-25 Electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007335689A JP4833192B2 (ja) 2007-12-27 2007-12-27 電子装置

Publications (3)

Publication Number Publication Date
JP2009158742A JP2009158742A (ja) 2009-07-16
JP2009158742A5 JP2009158742A5 (ja) 2010-12-02
JP4833192B2 true JP4833192B2 (ja) 2011-12-07

Family

ID=40798071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007335689A Active JP4833192B2 (ja) 2007-12-27 2007-12-27 電子装置

Country Status (4)

Country Link
US (1) US7782624B2 (ja)
JP (1) JP4833192B2 (ja)
KR (1) KR101501627B1 (ja)
TW (1) TW200928699A (ja)

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8040684B2 (en) * 2007-12-31 2011-10-18 Honeywell International Inc. Package for electronic component and method for manufacturing the same
CN101499480B (zh) * 2008-01-30 2013-03-20 松下电器产业株式会社 半导体芯片及半导体装置
US8618676B2 (en) * 2008-10-30 2013-12-31 Stmicroelectronics (Malta) Ltd. Method of assembly of a semiconductor package for the improvement of the electrical testing yield on the packages so obtained
JP2010232314A (ja) * 2009-03-26 2010-10-14 Tdk Corp 電子部品モジュール
JP2010238995A (ja) * 2009-03-31 2010-10-21 Sanyo Electric Co Ltd 半導体モジュールおよびこれを搭載したカメラモジュール
KR101067088B1 (ko) * 2009-09-10 2011-09-23 삼성전기주식회사 인쇄회로기판 및 그 제조방법
WO2011058702A1 (ja) * 2009-11-10 2011-05-19 日本電気株式会社 電子装置及びノイズ抑制方法
JP5589462B2 (ja) * 2010-03-16 2014-09-17 カシオ計算機株式会社 半導体装置及び半導体装置の製造方法
US8618652B2 (en) * 2010-04-16 2013-12-31 Intel Corporation Forming functionalized carrier structures with coreless packages
JP5209075B2 (ja) * 2010-05-21 2013-06-12 有限会社 ナプラ 電子デバイス及びその製造方法
JP5421863B2 (ja) * 2010-06-28 2014-02-19 新光電気工業株式会社 半導体パッケージの製造方法
CN103026487A (zh) 2010-07-29 2013-04-03 株式会社村田制作所 高频模块及通信装置
JP5172925B2 (ja) 2010-09-24 2013-03-27 株式会社東芝 無線装置
GB2484704A (en) * 2010-10-21 2012-04-25 Bluwireless Tech Ltd Patch antenna structure formed with an air gap in a flip-chip assembly
GB2484908A (en) * 2010-10-21 2012-05-02 Bluwireless Tech Ltd Layered structures comprising controlled height structures
WO2012073400A1 (ja) * 2010-11-29 2012-06-07 株式会社村田製作所 抵抗内蔵基板およびこの基板を備える電流検出モジュール
DE102010055627A1 (de) * 2010-12-22 2012-06-28 Epcos Ag Elektrisches Modul zur Aufnahme durch Bestückungsautomaten mittels Erzeugung eines Vakuums
EP2469592A1 (en) 2010-12-23 2012-06-27 Karlsruher Institut für Technologie Integrated circuit chip package device
JP2012147403A (ja) * 2011-01-14 2012-08-02 Mitsumi Electric Co Ltd 高周波モジュール
JP5284382B2 (ja) * 2011-02-01 2013-09-11 株式会社東芝 無線装置及び無線機器
US9693492B2 (en) * 2011-04-14 2017-06-27 Mitsubishi Electric Corporation High-frequency package
KR20120118686A (ko) 2011-04-19 2012-10-29 엘지이노텍 주식회사 발광소자 모듈
DE102011076273A1 (de) * 2011-05-23 2012-11-29 Continental Automotive Gmbh Leiterplatte für elektrische Bauelemente und Leiterplattensystem
KR101434003B1 (ko) * 2011-07-07 2014-08-27 삼성전기주식회사 반도체 패키지 및 그 제조 방법
JP5414749B2 (ja) 2011-07-13 2014-02-12 株式会社東芝 無線装置
JP5417389B2 (ja) 2011-07-13 2014-02-12 株式会社東芝 無線装置
JP5729186B2 (ja) 2011-07-14 2015-06-03 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US9001002B2 (en) * 2011-09-30 2015-04-07 Apple Inc. Portable electronic device housing having insert molding around antenna
JP5100878B1 (ja) * 2011-09-30 2012-12-19 株式会社フジクラ 部品内蔵基板実装体及びその製造方法並びに部品内蔵基板
US20130082383A1 (en) * 2011-10-03 2013-04-04 Texas Instruments Incorporated Electronic assembly having mixed interface including tsv die
US9006889B2 (en) 2011-11-11 2015-04-14 Skyworks Solutions, Inc. Flip chip packages with improved thermal performance
FR2987170A1 (fr) * 2012-02-17 2013-08-23 St Microelectronics Grenoble 2 Boitier et dispositif electroniques
US9129929B2 (en) * 2012-04-19 2015-09-08 Sony Corporation Thermal package with heat slug for die stacks
US9325056B2 (en) 2012-09-11 2016-04-26 Alcatel Lucent Radiation efficient integrated antenna
JP2014067819A (ja) * 2012-09-25 2014-04-17 Fujikura Ltd 部品内蔵基板実装体及びその製造方法並びに部品内蔵基板
JP6121705B2 (ja) 2012-12-12 2017-04-26 株式会社東芝 無線装置
WO2014106891A1 (ja) * 2013-01-04 2014-07-10 富士通株式会社 無線通信装置、及び、電子装置
JP5942273B2 (ja) 2013-01-29 2016-06-29 パナソニックＩｐマネジメント株式会社 無線モジュール及び無線モジュールの製造方法
JP6027905B2 (ja) * 2013-01-31 2016-11-16 新光電気工業株式会社 半導体装置
JP5931799B2 (ja) 2013-05-28 2016-06-08 株式会社日立製作所 層間接続基板およびその製造方法
US20150207216A1 (en) * 2013-06-04 2015-07-23 Panasonic Intellectual Property Management Co., Ltd. Wireless module
KR20150033937A (ko) * 2013-09-25 2015-04-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제작 방법
US10319688B2 (en) 2013-12-09 2019-06-11 Intel Corporation Antenna on ceramics for a packaged die
CN107078405B (zh) * 2014-10-20 2021-03-05 株式会社村田制作所 无线通信模块
US10490893B2 (en) * 2015-08-19 2019-11-26 Phase Sensitive Innovations, Inc. Optically fed antenna and optically fed antenna array
JP6020943B2 (ja) * 2015-10-19 2016-11-02 株式会社フジクラ 部品内蔵基板の製造方法
WO2017127590A1 (en) 2016-01-19 2017-07-27 Phase Sensitive Innovations , Inc. Beam steering antenna transmitter, multi-user antenna mimo transmitter and related methods of communication
TWI593165B (zh) * 2016-02-04 2017-07-21 矽品精密工業股份有限公司 電子封裝件
CN107645033B (zh) * 2016-07-21 2020-10-02 环旭电子股份有限公司 电子模块
US10129979B2 (en) * 2016-09-23 2018-11-13 Apple Inc. PCB assembly with molded matrix core
US10593634B2 (en) * 2016-12-30 2020-03-17 Analog Devices, Inc. Packaged devices with integrated antennas
DE102017200127A1 (de) * 2017-01-05 2018-07-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Modulanordnung mit eingebetteten Komponenten und einer integrierten Antenne, Vorrichtung mit Modulanordnungen und Verfahren zur Herstellung
DE102017200126A1 (de) 2017-01-05 2018-07-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Modulanordnung mit integrierter Antenne und eingebetteten Komponenten sowie Verfahren zur Herstellung einer Modulanordnung
TWI678772B (zh) * 2017-04-28 2019-12-01 矽品精密工業股份有限公司 電子封裝件及其製法
TWI663701B (zh) * 2017-04-28 2019-06-21 矽品精密工業股份有限公司 電子封裝件及其製法
TWI684260B (zh) * 2017-05-11 2020-02-01 矽品精密工業股份有限公司 電子封裝件及其製法
JP2019016678A (ja) * 2017-07-06 2019-01-31 株式会社フジクラ 基板モジュール及び基板モジュールの製造方法
US10944180B2 (en) 2017-07-10 2021-03-09 Viasat, Inc. Phased array antenna
KR20190018812A (ko) 2017-08-16 2019-02-26 삼성전기주식회사 반도체 패키지와 이를 구비하는 전자 기기
US11005178B2 (en) 2017-11-21 2021-05-11 Phase Sensitive Innovations, Inc. Antenna and antenna array configurations, antenna systems and related methods of operation
JP6920184B2 (ja) * 2017-12-19 2021-08-18 新光電気工業株式会社 電子装置及び電子モジュール
US10530038B2 (en) * 2018-03-06 2020-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor package device
US11005155B2 (en) * 2018-03-08 2021-05-11 Sony Corporation Microwave antenna apparatus and package
CN110401008B (zh) * 2018-04-25 2022-02-25 华为技术有限公司 带有封装天线的封装架构及通信设备
DE102019121191B4 (de) 2018-08-16 2022-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleitervorrichtung und herstellungsverfahren
US10971461B2 (en) * 2018-08-16 2021-04-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
DE102018220712B4 (de) * 2018-11-30 2024-06-13 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Wafer-level packaging-basiertes modul sowie verfahren zur herstellung desselben
CN109887893B (zh) * 2019-03-13 2024-02-02 黄山学院 大功率ipm模块的先进封装结构及加工工艺
KR102710329B1 (ko) * 2019-06-21 2024-09-27 삼성전자주식회사 반도체 패키지
CN111128908B (zh) * 2019-11-22 2024-04-16 中国电子科技集团公司第十三研究所 三维堆叠电路结构及其制备方法
CN111029324A (zh) * 2019-11-22 2020-04-17 中国电子科技集团公司第十三研究所 三维微波模块电路结构及其制备方法
JP2022154932A (ja) * 2021-03-30 2022-10-13 株式会社デンソー 回路基板内に電気部品を備える半導体装置
US20230078536A1 (en) * 2021-09-14 2023-03-16 Apple Inc. Conductive features on system-in-package surfaces
FR3129525B1 (fr) * 2021-11-23 2024-01-26 St Microelectronics Grenoble 2 Circuit électronique
US20240022001A1 (en) * 2022-07-15 2024-01-18 Aptiv Technologies Limited Solderable Waveguide Antenna
WO2024054268A1 (en) * 2022-09-07 2024-03-14 Viasat, Inc. Method of creating embedded components on an antenna substrate and antenna apparatus formed with same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3141692B2 (ja) * 1994-08-11 2001-03-05 松下電器産業株式会社 ミリ波用検波器
JP2002100698A (ja) * 2000-09-26 2002-04-05 Shinko Electric Ind Co Ltd 半導体装置用パッケージおよび半導体装置
JP2002231974A (ja) * 2001-01-30 2002-08-16 Matsushita Electric Ind Co Ltd 光受信装置及びその実装構造及びその製造方法
US6770955B1 (en) * 2001-12-15 2004-08-03 Skyworks Solutions, Inc. Shielded antenna in a semiconductor package
US6818985B1 (en) * 2001-12-22 2004-11-16 Skyworks Solutions, Inc. Embedded antenna and semiconductor die on a substrate in a laminate package
CN1723587A (zh) * 2002-11-07 2006-01-18 碎云股份有限公司 含微型天线的集成电路封装
JP2004327641A (ja) * 2003-04-24 2004-11-18 Tdk Corp 電子部品モジュール
SG165149A1 (en) * 2003-10-22 2010-10-28 Zhang Yue Ping Integrating an antenna and a filter in the housing of a device package
US7227502B2 (en) * 2003-12-18 2007-06-05 Matsushita Electric Industrial Co., Ltd. Patch antenna whose directivity is shifted to a particular direction, and a module integrated with the patch antenna
US7119745B2 (en) * 2004-06-30 2006-10-10 International Business Machines Corporation Apparatus and method for constructing and packaging printed antenna devices
JP4148201B2 (ja) * 2004-08-11 2008-09-10 ソニー株式会社 電子回路装置
US7615856B2 (en) * 2004-09-01 2009-11-10 Sanyo Electric Co., Ltd. Integrated antenna type circuit apparatus
WO2007049376A1 (ja) * 2005-10-27 2007-05-03 Murata Manufacturing Co., Ltd. 高周波モジュール
KR100714310B1 (ko) * 2006-02-23 2007-05-02 삼성전자주식회사 변압기 또는 안테나를 구비하는 반도체 패키지들
JP4912716B2 (ja) 2006-03-29 2012-04-11 新光電気工業株式会社 配線基板の製造方法、及び半導体装置の製造方法

Also Published As

Publication number Publication date
KR101501627B1 (ko) 2015-03-11
TW200928699A (en) 2009-07-01
KR20090071386A (ko) 2009-07-01
JP2009158742A (ja) 2009-07-16
US7782624B2 (en) 2010-08-24
US20090168367A1 (en) 2009-07-02

Similar Documents

Publication Publication Date Title
JP4833192B2 (ja) 電子装置
US7839649B2 (en) Circuit board structure having embedded semiconductor element and fabrication method thereof
US7242092B2 (en) Substrate assembly with direct electrical connection as a semiconductor package
TWI415235B (zh) Semiconductor device and manufacturing method thereof
CN107787112B (zh) 具有电子元件的印刷电路板、其制造方法及电子元件模块
EP1304742B1 (en) Method for producing a component built-in module
US7018866B2 (en) Circuit component built-in module with embedded semiconductor chip and method of manufacturing
JP5088138B2 (ja) 実装基板および電子機器
TWI677062B (zh) 晶片埋入式印刷電路板及應用印刷電路板之半導體封裝及其製造方法
US8115316B2 (en) Packaging board, semiconductor module, and portable apparatus
WO2013047520A1 (ja) 部品内蔵基板実装体及びその製造方法並びに部品内蔵基板
US20060145328A1 (en) Three dimensional package structure with semiconductor chip embedded in substrate and method for fabricating the same
US20090310323A1 (en) Printed circuit board including electronic component embedded therein and method of manufacturing the same
JP2009266979A (ja) 半導体装置
WO2003071603A1 (fr) Piece de module
TWI694566B (zh) 半導體封裝載板及其製法與電子封裝件
US11450597B2 (en) Semiconductor package substrate having heat dissipating metal sheet on solder pads, method for fabricating the same, and electronic package having the same
JP2006210870A (ja) 部品内蔵モジュール及びその製造方法
JP2006270065A (ja) 回路装置
JP2019197876A (ja) フリップチップパッケージ基板
US20050258533A1 (en) Semiconductor device mounting structure
US11317541B2 (en) Electronic component module, electronic component unit, and method for manufacturing electronic component module
JP2011119481A (ja) 半導体装置および半導体装置の製造方法
JP2003078250A (ja) 部品内蔵モジュールおよびその製造方法
JP2007299887A (ja) 半導体集積回路素子搭載用基板および半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101018

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101018

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110830

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110921

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4833192

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140930

Year of fee payment: 3