JP5209075B2 - 電子デバイス及びその製造方法 - Google Patents

電子デバイス及びその製造方法 Download PDF

Info

Publication number
JP5209075B2
JP5209075B2 JP2011056556A JP2011056556A JP5209075B2 JP 5209075 B2 JP5209075 B2 JP 5209075B2 JP 2011056556 A JP2011056556 A JP 2011056556A JP 2011056556 A JP2011056556 A JP 2011056556A JP 5209075 B2 JP5209075 B2 JP 5209075B2
Authority
JP
Japan
Prior art keywords
insulator
electronic device
layer
vertical hole
vertical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011056556A
Other languages
English (en)
Other versions
JP2012009820A (ja
Inventor
重信 関根
由莉奈 関根
良治 桑名
Original Assignee
有限会社 ナプラ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 有限会社 ナプラ filed Critical 有限会社 ナプラ
Priority to JP2011056556A priority Critical patent/JP5209075B2/ja
Priority to US13/106,933 priority patent/US9685394B2/en
Priority to TW100117549A priority patent/TWI422003B/zh
Priority to CN201110132426.9A priority patent/CN102254896B/zh
Priority to EP11250541.7A priority patent/EP2388814B1/en
Priority to KR1020110047695A priority patent/KR101368524B1/ko
Publication of JP2012009820A publication Critical patent/JP2012009820A/ja
Priority to HK12102996.6A priority patent/HK1162746A1/xx
Application granted granted Critical
Publication of JP5209075B2 publication Critical patent/JP5209075B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/045—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads having an insulating passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Description

本発明は、電子デバイス及びその製造方法に関する。
近年、シリコン基板などの半導体基板に多数の貫通電極を設けるＴＳＶ（Through-Silicon-Via)技術が提案されている。ＴＳＶ技術を使えば、大量の機能を小さな占有面積の中に詰め込めるようになるし、また、素子同士の重要な電気経路が劇的に短くできるために、処理の高速化が導かれる。
ＴＳＶ技術の適用した場合、貫通電極をシリコン基板から電気絶縁しなければならない。電気絶縁の手段として、特許文献１は、シリコン基板を貫通する貫通電極を、間隔を隔てて取り囲むように、シリコン基板を貫通するリング状の分離溝を設け、分離溝の底面及び側面上に直接シリコン膜を形成し、次に分離溝内に残された隙間を埋めるように、シリコン膜上に絶縁膜を形成し、分離溝の内周側面及び外周側面とそれぞれ接するシリコン膜の表面を熱酸化して、シリコン熱酸化膜とする技術を開示している。
しかし、シリコン基板を貫通する貫通電極を、間隔を隔てて取り囲むように、リング状の絶縁分離溝を設ける構造では、貫通電極間の距離が大きくならざるを得ないので、貫通電極の高密度分布、電子デバイスのより一層の高性能化、高機能化に限界を生じる。
しかも、分離溝の底面及び側面上に直接、シリコン膜を形成する工程、シリコン膜形成後に、分離溝内に残された隙間を埋めるようにシリコン膜上に絶縁膜を形成する工程、更に、シリコン膜の表面を熱酸化する工程が必要であり、工程が複雑で、長くならざるを得ない。従来の平面的配置技術をＴＳＶ技術によって置き換える際に、工業的量産上、重要視されるのは、コスト・パフォーマンスであり、上述した先行技術では、この要請に充分には応えることができない。
更に、上述した先行技術では、膜によって分離溝を満たそうとするものであるため、分離溝の溝幅は、例えば２μｍ前後の極めて狭小の値にせざるを得ず、ウエハの通常の厚みを考慮すると、分離溝のアスペクト比は、１００〜２００にもなってしまう。このため、分離溝に対するシリコン膜形成工程が困難になる。
ＴＳＶ技術を適用する必要のある電子デバイスでは、処理及び転送速度の高速化等の観点から、高周波化されるから、貫通電極を通る高周波電流の漏洩を、極力抑える必要がある、即ち、高周波特性を改善する必要がある。
ＴＳＶ技術は、センサーモジュル、光電気モジュール、ユニポーラトランジスタ、ＭＯＳ ＦＥＴ、ＣＭＯＳ ＦＥＴ、メモリーセル、もしくは、それらの集積回路部品（ＩＣ）、又は各種スケールのＬＳＩ、発光ダイオード、太陽電池など、半導体基板を機能要素とする電子デバイスに広く適用され得るものであるが、何れの場合にも、上述した問題点が発生する。なお、関連する先行技術文献として、特許文献２〜７がある。
特開２００８−２５１９６４号公報 特開２０００−３１１９８２号公報 特開２００４−０９５８４９号公報 特開２００９−２７７９２７号公報 特開２００６−０２４６５３号公報 特開２００６−０４９５５７号公報 特開平１０−２１５０４４号公報 特開２００８−４７８９５号公報
本発明の課題は、高性能及び高機能で、高周波特性の優れた電子デバイス及びその製造方法を提供することである。
本発明のもう一つの課題は、コストダウンに有効な絶縁構造を持つ電子デバイス及びその製造方法を提供することである。
上述した課題を解決するため、本発明に係る電子デバイスは、半導体基板と、絶縁物充填層と、縦導体とを含む。前記半導体基板は、その厚み方向に伸びる縦孔を有している。前記絶縁物充填層は、前記縦孔内にその内周面を覆うように充填してなる環状層であって、有機絶縁物又はガラスを主成分とする無機絶縁物と、ナノコンポジット構造のセラミックとを有する層である。前記ナノコンポジット構造のセラミックは、常温比抵抗が１０１４Ω・ｃｍを超え、比誘電率が４〜９の範囲にある。前記縦導体は、前記絶縁物充填層によって囲まれた領域内に充填された凝固金属体でなる。
上述したように、本発明に係る電子デバイスでは、半導体基板は、その厚み方向に伸びる縦孔を有しており、絶縁物充填層は、縦孔内にその内周面を覆うように充填してなる環状層であり、縦導体は、絶縁物充填層によって囲まれた領域内に充填されているから、貫通電極等で代表される縦導体が、環状の絶縁物充填層よって、隣接する他の縦導体から電気的に絶縁される。
しかも、絶縁物充填層は、ガラスを主成分とする無機絶縁物、又は、有機絶縁物を、縦孔内に充填してなるものであり、縦導体は絶縁物充填層によって囲まれた領域内に充填された導体でなるから、貫通電極を、間隔を隔てて取り囲むように、リング状の絶縁分離溝を設ける従来構造と異なって、縦導体及び絶縁物充填層が、縦孔の内部に集約される。このため、縦導体及び絶縁物充填層の占有面積が小さくなり、隣接する縦導体間ピッチ距離が縮小される。この結果、縦導体の分布密度を上げ、高性能及び高機能の電子デバイスを実現することができるようになる。
絶縁物充填層は、縦孔内に充填してなるものであり、縦導体は絶縁物充填層によって囲まれた領域内に充填された導体でなるから、両者は、共に、縦孔の内部に充填するという簡単、かつ、安価なプロセスで実現することができる。「充填」とは、「詰め込んでいっぱいにすること」であり、スパッタなどの成膜方法とは区別される。
絶縁物充填層は、有機絶縁物又はガラスを主成分とする無機絶縁物のいずれかを有する。これらの絶縁物としては、既に、比誘電率及び比抵抗の異なる種々の材料が知られているから、材料の選択によって比誘電率及び比抵抗を調整し、それによって、高周波領域における信号漏洩を低減させ、信号伝送特性を向上させることができる。
また、有機絶縁物は、ペースト化が容易である。無機絶縁物としても、液状ガラス、即ち、ペースト状のガラスが知られている。従って、これらのペースト材料を縦孔内に充填するという簡単、かつ、安価なプロセスでコストの安価な電子デバイスを実現することができる。
前記絶縁物充填層は、成分として、有機絶縁物又はガラスを主成分とする無機絶縁物とともに、ナノコンポジット構造のセラミックを有している。ナノコンポジット構造のセラミックは、常温比抵抗が１０１４Ω・ｃｍを超え、比誘電率が４〜９の範囲にある。これよって、絶縁物充填層全体としての比誘電率及び比抵抗を調整し、高周波領域における信号漏洩を低減し、信号伝送特性を向上させることができる。
本発明に係る電子デバイスは、更に、電磁シールド層を含んでいてもよい。電磁シールド層は、絶縁物充填層に埋設され、縦導体の周りを包囲している。上述した電磁シールド層によれば、半導体回路などの能動素子、アンテナなどの受動素子でなる回路素子を設けた半導体基板において、縦導体（貫通電極）に流れる高周波電流に起因して発生する電磁界による回路素子の特性変動を回避することができる。
本発明に係る電子デバイスは、インターポーザとしての形態をとることができるし、半導体素子を有する半導体ウエハ又は半導体装置の形態をとることもできる。そのような電子デバイスの典型は、三次元システム・パッケージ（３D-SiP)である。その他、発光ダイオード、太陽電池又はそれを用いた装置などであってもよい。
なお、先行技術文献として挙げた特許文献２〜８の何れも、次の点で本発明とは異なる。まず、特許文献２の導電層は、第２の貫通孔内に流動性の導電性樹脂等を充填して形成されるものであって、凝固金属体ではない。したがって、凝固金属体の場合に考慮しなければならない耐熱性の問題がない。さらに、中間絶縁層が、ガラスを主成分とする無機絶縁膜、又は、有機絶縁膜に、高周波特性改善用のナノコンポジット構造セラミックを含有させたものであることを示唆する記載がない。
次に、特許文献３において、第１のシリコン酸化膜は、シリコン基板を熱酸化することによって得られるものである。特許文献４では、半導体基板である場合は、その両面及び貫通電極と基板との界面に、絶縁膜を設ける。絶縁膜は、ＳｉＯ2又はＡｌ2Ｏ3などの膜であると記載されているに過ぎない。
特許文献５において、縦導体に対応する導電層（第２導電層）は、メッキの層であるし、絶縁膜はシリコン酸化膜である。特許文献６の第１の導電体は、電解めっき工程によって形成されるものであるし、第１及び第２の絶縁の材料としてはＳｉＯ2が例示されているにすぎない。
特許文献７において、メタライズ配線導体は、例えばタングステン・モリブデン・銅・銀等の金属焼結体から成るものであって、凝固金属体ではない。筒状メタライズ導体の内側に配設されたセラミック充填材は、例えば酸化アルミニウム質焼結体・窒化アルミニウム質焼結体・ムライト質焼結体・炭化珪素質焼結体・ガラスセラミック焼結体等のセラミック材料から成るものである。特許文献８には、保護層が記載されているが、この保護層は、酸化ケイ素（ＳｉＯ2）でなるのである。
上述したように、特許文献２〜８の何れにも、ガラスを主成分とする無機絶縁膜、又は、有機絶縁膜と、高周波特性改善用のナノコンポジット構造セラミックとを有する点については、記載がない。
本発明本発明の他の目的、構成及び利点については、添付図面を参照し、更に詳しく説明する。但し、添付図面は、単なる例示に過ぎない。
本発明に係る電子デバイスの一部を示す平面図である。 図１のII−II線断面図ある。 本発明に係る電子デバイスの別の実施形態における一部を示す平面図である。 本発明に係る基板を用いた電子デバイスの例を示す断面図である。 本発明に係る基板を用いた電子デバイスの別の例を示す断面図である。 本発明に係る電子デバイスの製造方法を示す図である。 本発明に係る電子デバイスの別の製造方法を示す図である。 図７に示した工程の後の工程を示す図である。
図１及び図２を参照すると、本発明に係る電子デバイスの一例として、インターポーザが図示されている。このインターポーザは、半導体基板１と、縦導体２と、絶縁物充填層３とを含む。半導体基板１は、例えば、厚みＴ１のシリコン基板であり、ウエハ、又は、ウエハから切り出されたチップの形態を有する。厚みＴ１は、限定するものではないが、５０〜７００μｍ程度である。
半導体基板１は、その厚み方向に伸びる縦孔３０を有している。実施の形態に示す縦孔３０は、内径Ｄ１を有して、半導体基板１を厚み方向に貫通しており、基板面に想定されるＸＹ平面でみて、Ｘ方向及びＹ方向に所定の配置ピッチDx、Dyをもって、例えば、マトリクス状に整列して配置される。もっとも、配置ピッチDx、Dyは、一定寸法である必要はないし、その孔形も、円形状、角形状など、任意の形状を採ることができる。
絶縁物充填層３は、無機絶縁物又は有機絶縁物を、縦孔３０の内部に充填した環状の層である。従って、絶縁物充填層３の内側には、筒状の領域２０が生じる。縦導体２は、絶縁物充填層３によって囲まれたこの筒状の領域２０の内部に充填されている。実施の形態に示す縦導体２は、半導体基板１を貫通する貫通電極である。縦導体２のディメンションは、一例として例示すると、配置ピッチDx、Dy、が４〜１００μｍの範囲、最大部の径D２が０．５〜２５μｍの範囲である。
上述したように、半導体基板１は、その厚み方向に伸びる縦孔３０を有しており、絶縁物充填層３は、縦孔３０の内周面を覆う環状の層であり、縦導体２は絶縁物充填層３によって囲まれた領域２０の内部に充填されているから、貫通電極等で代表される縦導体２が、環状の絶縁物充填層３よって、隣接する他の縦導体２から電気的に絶縁される。
しかも、絶縁物充填層３は、絶縁物を縦孔内に充填してなるものであり、縦導体２は絶縁物充填層３によって囲まれた領域２０内に充填された導体でなるから、貫通電極を、間隔を隔てて取り囲むように、リング状の絶縁分離溝を設ける従来構造と異なって、縦導体２及び絶縁物充填層３が、縦孔３０の内部に集約される。このため、縦導体２及び絶縁物充填層３の占有面積が小さくなり、隣接する縦導体間ピッチ距離が縮小される。この結果、縦導体２の分布密度を上げ、高性能及び高機能の電子デバイスを実現することができるようになる。
しかも、絶縁物充填層３は、無機絶縁物又は有機絶縁物の中から、比誘電率が低く、比抵抗の高いものを選択して用いることができる。従って、絶縁物充填層３の全体としての比誘電率及び比抵抗を、材料選択によって調整し、それによって、高周波領域における信号漏洩を低減させ、信号伝送特性を向上させることができる。
絶縁物充填層３は、有機絶縁物のペースト、又は、液状ガラス、即ち、ガラスペーストを縦孔３０の内部に充填し、加圧して硬化させることによって形成し得る。従って、絶縁物充填層３は、縦孔３０の内部にペースト材料を充填し、硬化させるという簡単、かつ、安価なプロセスで形成することができる。
しかも、絶縁物充填層３は、充填層であるので、成膜プロセスを必要とする従来技術と異なって、縦孔３０の溝幅を狭くしなければならない理由がなくなる。このため、絶縁物充填層３の形成工程が容易化される。
絶縁物充填層３を構成する有機絶縁物としては、エポキシ樹脂、ポリイミド樹脂、ノボラック樹脂、液晶ポリマ、紫外線硬化型樹脂などを挙げることができる。
絶縁物充填層３を構成する無機絶縁物としては、ガラスを主成分とするものが、その典型例である。ガラス材料としては、種々のものを用い得る。一例として、ＳｉＯ２、ＰｂＯ、Ｂ2Ｏ3、ＺｎＯ、ＭｇＯ、Ａｌ2Ｏ3、Ｎａ2ＣＯ３、ＣａＣＯ3、Ｎａ２Ｏ、ＣａＯ、Ｋ２Ｏの少なくとも一種を含むガラス材料を例示することができる。これらのガラス材料から、比誘電率が低く、比抵抗の高いものを選択して用いる。従って、絶縁物充填層３３の全体としての比誘電率及び比抵抗を調整し、それによって、高周波領域における信号漏洩を低減し、信号伝送特性を向上させることができる。
絶縁物充填層３は、ガラス成分とともに、ナノコンポジット構造のセラミックを含んでいる。ナノコンポジット構造のセラミックは、高周波特性改善のためのものであって、その比誘電率及び比抵抗を選択することによって、絶縁物充填層３３の全体としての比誘電率及び比抵抗を調整し、ＧＨｚの高周波領域における信号漏洩を低減させ、信号伝送特性を向上させることができる。そのようなセラミック材料としては、常温比抵抗が１０１４Ω・ｃｍを超え、比誘電率が４〜９の範囲にあるアルミナ（Ａｌ２Ｏ３）、ムライト（３Ａｌ２Ｏ３・２ＳｉＯ２）、コージライト（２ＭｇＯ・２Ａｌ２Ｏ３・５ＳｉＯ２）、ステアタイト（ＭｇＯ・ＳｉＯ２）、フォルステライト（２ＭｇＯ・ＳｉＯ２）、窒化珪素（Ｓｉ３Ｎ４）又は窒化アルミ（ＡｌＮ）などを挙げることができる。
縦導体２は、メッキ法、溶融金属充填法又は導電ペースト充填法など、公知技術の適用によって形成することができる。縦導体２を組成する材料は、形成方法によって異なる。メッキ法の場合には、主にＣｕメッキ膜が用いられ、溶融金属充填法の場合には、Ａｇ、Ｃｕ、Ａｕ、Ｐｔ、Ｐｄ、Ｉｒ、Ａｌ、Ｎｉ、Ｓｎ、Ｉｎ、Ｂｉ、Ｚｎの群から選択された少なくとも１種の金属元素を含む金属成分を用いることができる。
上述した金属成分及びそれによって得られた縦導体２も、好ましくは、ナノコンポジット構造を有する。
上述したナノコンポジット構造を有する金属成分を用いることの利点は、ナノコンポジット構造には、等軸化を促進する働きが備わっているから、縦導体２に発生する応力が小さくなることである。
なお、ナノコンポジット構造とは、複数の元素の一方の結晶粒内にナノ粒子を分散（粒内ナノコンポジット結晶構造）させるか、又は、結晶粒界にナノ粒子を分散（粒界ナノコンポジット結晶構造）させたものをいう。単元素の場合には、結晶組織と非結晶組織とが存在しているものをいい、結晶化率が高くなるほど、ナノコンポジット構造が顕著になる。
本発明に係る電子デバイスは、図１〜図２に示したインターポーザとしての形態のほか、半導体基板１の内部に回路素子５を有する形態をとることもできる。図３にその一例を示す。図において、図１〜図２に現れた構成部分に相当する部分については、同一参照符号を付し、重複説明は省略する。
図３を参照すると、能動素子又は受動素子などの回路素子５が設けられた半導体基板１において、絶縁物充填層３の層厚方向で見て、その中間部に電磁シールド層４が埋設されている。この電磁シールド層４は、縦導体２の周りを包囲しており、環状である。電磁シールド層４は、絶縁物充填層３の層厚方向で見て、その中間部に設けられているので、絶縁物充填層３は、外側絶縁層３１と、内側絶縁層３２に二分されることになる。
一般的にいって、電磁シールドは、電磁波が導電性の材料を通過するとき、その表面での反射と内部での吸収とによって、電磁波に減衰を与える現象として説明される。電磁シールド層４のための材料としては、一般にこの種の材料として知られている金属材料を用いることができる。
上述した電磁シールド層４によれば、半導体回路などの能動素子、アンテナなどの受動素子でなる回路素子５を設けた半導体基板１において、縦導体２に流れる高周波電流に起因して発生する電磁界による回路素子５の特性変動を回避することができる。
更に、本発明に係る電子デバイスは、基板の複数枚を積層して実現することができる。図４にその実施の形態の一例を示す。図４において、図１〜図３に現れた構成部分に相当する部分については、同一参照符号を付し、重複説明は省略する。
図４に示した実施の形態では、図１〜図２に示した基板ＩＮＴの上に、図３に示した複数枚ｎの基板ＳＭ１〜ＳＭｎを順次に積層し、接合した構造となっている。基板ＩＮＴの縦導体２には、マザーボード接続用の金属ボール７１が接合されている。
基板ＳＭ１〜ＳＭｎのうち、互いに隣接する基板、例えば、基板ＳＭ１及び基板ＳＭ２は、一方の基板ＳＭ２の縦導体２に備えられた接続導体６１が、他方の基板ＳＭ１の縦導体２に備えられた接続導体６２と、接合膜６３及び酸化防止膜６４によって接合されている。接合膜６３は、第１金属または合金成分と、この第１金属または合金成分よりは融点の高い第２金属または合金成分とを含んでいて、溶融温度が第１金属または合金成分の融点よりも高くなっている。
酸化防止膜６４は、貴金属膜で構成されており、フラックス・レスで接合するための機能を発揮する。酸化防止膜６４を構成する貴金属膜は、好ましくは、Ａｇ、Ａｕ、Ｐｄ及びＰｔの群から選択された少なくとも一種を含む。更に、貴金属膜は、膜厚が１００ｎｍ以下であることが好ましい。この範囲であれば、全体膜厚に対する膜厚増加を抑えつつ、本来の酸化防止機能を発揮させることができる。
上述した接合膜６３の構成によれば、接合のための熱処理時には、接合膜６３の微細膜厚に起因して生じる微細サイズ効果により、第１金属または合金成分の融点に近い温度で、第２金属または合金成分を溶融させることができる。勿論、このとき、第１金属または合金成分も溶融する。この際、第１金属または合金成分の低融点金属は接続導体４と反応して、金属間化合物を形成して消費され、接合後は融点が大幅に上昇する。
しかも、接合膜６３は、凝固後の溶融温度が、主として、第２金属または合金成分の融点によって支配されるから、凝固後の完成品である電子デバイスでは、接合膜６３の溶融温度が、第２金属または合金成分の持つ融点に近い温度、即ち、少なくとも、第１金属または合金成分の融点よりも高い温度にある。
したがって、接合処理時は熱処理温度が低くて済み、凝固後は高い融点を確保し得る高耐熱性の電子デバイスを実現することができる。
第１金属または合金成分は、好ましくは、Ｓｎ、Ｉｎ、Ｂｉ、Ｓｂ又はＧａの群から選択された少なくても１種を含む。また、第２金属または合金成分は、好ましくは、Ｃｒ、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｐｄ、Ｎｉ、Ｎｉ−Ｐ合金、及び、Ｎｉ−Ｂ合金の群から選択された少なくても１種を含む。
本発明に係る電子デバイスは、代表的には、三次元システムインパッケージ（３D-SiP)としての形態をとる。具体的には、システムLSI、メモリLSI、イメージセンサ又はMEMS等である。アナログやデジタルの回路、DRAMのようなメモリ回路、CPUのようなロジック回路などを含む電子デバイスであってもよいし、アナログ高周波回路と低周波で低消費電力の回路といった異種の回路を、別々のプロセスによって作り、それらを積層した電子デバイスであってもよい。
また、センサーモジュル、光電気モジュール、ユニポーラトランジスタ、ＭＯＳ ＦＥＴ、ＣＭＯＳ ＦＥＴ、メモリーセル、もしくは、それらの集積回路部品（ＩＣ）、又は各種スケールのＬＳＩなど、凡そ、電子回路を機能要素とする電子デバイスのほとんどのものが含まれ得る。更に、太陽電池、発光ダイオード、及び、発光ダイオードを用いた発光装置、照明装置、ディスプレイ装置、もしくは、信号灯などの電子デバイスも含まれる。
図５は、上述した各種電子デバイスのうち、発光ダイオードの一例を示している。発光ダイオードは、省エネルギー、長寿命という利点があり、照明装置、カラー画像表示装置、液晶パネルのバックライト、又は、交通信号灯などの光源として、注目されている。
図示の発光ダイオードは、基板１１と、半導体発光層８と、電極（２１〜２N）とを含む。半導体発光層８は、基板１１の一面上に積層されている。電極（２１〜２N）は、半導体発光層８に電気エネルギーを供給するものであって、基板１１を貫通し半導体発光層８に到達する微細孔内に充填された導体によって構成されている。
基板１１は、代表的には、サファイア基板である。基板１１の一面上には、バッファ層１２があり、半導体発光層８は、バッファ層１２を介して、基板１１の上に搭載されている。
半導体発光層８は、発光ダイオードにおいて周知である。ｐｎ接合を持ち、代表的にはＩＩＩ−Ｖ族化合物半導体が用いられる。もっとも、公知技術に限らず、これから提案されることのある化合物半導体を含むことができる。本発明において、発光ダイオードは、赤色発光ダイオード、緑色発光ダイオード、青色発光ダイオード、橙色発光ダイオードの何れであってもよいし、白色発光ダイオードであってもよい。
図５は、窒素(Ｎ)系の化合物半導体を用いたＧａＮ系青色発光ダイオードの一例を示している。図を参照すると、半導体発光層８は、ｎ型半導体層８１、活性層８２、ｐ型半導体層８３及びトップ層８４を、この順序で積層した構造を持つ。一例であるが、ｎ型半導体層８１は、ＳｉドープＧａＮ層で構成され、ｐ型半導体層８３はＭｇドープＧａＮ層で構成される。
活性層８２は、ＧａＮ−ＩｎＧａＮ等でなる多重量子井戸ＭＱＷ（Multiple Quantum Well）構造を有し、ｐ型半導体層８３と接する側に、Ａｌ−ＧａＮ超格子キャップ層を備えることがある。トップ層８４は、光学的に透明な光学層であればよく、透明電極層である必要はない。即ち、半導体発光層８１の光出射面に透明電極を持たない場合がある。
電極（２１〜２N）は、基板１１を貫通し半導体発光層８に到達する微細孔（１１１〜１１N）内に充填した導体によって構成されている。
微細孔（１１１〜１１N）は、好ましくは、所定の面密度で分布させる。これにより、微細孔（１１１〜１１N）の内部に充填された電極（２１〜２N）を、従来の透明電極層に代わる電極として機能させ、半導体発光層８に対する電流面拡散を促進し、均一な面発光を実現し得る。従って、発光量及び発光効率を改善しながら、透明電極層を省略して、製造プロセスを簡素化し、コストダウンを図ることができる。しかも、透明電極層による光エネルギーの損失がなくなるので、発光量及び発光効率が向上する。
実施の形態において、微細孔（１１１〜１１N）は、基板１１の面において、所定のピッチ間隔で、マトリクス状に配置されている。行数及び列数は任意である。微細孔（１１１〜１１N）は、その孔径がμｍオーダである。ピッチ間隔もそのようなオーダでよい。
微細孔（１１１〜１１N）のうち、互いに隣接する微細孔、例えば、微細孔１１１と、微細孔１１２とにおいて、一方の微細孔１１１内の電極２１はｐ側電極とし、他方の微細孔１１２内の電極２２はｎ側電極とする。
ｐ側電極となる電極２１は、基板１１を貫通し、更に、バッファ層１２、ｎ型半導体層８１及び活性層８２を貫通し、先端がｐ型半導体層８３に食い込んでいる。電極２１は、電気絶縁の必要な領域が、絶縁物充填層３０１によって覆われている。ｎ側電極となる電極２２は、基板１１及びバッファ層１２を貫通し、先端がｎ型半導体層８１に食い込んで止まっている。
絶縁物充填層３０１〜３０Nは、無機絶縁物又は有機絶縁物を、縦孔１１１〜１１Nの内部に充填した環状の層である。従って、絶縁物充填層３０１〜３０Nの内側には、筒状の領域が生じる。縦導体２１〜２Nは、絶縁物充填層３０１〜３０Nによって囲まれたこの筒状の領域の内部に充填されている。
上述したように、絶縁物充填層３０１〜３０Nは縦孔１１１〜１１Nの内周面を覆う環状の層であり、縦導体２１〜２Nは絶縁物充填層３０１〜３０Nによって囲まれた領域の内部に充填されているから、貫通電極等で代表される縦導体２１〜２Nが、環状の絶縁物充填層３０１〜３０Nよって、極性の異なる隣接する他の縦導体２１〜２Nから電気的に絶縁される。
しかも、絶縁物充填層３０１〜３０Nは、無機絶縁物又は有機絶縁物を、縦孔１１１〜１１N内に充填してなるものであり、縦導体２１〜２Nは絶縁物充填層３０１〜３０Nによって囲まれた領域内に充填された導体でなるから、貫通電極を、間隔を隔てて取り囲むように、リング状の絶縁分離溝を設ける従来構造と異なって、縦導体２１〜２N及び絶縁物充填層３０１〜３０Nが、縦孔１１１〜１１Nの内部に集約される。このため、縦導体２１〜２N及び絶縁物充填層３０１〜３０Nの占有面積が小さくなり、隣接する縦導体間ピッチ距離が縮小される。この結果、縦導体２１〜２Nの分布密度を上げ、均一面発光を生じる高性能及び高機能の発光ダイオード装置を実現することができるようになる。
絶縁物充填層３０１〜３０Nは、ナノコンポジット構造のセラミックを含有する有機絶縁物のペースト、又は、ガラスペーストを縦孔１１１〜１１Nの内部に充填し、加圧して硬化させることによって形成し得る。従って、絶縁物充填層３０１〜３０Nは、縦孔１１１〜１１Nの内部にペースト材料を充填し、硬化させるという簡単、かつ、安価なプロセスで形成することができる。
しかも、絶縁物充填層３０１〜３０Nは、充填層であるので、成膜プロセスを必要とする技術と異なって、縦孔１１１〜１１Nの溝幅を狭くしなければならない理由がなくなる。このため、絶縁物充填層３０１〜３０Nの形成工程が容易化される。
絶縁物充填層３０１〜３０Nを構成する有機絶縁物及び無機絶縁物については、既に例示したとおりである。また、図示の発光ダイオードは、それ自体で、面発光形の照明装置やカラー画像表示装置を構成しえるし、液晶ディスプレイのバックライト装置として使用することもできる。更に、交通信号灯として使用することもできる。更に、図示は省略するけれども、太陽電池の場合も、同様の絶縁構造を採用することができる。
次に、本発明に係る電子デバイスの製造方法について、図６を参照して説明する。まず、図６（ａ）に図示するように、予め、縦孔３０を穿孔した半導体基板１を支持具ＳＰの上に配置する。縦孔３０は、ドライエッチィングＣＶＤ法、レーザ穿孔法など、公知の技術によって形成することができる。
次に、図６（ｂ）に図示するように、縦孔３０の内部に、無機絶縁物３００を充填する。充填の一方法としては、有機樹脂ペースト又はガラスペーストなどを、減圧雰囲気内で縦孔３０の内部に流し込んだ後、縦孔３０内のペーストに、プレス圧、ガス圧又は転圧などを加えて加圧しながら硬化させる方法を挙げることができる。有機樹脂ペースト又はガラスペーストは、ナノコンポジット構造セラミックを含有する。
次に、図６（ｃ）に図示するように、充填・硬化された絶縁物３００に対し、フォトリソグラフィ、ドライエッチィングＣＶＤ法、レーザ穿孔法など、公知の穿孔技術を適用することによって、筒状の領域２０を形成する。これにより、環状の絶縁物充填層３が得られる。上述した何れの穿孔技術を適用するかは、絶縁物３００として、どのような材料を用いるかによる。例えば、絶縁物３００が、紫外線硬化樹脂でなる場合には、フォトリソグラフィ工程を採用することができ、紫外線を用いた露光、及び、現像工程を実行することにより、所定の領域２０を形成することができる。
次に、図６（ｄ）に図示するように、筒状の領域２０の内部に縦導体２を形成する。縦導体２の形成方法としては、溶融金属を、減圧雰囲気内で筒状の領域２０の内部に流し込んだ後、筒状の領域２０の溶融金属に、プレス圧、ガス圧又は転圧などを加えて加圧しながら硬化させる方法を挙げることができる。これにより、図１及び図２に示した電子デバイスが得られる。図６に示した製造方法は、図５に示した発光ダイオードの製造、及び、発光ダイオードと構造の類似した太陽電池の製造にも同様に適用が可能である。
次に、電子デバイスの別の製造方法について、図７を参照して説明する。まず、図７（ａ）に図示するように、予め、縦孔３０を穿孔した半導体基板１を支持具ＳＰの上に配置する。半導体基板１には、能動素子又は受動素子でなる回路素子５が既に形成されている。
次に、図７（ｂ）に図示するように、縦孔３０の内部に、有機絶縁物又は無機絶縁物３００を充填し、硬化させる。
次に、充填・硬化された無機絶縁物３００に対し、図７（ｃ）に図示するように、上述した穿孔工程を実行することによって、筒状の領域２１を形成する。これにより、環状の絶縁物充填層３１が得られる。絶縁物充填層３１の内側には、その内壁面４０によって囲まれた筒状の領域２０が生じる。
次に、図７（ｄ）に図示するように、筒状の領域２０を画定する絶縁物充填層３１の内壁面４０に、電磁シールド層４を形成する。電磁シールド層４は、スパッタ等の真空成膜法によって形成することができる。電磁シールド層４の内側にはその内壁面によって画定される筒状の領域２２が生じる。
次に、図８（ａ）に図示するように、電磁シールド層４によって囲まれた筒状の領域２２内に、有機絶縁物又は無機絶縁物３０１を充填する。
次に、図８（ｂ）に図示するように、充填硬化された絶縁物３０１に対し、穿孔工程を実行することによって、筒状の領域２０を形成する。これにより、環状の絶縁物充填層３２が得られる。
次に、図８（ｃ）に図示するように、筒状の領域２０の内部に、縦導体用溶融金属（合金を含む）を充填し、硬化させることによって、縦導体２を形成する。これにより、図３に示した電子デバイスが得られる。
図７及び図８の実施の形態において、縦孔３０、絶縁物充填層３、電磁シールド層４及び縦導体２を形成する手段、及び、材質等は、明細書及び図４を参照して既に説明したとおりである。
以上、好ましい実施例を参照して本発明を詳細に説明したが、本発明はこれらに限定されるものではなく、当業者であれば、その基本的技術思想および教示に基づき、種々の変形例を想到できることは自明である。
１ 半導体基板
２ 縦導体
２０ 縦孔
３ 絶縁物充填層

Claims (6)

  1. 半導体基板と、絶縁物充填層と、縦導体とを含む電子デバイスであって、
    前記半導体基板は、その厚み方向に貫通する縦孔を有しており、
    前記絶縁物充填層は、前記縦孔内にその内周面を覆うように充填してなる環状層であって、ガラスを主成分とする無機絶縁物と、セラミックとからなり、前記セラミックを含有する液状ガラスを充填し硬化させたものでなり、
    前記セラミックは、ナノコンポジット構造を有し、常温比抵抗が１０１４Ω・ｃｍを超え、比誘電率が４〜９の範囲にあり、
    前記縦導体は、前記絶縁物充填層によって囲まれ、前記絶縁物充填層を貫通する領域内に充填された金属体でなる、
    電子デバイス。
  2. 請求項１に記載された電子デバイスであって、更に、電磁シールド層を含み、前記電磁シールド層は、前記絶縁物充填層の層厚の中間部に埋設され、前記縦導体の周りを包囲している、電子デバイス。
  3. 請求項１又は２に記載された電子デバイスであって、三次元システム・パッケージ（３D-SiP)である、電子デバイス。
  4. 請求項１乃至３の何れかに記載された電子デバイスであって、発光ダイオードを含む、電子デバイス。
  5. 請求項１乃至４の何れかに記載された電子デバイスの製造方法であって、
    半導体基板を含む基板に、その厚み方向に向かう縦孔を形成し、
    前記縦孔の内部に絶縁物を充填し硬化させ、前記絶縁物は、ガラスを主成分とする無機絶縁物と、セラミックとからなり、前記ガラスは液状ガラスであり、前記セラミックは、常温比抵抗が１０１４Ω・ｃｍを超え、比誘電率が４〜９の範囲にあり、
    前記絶縁物に縦孔を形成し、
    前記絶縁物の前記縦孔内に溶融金属を充填する、
    工程を含む電子デバイスの製造方法。
  6. 請求項１乃至４の何れかに記載された電子デバイスの製造方法であって、
    半導体基板を含む基板に、その厚み方向に向かう縦孔を形成し、
    前記縦孔の内部に絶縁物を充填し硬化させ、前記絶縁物は、ガラスを主成分とする無機絶縁物と、セラミックとからなり、前記ガラスは、液状ガラスであり、前記セラミックは、常温比抵抗が１０１４Ω・ｃｍを超え、比誘電率が４〜９の範囲にあり、
    前記絶縁物に第１縦孔を形成し、
    前記絶縁物の前記第１縦孔の内壁面に、電磁シールド膜を形成し、
    前記電磁シールド膜によって囲まれた第２縦孔内に、更に第２絶縁物を充填し、
    前記第２絶縁物に第３縦孔を形成し、
    前記第２絶縁物の前記第３縦孔内に溶融金属を充填する、
    工程を含む電子デバイスの製造方法。
JP2011056556A 2010-05-21 2011-03-15 電子デバイス及びその製造方法 Expired - Fee Related JP5209075B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2011056556A JP5209075B2 (ja) 2010-05-21 2011-03-15 電子デバイス及びその製造方法
US13/106,933 US9685394B2 (en) 2010-05-21 2011-05-13 Electronic device and manufacturing method therefor
TW100117549A TWI422003B (zh) 2010-05-21 2011-05-19 電子裝置及其製造方法
EP11250541.7A EP2388814B1 (en) 2010-05-21 2011-05-20 Electronic device and manufacturing method therefor
CN201110132426.9A CN102254896B (zh) 2010-05-21 2011-05-20 电子器件及其制造方法
KR1020110047695A KR101368524B1 (ko) 2010-05-21 2011-05-20 전자 디바이스 및 그 제조방법
HK12102996.6A HK1162746A1 (en) 2010-05-21 2012-03-27 Electronic device and manufacturing method therefor

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010117008 2010-05-21
JP2010117008 2010-05-21
JP2011056556A JP5209075B2 (ja) 2010-05-21 2011-03-15 電子デバイス及びその製造方法

Publications (2)

Publication Number Publication Date
JP2012009820A JP2012009820A (ja) 2012-01-12
JP5209075B2 true JP5209075B2 (ja) 2013-06-12

Family

ID=44483965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011056556A Expired - Fee Related JP5209075B2 (ja) 2010-05-21 2011-03-15 電子デバイス及びその製造方法

Country Status (7)

Country Link
US (1) US9685394B2 (ja)
EP (1) EP2388814B1 (ja)
JP (1) JP5209075B2 (ja)
KR (1) KR101368524B1 (ja)
CN (1) CN102254896B (ja)
HK (1) HK1162746A1 (ja)
TW (1) TWI422003B (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9675443B2 (en) 2009-09-10 2017-06-13 Johnson & Johnson Vision Care, Inc. Energized ophthalmic lens including stacked integrated components
US8950862B2 (en) 2011-02-28 2015-02-10 Johnson & Johnson Vision Care, Inc. Methods and apparatus for an ophthalmic lens with functional insert layers
JP5958732B2 (ja) * 2011-03-11 2016-08-02 ソニー株式会社 半導体装置、製造方法、および電子機器
US9914273B2 (en) 2011-03-18 2018-03-13 Johnson & Johnson Vision Care, Inc. Method for using a stacked integrated component media insert in an ophthalmic device
US10451897B2 (en) 2011-03-18 2019-10-22 Johnson & Johnson Vision Care, Inc. Components with multiple energization elements for biomedical devices
US9698129B2 (en) 2011-03-18 2017-07-04 Johnson & Johnson Vision Care, Inc. Stacked integrated component devices with energization
US9804418B2 (en) 2011-03-21 2017-10-31 Johnson & Johnson Vision Care, Inc. Methods and apparatus for functional insert with power layer
JP5225479B2 (ja) * 2011-09-27 2013-07-03 有限会社 ナプラ 半導体基板、電子デバイス及びその製造方法
US8857983B2 (en) 2012-01-26 2014-10-14 Johnson & Johnson Vision Care, Inc. Ophthalmic lens assembly having an integrated antenna structure
JP5124693B1 (ja) * 2012-04-24 2013-01-23 有限会社 ナプラ 電子機器
US9113555B2 (en) * 2012-12-21 2015-08-18 Intel Corporation Apparatus for differential far-end crosstalk reduction
JP5575309B1 (ja) * 2013-08-05 2014-08-20 有限会社 ナプラ 集積回路装置
US9263405B2 (en) * 2013-12-05 2016-02-16 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device
US9184143B2 (en) * 2013-12-05 2015-11-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device with bump adjustment and manufacturing method thereof
US9383593B2 (en) 2014-08-21 2016-07-05 Johnson & Johnson Vision Care, Inc. Methods to form biocompatible energization elements for biomedical devices comprising laminates and placed separators
US9941547B2 (en) 2014-08-21 2018-04-10 Johnson & Johnson Vision Care, Inc. Biomedical energization elements with polymer electrolytes and cavity structures
US10627651B2 (en) 2014-08-21 2020-04-21 Johnson & Johnson Vision Care, Inc. Methods and apparatus to form biocompatible energization primary elements for biomedical devices with electroless sealing layers
US10381687B2 (en) 2014-08-21 2019-08-13 Johnson & Johnson Vision Care, Inc. Methods of forming biocompatible rechargable energization elements for biomedical devices
US9599842B2 (en) 2014-08-21 2017-03-21 Johnson & Johnson Vision Care, Inc. Device and methods for sealing and encapsulation for biocompatible energization elements
US10361404B2 (en) 2014-08-21 2019-07-23 Johnson & Johnson Vision Care, Inc. Anodes for use in biocompatible energization elements
US9715130B2 (en) 2014-08-21 2017-07-25 Johnson & Johnson Vision Care, Inc. Methods and apparatus to form separators for biocompatible energization elements for biomedical devices
US9793536B2 (en) 2014-08-21 2017-10-17 Johnson & Johnson Vision Care, Inc. Pellet form cathode for use in a biocompatible battery
US10361405B2 (en) 2014-08-21 2019-07-23 Johnson & Johnson Vision Care, Inc. Biomedical energization elements with polymer electrolytes
WO2016035625A1 (ja) * 2014-09-03 2016-03-10 国立大学法人東北大学 半導体装置およびその製造方法
US10345620B2 (en) 2016-02-18 2019-07-09 Johnson & Johnson Vision Care, Inc. Methods and apparatus to form biocompatible energization elements incorporating fuel cells for biomedical devices
US10490483B2 (en) 2016-03-07 2019-11-26 Micron Technology, Inc. Low capacitance through substrate via structures
DE102017215531A1 (de) * 2017-09-05 2019-03-07 Robert Bosch Gmbh Verfahren zum Verschließen einer mikromechanischen Vorrichtung mittels Laser-Schmelzen und mikromechanische Vorrichtung mit einem Laser-Schmelz-Verschluss
JP2019056581A (ja) * 2017-09-20 2019-04-11 ソニーセミコンダクタソリューションズ株式会社 電荷検出センサおよび電位計測システム
JP2021068737A (ja) * 2019-10-17 2021-04-30 本田技研工業株式会社 半導体装置

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259299A (ja) * 1992-03-16 1993-10-08 Fujitsu Ltd 半導体装置の製造方法
JPH0697298A (ja) * 1992-09-14 1994-04-08 Fujitsu Ltd 半導体装置の絶縁膜の形成方法
JPH10215044A (ja) * 1997-01-28 1998-08-11 Kyocera Corp 配線基板及びその製造方法
EP0974817A4 (en) 1997-04-03 2006-09-13 Yamatake Corp CIRCUIT BOARD AND SENSOR, AND PROCESS FOR PRODUCING THE SAME
JP2883328B2 (ja) * 1997-05-27 1999-04-19 株式会社オハラ 磁気ヘッド浮上量測定用模擬ディスク
USRE40947E1 (en) * 1997-10-14 2009-10-27 Ibiden Co., Ltd. Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole
JP2000311982A (ja) * 1999-04-26 2000-11-07 Toshiba Corp 半導体装置と半導体モジュールおよびそれらの製造方法
JP3951091B2 (ja) * 2000-08-04 2007-08-01 セイコーエプソン株式会社 半導体装置の製造方法
JP4095763B2 (ja) * 2000-09-06 2008-06-04 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US6985746B2 (en) 2001-04-30 2006-01-10 Ipr Licensing, Inc. Wireless communication system having mobility-based content delivery
AU2002323388A1 (en) 2001-08-24 2003-03-10 Mcnc Research & Development Institute Through-via vertical interconnects, through-via heat sinks and associated fabrication methods
JP2004095849A (ja) 2002-08-30 2004-03-25 Fujikura Ltd 貫通電極付き半導体基板の製造方法、貫通電極付き半導体デバイスの製造方法
EP2704187B1 (en) 2003-04-03 2015-08-19 Imec METHOD FOR PRODUCING ELECTRICAL THROUGH HOLE INTERCONNECTS AND corresponding DEVICE
US7095053B2 (en) * 2003-05-05 2006-08-22 Lamina Ceramics, Inc. Light emitting diodes packaged for high temperature operation
JP2006024653A (ja) 2004-07-06 2006-01-26 Tokyo Electron Ltd 貫通基板および貫通基板の製造方法
US7866038B2 (en) 2004-07-06 2011-01-11 Tokyo Electron Limited Through substrate, interposer and manufacturing method of through substrate
JP2006049557A (ja) * 2004-08-04 2006-02-16 Seiko Epson Corp 半導体装置
JP2006156486A (ja) * 2004-11-25 2006-06-15 Tokyo Electron Ltd 基板処理方法および半導体装置の製造方法
JP4795677B2 (ja) 2004-12-02 2011-10-19 ルネサスエレクトロニクス株式会社 半導体装置およびそれを用いた半導体モジュール、ならびに半導体装置の製造方法
US7271697B2 (en) * 2004-12-07 2007-09-18 Multi-Fineline Electronix Miniature circuitry and inductive components and methods for manufacturing same
TWI420686B (zh) * 2004-12-10 2013-12-21 Panasonic Corp 半導體發光裝置、發光模組及照明裝置
US7772115B2 (en) 2005-09-01 2010-08-10 Micron Technology, Inc. Methods for forming through-wafer interconnects, intermediate structures so formed, and devices and systems having at least one solder dam structure
DE102006035864B4 (de) 2006-08-01 2014-03-27 Qimonda Ag Verfahren zur Herstellung einer elektrischen Durchkontaktierung
JP5563186B2 (ja) 2007-03-30 2014-07-30 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
JP4386458B2 (ja) 2008-05-15 2009-12-16 有限会社ナプラ 回路基板、電子デバイス及びそれらの製造方法
US7910837B2 (en) * 2007-08-10 2011-03-22 Napra Co., Ltd. Circuit board, electronic device and method for manufacturing the same
JP4833192B2 (ja) * 2007-12-27 2011-12-07 新光電気工業株式会社 電子装置
US7939449B2 (en) * 2008-06-03 2011-05-10 Micron Technology, Inc. Methods of forming hybrid conductive vias including small dimension active surface ends and larger dimension back side ends
KR20100021856A (ko) * 2008-08-18 2010-02-26 삼성전자주식회사 관통 전극을 갖는 반도체장치의 형성방법 및 관련된 장치
JP4278007B1 (ja) * 2008-11-26 2009-06-10 有限会社ナプラ 微細空間への金属充填方法
JP2010205941A (ja) 2009-03-03 2010-09-16 Panasonic Corp 半導体チップ及び半導体装置
JP4505540B1 (ja) * 2009-06-02 2010-07-21 有限会社ナプラ 金属充填装置
US8415784B2 (en) 2009-06-02 2013-04-09 Napra Co., Ltd. Electronic device, conductive composition, metal filling apparatus, and electronic device manufacturing method

Also Published As

Publication number Publication date
CN102254896B (zh) 2014-12-31
EP2388814A2 (en) 2011-11-23
EP2388814B1 (en) 2017-10-18
US20110284912A1 (en) 2011-11-24
EP2388814A3 (en) 2014-04-23
JP2012009820A (ja) 2012-01-12
CN102254896A (zh) 2011-11-23
KR101368524B1 (ko) 2014-02-27
KR20110128247A (ko) 2011-11-29
US9685394B2 (en) 2017-06-20
TW201214646A (en) 2012-04-01
HK1162746A1 (en) 2012-08-31
TWI422003B (zh) 2014-01-01

Similar Documents

Publication Publication Date Title
JP5209075B2 (ja) 電子デバイス及びその製造方法
US7863639B2 (en) Light-emitting diode lamp with low thermal resistance
CN102339913B (zh) 高压led器件及其制造方法
TWI528595B (zh) 晶圓等級ｌｅｄ封裝及其製造方法
KR101049698B1 (ko) Ｌｅｄ 어레이 모듈 및 이의 제조방법
US20090140285A1 (en) Light emitting device having function of heat-dissipation and manufacturing process for such device
JP2006287188A (ja) Ｓｉ基板を利用したＬＥＤパッケージ及びその製造方法
US20130062656A1 (en) Thermally enhanced optical package
US8373195B2 (en) Light-emitting diode lamp with low thermal resistance
TW201017921A (en) Compound semiconductor device package module structure and fabricating method thereof
WO2006132794A2 (en) A light-emitting device module with flip-chip configuration on a heat-dissipating substrate
TW201929271A (zh) 發光二極體封裝
JP2011233775A (ja) 半導体パッケージおよび半導体発光装置
US20120211792A1 (en) Package Substrate and Method for Forming the Same
TWI495160B (zh) 覆晶式發光二極體及其製法與應用
TW201318235A (zh) 加強散熱的光學元件封裝
US11171072B2 (en) Heat dissipation substrate and manufacturing method thereof
JP2008124072A (ja) 半導体装置
TWI473299B (zh) 覆晶式發光二極體及其製法與應用
JP4704503B1 (ja) 電子デバイス用基板及び電子デバイス
TW201025676A (en) Compound semiconductor device package module structure and fabricating method thereof
TWM505706U (zh) 發光二極體裝置
JP2015115578A (ja) 発光装置、及びその製造方法
JP2015050313A (ja) 配線基板および電子装置
CN109524374A (zh) 一种led发光模块

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120511

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120521

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20120622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130220

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160301

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5209075

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees