DE102006035864B4 - Verfahren zur Herstellung einer elektrischen Durchkontaktierung - Google Patents

Verfahren zur Herstellung einer elektrischen Durchkontaktierung Download PDF

Info

Publication number
DE102006035864B4
DE102006035864B4 DE102006035864.3A DE102006035864A DE102006035864B4 DE 102006035864 B4 DE102006035864 B4 DE 102006035864B4 DE 102006035864 A DE102006035864 A DE 102006035864A DE 102006035864 B4 DE102006035864 B4 DE 102006035864B4
Authority
DE
Germany
Prior art keywords
substrate
conductive material
hole
contact surface
stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006035864.3A
Other languages
English (en)
Other versions
DE102006035864A1 (de
Inventor
Dr. Hedler Harry
Dr. Irsigler Roland
Dr. Lehmann Volker
Thorsten Meyer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Priority to DE102006035864.3A priority Critical patent/DE102006035864B4/de
Priority to US11/745,145 priority patent/US8124521B2/en
Priority to JP2007199247A priority patent/JP4873644B2/ja
Publication of DE102006035864A1 publication Critical patent/DE102006035864A1/de
Application granted granted Critical
Publication of DE102006035864B4 publication Critical patent/DE102006035864B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

Verfahren zur Herstellung einer elektrischen Durchkontaktierung (51), wobei das Verfahren die Schritte umfasst: – Bereitstellen eines ersten Substrats (1, 10) mit einer Kontaktfläche (203) in einer Öffnung einer Passivierung (201), wobei die Kontaktfläche eine gegenüber der Passivierung reduzierte Schichtdichte aufweist und wobei ein Sackloch (104) in einem Bereich der Kontaktfläche (203) in dem ersten Substrat (1, 10) ausgebildet wird; – Bereitstellen wenigstens eines zweiten Substrats (2, 20); – Erzeugen eines Durchgangsloches (204) im zweiten Substrat (2, 20) senkrecht zur Oberfläche des zweiten Substrats (2, 20); Stapeln des zweiten Substrats (2, 20) auf dem ersten Substrat (1, 10), sodass eine Öffnung des Durchgangsloches (204) des zweiten Substrats (2, 20) auf die Kontaktfläche (203) des ersten Substrats (1, 10) mündet und sich eine Kavität (304) über der Kontaktfläche (203) des ersten Substrats (1, 10) bildet; – Herstellen eines Unterdrucks in dem Durchgangsloch (204); – Tauchen des Substratstapels in ein flüssiges leitfähiges Material (50); – Erhöhen eines Umgebungsdruckes auf das flüssige leitfähige Material (50), sodass das Durchgangsloch (204), die Kavität (304) und zumindest zum Teil das Sackloch (204) mit dem leitfähigen Material (50) gefüllt wird; und – Herausziehen des Substratstapels aus dem flüssigen leitfähigen Material (50), wobei nach dem Erstarren des leitfähigen Materials eine Durchkontaktierung (51) an die Kontaktfläche (203) des ersten Substrats (1, 10) über das Durchgangsloch (204) erzeugt wird.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung einer elektrischen Durchkontaktierung in einem Substratstapel.
  • Zur Erhöhung der Integration und der Leistungsfähigkeit moderner integrierter Schaltungen werden die Schaltungen heutzutage auch auf mehreren Substraten realisiert, die dann in kompakter Stapelform angeordnet werden. Dabei erfordert die Schaltungstechnik oft eine Durchkontaktierung durch ein Substrat, wobei ein einzelnes Substrat Teil eines Substratstapels ist. Die Stapelung macht derartige elektrische Durchkontaktierungen notwendig, um Signal- oder auch Leistungsverbindungswege von einem Substrat zu einem anderen Substrat oder auch aus der Schaltung heraus zu ermöglichen.
  • Die Durchkontaktierungen unterliegen dabei, wie auch die elektronisch funktionalisierten Elemente in dem Substrat, einem Zwang zur Miniaturisierung, um modernen Anforderungen hinsichtlich der Integration und der Leistungsfähigkeit gerecht zu werden. Zur Realisierung miniaturisierter Durchkontaktierungen werden vor dem Stapeln der einzelnen Substrate Durchgangslöcher mit Durchmessern im Bereich von wenigen Mikrometern und darunter realisiert, die durch entsprechende Anordnung und Ausrichtung in den einzelnen Substraten dann einen mehr oder weniger durchgängigen Kanal in dem Substratstapel bilden. Der Kanal kann dann mit einem leitfähigen Material gefüllt werden, um die Durchkontaktierung zu bilden. Das herkömmliche Füllen solcher Kanäle erfolgt dabei oft mit Sputter- oder Plateverfahren.
  • Bei dem Einbringen des flüssigen leitfähigen Materials durch Kapillarkräfte ist man auf die inhärenten Eigenschaften des Kanals, der Durchgangslöcher, und der Eigenschaften der Kanalwände angewiesen, die die Menge des Materials und die Zeit, in der das Material in den Kanal eindringt, festlegt. Bei der Verwendung von Kapillarkräften als eintreibende Kraft ist man hinsichtlich der Durchmesser der Kanäle, der Tiefe der Kanäle und der verwendeten Materialien gewissen Einschränkungen unterworfen. Auch die Zeit, die benötigt wird, die entsprechende Materialmenge in den Kanal einzubringen, kann bei gegebenen Kanaldimensionen unvorteilhaft lang sein und damit einem effektiven Herstellungsprozess entgegenwirken. Oft erlauben Kapillarkräfte auch nicht ein zuverlässiges Füllen der Kanäle mit einer wohldefinierten und reproduzierbaren Materialmenge.
  • Die US 6 743 499 B2 offenbart ein Verfahren zur Herstellung einer elektrischen Durchkontaktierung, bei dem ein Sackloch in einem Substrat durch Tauchen in ein flüssiges leitfähiges Material gefüllt wird.
  • Aus der DE 198 13 239 C1 ist ein Verfahren zum Herstellen einer elektrischen Durchkontaktierung bekannt, bei dem in einem Durchgangsloch ein Metall abgeschieden wird.
  • Aus der US 5 481 133 A ist ein Verfahren bekannt, bei dem ein Schichtstapel mit einem Sackloch mithilfe von Elektroplating mit Metall gefüllt wird.
  • Die US 2004/0 092 117 A1 beschreibt eine Unterdrückfüllmethode für Durchgangslöcher, bei der zuerst ein Sackloch erstellt, dann gefüllt und anschließend zurückgeätzt wird.
  • Aus der JP 2001-060 654 A ist eine integrierte Schaltung mit einem Substratstapel bekannt, wobei das erste Substrat des Stapels ein Sackloch aufweist.
  • Es ist daher Aufgabe der vorliegenden Erfindung, ein verbessertes Verfahren zur Herstellung einer elektrischen Durchkontaktierung in einem Substratstapel bereitzustellen.
  • Diese Aufgaben werden durch die Verfahren gemäß Anspruch 1 gelöst. Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • Gemäß eines ersten Aspekts der vorliegenden Erfindung wird ein Verfahren zur Herstellung einer elektrischen Durchkontaktierung bereitgestellt. Das Verfahren umfasst dabei die Schritte eines Bereitstellens eines ersten Substrats mit Kontaktflächen, eines Bereitstellens wenigstens eines zweiten Substrats, eines Erzeugens eines Durchgangsloches durch das zweite Substrat senkrecht zur Oberfläche des Substrats, eines Stapelns der Substrate auf dem ersten Substrat, sodass eine Öffnung des Durchgangsloches des zweiten Substrats auf die Kontaktfläche des ersten Substrats mündet, eines Herstellens eines Unterdrucks in dem Durchgangsloch, eines Tauchens des Substratstapels in ein flüssiges leitfähiges Material, eines Erhöhens eines Umgebungsdruckes auf das flüssige leitfähige Material, sodass das Durchgangsloch mit dem leitfähigen Material gefüllt wird und den Schritt eines Herausziehens des Substratstapels aus dem flüssigen leitfähigen Material, wobei nach dem Erstarren des leitfähigen Materials eine Durchkontaktierung an die Kontaktfläche über das Durchgangsloch erzeugt wird.
  • Durch das erfindungsgemäße Herstellen eines Unterdrucks in dem Durchgangsloch vor dem Tauchen des Substratstapels in das flüssige leitfähige Material und ein darauf folgendes Erhöhen eines Umgebungsdruckes auf das flüssige leitfähige Material wird in vorteilhafter Weise das flüssige leitfähige Material in das Durchgangsloch gepresst. Dies kann auch ohne einen wesentlichen Beitrag einer Kapillarkraft oder anderer möglicher Kräfte geschehen und ist daher nicht nur unabhängig von diesen Kräften, sondern auch wohldefiniert kontrollierbar. Durch die Festlegung des Unterdrucks und des nach dem Tauchen auf das flüssige leitfähige Material wirkenden Umgebungsdrucks kann nicht nur sichergestellt werden, dass flüssiges Material in das Durchgangsloch gelangt, sondern auch dass die Menge reproduzierbar festgelegt werden kann. Damit erlaubt das erfindungsgemäße Verfahren sowohl das zuverlässige Füllen auch von Löchern mit extrem kleinen Durchmessern als auch eine Füllung mit einer einstellbaren wohldefinierten Menge des Materials.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung umfasst das Erzeugen des Durchgangsloches durch das zweite Substrat das Erzeugen eines Sackloches auf einer ersten Seite des Substrats und ein Abflachen des Substrats von einer der ersten Seite gegenüberliegenden zweiten Seite. Ein derartiges Vorgehen ermöglicht beispielsweise auch das Erzeugen von Durchgangslöchern durch Substrate, auch wenn das Substrat zunächst zu dick ist für eine direkte Bildung eines Durchgangsloches unter Zuhilfenahme eines einfachen planaren unselektiven Abflachens des Substrats.
  • Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung liegt der Unterdruck in einem Bereich von 0,5 mbar bis 100 mbar. Die Erhöhung des Umgebungsdruckes kann auf Atmosphärendruck, im Wesentlichen auf 1 bar, erfolgen. Ferner kann die Erhöhung des Umgebungsdruckes auf einen Druck im Bereich von 1 bar bis 5 bar erfolgen. Wird ein Unterdruck in dem erfindungsgemäßen Bereich gewählt, so kann in vorteilhafter Weise einerseits der Unterdruck durch ein Abpumpen mit einfachen Pumpen erfolgen, und andererseits die Erhöhung des Umgebungsdruckes durch eine einfache Belüftung der Umgebung des leitfähigen Materials erfolgen. Bei weiterer Erhöhung des Umgebungsdruckes lässt sich in vorteilhafter Weise die Füllung mit flüssigem Material weiter beeinflussen.
  • Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung wird der Substratstapel vor dem Eintauchen in das flüssige leitfähige Material aufgewärmt, vorzugsweise auf die Temperatur des flüssigen leitfähigen Materials. Damit kann in vorteilhafter Weise eine zu starke Beanspruchung des Substratstapels verhindert werden, da temperaturinduzierte Spannung innerhalb des Stapels vermieden wird. Vorzugsweise liegt die Temperatur, auf die der Substratstapel aufgewärmt wird, in einem Bereich von 150°C bis 300°C. In diesem Temperaturbereich liegen übliche Lotmaterialien, einschließlich moderner umweltfreundlicher bleifreier Lotmaterialien, in einem flüssigen Zustand vor.
  • Gemäß der vorliegenden Erfindung umfasst das Bereitstellen des ersten Substrats mit Kontaktflächen das Ausbilden eines Sacklochs in einem Bereich der Kontaktfläche in dem ersten Substrat. Das Sackloch kann Teil des durch die Durchgangslöcher der darüber angeordneten Substrate des Substratstapels gebildeten Kanals werden, und als Reservoir oder Ausgleichsvolumen für die Füllung der Durchgangslöcher mit dem flüssigen leitfähigen Material dienen. So kann in vorteilhafter Weise ein geringerer Unterschied zwischen dem Unterdruck und dem nach dem Tauchen auf das flüssige Material herrschenden Umgebungsdrucks ausreichen, um alle Durchgangslöcher mit Material zu füllen. Das Sackloch kann in diesem Fall ein durch die Druckdifferenz gegebenes Leervolumen aufnehmen und somit die zuverlässige Füllung der Durchgangslöcher mit dem leitfähigen Material sicherstellen. Ferner umfasst das Füllen des Durchgangsloches ein zumindest teilweises Füllen des Sackloches mit leitfähigem Material.
  • Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung wird zusätzlich eine Passivierungsschicht an einer Wand des Durchgangsloches, an einer Wand des Sackloches oder an einer Unterseite des zweiten Substrates bereitgestellt. Diese Passivierungsschicht kann in vorteilhafter Weise eine Diffusion von leitfähigem Material in die Substrate verhindern. Ferner kann die Passivierungsschicht auch zur elektrischen Isolation der Durchkontaktierung zu Bereichen der Substrate beitragen.
  • Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung wird nach dem Erstarren des leitfähigen Materials eine Perle aus dem leitfähigen Material auf dem obersten Substrat in einem Bereich des Durchgangslochs gebildet. Diese Perle aus dem leitfähigen Material ist in leitender Verbindung mit der Durchkontaktierung und kann selbst wieder aufgeschmolzen werden, um beispielsweise den Kontakt zu einer Kontaktfläche einer anderen Einheit, beispielsweise einer Kontaktfläche einer gedruckten Schaltung, herstellen.
  • Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung wird als leitfähiges Material ein Metalllot verwendet. Metalllote sind durch eine Erwärmung über den Schmelzpunkt einfach verflüssigbar und sind bei Abkühlung auf Raumtemperatur in der Regel fest und bilden daher eine zuverlässige und feste Durchkontaktierung.
  • Bevorzugte Ausführungsformen der vorliegenden Erfindung werden nachfolgend anhand der beigefügten Zeichnungen näher erläutert. Es zeigen:
  • 1A bis 1D eine schematische Darstellungen eines zweiten Substrats in verschiedenen Stadien während der Herstellung gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
  • 2A bis 2C eine schematisch Darstellung einer integrierten Schaltung mit einem Substratstapel in verschiedenen Stadien während der Herstellung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung;
  • 3 eine schematisch Darstellung einer integrierten Schaltung mit einem Substratstapel gemäß einer dritten Ausführungsform der vorliegenden Erfindung; und
  • 4 eine schematisch Darstellung einer integrierten Schaltung mit einem Substratstapel gemäß einer vierten Ausführungsform der vorliegenden Erfindung.
  • 1A zeigt schematisch ein zweites Substrat 2 mit funktionalisierten Bereichen 202. Die funktionalisierten Bereiche 202 können im Sinne einer integrierten Schaltung etwa Leiterbahnen, Isolations- oder Diffusionsbarrieren, dotierte Bereiche oder auch dielektrische Strukturen sein. Als Materialien kommen Silizium und die anderen in der Halbleiterindustrie üblichen Materialien zum Einsatz. Auf einer Oberfläche des zweiten Substrats 2 ist ferner eine Passivierung 201 angeordnet. Die Passivierung 201 kann beispielsweise Oxide oder Nitride (z. B. SiO2 oder Si3N4) aufweisen. Ferner kann auf der Oberfläche der Passivierung 201 eine Zwischenschicht zur Bindung zweier Substrate angeordnet sein. Diese Zwischenschicht kann beispielsweise eine Polymerhaftschicht aufweisen. In einer Öffnung der Passivierung 201 ist ferner ein benetzbarer Bereich 203 angeordnet. Der benetzbare Bereich 203 kann Metalle aufweisen, beispielsweise Aluminium, Kupfer, Zinn, Gold u. A., um von metallischen Loten benetzt zu werden. Ferner weist der benetzbare Bereich 203 eine Öffnung auf, die das zweite Substrat 2 auf einer Oberfläche freigibt. Zur Herstellung und Realisierung der funktionalisierten Bereiche 202, der Passivierung 201, und der benetzbaren Bereiche 203 kommen an sich bekannte Herstellungsverfahren, wie beispielsweise Teile eines CMOS-Herstellungsprozesses, zum Einsatz.
  • 1B zeigt das zweite Substrat 2, in das ein Sackloch 2040 eingebracht wurde. Das Loch 2040 kann durch übliche Verfahren, wie beispielsweise anisotropes Ätzen, Trockenätzen, anisotropes Nassätzen, Ätzen mit der Unterstützung eines elektrischen Feldes oder Laserätzen durchgeführt werden. Der Durchmesser des Sacklochs 2040 liegt typischerweise in einem Bereich von 100 nm bis 10 μm. Die Tiefe richtet sich nach einem Aspektverhältnis, definiert als das Verhältnis zwischen der Lochtiefe zur Lochbreite, in einem Bereich von 2 bis 10, typischerweise jedoch größer als 3.
  • 1C zeigt das zweite Substrat 2, nachdem es von der Unterseite abgeflacht wurde. Durch entsprechende Abflachung wird aus dem Sackloch 2040 ein Durchgangsloch 204. Die gleichmäßige Abflachung kann durch einen Poliervorgang, z. B. chemisch-mechanisches Polieren (CMP), erfolgen. Ist entweder die Ausgangsdicke des zweiten Substrats 2 klein genug oder lässt sich bereits im zuvor erwähnten Schritt ein Loch 2040 mit genügender Tiefe erzielen, so kann direkt ein Durchgangsloch 204 erzeugt werden, und das Abflachen des zweiten Substrats 2 von der Unterseite kann daher entfallen.
  • 1D zeigt das zweite Substrat 2 mit der Durchgangsbohrung 204. Eine weitere Passivierung 205 ist an den Wänden der Durchgangsbohrung 204 und an der Unterseite des zweiten Substrats 2 angebracht. Die weitere Passivierung 205 kann zur Isolierung dienen, um funktionalisierte Bereiche in dem zweiten Substrat 2 hinreichend von der Durchkontaktierung, die im Folgenden in dem Durchgangsloch 204 erzeugt wird, elektrisch zu isolieren. Ferner kann die weitere Passivierung 205 als Diffusionsbarriere dienen, um die Diffusion von Material aus bzw. in die Durchkontaktierung wesentlich zu hemmen. Ein geeignetes Material der weiteren Passivierung 205 ist beispielsweise Siliziumoxid (SiO2).
  • In 2A ist schematisch das Stapeln eines ersten Substrats 1 mit wenigstens einem zweiten Substrat 2 zur Bildung eines Substratstapels gezeigt. Neben dem wenigstens einem zweiten Substrat 2, das in den 1A bis 1D näher beschrieben wurde, weist ein Substratstapel auch ein erstes Substrat 1 auf. Das erste Substrat 1 weist ein Sackloch 104 in einem Bereich eines benetzenden Bereiches 203 auf. Das erste Substrat 1 weist eine Passivierung 201 auf. Auch in dem ersten Substrat 1 können funktionalisierte Bereiche 202, die Passivierung 201 und auch Zwischenschichten zur Haftung der Substrate untereinander angeordnet sein. Das Sackloch 104 kann an dessen Wänden auch eine weitere Passivierung 205 aufweisen.
  • Zur Bildung einer Durchkontaktierung werden von den Durchgangslöchern 204 der zweiten Substrate 2 und dem Sackloch 104 des ersten Substrats 1 ein kontinuierlicher Kanal gebildet. Dieser Kanal umfasst durch das Stapeln der Substrate und durch die gegenüber der Passivierung 201 reduzierte Schichtdicke des benetzbaren Bereiches 203 Kavitäten 304. Diese Kavitäten 304 werden im Zuge der weiteren Herstellung auch durch ein leitfähiges flüssiges Material ausgefüllt und ermöglichen so die Ankontaktierung der entsprechenden benetzbaren Bereiche 203 bzw. der entsprechenden funktionalisierten Bereiche 202. Wie in 2A gezeigt, ist bereits ein zweites Substrat 2 auf dem ersten Substrat 1 gestapelt, und ein zweites zweites Substrat 2 wird gerade auf dem Stapel abgelegt.
  • 2B zeigt einen fertigen Substratstapel, hier beispielsweise umfassend drei zweite Substrate 2 und ein erstes Substrat 1. In dem Kanal, d. h. in den Durchgangslöchern 204 der zweiten Substrate 2, in den Kavitäten 304 und in dem Sackloch 104 des ersten Substrats 1 wird zunächst ein Unterdruck hergestellt. Danach wird der Substratstapel an einer Öffung des obersten Durchgangsloches mit einem flüssigen leitfähigen Material 50 in Berührung gebracht, woraufhin ein Umgebungsdruck auf das flüssige leitfähige Material 50 erhöht wird.
  • Wie hier gezeigt, wird dadurch das flüssige leitfähige Material 50 in den Kanal, d. h. in die Durchgangslöcher 204 der zweiten Substrate 2, in die Kavitäten 304 und auch zumindest zum Teil in das Sackloch 104 des ersten Substrats 1 gepresst. In dem Sackloch 104 des ersten Substrats 1 kann ein leeres Restvolumen verbleiben. Dieses leere Restvolumen umfasst Restgase und ist im Wesentlichen abhängig von der Druckdifferenz des Unterdrucks und dem Umgebungsdruck auf das flüssige leitfähige Material 50 nach dessen Erhöhung.
  • 2C zeigt den Substratstapel, nachdem das übrige flüssige leitfähige Material 50 von dem Substratstapel entfernt wurde und das flüssige leitfähige Material in dem Kanal der Durchgangslöcher 204 und dem Sackloch 104 erstarrt ist. Damit bildet das Material eine Durchkontaktierung 51 und es bleibt üblicherweise ein Materialrest 52 auf der obersten Kontaktfläche, gebildet durch die obersten benetzenden Bereiche 203 und die entsprechenden funktionalisierten Bereiche 202, übrig. Ferner kann das Abkühlen des flüssigen leitfähigen Materials 50 in den Kanälen aus den Durchgangslöchern 204, der Kavitäten 304 und den Sacklöchern 104 von der Vorderseite, d. h. von dem obersten zweiten Substrats 2, schneller als von der Rückseite erfolgen. Somit kann in vorteilhafter Weise flüssiges leitfähiges Material aus den Sacklöchern 104 das Schrumpfen des Volumens während des Erstarrens des leitfähigen Materials kompensieren, und so eine durchgängige und zuverlässige Durchkontaktierung 51 mit Verbindung aller Substrate und benetzenden Flächen 203 gewährleisten.
  • 3 zeigt den Substratstapel aus den 2A bis 2C, wobei der Materialrest 52 eine Kontaktperle 53 aufweist. Die Größe der Kontaktperle 53 kann in vorteilhafter Weise durch das leere Volumen in dem Sackloch 104 in dem ersten Substrat 1 und mithilfe der Druckdifferenz zwischen dem Unterdruck und dem Umgebungsdruck eingestellt werden. Ferner kann der Substratstapel ganz oder teilweise in den Durchgangslöchern 204 und dem Sackloch 104 partielle Metallisierungen 206 aufweisen. Die Metallisierungen 206 benetzen das leitfähige Material und können dadurch auch die Menge an flüssigem Material in dem Kanal der Durchgangslöcher 204 bzw. dem Sackloch 104 bestimmen. Durch das Stapeln der Substrate und durch die gegenüber der Passivierung 201 reduzierte Schichtdicke des benetzbaren Bereiches 203 bildet sich Kavitäten 304. Diese Kavitäten 304 werden auch durch das leitfähige flüssige Material ausgefüllt und ermöglicht so die Ankontaktierung der entsprechenden benetzbaren Bereiche 203 bzw. der entsprechenden funktionalisierten Bereiche 202.
  • 4 zeigt einen Substratstapel mit einem ersten Substrat 10 und mehreren zweiten Substraten 20. Gemäß dieser Ausführungsform der vorliegenden Erfindung umfasst sowohl das erste Substrat 10 als auch die zweiten Substrate 20 einen Chip 108, 208 und eine Umrahmung 107, 207. Gemäß dieser Ausführungsform können die Umrahmungen 107, 207 eine Einbettung mit einer Moldmasse, z. B. eine Polymereinbettung, aufweisen. Die einzelnen Substrate weisen ferner eine Umverdrahtung 109, 209 auf, die entsprechend elektrische Signale von den Chips 108, 208 an das Durchgangsloch 204 bzw. an das Sackloch 104 zur entsprechenden Ankontaktierung heranführen. Eine Zwischenschicht 210 kann dabei eine Passivierung und/oder eine Klebeschicht umfassen. Die Umverdrahtungen 109, 209 können etwa durch ein Sputterverfahren, ein Plateverfahren oder andere übliche Lithographieprozesse realisiert werden. Das Aufbringen und Strukturierung der Zwischenschicht 210 kann durch Drucken, Spraycoating, Spincoating oder andere übliche Lithographieprozesse erfolgen.
  • Die Durchgangslöcher 204 und die Sacklöcher 104 sind gemäß dieser Ausführungsform in den Umrahmungen 107, 207 angeordnet. Die Herstellung dieser Löcher kann ferner wieder zunächst das Ausbilden eines Sacklochs von einer ersten Seite und ein Abdünnen des Substrats von einer der ersten Seite gegenüberliegenden zweite Seite umfassen. Während des Stapelns der Substrate kann Klebstoff, der in den Zwischenschichten 210 enthalten sein kann, ausgehärtet werden. Das Aushärten kann dabei sequenziell, d. h. nach jedem Hinzufügen eines Substrats oder für den gesamten Stapel erfolgen.
  • Die Durchkontaktierungen 51 verbinden dann entsprechend die Umverdrahtungen 109, 209 der Substrate 10, 20. Nachdem das flüssige leitfähige Material in den Kanälen aus den Durchgangslöchern 204 und den Sacklöchern 104 eingebracht wurde, kann ein Abkühlen von der Vorderseite schneller als von der Rückseite erfolgen. Somit kann in vorteilhafter Weise flüssiges leitfähiges Material aus den Sacklöchern 104 das Schrumpfen des Volumens während des Erstarrens des leitfähigen Materials kompensieren, und so eine durchgängige und zuverlässige Durchkontaktierung 51 mit Verbindung aller Substrate gewährleisten.

Claims (12)

  1. Verfahren zur Herstellung einer elektrischen Durchkontaktierung (51), wobei das Verfahren die Schritte umfasst: – Bereitstellen eines ersten Substrats (1, 10) mit einer Kontaktfläche (203) in einer Öffnung einer Passivierung (201), wobei die Kontaktfläche eine gegenüber der Passivierung reduzierte Schichtdichte aufweist und wobei ein Sackloch (104) in einem Bereich der Kontaktfläche (203) in dem ersten Substrat (1, 10) ausgebildet wird; – Bereitstellen wenigstens eines zweiten Substrats (2, 20); – Erzeugen eines Durchgangsloches (204) im zweiten Substrat (2, 20) senkrecht zur Oberfläche des zweiten Substrats (2, 20); Stapeln des zweiten Substrats (2, 20) auf dem ersten Substrat (1, 10), sodass eine Öffnung des Durchgangsloches (204) des zweiten Substrats (2, 20) auf die Kontaktfläche (203) des ersten Substrats (1, 10) mündet und sich eine Kavität (304) über der Kontaktfläche (203) des ersten Substrats (1, 10) bildet; – Herstellen eines Unterdrucks in dem Durchgangsloch (204); – Tauchen des Substratstapels in ein flüssiges leitfähiges Material (50); – Erhöhen eines Umgebungsdruckes auf das flüssige leitfähige Material (50), sodass das Durchgangsloch (204), die Kavität (304) und zumindest zum Teil das Sackloch (204) mit dem leitfähigen Material (50) gefüllt wird; und – Herausziehen des Substratstapels aus dem flüssigen leitfähigen Material (50), wobei nach dem Erstarren des leitfähigen Materials eine Durchkontaktierung (51) an die Kontaktfläche (203) des ersten Substrats (1, 10) über das Durchgangsloch (204) erzeugt wird.
  2. Verfahren nach Anspruch 1, wobei das Erzeugen eines Durchgangsloches (204) im zweiten Substrat (2, 20) das Erzeugen eines Sackloches (2040) auf einer ersten Seite des Substrats (2, 20) und ein Abflachen des Substrats (2, 20) von einer der ersten Seite gegenüberliegenden zweiten Seite umfasst.
  3. Verfahren nach Anspruch 1 oder 2, wobei der Unterdruck in einem Bereich von 0,5 mbar bis 100 mbar liegt.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei die Erhöhung des Umgebungsdruckes auf Atmosphärendruck, im Wesentlichen auf 1 bar, erfolgt.
  5. Verfahren nach einem der Ansprüche 1 bis 3, wobei die Erhöhung des Umgebungsdruckes auf einen Druck in einem Bereich von 1 bar bis 5 bar erfolgt.
  6. Verfahren nach einem der Ansprüche 1 bis 5, wobei der Substratstapel vor dem Eintauchen in das flüssige leitfähige Material (50) aufgewärmt wird, vorzugsweise auf die Temperatur des flüssigen leitfähigen Materials (50).
  7. Verfahren nach Anspruch 6, wobei die Temperatur, auf die der Substratstapel aufgewärmt wird, in einem Bereich von 150°C bis 300°C liegt.
  8. Verfahren nach einem der Ansprüche 1 bis 7, wobei zusätzlich eine Passivierungsschicht (205) an der Wand des Durchgangsloches (204) bereitgestellt wird.
  9. Verfahren nach einem der Ansprüche 1 bis 8, wobei zusätzlich eine Passivierungsschicht (205) an der Wand des Sackloches (104) bereitgestellt wird.
  10. Verfahren nach einem der Ansprüche 1 bis 9, wobei zusätzlich eine Passivierungsschicht (205) an einer Unterseite des zweiten Substrates (2, 20) bereitgestellt wird.
  11. Verfahren nach einem der Ansprüche 1 bis 10, wobei nach dem Erstarren des leitfähigen Materials (50) eine Perle (53) aus dem leitfähigen Material (50) auf dem obersten Substrat (2, 20) in einem Bereich des Durchgangslochs (204) gebildet wird.
  12. Verfahren nach einem der Ansprüche 1 bis 11, wobei als leitfähiges Material (50) ein Metalllot verwendet wird.
DE102006035864.3A 2006-08-01 2006-08-01 Verfahren zur Herstellung einer elektrischen Durchkontaktierung Expired - Fee Related DE102006035864B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102006035864.3A DE102006035864B4 (de) 2006-08-01 2006-08-01 Verfahren zur Herstellung einer elektrischen Durchkontaktierung
US11/745,145 US8124521B2 (en) 2006-08-01 2007-05-07 Electrical through contact
JP2007199247A JP4873644B2 (ja) 2006-08-01 2007-07-31 電気コンタクトの製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102006035864.3A DE102006035864B4 (de) 2006-08-01 2006-08-01 Verfahren zur Herstellung einer elektrischen Durchkontaktierung
US11/745,145 US8124521B2 (en) 2006-08-01 2007-05-07 Electrical through contact

Publications (2)

Publication Number Publication Date
DE102006035864A1 DE102006035864A1 (de) 2008-02-14
DE102006035864B4 true DE102006035864B4 (de) 2014-03-27

Family

ID=39181281

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006035864.3A Expired - Fee Related DE102006035864B4 (de) 2006-08-01 2006-08-01 Verfahren zur Herstellung einer elektrischen Durchkontaktierung

Country Status (3)

Country Link
US (1) US8124521B2 (de)
JP (1) JP4873644B2 (de)
DE (1) DE102006035864B4 (de)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8158983B2 (en) * 2008-01-03 2012-04-17 Goldeneye, Inc. Semiconducting sheet
US7741156B2 (en) * 2008-05-27 2010-06-22 Stats Chippac, Ltd. Semiconductor device and method of forming through vias with reflowed conductive material
KR100986175B1 (ko) * 2008-05-29 2010-10-07 앰코 테크놀로지 코리아 주식회사 반도체 장치 제조 방법
US8030208B2 (en) * 2008-06-02 2011-10-04 Hong Kong Applied Science and Technology Research Institute Company Limited Bonding method for through-silicon-via based 3D wafer stacking
US7683459B2 (en) * 2008-06-02 2010-03-23 Hong Kong Applied Science and Technology Research Institute Company, Ltd. Bonding method for through-silicon-via based 3D wafer stacking
US8319344B2 (en) * 2008-07-14 2012-11-27 Infineon Technologies Ag Electrical device with protruding contact elements and overhang regions over a cavity
US20100031501A1 (en) * 2008-08-08 2010-02-11 Napra Co., Ltd. Method for filling through hole or non-through hole formed on board with filler
US8334599B2 (en) * 2008-08-21 2012-12-18 Qimonda Ag Electronic device having a chip stack
WO2010024674A1 (en) * 2008-09-01 2010-03-04 Nederlandse Organisatie Voor Toegepast-Natuurwetenschappelijk Onderzoek Tno Solder interconnection
US8014166B2 (en) * 2008-09-06 2011-09-06 Broadpak Corporation Stacking integrated circuits containing serializer and deserializer blocks using through silicon via
KR101046384B1 (ko) * 2009-03-06 2011-07-05 주식회사 하이닉스반도체 반도체 패키지
US8159065B2 (en) 2009-03-06 2012-04-17 Hynix Semiconductor Inc. Semiconductor package having an internal cooling system
CN102422412A (zh) * 2009-03-13 2012-04-18 德塞拉股份有限公司 具有穿过结合垫延伸的通路的堆叠式微电子组件
KR101217356B1 (ko) 2009-10-01 2012-12-31 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이를 이용한 반도체 디바이스
JP5085788B2 (ja) * 2009-10-23 2012-11-28 株式会社フジクラ デバイス実装構造
US20140254120A1 (en) * 2009-10-23 2014-09-11 Fujikura Ltd. Device packaging structure and device packaging method
JP5445159B2 (ja) * 2010-01-18 2014-03-19 株式会社ニコン 半導体装置製造方法及び積層半導体装置
JP5209075B2 (ja) 2010-05-21 2013-06-12 有限会社 ナプラ 電子デバイス及びその製造方法
US8598709B2 (en) * 2010-08-31 2013-12-03 Infineon Technologies Ag Method and system for routing electrical connections of semiconductor chips
US20120168935A1 (en) * 2011-01-03 2012-07-05 Nanya Technology Corp. Integrated circuit device and method for preparing the same
US20120193809A1 (en) * 2011-02-01 2012-08-02 Nanya Technology Corp. Integrated circuit device and method for preparing the same
US20120193785A1 (en) * 2011-02-01 2012-08-02 Megica Corporation Multichip Packages
FR2972565A1 (fr) * 2011-03-09 2012-09-14 Commissariat Energie Atomique Procédé de réalisation d'interconnexions verticales a travers des couches
DE102011005978A1 (de) 2011-03-23 2012-09-27 Siemens Aktiengesellschaft Integrierte Schaltung mit einer elektrischen Durchkontaktierung sowie Verfahren zur Herstellung einer elektrischen Durchkontaktierung
US8389333B2 (en) 2011-05-26 2013-03-05 Stats Chippac, Ltd. Semiconductor device and method of forming EWLB package containing stacked semiconductor die electrically connected through conductive vias formed in encapsulant around die
US8877637B2 (en) * 2011-09-16 2014-11-04 Globalfoundries Singapore Pte. Ltd Damascene process for aligning and bonding through-silicon-via based 3D integrated circuit stacks
KR101918609B1 (ko) 2012-01-11 2018-11-14 삼성전자 주식회사 집적회로 소자
JP6128787B2 (ja) 2012-09-28 2017-05-17 キヤノン株式会社 半導体装置
DE102013201479A1 (de) * 2013-01-30 2014-08-14 Siemens Aktiengesellschaft Verfahren zur Durchkontaktierung eines Halbleitersubstrats und Halbleitersubstrat
US10130302B2 (en) 2016-06-29 2018-11-20 International Business Machines Corporation Via and trench filling using injection molded soldering

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5481133A (en) * 1994-03-21 1996-01-02 United Microelectronics Corporation Three-dimensional multichip package
DE19813239C1 (de) * 1998-03-26 1999-12-23 Fraunhofer Ges Forschung Verdrahtungsverfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur und vertikale integrierte Schaltungsstruktur
JP2001060654A (ja) * 1999-08-20 2001-03-06 Seiko Epson Corp 半導体装置およびその製造方法
US20040092117A1 (en) * 2002-11-07 2004-05-13 Fujikura Ltd. Method for fabricating a through-hole interconnection substrate and a through-hole interconnection substrate
US6743499B2 (en) * 2001-09-20 2004-06-01 Fujikura Ltd. Metal filling method and member with filled metal sections

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3198273B2 (ja) 1998-04-10 2001-08-13 東レエンジニアリング株式会社 液状粘性材料の充填方法
JP2002270718A (ja) 2001-03-07 2002-09-20 Seiko Epson Corp 配線基板及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2002368083A (ja) 2001-06-08 2002-12-20 Fujikura Ltd 微細空間への金属充填方法および装置
JP4270792B2 (ja) * 2002-01-23 2009-06-03 富士通株式会社 導電性材料及びビアホールの充填方法
US6642081B1 (en) * 2002-04-11 2003-11-04 Robert Patti Interlocking conductor method for bonding wafers to produce stacked integrated circuits
JP3972846B2 (ja) 2003-03-25 2007-09-05 セイコーエプソン株式会社 半導体装置の製造方法
JP4369684B2 (ja) 2003-05-26 2009-11-25 大日本印刷株式会社 多層配線基板およびその製造方法
TWM244577U (en) * 2003-08-14 2004-09-21 Via Tech Inc Bump transfer fixture
JP2006041247A (ja) 2004-07-28 2006-02-09 Fujikura Ltd 充填金属部付き基板の製造方法および製造装置ならびに充填金属部付き基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5481133A (en) * 1994-03-21 1996-01-02 United Microelectronics Corporation Three-dimensional multichip package
DE19813239C1 (de) * 1998-03-26 1999-12-23 Fraunhofer Ges Forschung Verdrahtungsverfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur und vertikale integrierte Schaltungsstruktur
JP2001060654A (ja) * 1999-08-20 2001-03-06 Seiko Epson Corp 半導体装置およびその製造方法
US6743499B2 (en) * 2001-09-20 2004-06-01 Fujikura Ltd. Metal filling method and member with filled metal sections
US20040092117A1 (en) * 2002-11-07 2004-05-13 Fujikura Ltd. Method for fabricating a through-hole interconnection substrate and a through-hole interconnection substrate

Also Published As

Publication number Publication date
JP2008047895A (ja) 2008-02-28
JP4873644B2 (ja) 2012-02-08
DE102006035864A1 (de) 2008-02-14
US20080029850A1 (en) 2008-02-07
US8124521B2 (en) 2012-02-28

Similar Documents

Publication Publication Date Title
DE102006035864B4 (de) Verfahren zur Herstellung einer elektrischen Durchkontaktierung
DE10253938B4 (de) Verfahren zur gleichzeitigen Herstellung einer Bonding-Pad-Struktur und eines Stapelkondensators in einer Halbleitervorrichtung
DE19813239C1 (de) Verdrahtungsverfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur und vertikale integrierte Schaltungsstruktur
DE102013018192B4 (de) Vergrabene, für Entkopplungskondensatoren verwendete TSV
DE10349692B4 (de) Halbleitervorrichtung mit Durchgangselektrode und Verfahren zur Herstellung derselben
DE102010030760B4 (de) Halbleiterbauelement mit Durchgangskontaktierungen mit einem Verspannungsrelaxationsmechanismus und Verfahren zur Herstellung eines solchen
DE102008033395B3 (de) Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement
DE102007019552B4 (de) Verfahren zur Herstellung eines Substrats mit Durchführung sowie Substrat und Halbleitermodul mit Durchführung
DE19626977A1 (de) Dünnfilmvielschichtverdrahtungsplatte und deren Herstellung
DE10331819A1 (de) Verfahren zum Bilden einer Substratdurchgangsverbindung
DE19834917A1 (de) Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen
DE69015564T2 (de) Vollverdiefte verbindungsstruktur mit titanium/wolfram und selektivem cvd-wolfram.
DE102013102542A1 (de) Elektronisches Bauteil und Verfahren zum Herstellen eines elektronischen Bauteils
EP1133795A1 (de) Verfahren zur herstellung eines beidseitig prozessierten integrierten schaltkreises
DE102012201976A1 (de) Bauelement mit einer Durchkontaktierung
DE102009004725A1 (de) Halbleiterschaltung mit Durchkontaktierung und Verfahren zur Herstellung vertikal integrierter Schaltungen
WO2021105453A1 (de) Bauteil für ein display und verfahren zur herstellung eines bauteils
DE102020124728B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Bildung
DE60035994T2 (de) Verfahren zur Herstellung eines dünnen selbsttragenden Halbleitervorrichtungsfilms und einer dreidimensionalen Halbleitervorrichtung
DE102010000448B4 (de) Halbleiteranordnung mit einem leitfähigen Element
DE10239218A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und deren Aufbau
DE19851055C2 (de) Verfahren zur Herstellung von monolithisch integrierten Sensoren
DE102019202794B3 (de) Mikromechanische Sensorvorrichtung und entsprechendes Herstellungsverfahren
DE3851802T2 (de) Methode zur Verbindung von Leitungen durch Verbindungslöcher.
DE10244077A1 (de) Verfahren zur Herstellung von Halbleiterbauteilen mit Durchkontaktierung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R020 Patent grant now final

Effective date: 20141230

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee