DE19813239C1 - Verdrahtungsverfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur und vertikale integrierte Schaltungsstruktur - Google Patents
Verdrahtungsverfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur und vertikale integrierte SchaltungsstrukturInfo
- Publication number
- DE19813239C1 DE19813239C1 DE19813239A DE19813239A DE19813239C1 DE 19813239 C1 DE19813239 C1 DE 19813239C1 DE 19813239 A DE19813239 A DE 19813239A DE 19813239 A DE19813239 A DE 19813239A DE 19813239 C1 DE19813239 C1 DE 19813239C1
- Authority
- DE
- Germany
- Prior art keywords
- substrate
- via holes
- metallization level
- main surface
- metallization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 174
- 238000001465 metallisation Methods 0.000 claims abstract description 74
- 239000010410 layer Substances 0.000 claims description 52
- 239000000463 material Substances 0.000 claims description 14
- 239000012790 adhesive layer Substances 0.000 claims description 11
- 239000007769 metal material Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 6
- 238000000227 grinding Methods 0.000 claims description 6
- 238000003486 chemical etching Methods 0.000 claims description 5
- 238000005304 joining Methods 0.000 claims description 2
- 230000003595 spectral effect Effects 0.000 claims description 2
- 238000005498 polishing Methods 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 12
- 238000005516 engineering process Methods 0.000 abstract description 4
- 238000004377 microelectronic Methods 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 235000012431 wafers Nutrition 0.000 description 8
- 239000004020 conductor Substances 0.000 description 7
- 238000002161 passivation Methods 0.000 description 7
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910000838 Al alloy Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 238000010292 electrical insulation Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000013590 bulk material Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 239000002966 varnish Substances 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8221—Three dimensional integrated circuits stacked in different levels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Die Erfindung betrifft ein Verdrahtungsverfahren zur vertikalen System-Integration. Das Verfahren ist mit CMOS-kompatiblen Standard-Halbleitertechnologien durchführbar und ermöglicht gegenüber bekannten Verfahren eine Senkung der Fertigungskosten sowie eine wesentliche Steigerung der Integrationsdichte mikroelektronischer Systeme. DOLLAR A Beim erfindungsgemäßen Verfahren werden zunächst gemäß dem Stand der Technik (DE 4433846 A1) die einzelnen Bauelementelagen in unterschiedlichen Substraten unabhängig voneinander prozessiert und nachfolgend zusammengefügt. Zunächst werden auf der Vorderseite des Topsubstrates Vialöcher geöffnet, die vorzugsweise alle vorhandenen Bauelementelagen durchdringen. Danach wird das Topsubstrat von der Rückseite her bis an die Vialöcher gedünnt. Anschließend wird ein fertig prozessiertes Bottomsubstrat mit dem Topsubstrat verbunden. Nachfolgend werden die Vialöcher bis auf eine Metallisierungsebene des Bottomsubstrates verlängert (sog. Interchip-Vialöcher) und der Kontakt zwischen Top- und Bottomsubstrat hergestellt (Verdrahtung). Die Verdrahtung wird gemäß vorliegender Erfindung in einer Weise ausgeführt, die eine maximale Dichte der vertikalen Kontakte zwischen der Metallisierung des Topsubstrates und der Metallisierung des Bottomsubstrates ermöglicht.
Description
Die vorliegende Erfindung betrifft ein Verdrahtungsverfahren zur Herstellung einer
vertikalen integrierten Schaltungsstruktur mit den Merkmalen des Oberbegriffs von
Patentanspruch 1. Genauer gesagt, betrifft die Erfindung ein
Verdrahtungsverfahren zur vertikalen System-Integration. Das Verfahren ist mit
CMOS-kompatiblen Standard-Halbleitertechnologien durchführbar und ermöglicht
gegenüber bekannten Verfahren eine Senkung der Fertigungskosten, sowie eine
wesentliche Steigerung der Integrationsdichte mikroelektronischer Systeme. Die
vorliegende Erfindung betrifft darüber hinaus eine vertikale integrierte
Schaltungsstruktur.
Ein Verfahren mit den Merkmalen des Oberbegriffs von Patentanspruch 1 ist aus
der deutschen Offenlegungsschrift DE 44 33 846 A1 bekannt. Bei diesem
Verfahren werden zunächst die einzelnen Bauelementelagen in unterschiedlichen
Substraten unabhängig voneinander prozessiert und nachfolgend
zusammengefügt. Zuerst werden auf der Vorderseite des Topsubstrates Vialöcher
geöffnet, die alle vorhandenen Bauelementelagen durchdringen. Danach wird das
Topsubstrat von der Rückseite her bis an die Vialöcher gedünnt. Anschließend
wird ein fertig prozessiertes Bottomsubstrat mit dem Topsubstrat verbunden.
Nachfolgend werden die Vialöcher bis auf eine Metallisierungsebene des
Bottomsubstrates verlängert (sog. Interchip-Vialöcher), und durch Auffüllen des
Vialochs mit metallischem Material und Strukturieren des metallischen Materials
auf der Oberfläche des Chipstapels, so daß sich eine Verbindung zwischen
Vialoch und Kontaktfläche der obersten Metallisierungsebene ergibt, wird der
Kontakt zwischen Top- und Bottomsubstrat hergestellt (Verdrahtung).
Ein Verfahren mit den Merkmalen des Oberbegriffs von Patentanspruch 1 ist
weiterhin aus der DE 195 16 487 C1 bekannt.
Aus der US-A-5 442 236 ist eine Halbleitervorrichtung bekannt, bei der ein
Vialoch, welches eine Isolationsschicht durchdringt, eine obere
Metallisierungsebene mit einer unteren Bauelement-Metallisierungsebene
verbindet. Das Vialoch ist mit einem leitenden Material gefüllt. Das Vialoch
durchdringt weiterhin eine sogenannte Dummy-Metallisierung, die in der
Isolationsschicht zwischen oberer und unterer Metallisierungsebene eingebracht
ist. Die Dummy-Metallisierung dient als ein Wachstumskeim für das Wachstum
des leitenden Materials, üblicherweise Wolfram, in dem Vialoch.
Weiterhin ist aus der US-A-5 276 338 eine Waferstruktur bekannt, die dadurch
entsteht, daß zwei Wafer, jeweils mit einer Siliziumdioxidschicht, derart
zusammengefügt werden, daß ihre Oxidschichten miteinander verbunden werden.
Zusätzlich können in der Waferstruktur Isolationsgräben vorgesehen sein.
Nachteilig ist bei den bekannten Verfahren jedoch, daß die Integrationsdichte
nicht zufriedenstellend ist.
Der vorliegenden Erfindung liegt somit die Aufgabe zugrunde, ein CMOS-
kompatibles Verfahren zur vertikalen System-Integration mit frei wählbaren
vertikalen Kontakten zwischen Schaltungsstrukturen der zusammengefügten
Bauelementelagen anzugeben, das eine hohe Integrationsdichte und niedrige
Fertigungskosten ermöglicht. Der vorliegenden Erfindung liegt darüber hinaus die
Aufgabe zugrunde, eine vertikale integrierte Schaltungsstruktur mit hoher
Integrationsdichte bereitzustellen, die einfach hergestellt werden kann.
Gemäß der vorliegenden Erfindung wird die Aufgabe durch die
Merkmale von Anspruch 1 bzw. durch die Merkmale des Anspruchs 2 gelöst.
Die vorliegende Erfindung stellt darüber hinaus die vertikale integrierte
Schaltungsstruktur nach Anspruch 23 bereit.
Die bevorzugten Ausführungsformen sind Gegenstand der Unteransprüche.
Die vorliegende Erfindung schafft somit ein Verdrahtungsverfahren zur
Herstellung einer vertikalen integrierten Schaltungsstruktur mit den Schritten zum
Bereitstellen eines ersten Substrats, das im Bereich einer ersten Hauptfläche eine
oder mehrere erste Lagen mit Schaltungsstrukturen und zumindest eine oberste
Metallisierungsebene mit Kontaktflächen enthält, Öffnen von Vialöchern in einem
ersten Schritt im Bereich der ersten Hauptfläche des ersten Substrats,
Bereitstellen eines zweiten Substrats, das im Bereich der zweiten Hauptfläche
mindestens eine Lage mit Schaltungsstrukturen und mindestens eine
Metallisierungsebene enthält, Verbinden des ersten Substrats mit dem zweiten
Substrat, wobei die Seite des ersten Substrats, die der ersten Hauptfläche
gegenüberliegt, und die Seite der zweiten Hauptfläche des zweiten Substrats
justiert zusammengeführt werden, Öffnen der vorhandenen Vialöcher in einem
zweiten Schritt bis zu einer vorbestimmten Metallisierungsebene des zweiten
Substrats, Herstellen einer elektrisch leitfähigen Verbindung zwischen der ersten
Metallisierungsebene des ersten Substrats und der vorbestimmten
Metallisierungsebene des zweiten Substrats über Vialöcher, wobei das Öffnen von
Vialöchern derart erfolgt, daß die Vialöcher an die Kontaktflächen der obersten
Metallisierungsebene des ersten Substrats angrenzen.
Die vorliegende Erfindung schafft darüber hinaus ein Verdrahtungsverfahren zur
Herstellung einer vertikalen integrierten Schaltungsstruktur mit den Schritten zum
Bereitstellen eines ersten Substrats, das im Bereich einer ersten Hauptfläche eine
oder mehrere erste Lagen mit Schaltungsstrukturen enthält und dessen oberste
Metallisierungsebene nicht fertiggestellt ist, Öffnen von Vialöchern in einem ersten
Schritt im Bereich der ersten Hauptfläche des ersten Substrats, Bereitstellen eines
zweiten Substrats, das im Bereich der zweiten Hauptfläche mindestens eine Lage
mit Schaltungsstrukturen und mindestens eine Metallisierungsebene enthält,
Verbinden des ersten Substrats mit dem zweiten Substrat, wobei die Seite des
ersten Substrats, die der ersten Hauptfläche gegenüberliegt, und die Seite der
zweiten Hauptfläche des zweiten Substrats justiert zusammengeführt werden,
Öffnen der vorhandenen Vialöcher in einem zweiten Schritt bis zu einer
vorbestimmten Metallisierungsebene des zweiten Substrats, Einbringen eines
metallischen Materials in die Vialöcher sowie selektive Metallisierung der
Oberfläche im Bereich der ersten Hauptfläche, wodurch eine oberste
Metallisierungsebene des ersten Substrats in Kontakt mit der vorbestimmten
Metallisierungsebene des zweiten Substrats durch das metallische Material in den
Vialöchern gebracht wird, wobei das Öffnen von Vialöchern derart erfolgt, daß die
Vialöcher an die vorgesehenen Kontaktflächen der obersten Metallisierungsebene
angrenzen.
Beim erfindungsgemäßen Verfahren werden die einzelnen Bauelementelagen in
unterschiedlichen Substraten unabhängig voneinander prozessiert und
nachfolgend zusammengefügt. Zunächst wird das fertig prozessierte Substrat
(erstes Substrat; im folgenden als Topsubstrat bezeichnet) mit einer oder
mehreren Bauelementelagen und Metallisierungsebenen, dessen
Bauelementelagen im fertigen vertikal integrierten mikroelektronischen System
oberhalb der Bauelementelagen eines weiteren Substrates (zweites Substrat; im
folgenden als Bottomsubstrat bezeichnet) liegen soll, an den Stellen vorderseitig
mit Vialöchern versehen, an denen später ein vertikaler Kontakt zu den
darunterliegenden Bauelementelagen des Bottomsubstrates erzeugt werden soll.
Dabei durchdringen abweichend vom aus der Offenlegungsschrift DE 44 33 846 A1
bekannten Stand der Technik beim erfindungsgemäßen Verfahren die Vialöcher
Strukturen der obersten Metallisierung. Vorzugsweise durchdringen sie auch alle im
Topsubstrat vorhandenen Bauelementelagen und Metallisierungsebenen. Die
Vialöcher enden vorzugsweise einige Mikrometer unterhalb der Bauelementelagen
des Topsubstrates, bei Verwendung eines SOI-Substrates vorzugsweise an der
vergrabenen Oxidschicht. Falls die hierbei und später angewandte Ätztechnik es
benötigt, kann vor der Herstellung der Vialöcher das Topsubstrat mit einer sog.
Hardmask versehen werden.
Nach dem Öffnen der Vialöcher kann das Topsubstrat von der Rückseite her gedünnt
werden. Das Dünnen kann beispielsweise durch naßchemisches Ätzen oder/und
durch mechanisches oder/und chemomechanisches Schleifen erfolgen, wobei das
Topsubstrat gegebenenfalls mit einem Hilfssubstrat, das z. B. mittels einer Haftschicht
auf der Vorderseite aufgebracht wird, mechanisch stabilisiert wird (Handlingsubstrat).
Dabei kann die Haftschicht eine passivierende und/oder planarisierende Funktion
haben. Das Dünnen kann aber auch ohne Verwendung eines Handlingsubstrats
erfolgen. Beispielsweise ist es mit gegenwärtigen Techniken möglich, das Topsubstrat
auf eine Restdicke bis zu 50 µm ohne Verwendung eines Handlingsubstrats zu
dünnen.
Bei Verwendung eines SOI-Substrates kann beim Dünnen vorteilhafterweise die
vergrabene Isolatorschicht als Ätzstopp dienen. Bei Verwendung eines herkömmliche
Substrates (aus sog. Bulkmaterial) kann das Dünnen bis an die Vialöcher erfolgen, so
daß diese danach nach beiden Seiten des Topsubstrates geöffnet sind.
Es ist alternativ natürlich auch möglich, von vornherein ein dünnes Topsubstrat zu
verwenden, so daß nicht mehr gedünnt werden muß.
Anschließend wird ein weiteres fertig prozessiertes Substrat mit einer oder mehreren
Bauelementelagen und Metallisierungsebenen, das Bottomsubstrat, mit dem
Topsubstrat verbunden. Hierzu kann ohne Einschränkung der Allgemeinheit die
Vorderseite des Bottomsubstrates oder/und die Rückseite des Topsubstrates mit einer
transparenten Haftschicht versehen werden. Die Haftschicht kann gleichzeitig eine
passivierende und/oder planarisierende Funktion übernehmen. Dann werden
Topsubstrat und Bottomsubstrat aufeinander justiert und die Rückseite des
Topsubstrates mit der Vorderseite des Bottomsubstrates verbunden.
Die Justierung kann dabei vorteilhafterweise mit Hilfe einer Splitoptik anhand von
Justiermarken im sichtbaren Spektralbereich erfolgen. Die Justiermarken werden
hierbei vorzugsweise im Topsubstrat analog zu den Vialöchern durch Öffnen von
entsprechenden Justierstrukturen von der Vorderseite durch sämtliche
Bauelementelagen des Topsubstrats hergestellt. Die Justiermarken des
Bottomsubstrates können in der obersten Metallisierungsebene des Bottomsubstrates
enthalten sein.
Nach dem Zusammenfügen des Top- und Bottomsubstrates wird das gegebenenfalls
eingesetzte Handlingsubstrat entfernt.
Der nun vorliegende Substratstapel kann sodann wie ein Standardsubstrat weiter
bearbeitet werden. Die bereits vorhandenen Vialöcher werden nun von der
Vorderseite des Topsubstrates durch die verbleibenden Schichten (z. B. Oxidschicht
des SOI-Topsubstrates, Haftschicht, Passivierungsschicht des Bottomsubstrates) bis
auf die Metallisierungsschicht einer Metallisierungsebene des Bottomsubstrates
verlängert (z. B. durch Trockenätzen), wobei gegebenfalls die vorhandene Hardmask
des Topsubstrates als Ätzmaske dient. Über diese Vialöcher wird schließlich der
elektrische Kontakt zwischen der Metallisierung der obersten Metallisierungsebene
des Topsubstrates und einer Metallisierungsebene des Bottomsubstrates hergestellt.
Die vorliegende Erfindung beschreibt hierfür ein neuartiges Verdrahtungsverfahren,
das speziell für die vertikale System-Integration zu einer wesentlichen Steigerung der
Integrationsdichte führt. Gegenüber dem Stand der Technik (DE 44 33 846 A1), bei
dem die Verdrahtung des Substratstapels mittels den Vialöchern zu einer
Metallisierungsebene des Bottomsubstrates und weiteren danebenliegenden
Kontaktlöchern zu einer Metallisierungsebene des Topsubstrates über zusätzliche
Leiterbahnen realisiert werden muß, wird beim erfindungsgemäßen Verfahren die
elektrische Verbindung mittels direkt übereinanderliegenden zu kontaktierenden
Metallstrukturen hergestellt.
Hierzu werden vorzugsweise zunächst die Seitenwände der Vialöcher beispielsweise
durch Abscheiden von SiO2 isoliert und anschließend die Oberfläche der obersten
Metallisierungsebene freigelegt und somit Kontaktflächen für die von den Vialöchern
durchdrungenen Metallstrukturen der obersten Metallisierungsebene geschaffen.
Dies kann ohne Beschränkung der Allgemeinheit mittels chemischem Ätzen
(Rückätzen) oder/und mechanischem oder/und chemomechanischem Schleifen (und
somit ohne Lithographieschritt) erfolgen. Anschließend wird auf die Oberfläche und
in die Vialöcher des Substratstapels leitendes Material abgeschieden und in einer
bevorzugten Ausführungsform mittels chemischen Ätzen oder/und mechanischem
oder/und chemomechanischem Schleifen wieder von der Oberfläche des
Topsubstrates entfernt, so daß die Vialöcher weiterhin mit leitendem Material gefüllt
sind (sog. Plug-Technik). Anschließend wird z. B. durch einen
Standardmetallisierungsschritt, beispielsweise mittels Deposition und Strukturieren
einer Aluminiumlegierung, nachfolgender Passivierung und Öffnen der Bondpads die
Verdrahtung des Substratstapels und somit die vertikale System-Integration
fertiggestellt. In einer weiteren Ausführungsform wird der Kontakt zur obersten
Metallisierungsebene des Topsubstrates nach einem entsprechenden
Lithographieschritt mittels strukturiertem Ätzen und nachfolgendem
Standardmetallisierungsschritt hergestellt.
Eine wesentliche Vereinfachung des vorstehend beschriebenen
Verdrahtungsverfahrens zur vertikalen System-Integration kann unter der
Einschränkung, daß die vertikal zu integrierenden Bauelementesubstrate vor dem
Stapeln noch nicht fertig prozessiert sind, durch die Verbindung eines nicht
vollständig metallisierten Topsubstrates mit dem Bottomsubstrat erreicht werden.
Hierbei wird die Fertigung des Topsubstrates unmittelbar vor der Prozessierung der
obersten Metallebene unterbrochen, und erst nach der Stapelung des Top- und des
Bottomsubstrates in einem Schritt mit der Verdrahtung der gefüllten Vialöcher
abgeschlossen. Hierbei wird vor dem Verbinden der Top- und Bottomsubstrate das
Öffnen der Vialöcher beim Topsubstrat an den Stellen durchgeführt, an denen später
die entsprechenden Metallstrukturen der obersten Metallisierungsebene generiert
werden, so daß diese beim Verdrahten des Substratstapels direkt die mit leitendem
Material gefüllten Vialöcher kontaktieren.
Das erfindungsgemäße Verfahren wird im folgenden an Hand des
Ausführungsbeispiels und der entsprechenden Zeichnungen näher erläutert.
Fig. 1 zeigt das fertigprozessierte Topsubstrat vor Öffnen eines Vialochs;
Fig. 2 zeigt das fertigprozessierte Topsubstrat nach Öffnen eines Vialochs;
Fig. 3 zeigt den Schritt zum Zusammenfügen von Topsubstrat und Bottomsubstrat;
Fig. 4 zeigt die zusammengefügten Substrate mit tiefer geätztem Vialoch;
Fig. 5 zeigt die zusammengefügten Substrate mit isoliertem Vialoch;
Fig. 6 zeigt das mit metallischem Material gefüllte Vialoch;
Fig. 6a zeigt das mit metallischem Material gefüllte Vialoch gemäß einer weiteren
Ausführungsform der vorliegenden Erfindung;
Fig. 7 zeigt den fertigprozessierten und -kontaktierten Substratstapel; und
Fig. 7a zeigt den fertigprozessierten und -kontaktierten Substratstapel bei einer
bevorzugten Ausführungsform der vorliegenden Erfindung.
In Fig. 1 bezeichnet Bezugszeichen 0 das Topsubstrat, das in diesem Beispiel eine
Bulk-Siliziumscheibe 1 mit fertigprozessierten MOS-Schaltungen 2 und einer oder
mehrere Metallisierungsebenen 3, 4, 4a ist, die typischerweise aus einer
Aluminiumlegierung bestehen und zur elektrischen Isolation von einer dielektrischen
Schicht 5, beispielsweise einem Intermetalldielektrikum, umgeben sind. Die oberste
Metallisierungsebene ist hierbei typischerweise von einer dielektrischen
Passivierungsschicht 6, die auch eine planarisierende Funktion übernehmen kann,
abgedeckt. Als Maskierungslagen (sog. Hardmask) für später folgendes Trockenätzen
wird zunächst Titannitrid 7 und Siliziumdioxid 8 abgeschieden und eine Fototechnik
für die Vialöcher 9 durchgeführt. Mit Hilfe einer Lackmaske werden das Siliziumoxid 8
und das Titannitrid 7 sowie darunterliegende dielektrische Schichten 5 anisotrop
geätzt. Nach dem Lackentfernen wird im sog. Trenchätzverfahren bis einige
Mikrometer ins monokristalline Silizium 1 geätzt, wobei die Siliziumoxidschicht 8 als
Maskierung (Hardmask) dient. Das Ergebnis ist in Fig. 2 dargestellt.
Das Topsubstrat 0 wird nun gegebenenfalls von der Rückseite mechanisch gedünnt.
Falls erforderlich kann sodann auf das Topsubstrat mittels einer organischen
Haftschicht 10 eine Siliziumscheibe 11 als Handlingsubstrat geklebt und nachfolgend
das Topsubstrat 0 von der Rückseite naßchemisch oder/und chemomechanisch bis an
die Vialöcher gedünnt werden, so daß diese von der Rückseite geöffnet sind, wie in
Fig. 3 oben gezeigt ist.
Auf das Bottomsubstrat 12, welches eine Bulk-Siliziumscheibe 13 mit
fertigprozessierten MOS-Schaltungen 14 und einer oder mehreren
Metallisierungsebenen 15, die typischerweise aus einer Aluminiumlegierung bestehen
und zur elektrischen Isolation von einer dielektrischen Schicht 16 umgeben sind und
deren Oberfläche mit einer planarisierten Passivierungsschicht 17 passiviert und
planarisiert ist, umfaßt, wird eine Polyimidschicht 18 als Verbindungsschicht
abgeschieden, wie in Fig. 3 unten gezeigt ist. Dann erfolgt das justierte Verbinden
von Top- 0 und Bottomsubstrat 12 in einem Scheibenbondgerät (siehe Fig. 3).
Nach dem Entfernen des Handlingsubstrates 11 und der Haftschicht 10 kann nun der
so entstandene Scheibenstapel 19 wie eine Standardsiliziumscheibe weiter prozessiert
werden. Wie in Fig. 4 gezeigt ist, werden die Verbindungsschicht 18 und die
Passivierungsschicht 17 über den Metallstrukturen 15 in den Vialöchern 9 anisotrop
geätzt, wobei die Titannitridschicht 7 als Maskierung für den Trockenätzprozeß dient
und später entfernt wird. Wie in Fig. 5 gezeigt ist, wird mittels konformer
Oxidabscheidung und nachfolgenden stark gerichtetem Trockenätzverfahren (sog.
Spacer-Ätzverfahren) die Isolierung der Seitenwände der Vialöcher, die beispielsweise
ein Spacer-Oxid 20 umfaßt, realisiert.
Anschließend werden die Kontaktflächen 4a der obersten Metallisierungsebene 4
mittels chemomechanischem Schleifen freigelegt und auf die Oberfläche des
Substratstapels 19 und in die Vialöcher Wolfram abgeschieden und mittels
chemischen Ätzen (sog. Plug-Technik) wieder von der Oberfläche des Topsubstrates
entfernt, so daß die Vialöcher weiterhin mit leitendem Material 21, beispielsweise
Wolfram, gefüllt sind, wie in Fig. 6 gezeigt ist. Anschließend wird, wie in Fig. 7
gezeigt ist, der Kontakt zwischen der Metallisierungsebenen des Bottomsubstrates 15
und der obersten Metallisierungsebene 4 der Topmetallisierung mittels Deposition
und entsprechender Strukturieren einer Aluminiumlegierung 22 hergestellt.
Abschließend kann der Substratstapel gemäß Standardverfahren mit einer
dielektrischen Schicht 23 passiviert und Bondpads geöffnet werden.
Gemäß einer weiteren Ausführungsform, die in den Fig. 6a und 7a gezeigt ist,
wird der Kontakt zur obersten Metallisierungsebene des Topsubstrats wie folgt
hergestellt: Ausgehend von Fig. 5 wird das Vialoch mit metallischem Material,
beispielsweise Wolfram, aufgefüllt und mittels chemischen Ätzen (sog. Plug-Technik)
wieder von der Oberfläche des Topsubstrats entfernt, so daß die Vialöcher weiterhin
mit leitendem Material 21 gefüllt sind. Sodann werden nach einem entsprechenden
Lithographieschritt Kontaktflächen 24 auf der Metallstruktur 4 geöffnet. Durch einen
nachfolgenden Standardmetallisierungsschritt wird eine Metallisierung 25 hergestellt,
die beispielsweise eine Aluminiumlegierung umfaßt. Fig. 7a zeigt den verdrahteten
Substratstapel nach abschließendem Passivieren mit einer Passivierungsschicht 26 und
Öffnen der Bondpads.
Claims (23)
1. Verdrahtungsverfahren zur Herstellung einer vertikalen integrierten
Schaltungsstruktur mit den Schritten zum:
- 1. Bereitstellen eines ersten Substrats (0), das im Bereich einer ersten Hauptfläche eine oder mehrere erste Lagen mit Schaltungsstrukturen (2) und zumindest eine oberste Metallisierungsebene (4) mit Kontaktflächen (4a) enthält;
- 2. Öffnen von Vialöchern (9) in einem ersten Schritt im Bereich der ersten Hauptfläche des ersten Substrats (0);
- 3. Bereitstellen eines zweiten Substrats (12), das im Bereich der zweiten Hauptfläche mindestens eine Lage mit Schaltungsstrukturen (14) und mindestens eine Metallisierungsebene (15) enthält;
- 4. Verbinden des ersten Substrats (0) mit dem zweiten Substrat (12), wobei die Seite des ersten Substrats (0), die der ersten Hauptfläche gegenüberliegt, und die Seite der zweiten Hauptfläche des zweiten Substrats (12) justiert zusammengeführt werden;
- 5. Öffnen der vorhandenen Vialöcher (9) in einem zweiten Schritt bis zu einer vorbestimmten Metallisierungsebene des zweiten Substrats; und
- 6. Herstellen einer elektrisch leitfähigen Verbindung zwischen der obersten Metallisierungsebene (4) des ersten Substrats und der vorbestimmten Metallisierungsebene des zweiten Substrats über Vialöcher,
2. Verdrahtungsverfahren zur Herstellung einer vertikalen integrierten
Schaltungsstruktur mit den Schritten zum:
- 1. Bereitstellen eines ersten Substrats (0), das im Bereich einer ersten Hauptfläche eine oder mehrere erste Lagen mit Schaltungsstrukturen (2) enthält und dessen oberste Metallisierungsebene (4) nicht fertiggestellt ist;
- 2. Öffnen von Vialöchern (9) in einem ersten Schritt im Bereich der ersten Hauptfläche des ersten Substrats (0);
- 3. Bereitstellen eines zweiten Substrats (12), das im Bereich der zweiten Hauptfläche mindestens eine Lage mit Schaltungsstrukturen (14) und mindestens eine Metallisierungsebene (15) enthält;
- 4. Verbinden des ersten Substrats (0) mit dem zweiten Substrat (12), wobei die Seite des ersten Substrats (0), die der ersten Hauptfläche gegenüberliegt, und die Seite der zweiten Hauptfläche des zweiten Substrats (12) justiert zusammengeführt werden;
- 5. Öffnen der vorhandenen Vialöcher (9) in einem zweiten Schritt bis zu einer vorbestimmten Metallisierungsebene des zweiten Substrats (12); und
- 6. Einbringen eines metallischen Materials in die Vialöcher sowie selektive Metallisierung der Oberfläche im Bereich der ersten Hauptfläche, wodurch eine oberste Metallisierungsebene (4) des ersten Substrats in Kontakt mit der vorbestimmten Metallisierungsebene des zweiten Substrats durch das metallische Material in den Vialöchern gebracht wird, wobei das Öffnen von Vialöchern derart erfolgt, daß die Vialöcher an die vorgesehenen Kontaktflächen (4a, 24) der obersten Metallisierungsebene angrenzen.
3. Verfahren nach Anspruch 1 oder 2, gekennzeichnet durch
den Schritt zum Verbinden des ersten Substrats mit einem Hilfssubstrat (11) auf der
Seite der ersten Hauptfläche vor dem Schritt zum Bereitstellen des zweiten Substrats
(12) und den Schritt zum Entfernen des Hilfssubstrats (11) nach dem Verbinden des
ersten Substrats (0) mit dem zweiten Substrat (12).
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß das erste Substrat (0)
über eine Haftschicht (10) mit dem Hilfssubstrat (11) verbunden wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß eine passivierende
und/oder planarisierende Haftschicht (10) verwendet wird.
6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch
gekennzeichnet, daß
- 1. im Bereich der ersten Hauptfläche des ersten Substrats (0) erste Justiermarken erzeugt werden, die die ersten Lagen der Schaltungsstrukturen durchdringen,
- 2. das zweite Substrat (12) im Bereich der zweiten Hauptfläche zweite Justiermarken enthält, und
- 3. das justierte Zusammenführen des ersten und zweiten Substrats (0, 12) mittels einer Split-Optik im sichtbaren Spektralbereich anhand der Justiermarken erfolgt.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die ersten
Justiermarken durch die ersten Lagen der Schaltungsstrukturen geätzt werden und
die zweiten Justiermarken metallische Strukturen in der zweiten Metallisierungsebene
sind.
8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch
gekennzeichnet, daß das Öffnen der Vialöcher (9) durch Ätzen erfolgt.
9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch
gekennzeichnet, daß die Vialöcher (9) im ersten Schritt so geöffnet werden, daß sie
sämtliche erste Lagen mit Schaltungsstrukturen (2) durchdringen.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die Vialöcher im
ersten Schritt bis einige Mikrometer unterhalb der ersten Lagen der
Schaltungsstrukturen (2) geöffnet werden.
11. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß
das erste Substrat (0) ein SOI-Substrat ist.
12. Verfahren nach einem der vorhergehenden Ansprüche, gekennzeichnet durch
mindestens einen Schritt zum Dünnen des ersten Substrats (0) vor dem
Zusammenfügen mit dem zweiten Substrat (12).
13. Verfahren nach Anspruch 12, bei dem die Vialöcher im ersten Schritt bis einige
Mikrometer unterhalb der ersten Lagen der Schaltungsstrukturen (2) geöffnet
werden, dadurch gekennzeichnet, daß das Dünnen des ersten Substrats (0) bis an
die Vialöcher (9) erfolgt.
14. Verfahren nach Anspruch 12, bei dem das erste Substrat ein SOI-Substrat ist,
dadurch gekennzeichnet, daß die Vialöcher (9) im ersten Schritt bis an die
Oxidschicht des SOI-Substrats geöffnet werden und das Dünnen des ersten Substrats
(0) bis an diese Oxidschicht erfolgt.
15. Verfahren nach einem der Ansprüche 12 bis 14, dadurch gekennzeichnet, daß
das Dünnen des ersten Substrats (0) mittels Ätzen, Schleifen und/oder
chemomechanischem Polieren erfolgt.
16. Verfahren nach einem der vorhergehenden Ansprüche, dadurch
gekennzeichnet, daß das Verbinden der Substrate (0, 12) mittels einer
transparenten Haftschicht (18) erfolgt, die auf die zweite Hauptfläche des zweiten
Substrats oder/und auf die Seite des ersten Substrats, die der ersten Hauptfläche
gegenüberliegt, aufgebracht wird.
17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß eine passivierende
und/oder planarisierende Haftschicht (18) verwendet wird.
18. Verfahren nach einem der vorhergehenden Ansprüche, dadurch
gekennzeichnet, daß die Herstellung einer elektrisch leitfähigen Verbindung
zwischen der ersten bzw. obersten Metallisierungsebene (4) des ersten Substrats (0)
und der vorbestimmten Metallisierungsebene des zweiten Substrats (12) folgende
Verfahrensschritte umfaßt:
- 1. Freilegen der Kontaktflächen (4a) der ersten bzw. obersten Metallisierungsebene;
- 2. Abscheiden eines Verbindungsmaterials (21) in die Vialöcher (9) und auf die Oberfläche des Substratstapels;
- 3. Entfernen des Verbindungsmaterials (21) von der Oberfläche des Substratstapels;
- 4. selektives Aufbringen eines Metallisierungsmaterials (22) zwischen Kontaktfläche und Verbindungsmaterial.
19. Verfahren nach einem der Ansprüche 1 bis 17, dadurch gekennzeichnet, daß
die Herstellung einer elektrisch leitfähigen Verbindung zwischen der ersten bzw.
obersten Metallisierungsebene (4) des ersten Substrats (0) und der vorbestimmten
Metallisierungsebene des zweiten Substrats (12) folgende Verfahrensschritte umfaßt:
- 1. Abscheiden eines Verbindungsmaterials (21) in die Vialöcher (9) und auf die Oberfläche des Substratstapels;
- 2. Entfernen des Verbindungsmaterials (21) von der Oberfläche des Substratstapels;
- 3. teilweises Freilegen der Kontaktflächen (24) der ersten bzw. obersten Metallisierungsebene; und
- 4. selektives Aufbringen eines Metallisierungsmaterials (25) zwischen Kontaktfläche (24) und Verbindungsmaterial (21).
20. Verfahren nach Anspruch 18 oder 19, dadurch gekennzeichnet, daß das
Entfernen des Verbindungsmaterials (21) durch chemisches Ätzen, mechanisches
und/oder chemomechanisches Schleifen erfolgt.
21. Verfahren nach einem der vorhergehenden Ansprüche, gekennzeichnet durch
den Schritt zum Aufbringen eines passivierenden Materials (23, 26) nach dem Schritt
zum Herstellen der elektrisch leitfähigen Verbindung zwischen der ersten bzw.
obersten Metallisierungsebene (4) des ersten Substrats (0) und vorbestimmten
Metallisierungsebene des zweiten Substrats (12).
22. Verfahren nach Anspruch 21, gekennzeichnet durch den Schritt zum Öffnen
einer Anschlußöffnung zum Metallisierungsmaterial zwischen Kontaktfläche und
Verbindungsmaterial nach dem Schritt zum Aufbringen des passivierenden Materials.
23. Vertikale integrierte Schaltungsstruktur, dadurch gekennzeichnet, daß sie
durch das Verfahren nach einem der Ansprüche 1 bis 22 hergestellt ist.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19813239A DE19813239C1 (de) | 1998-03-26 | 1998-03-26 | Verdrahtungsverfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur und vertikale integrierte Schaltungsstruktur |
PCT/DE1999/000906 WO1999049509A1 (de) | 1998-03-26 | 1999-03-25 | Verdrahtungsverfahren zur herstellung einer vertikalen integrierten schaltungsstruktur und vertikale integrierte schaltungsstruktur |
EP99924682A EP1064680A1 (de) | 1998-03-26 | 1999-03-25 | Verdrahtungsverfahren zur herstellung einer vertikalen integrierten schaltungsstruktur und vertikale integrierte schaltungsstruktur |
JP2000538382A JP2002508590A (ja) | 1998-03-26 | 1999-03-25 | 垂直集積した回路構造を作製するための配線方法および垂直集積した回路構造 |
US09/647,012 US6448174B1 (en) | 1998-03-26 | 1999-03-25 | Wiring method for producing a vertical, integrated circuit structure and vertical, integrated circuit structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19813239A DE19813239C1 (de) | 1998-03-26 | 1998-03-26 | Verdrahtungsverfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur und vertikale integrierte Schaltungsstruktur |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19813239C1 true DE19813239C1 (de) | 1999-12-23 |
Family
ID=7862337
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19813239A Expired - Lifetime DE19813239C1 (de) | 1998-03-26 | 1998-03-26 | Verdrahtungsverfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur und vertikale integrierte Schaltungsstruktur |
Country Status (5)
Country | Link |
---|---|
US (1) | US6448174B1 (de) |
EP (1) | EP1064680A1 (de) |
JP (1) | JP2002508590A (de) |
DE (1) | DE19813239C1 (de) |
WO (1) | WO1999049509A1 (de) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1128433A2 (de) * | 2000-02-23 | 2001-08-29 | Giesecke & Devrient GmbH | Verfahren zum Verbinden von Substraten einer vertikal integrierten Schaltungsstruktur |
DE10025363A1 (de) * | 2000-05-23 | 2001-12-20 | Fraunhofer Ges Forschung | Bildsensorelement und Bildsensor |
US6548391B1 (en) | 1999-05-27 | 2003-04-15 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E. V. | Method of vertically integrating electric components by means of back contacting |
DE102006035864A1 (de) * | 2006-08-01 | 2008-02-14 | Qimonda Ag | Verfahren zur Herstellung einer elektrischen Durchkontaktierung |
DE102006049562A1 (de) * | 2006-10-20 | 2008-04-24 | Qimonda Ag | Substrat mit Durchführung und Verfahren zur Herstellung desselben |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7786562B2 (en) * | 1997-11-11 | 2010-08-31 | Volkan Ozguz | Stackable semiconductor chip layer comprising prefabricated trench interconnect vias |
US20040113222A1 (en) * | 2002-09-16 | 2004-06-17 | Ozguz Volkan H | Stacked microelectronic module with vertical interconnect vias |
EP1041624A1 (de) * | 1999-04-02 | 2000-10-04 | Interuniversitair Microelektronica Centrum Vzw | Transfermethode ultra-dünner Substrate und Anwendung zur Herstellung von Mehrlagen-Dünnschichtstrukturen |
US6500694B1 (en) * | 2000-03-22 | 2002-12-31 | Ziptronix, Inc. | Three dimensional device integration method and integrated device |
US6984571B1 (en) | 1999-10-01 | 2006-01-10 | Ziptronix, Inc. | Three dimensional device integration method and integrated device |
US6902987B1 (en) | 2000-02-16 | 2005-06-07 | Ziptronix, Inc. | Method for low temperature bonding and bonded structure |
JP3920015B2 (ja) * | 2000-09-14 | 2007-05-30 | 東京エレクトロン株式会社 | Si基板の加工方法 |
JP2002353424A (ja) * | 2001-03-23 | 2002-12-06 | Seiko Epson Corp | 基板装置の製造方法及び基板装置、電気光学装置の製造方法及び電気光学装置、並びに電子機器 |
US20020163072A1 (en) * | 2001-05-01 | 2002-11-07 | Subhash Gupta | Method for bonding wafers to produce stacked integrated circuits |
DE10130864A1 (de) * | 2001-06-21 | 2003-01-02 | Giesecke & Devrient Gmbh | Vertikal kontaktierte, übereinander gestapelte Chips |
US6762076B2 (en) * | 2002-02-20 | 2004-07-13 | Intel Corporation | Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices |
US6645832B2 (en) * | 2002-02-20 | 2003-11-11 | Intel Corporation | Etch stop layer for silicon (Si) via etch in three-dimensional (3-D) wafer-to-wafer vertical stack |
US7109092B2 (en) | 2003-05-19 | 2006-09-19 | Ziptronix, Inc. | Method of room temperature covalent bonding |
DE10323394B4 (de) * | 2003-05-20 | 2006-09-28 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zum Erzeugen einer elektrischen Kontaktierung zwischen zwei Halbleiterstücken und Verfahren zum Herstellen einer Anordnung von Halbleiterstücken |
JP4819320B2 (ja) * | 2003-05-28 | 2011-11-24 | 株式会社オクテック | 半導体装置の製造方法 |
US7098070B2 (en) * | 2004-11-16 | 2006-08-29 | International Business Machines Corporation | Device and method for fabricating double-sided SOI wafer scale package with through via connections |
DE102004056970B4 (de) * | 2004-11-25 | 2008-07-03 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren und Vorrichtung zum Erzeugen einer elektrischen Kontaktierung zwischen zwei Halbleiterstücken durch ein mechanisches Element |
US7396732B2 (en) * | 2004-12-17 | 2008-07-08 | Interuniversitair Microelektronica Centrum Vzw (Imec) | Formation of deep trench airgaps and related applications |
KR100790279B1 (ko) * | 2006-08-23 | 2008-01-02 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조방법 |
JP5194537B2 (ja) * | 2007-04-23 | 2013-05-08 | 株式会社デンソー | 半導体装置およびその製造方法 |
US20080296708A1 (en) * | 2007-05-31 | 2008-12-04 | General Electric Company | Integrated sensor arrays and method for making and using such arrays |
US7615480B2 (en) * | 2007-06-20 | 2009-11-10 | Lam Research Corporation | Methods of post-contact back end of the line through-hole via integration |
KR100909969B1 (ko) * | 2007-06-28 | 2009-07-29 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법, 및 반도체 소자를 포함하는스택 모듈, 카드 및 시스템 |
US8193092B2 (en) * | 2007-07-31 | 2012-06-05 | Micron Technology, Inc. | Semiconductor devices including a through-substrate conductive member with an exposed end and methods of manufacturing such semiconductor devices |
US7727887B2 (en) * | 2007-10-30 | 2010-06-01 | International Business Machines Corporation | Method for improved power distribution in a three dimensional vertical integrated circuit |
US7701064B2 (en) * | 2007-10-31 | 2010-04-20 | International Business Machines Corporation | Apparatus for improved power distribution in a three dimensional vertical integrated circuit |
KR101374338B1 (ko) * | 2007-11-14 | 2014-03-14 | 삼성전자주식회사 | 관통 전극을 갖는 반도체 장치 및 그 제조방법 |
DE102008033395B3 (de) * | 2008-07-16 | 2010-02-04 | Austriamicrosystems Ag | Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement |
FR2928225A1 (fr) * | 2008-07-31 | 2009-09-04 | Commissariat Energie Atomique | Realisation d'interconnexions verticales conductrices a base d'un polymere conducteur. |
KR20100040455A (ko) * | 2008-10-10 | 2010-04-20 | 주식회사 동부하이텍 | 반도체 소자의 제조 방법 |
JP5985136B2 (ja) | 2009-03-19 | 2016-09-06 | ソニー株式会社 | 半導体装置とその製造方法、及び電子機器 |
JP5442394B2 (ja) | 2009-10-29 | 2014-03-12 | ソニー株式会社 | 固体撮像装置とその製造方法、及び電子機器 |
TWI411075B (zh) | 2010-03-22 | 2013-10-01 | Advanced Semiconductor Eng | 半導體封裝件及其製造方法 |
US8492878B2 (en) | 2010-07-21 | 2013-07-23 | International Business Machines Corporation | Metal-contamination-free through-substrate via structure |
US8540118B2 (en) * | 2010-11-01 | 2013-09-24 | General Electric Company | Water dispenser and method of operating it |
US8941222B2 (en) | 2010-11-11 | 2015-01-27 | Advanced Semiconductor Engineering Inc. | Wafer level semiconductor package and manufacturing methods thereof |
US9406658B2 (en) | 2010-12-17 | 2016-08-02 | Advanced Semiconductor Engineering, Inc. | Embedded component device and manufacturing methods thereof |
FR2980037A1 (fr) * | 2011-09-12 | 2013-03-15 | St Microelectronics Crolles 2 | Procede d'assemblage de circuits integres et structure integree tridimensionnelle correspondante |
US9012324B2 (en) * | 2012-08-24 | 2015-04-21 | United Microelectronics Corp. | Through silicon via process |
FR3030881A1 (fr) * | 2014-12-22 | 2016-06-24 | Commissariat Energie Atomique | Procede de realisation d'un circuit integre en trois dimensions |
CN107644836A (zh) * | 2017-08-31 | 2018-01-30 | 长江存储科技有限责任公司 | 用于三维存储器的晶圆三维集成引线工艺及其结构 |
US11315831B2 (en) | 2019-07-22 | 2022-04-26 | International Business Machines Corporation | Dual redistribution layer structure |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5276338A (en) * | 1992-05-15 | 1994-01-04 | International Business Machines Corporation | Bonded wafer structure having a buried insulation layer |
US5442236A (en) * | 1992-03-14 | 1995-08-15 | Kabushiki Kaisha Toshiba | Semiconductor device having a multilayered wiring structure with dummy wiring |
DE4433846A1 (de) * | 1994-09-22 | 1996-03-28 | Fraunhofer Ges Forschung | Verfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur |
DE19516487C1 (de) * | 1995-05-05 | 1996-07-25 | Fraunhofer Ges Forschung | Verfahren zur vertikalen Integration mikroelektronischer Systeme |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH063837B2 (ja) * | 1987-03-03 | 1994-01-12 | シャープ株式会社 | 三次元半導体集積回路の製造方法 |
JPH06120419A (ja) * | 1992-10-01 | 1994-04-28 | Sharp Corp | 積層型半導体集積回路 |
DE4314913C1 (de) * | 1993-05-05 | 1994-08-25 | Siemens Ag | Verfahren zur Herstellung eines Halbleiterbauelements mit einer Kontaktstrukturierung für vertikale Kontaktierung mit weiteren Halbleiterbauelementen |
DE4314907C1 (de) * | 1993-05-05 | 1994-08-25 | Siemens Ag | Verfahren zur Herstellung von vertikal miteinander elektrisch leitend kontaktierten Halbleiterbauelementen |
US5380681A (en) * | 1994-03-21 | 1995-01-10 | United Microelectronics Corporation | Three-dimensional multichip package and methods of fabricating |
US5902118A (en) * | 1994-07-05 | 1999-05-11 | Siemens Aktiengesellschaft | Method for production of a three-dimensional circuit arrangement |
DE4433833A1 (de) * | 1994-09-22 | 1996-03-28 | Fraunhofer Ges Forschung | Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung unter Erreichung hoher Systemausbeuten |
US5936280A (en) * | 1997-04-21 | 1999-08-10 | Advanced Micro Devices, Inc. | Multilayer quadruple gate field effect transistor structure for use in integrated circuit devices |
-
1998
- 1998-03-26 DE DE19813239A patent/DE19813239C1/de not_active Expired - Lifetime
-
1999
- 1999-03-25 EP EP99924682A patent/EP1064680A1/de not_active Withdrawn
- 1999-03-25 WO PCT/DE1999/000906 patent/WO1999049509A1/de not_active Application Discontinuation
- 1999-03-25 JP JP2000538382A patent/JP2002508590A/ja active Pending
- 1999-03-25 US US09/647,012 patent/US6448174B1/en not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5442236A (en) * | 1992-03-14 | 1995-08-15 | Kabushiki Kaisha Toshiba | Semiconductor device having a multilayered wiring structure with dummy wiring |
US5276338A (en) * | 1992-05-15 | 1994-01-04 | International Business Machines Corporation | Bonded wafer structure having a buried insulation layer |
DE4433846A1 (de) * | 1994-09-22 | 1996-03-28 | Fraunhofer Ges Forschung | Verfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur |
DE19516487C1 (de) * | 1995-05-05 | 1996-07-25 | Fraunhofer Ges Forschung | Verfahren zur vertikalen Integration mikroelektronischer Systeme |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6548391B1 (en) | 1999-05-27 | 2003-04-15 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E. V. | Method of vertically integrating electric components by means of back contacting |
EP1128433A2 (de) * | 2000-02-23 | 2001-08-29 | Giesecke & Devrient GmbH | Verfahren zum Verbinden von Substraten einer vertikal integrierten Schaltungsstruktur |
EP1128433A3 (de) * | 2000-02-23 | 2004-01-21 | Giesecke & Devrient GmbH | Verfahren zum Verbinden von Substraten einer vertikal integrierten Schaltungsstruktur |
DE10025363A1 (de) * | 2000-05-23 | 2001-12-20 | Fraunhofer Ges Forschung | Bildsensorelement und Bildsensor |
DE102006035864A1 (de) * | 2006-08-01 | 2008-02-14 | Qimonda Ag | Verfahren zur Herstellung einer elektrischen Durchkontaktierung |
US8124521B2 (en) | 2006-08-01 | 2012-02-28 | Qimonda Ag | Electrical through contact |
DE102006035864B4 (de) * | 2006-08-01 | 2014-03-27 | Qimonda Ag | Verfahren zur Herstellung einer elektrischen Durchkontaktierung |
DE102006049562A1 (de) * | 2006-10-20 | 2008-04-24 | Qimonda Ag | Substrat mit Durchführung und Verfahren zur Herstellung desselben |
US8263491B2 (en) | 2006-10-20 | 2012-09-11 | Infineon Technologies Ag | Substrate with feedthrough and method for producing the same |
Also Published As
Publication number | Publication date |
---|---|
EP1064680A1 (de) | 2001-01-03 |
US6448174B1 (en) | 2002-09-10 |
JP2002508590A (ja) | 2002-03-19 |
WO1999049509A1 (de) | 1999-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19813239C1 (de) | Verdrahtungsverfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur und vertikale integrierte Schaltungsstruktur | |
DE19516487C1 (de) | Verfahren zur vertikalen Integration mikroelektronischer Systeme | |
EP0703623B1 (de) | Verfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur | |
EP0703619B1 (de) | Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung unter Erreichung hoher Systemausbeuten | |
DE112010000142B4 (de) | Kostenoptimiertes Verfahren zum Bilden von hoch dichten passiven Kondensatoren zum Ersetzen diskreter Kondensatoren unter Verwendung eines kostenoptimierten modularen 3D-Wafer-Wafer-Integrationsschemas | |
DE10200399B4 (de) | Verfahren zur Erzeugung einer dreidimensional integrierten Halbleitervorrichtung und dreidimensional integrierte Halbleitervorrichtung | |
EP0703618B1 (de) | Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung | |
EP0739540B1 (de) | Verfahren zur herstellung einer dreidimensionalen schaltungsanordnung | |
DE4314913C1 (de) | Verfahren zur Herstellung eines Halbleiterbauelements mit einer Kontaktstrukturierung für vertikale Kontaktierung mit weiteren Halbleiterbauelementen | |
DE102008033395B3 (de) | Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement | |
DE102011088581B4 (de) | Verfahren zur Herstellung von Gehäuseverbindungen und damit hergestelltes Bauelement | |
DE10205026C1 (de) | Halbleitersubstrat mit einem elektrisch isolierten Bereich, insbesondere zur Vertikalintegration | |
DE19834917A1 (de) | Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen | |
EP1419534A2 (de) | Verfahren zum kontaktieren und gehäusen von integrierten schaltungen | |
DE112007000267T5 (de) | Halbleiteranordnung und Verfahren zur Herstellung derselben | |
DE112010004204T5 (de) | Koaxiale Silizium-Durchkontaktierung | |
WO2000074134A1 (de) | Verfahren zur vertikalen integration von elektrischen bauelementen mittels rückseitenkontaktierung | |
WO2006066690A1 (de) | Bauelement mit halbleiterübergang und verfahren zur herstellung | |
DE20208866U1 (de) | Kontaktierte und gehäuste integrierte Schaltung | |
EP1016140B1 (de) | Verdrahtungsverfahren für halbleiter-bauelemente zur verhinderung von produktpiraterie und produktmanipulation, durch das verfahren hergestelltes halbleiter-bauelement und verwendung des halbleiter-bauelements in einer chipkarte | |
DE10244077B4 (de) | Verfahren zur Herstellung von Halbleiterbauteilen mit Durchkontaktierung | |
DE10239218A1 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung und deren Aufbau | |
DE102018124699B4 (de) | Halbleiterstruktur und Herstellungsverfahren dafür | |
DE102011101035B4 (de) | Ein Verfahren zum Herstelllen eines Anschlussgebiets an einer Seitenwand eines Halbleiterkörpers | |
DE19746642C2 (de) | Verfahren zur Herstellung eines Halbleiterbauelements sowie dessen Verwendung in einer Chipkarte |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of patent without earlier publication of application | ||
D1 | Grant (no unexamined application published) patent law 81 | ||
8364 | No opposition during term of opposition | ||
R071 | Expiry of right |