KR100909969B1 - 반도체 소자 및 그 제조 방법, 및 반도체 소자를 포함하는스택 모듈, 카드 및 시스템 - Google Patents
반도체 소자 및 그 제조 방법, 및 반도체 소자를 포함하는스택 모듈, 카드 및 시스템 Download PDFInfo
- Publication number
- KR100909969B1 KR100909969B1 KR1020070064591A KR20070064591A KR100909969B1 KR 100909969 B1 KR100909969 B1 KR 100909969B1 KR 1020070064591 A KR1020070064591 A KR 1020070064591A KR 20070064591 A KR20070064591 A KR 20070064591A KR 100909969 B1 KR100909969 B1 KR 100909969B1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- pads
- semiconductor device
- substrate
- terminals
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5382—Adaptable interconnections, e.g. for engineering changes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01032—Germanium [Ge]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01076—Osmium [Os]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
Claims (24)
- 삭제
- 기판;상기 기판 상의 회로;상기 기판 상의 하나 이상의 패드들;상기 기판 상의 하나 이상의 터미널들;상기 하나 이상의 패드들 및 상기 회로를 전기적으로 연결하기 위한 하나 이상의 제 1 배선 라인들;상기 하나 이상의 터미널들 및 상기 회로를 전기적으로 연결하기 위한 하나 이상의 제 2 배선 라인들;상기 하나 이상의 제 1 배선 라인들 중간에 삽입되어 상기 하나 이상의 패드들 및 상기 회로의 전기적인 연결을 제어하는 스위칭 소자를 포함하고,상기 하나 이상의 터미널은 상기 회로를 선택하기 위한 칩 선택 터미널을 포함하고, 상기 하나 이상의 패드는 상기 회로를 테스트하기 위해 이용되는 것을 포함하는 것을 특징으로 하는 반도체 소자.
- 제 2 항에 있어서, 상기 하나 이상의 패드들 및 상기 기판을 관통하면서 상기 하나 이상의 패드들과 절연된 하나 이상의 제 1 관통 전극을 더 포함하는 것을 특징으로 하는 반도체 소자.
- 제 3 항에 있어서, 상기 하나 이상의 제 1 관통 전극의 하나 및 상기 칩 선택 터미널을 전기적으로 연결하는 제 3 배선 라인을 더 포함하는 것을 특징으로 하는 반도체 소자.
- 제 2 항에 있어서, 상기 스위칭 소자는 상기 회로가 테스트된 후 상기 하나 이상의 패드 및 상기 회로의 전기적인 연결을 끊는 것을 특징으로 하는 반도체 소자.
- 제 5 항에 있어서, 상기 스위칭 소자는 퓨즈를 포함하고, 상기 회로가 테스트된 후 상기 퓨즈는 절단된 것을 특징으로 하는 반도체 소자.
- 제 5 항에 있어서, 상기 스위칭 소자는 상기 회로보다 상기 하나 이상의 패드에 가까이 배치된 것을 특징으로 하는 반도체 소자.
- 제 2 항에 있어서, 상기 하나 이상의 터미널은 하나 이상의 입출력 터미널을 포함하는 것을 특징으로 하는 반도체 소자.
- 제 8 항에 있어서, 상기 하나 이상의 입출력 터미널 및 상기 기판을 관통하 고 상기 하나 이상의 입출력 터미널과 전기적으로 연결된 하나 이상의 제 2 관통 전극을 더 포함하는 것을 특징으로 하는 반도체 소자.
- 제 9 항에 있어서, 상기 하나 이상의 제 2 관통 전극 및 상기 기판 사이에 개재된 스페이서 절연층을 더 포함하는 것을 특징으로 하는 반도체 소자.
- 제 2 항에 따른 반도체 소자로 구성되고, 서로 적층된 복수의 반도체 소자들; 및상기 복수의 반도체 소자들 각각의 상기 하나 이상의 터미널 가운데 칩 선택 터미널에 전기적으로 연결되고 상기 복수의 반도체 소자들의 최하부로 신장된 복수의 칩 선택 라인들을 포함하는 것을 특징으로 하는 스택 모듈.
- 제 11 항에 있어서, 상기 반도체 소자들 각각은 상기 하나 이상의 패드들 및 상기 기판을 관통하면서 상기 하나 이상의 패드들과 절연된 하나 이상의 제 1 관통 전극을 더 포함하고, 상기 복수의 칩 선택 라인들은 상기 하나 이상의 제 1 관통 전극의 하나 이상을 포함하는 것을 특징으로 하는 스택 모듈.
- 제 12 항에 있어서, 상기 반도체 소자들 각각은 상기 하나 이상의 제 1 관통 전극의 하나 및 상기 칩 선택 터미널을 전기적으로 연결하는 제 3 배선 라인을 더 포함하고, 상기 복수의 칩 선택 라인들 각각은 상기 반도체 소자들 각각의 상기 제 3 배선 라인을 포함하는 것을 특징으로 하는 스택 모듈.
- 제 11 항에 있어서, 상기 반도체 기판들 각각의 상기 하나 이상의 터미널 가운데 하나 이상의 입출력 터미널에 공통으로 연결되고 상기 반도체 소자들의 최하부로 신장된 하나 이상의 입출력 라인을 더 포함하는 것을 특징으로 하는 스택 모듈.
- 제 14 항에 있어서, 상기 반도체 소자들 각각은 상기 하나 이상의 입출력 터미널 및 상기 기판을 관통하고 상기 하나 이상의 입출력 터미널과 전기적으로 연결된 하나 이상의 제 2 관통 전극을 더 포함하고, 상기 하나 이상의 입출력 라인은 상기 제 2 관통 전극의 하나 이상을 포함하는 것을 특징으로 하는 스택 모듈.
- 제 11 항에 있어서, 상기 반도체 소자들 각각의 스위칭 소자는 퓨즈를 포함하고, 상기 회로가 테스트된 후 상기 퓨즈는 절단된 것을 특징으로 하는 스택 모듈.
- 하나 이상의 패드들 및 하나 이상의 터미널을 상기 기판 상에 형성하는 단계;상기 하나 이상의 패드들 및 상기 회로 사이를, 그 중간에 스위칭 소자를 개재하여, 전기적으로 연결하는 제 1 배선 라인들을 형성하는 단계;상기 하나 이상의 터미널들 및 상기 회로를 전기적으로 연결하는 하나 이상의 제 2 배선 라인들을 형성하는 단계;상기 하나 이상의 패드들을 이용하여 상기 회로를 테스트하는 단계;상기 회로의 테스트 후 상기 스위칭 소자를 오프 시켜, 상기 회로와 상기 하나 이상의 패드 사이의 전기적인 연결을 끊는 단계; 및상기 하나 이상의 패드들 및 상기 기판을 관통하면서 상기 하나 이상의 패드들과 절연된 하나 이상의 제 1 관통 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 17 항에 있어서, 상기 하나 이상의 터미널 가운데 칩 선택 터미널 및 상기 하나 이상의 제 1 관통 전극의 하나를 전기적으로 연결하는 제 3 배선 라인을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 17 항에 있어서, 상기 스위칭 소자는 퓨즈를 포함하고,상기 스위칭 소자를 오프 시키는 것은 상기 퓨즈를 절단하여 수행하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 17 항에 있어서, 상기 하나 이상의 터미널 가운데 하나 이상의 입출력 터미널 및 상기 기판을 관통하고 상기 하나 이상의 입출력 터미널과 전기적으로 연결된 하나 이상의 제 2 관통 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하 는 반도체 소자의 제조 방법.
- 제 2 항 내지 제 10 항의 어느 한 항에 따른 반도체 소자로 구성된 메모리; 및상기 메모리를 제어하고, 상기 메모리와 데이터를 주고받는 제어기를 포함하는 것을 특징으로 하는 카드.
- 제 11 항 내지 제 16 항의 어느 한 항에 따른 스택 모듈로 구성된 메모리; 및상기 메모리를 제어하고, 상기 메모리와 데이터를 주고받는 제어기를 포함하는 것을 특징으로 하는 카드.
- 제 2 항 내지 제 10 항의 어느 한 항에 다른 반도체 소자로 구성된 메모리; 및상기 메모리와 버스를 통해서 통신하는 프로세서; 및상기 버스와 통신하는 입출력 장치를 포함하는 것을 특징으로 하는 시스템.
- 제 11 항 내지 제 16 항의 어느 한 항에 다른 스택 모듈로 구성된 메모리; 및상기 메모리와 버스를 통해서 통신하는 프로세서; 및상기 버스와 통신하는 입출력 장치를 포함하는 것을 특징으로 하는 시스템.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070064591A KR100909969B1 (ko) | 2007-06-28 | 2007-06-28 | 반도체 소자 및 그 제조 방법, 및 반도체 소자를 포함하는스택 모듈, 카드 및 시스템 |
US12/116,150 US7759716B2 (en) | 2007-06-28 | 2008-05-06 | Semiconductor device, method of fabricating the same, stacked module including the same, card including the same, and system including the stacked module |
JP2008169062A JP5473105B2 (ja) | 2007-06-28 | 2008-06-27 | 半導体素子及びその製造方法、並びに半導体素子を備えるスタックモジュール、カード及びシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070064591A KR100909969B1 (ko) | 2007-06-28 | 2007-06-28 | 반도체 소자 및 그 제조 방법, 및 반도체 소자를 포함하는스택 모듈, 카드 및 시스템 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090000490A KR20090000490A (ko) | 2009-01-07 |
KR100909969B1 true KR100909969B1 (ko) | 2009-07-29 |
Family
ID=40159283
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070064591A KR100909969B1 (ko) | 2007-06-28 | 2007-06-28 | 반도체 소자 및 그 제조 방법, 및 반도체 소자를 포함하는스택 모듈, 카드 및 시스템 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7759716B2 (ko) |
JP (1) | JP5473105B2 (ko) |
KR (1) | KR100909969B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101163218B1 (ko) | 2010-07-07 | 2012-07-06 | 에스케이하이닉스 주식회사 | 반도체 칩 및 그 제조방법 |
US11047908B2 (en) | 2018-08-07 | 2021-06-29 | Samsung Electronics Co., Ltd. | Device and methods for reducing peak noise and peak power consumption in semiconductor devices under test |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20100110613A (ko) * | 2009-04-03 | 2010-10-13 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
JP5589313B2 (ja) * | 2009-06-23 | 2014-09-17 | 富士通株式会社 | 集積型電子部品 |
US8466562B2 (en) * | 2009-09-24 | 2013-06-18 | Headway Technologies, Inc. | Layered chip package |
US8396682B2 (en) | 2009-10-16 | 2013-03-12 | Samsung Electronics Co., Ltd. | Semiconductor device |
KR101751045B1 (ko) | 2010-05-25 | 2017-06-27 | 삼성전자 주식회사 | 3d 반도체 장치 |
JP2012243910A (ja) * | 2011-05-18 | 2012-12-10 | Elpida Memory Inc | 半導体チップのクラックのチェックテスト構造を有する半導体装置 |
JP2012255704A (ja) | 2011-06-08 | 2012-12-27 | Elpida Memory Inc | 半導体装置 |
KR20140053175A (ko) * | 2011-08-11 | 2014-05-07 | 도쿄엘렉트론가부시키가이샤 | 반도체 장치의 제조 방법, 반도체 장치 및 배선 형성용 지그 |
JP2013131533A (ja) * | 2011-12-20 | 2013-07-04 | Elpida Memory Inc | 半導体装置 |
KR102026979B1 (ko) * | 2014-04-18 | 2019-09-30 | 에스케이하이닉스 주식회사 | 반도체 칩 적층 패키지 |
KR102442624B1 (ko) * | 2014-11-11 | 2022-09-13 | 삼성전자주식회사 | 반도체 디바이스 |
US10020252B2 (en) * | 2016-11-04 | 2018-07-10 | Micron Technology, Inc. | Wiring with external terminal |
KR20210100830A (ko) * | 2020-02-07 | 2021-08-18 | 삼성전자주식회사 | 반도체 패키지 |
CN113782517B (zh) * | 2021-08-31 | 2024-04-16 | 长江存储科技有限责任公司 | 一种半导体测试结构和方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990052644A (ko) * | 1997-12-23 | 1999-07-15 | 구본준 | 반도체 패키지 및 그 제조방법 및 그 적층방법 |
KR20020066095A (ko) * | 2001-02-09 | 2002-08-14 | 삼성전자 주식회사 | 칩-레벨에 형성된 칩 선택용 패드를 포함하는 칩-레벨3차원 멀티-칩 패키지 및 그 제조 방법 |
KR20040036252A (ko) * | 2002-10-24 | 2004-04-30 | 삼성전자주식회사 | 반도체 칩 패키지 적층 모듈 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH077058A (ja) * | 1993-04-23 | 1995-01-10 | Mitsubishi Electric Corp | 半導体装置 |
DE19813239C1 (de) * | 1998-03-26 | 1999-12-23 | Fraunhofer Ges Forschung | Verdrahtungsverfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur und vertikale integrierte Schaltungsstruktur |
JP2000123592A (ja) * | 1998-10-19 | 2000-04-28 | Mitsubishi Electric Corp | 半導体装置 |
JP3360655B2 (ja) | 1999-07-08 | 2002-12-24 | 日本電気株式会社 | 半導体装置 |
JP3779524B2 (ja) | 2000-04-20 | 2006-05-31 | 株式会社東芝 | マルチチップ半導体装置及びメモリカード |
JP2002141383A (ja) | 2000-11-07 | 2002-05-17 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法および半導体ウェハ |
JP2003163326A (ja) * | 2001-11-28 | 2003-06-06 | Taiyo Yuden Co Ltd | 半導体チップ並びに積層半導体電子部品及びその製造方法 |
KR100454123B1 (ko) | 2001-12-06 | 2004-10-26 | 삼성전자주식회사 | 반도체 집적 회로 장치 및 그것을 구비한 모듈 |
US7282791B2 (en) * | 2004-07-09 | 2007-10-16 | Elpida Memory, Inc. | Stacked semiconductor device and semiconductor memory module |
JP2006165073A (ja) | 2004-12-03 | 2006-06-22 | Hitachi Ulsi Systems Co Ltd | 半導体装置およびその製造方法 |
-
2007
- 2007-06-28 KR KR1020070064591A patent/KR100909969B1/ko active IP Right Grant
-
2008
- 2008-05-06 US US12/116,150 patent/US7759716B2/en active Active
- 2008-06-27 JP JP2008169062A patent/JP5473105B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990052644A (ko) * | 1997-12-23 | 1999-07-15 | 구본준 | 반도체 패키지 및 그 제조방법 및 그 적층방법 |
KR20020066095A (ko) * | 2001-02-09 | 2002-08-14 | 삼성전자 주식회사 | 칩-레벨에 형성된 칩 선택용 패드를 포함하는 칩-레벨3차원 멀티-칩 패키지 및 그 제조 방법 |
KR20040036252A (ko) * | 2002-10-24 | 2004-04-30 | 삼성전자주식회사 | 반도체 칩 패키지 적층 모듈 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101163218B1 (ko) | 2010-07-07 | 2012-07-06 | 에스케이하이닉스 주식회사 | 반도체 칩 및 그 제조방법 |
US11047908B2 (en) | 2018-08-07 | 2021-06-29 | Samsung Electronics Co., Ltd. | Device and methods for reducing peak noise and peak power consumption in semiconductor devices under test |
Also Published As
Publication number | Publication date |
---|---|
JP5473105B2 (ja) | 2014-04-16 |
JP2009010390A (ja) | 2009-01-15 |
US7759716B2 (en) | 2010-07-20 |
KR20090000490A (ko) | 2009-01-07 |
US20090001367A1 (en) | 2009-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100909969B1 (ko) | 반도체 소자 및 그 제조 방법, 및 반도체 소자를 포함하는스택 모듈, 카드 및 시스템 | |
CN108155174B (zh) | 包括堆叠芯片的半导体存储器件及具有其的存储模块 | |
US10985106B2 (en) | Stack packages including bridge dies | |
US7888806B2 (en) | Electrical connections for multichip modules | |
US8884416B2 (en) | Semiconductor apparatus having through vias configured to isolate power supplied to a memory chip from data signals supplied to the memory chip | |
US7834450B2 (en) | Semiconductor package having memory devices stacked on logic device | |
KR101766725B1 (ko) | 칩 스택을 구비하는 반도체 장치, 반도체 시스템 및 그 제조 방법 | |
US7679198B2 (en) | Circuit and method for interconnecting stacked integrated circuit dies | |
KR101977699B1 (ko) | 멀티 칩 반도체 장치 및 그것의 테스트 방법 | |
US7924592B2 (en) | Semiconductor memory device having improved voltage transmission path and driving method thereof | |
KR20100042021A (ko) | 반도체 칩, 스택 모듈, 메모리 카드 및 반도체 칩의 제조 방법 | |
KR20160061499A (ko) | 반도체 패키지 및 그 제조 방법 | |
US20200402959A1 (en) | Stacked semiconductor package having an interposer | |
KR20120133057A (ko) | 반도체 패키지 및 그 제조방법 | |
US10950512B2 (en) | Semiconductor packages including a semiconductor chip and methods of forming the semiconductor packages | |
US11682627B2 (en) | Semiconductor package including an interposer | |
US20120049361A1 (en) | Semiconductor integrated circuit | |
TWI766130B (zh) | 半導體封裝和形成半導體封裝的方法 | |
CN113053829A (zh) | 可重构的三维集成芯片结构 | |
KR20140079202A (ko) | 칩 마운팅 과정에서 배선 테스트를 수행할 수 있는 반도체칩들과, 이 반도체칩들을 이용한 반도체패키지와, 이 반도체패키지의 배선 테스트 방법과, 그리고 반도체칩들을 이용한 반도체패키지 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130701 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20150630 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20160630 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20170630 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20180629 Year of fee payment: 10 |