TWI766130B - 半導體封裝和形成半導體封裝的方法 - Google Patents

Abstract

半導體封裝的封裝基板包括設置在基體層的第一表面上的第一層的多個導線和設置在基體層的第二表面上的第二層的多個導線。開孔位於第一剩餘部和第二剩餘部之間以將第一剩餘部和第二剩餘部彼此分開。第一剩餘部電連接到第二層的多個導線中的第一導線，並且第二剩餘部電連接到第二層的多個導線中的第二導線。

Description

半導體封裝和形成半導體封裝的方法

本公開總體涉及半導體封裝以及形成和測試所述半導體封裝的方法。相關申請的交叉引用

本申請主張分別於2018年2月1日和於2018年9月19日提交的韓國申請案第10-2018-0013120號和韓國申請案第 10-2018-0112409號的優先權，所述韓國專利申請案通過引用全部合併於本文中。

各半導體封裝被配置爲包括在其上安裝有至少一個半導體晶片的封裝基板。封裝基板包括電連接到半導體晶片的互連線。互連線的一部分可以塗覆有鍍覆層。鍍覆層可以改進互連線和連接器之間的可接合性和導電性。

根據一個實施方式，一種半導體封裝包括：半導體晶片；以及封裝基板，在所述封裝基板上安裝有所述半導體晶片。所述封裝基板包括：基體層，所述基體層具有彼此相對的第一表面和第二表面；第一接合指狀物，所述第一接合指狀物被設置在所述基體層的所述第一表面上；鍍覆引線，所述鍍覆引線以與所述第一接合指狀物間隔開的方式設置在所述基體層的所述第一表面上；第一導電通孔，所述第一導電通孔被設置爲實質貫穿所述基體層並且電連接到所述第一接合指狀物；第二導電通孔，所述第二導電通孔被設置爲實質貫穿所述基體層並且電連接到所述鍍覆引線；第一球焊座和第二球焊座，所述第一球焊座和所述第二球焊座被設置在所述基體層的所述第二表面上並且分別連接到所述第一導電通孔和所述第二導電通孔；第一剩餘部，所述第一剩餘部電連接到所述第一導電通孔；第二剩餘部，所述第二剩餘部電連接到所述第二導電通孔；以及開孔，所述開孔耦合在所述第一剩餘部和所述第二剩餘部之間，以將所述第一剩餘部與所述第二剩餘部間隔開。所述第一球焊座可電連接到所述第一剩餘部，所述第二球焊座可電連接到所述第二剩餘部，並且其中，所述第一球焊座和所述第二球焊座二者耦合到實質相同的操作電壓。

根據一個實施方式，一種半導體封裝包括：半導體晶片；以及封裝基板，在所述封裝基板上安裝有所述半導體晶片。所述封裝基板包括：基體層，所述基體層具有彼此相對的第一表面和第二表面；第一層的多個導線，所述第一層的多個導線被設置在所述基體層的所述第一表面上；第二層的多個導線，所述第二層的多個導線被設置在所述基體層的所述第二表面上，並且電連接到所述第一層的多個導線中的相應導線；鍍覆引線，所述鍍覆引線電連接到所述第一層的多個導線中的第一導線；第一剩餘部，所述第一剩餘部電耦合到所述第二層的多個導線中的第二導線；第二剩餘部，所述第二剩餘部電耦合到所述第二層的多個導線中的第三導線；以及開孔，所述開孔耦合在所述第一剩餘部與所述第二剩餘部之間，以將所述第一剩餘部與所述第二剩餘部間隔開。所述第二導線和所述第三導線二者可以是導線並且可耦合到實質相同的操作電壓。

根據一個實施方式，一種半導體封裝包括：半導體晶片；以及封裝基板，在所述封裝基板上安裝有所述半導體晶片。所述封裝基板包括：基體層，所述基體層具有彼此相對的第一表面和第二表面；第一組導線和第二組導線，所述第一組導線和所述第二組導線被設置在所述基體層的所述第一表面上；第三組導線，所述第三組導線被設置在所述基體層的所述第二表面上並且電連接到所述第一組導線中的相應導線；第四組導線，所述第四組導線被設置在所述基體層的所述第二表面上並且電連接到所述第二組導線中的相應導線；第一鍍覆引線，所述第一鍍覆引線連接到所述第一組導線中的第一導線；第二鍍覆引線，所述第二鍍覆引線連接到所述第二組導線中的第二導線；第一開孔，所述第一開孔耦合在第一剩餘部與第二剩餘部之間，以將所述第一剩餘部和所述第二剩餘部間隔開，並且使所述第三組導線彼此電斷開；以及第二開孔，所述第二開孔耦合在第三剩餘部與第四剩餘部之間，以將所述第三剩餘部和所述第四剩餘部間隔開，並且使所述第四組導線彼此電斷開。所述第一剩餘部和所述第二剩餘部二者是導線並且耦合至第一操作電壓。所述第三剩餘部和所述第四剩餘部二者是另一導線並且耦合至與所述第一操作電壓不同的第二操作電壓。

根據一個實施方式，一種形成半導體封裝的方法包括以下步驟：形成具有其第一表面和第二表面彼此相對的基體層的封裝基板；在所述封裝基板上安裝半導體晶片；在所述基體層的所述第一表面上設置第一接合指狀物；在所述基體層的所述第一表面上以與所述第一接合指狀物間隔開的方式設置鍍覆引線；設置實質貫穿所述基體層以與所述第一接合指狀物電連接的第一導電通孔；設置實質貫穿所述基體層以與所述鍍覆引線電連接的第二導電通孔；在所述基體層的所述第二表面上設置第一球焊座和第二球焊座，並使所述第一球焊座和所述第二球焊座分別與所述第一導電通孔和所述第二導電通孔連接；在所述基體層的所述第二表面上設置第一臨時橋接線，以將所述第一導電通孔電連接到所述第二導電通孔；以及形成穿透所述第一臨時橋接線上的介電層並將所述第一臨時橋接線切割開的開孔，以提供彼此間隔開的第一剩餘部和第二剩餘部。所述第一球焊座可電耦合到所述第一剩餘部，並且所述第二球焊座可電耦合到所述第二剩餘部。

根據一個實施方式，一種形成半導體封裝的方法包括以下步驟：形成具有其第一表面和第二表面彼此相對的基體層的封裝基板；在所述封裝基板上安裝半導體晶片；在所述基體層的所述第一表面上設置第一層的多個導線；在所述基體層的所述第二表面上設置第二層的多個導線，所述第二層的多個導線電連接到所述第一層的多個導線中的相應導線；將鍍覆引線電連接到所述第一層的多個導線中的第一導線；利用臨時橋接線將所述第二層的多個導線彼此電連接；以及形成穿透所述臨時橋接線上的介電層並將所述臨時橋接線切割開的開孔，以提供彼此間隔開的第一剩餘部和第二剩餘部。所述第二層的多個導線中的第二導線可電耦合到所述第一剩餘部，並且所述第二層的多個導線中的第三導線可電耦合到所述第二剩餘部。

根據一個實施方式，一種形成半導體封裝的方法包括以下步驟：形成具有其第一表面和第二表面彼此相對的基體層的封裝基板；在所述封裝基板上安裝半導體晶片；在所述基體層的所述第一表面上設置第一組導線和第二組導線；在所述基體層的所述第二表面上設置第三組導線，並將所述第三組導線電連接到所述第一組導線中的相應導線；在所述基體層的所述第二表面上設置第四組導線，並將所述第四組導線電連接到所述第二組導線中的相應導線；將第一鍍覆引線連接到所述第一組導線中的第一導線；將第二鍍覆引線連接到所述第二組導線中的第二導線；設置第一組臨時橋接線以將所述第三組導線彼此電連接；設置第二組臨時橋接線以將所述第四組導線彼此電連接；形成穿透所述第一組臨時橋接線上的介電層並將所述第一組臨時橋接線中的一條臨時橋接線切割開的第一開孔，以提供彼此間隔開的第一剩餘部和第二剩餘部；以及形成穿透所述介電層並將所述第一組臨時橋接線中的另一條臨時橋接線切割開的第二開孔，以提供彼此間隔開的第三剩餘部和第四剩餘部。

本文所使用的術語可以對應於考慮了它們在實施方式中的功能而選擇的詞，並且術語的含義可以根據實施方式所屬領域的普通技術人員而解釋爲不同。如果術語被詳細定義，則可以根據定義來解釋。除非另外定義，否則本文所使用的術語（包括科學術語和技術術語）具有與實施方式所屬領域的普通技術人員通常理解的含義相同的含義。

應當理解，儘管本文可以使用術語“第一”、“第二”、“第三”等來描述各種元件，但是這些元件不應受這些術語的限制。這些術語僅用於將一個元件與另一個元件區分開，而不用於定義元件本身或意指特定序列。

還應理解，當元件或層被稱爲在另一元件或層的“上”、“上方”、“下”、“下方”、或“外側”時，該元件或層可以與另一元件或層直接接觸，或者可以存在中間元件或中間層。用於描述元件或層之間的關係的其它詞語應以類似的方式進行解釋（例如，“在...之間”與“直接在...之間”或“與…相鄰”與“直接與…相鄰”）。

諸如“在…下方”、“在…之下”、“下部的”、“在…上方”、“上部的”、“頂部的”、“底部的”等的空間相對術語可用於描述例如圖中所示的元件和/或特徵與另一個元件和/或特徵的關係。應當理解，空間相對術語旨在涵蓋除了圖中所示的方向之外的裝置在使用和/或操作中的不同方向。例如，當圖中的裝置翻轉時，被描述爲在其它元件或特徵下面和/或下方的元件將定向在其它元件或特徵上方。裝置可以以其它方式定向（旋轉90度或在其它方向），並且相應地解釋本文使用的空間相對描述符。

半導體封裝可以包括諸如半導體晶片或半導體晶片的電子裝置。半導體晶片或半導體晶片可以通過使用晶粒切割（die sawing）製程將諸如晶圓的半導體基板分離成多個片來獲得。半導體晶片可以對應於記憶體晶片、邏輯晶片（包括特殊應用積體電路（ASIC）晶片）或系統單晶片（SoC）。記憶體晶片可以包括整合在半導體基板上的動態隨機存取記憶體（DRAM）電路、靜態隨機存取記憶體（SRAM）電路、反及型快閃記憶體電路、反或型快閃記憶體電路、磁性隨機存取記憶體（MRAM）電路、電阻式隨機存取記憶體（ReRAM）電路、鐵電式隨機存取記憶體（FeRAM）電路或相變隨機存取記憶體（PcRAM）電路。邏輯晶片可以包括整合在半導體基板上的邏輯電路。半導體封裝可用於諸如行動電話之類的通信系統、與生物技術或醫療保健相關的電子系統或可穿戴電子系統。

在說明書中，相同的附圖標記表示相同的元件。儘管沒有參照一附圖提及或描述一附圖標記，但是可以參照另一附圖提及或描述該附圖標記。另外，即使在一附圖中未示出一附圖標記，也可以在另一附圖中示出該附圖標記。

在半導體封裝中，半導體晶片可以安裝在封裝基板上。封裝基板可以被配置爲包括電連接到半導體晶片的互連線。互連線的一些部分可以塗覆有與半導體封裝的連接器接觸的鍍覆層。鍍覆層可以改進互連線和連接器之間的可接合性以及互連線的導電性。

鍍覆層可以使用電鍍製程形成。互連線可以連接到鍍覆線以使用電鍍製程形成鍍覆層。鍍覆線可以是從封裝基板的邊緣延伸以與互連線（用作信號線）連接的長導電圖案。鍍覆線可以是電鍍製程所需的導線。然而，鍍覆線在半導體封裝操作時不起用作信號線的互連線的作用。

當半導體封裝操作時，鍍覆線可以用作諸如短截線（stub）之類的不期望的傳輸線。如果鍍覆線連接到信號線，則鍍覆線可以用作信號的迂回路徑或信號的反射路徑。由於鍍覆線不期望地反射信號，所以鍍覆線可以使信號的傳輸速度、半導體封裝的操作特性或半導體封裝的信號完整性劣化。本公開提供了各自包括具有總長度减小的鍍覆線的封裝基板的半導體封裝。

諸如濕度或溫度之類的外部環境的變化可能導致封裝基板的電化學遷移（ECM）失效。本公開提供了各自採用能够抑制或防止ECM失效的封裝基板的半導體封裝。

圖1是示意性示出根據本公開的一個實施方式的半導體封裝10的截面圖。圖2是示意性示出根據一個實施方式的半導體封裝中所包括的封裝基板100的截面圖。圖2的封裝基板100對應於圖1中所示的在形成封裝基板100F的開孔117之前的封裝基板100F。圖3是示意性示出圖2中所示的封裝基板100的頂部電路佈局101的平面圖。圖4是示意性示出圖2中所示的封裝基板100的底部電路佈局102的平面圖。

參照圖1，半導體封裝10可以包括安裝在封裝基板100F上的半導體晶片130。封裝基板100F可以包括鍍覆引線121、用於鍍覆的臨時橋接線126的第一剩餘部122A以及用於鍍覆的臨時橋接線126的第二剩餘部122B。開孔117可以將臨時橋接線126切割成彼此面對的第一剩餘部122A和第二剩餘部122B兩個部分。也就是說，用於鍍覆的臨時橋接線126的第一剩餘部122A和第二剩餘部122B可以通過開孔117彼此分開。臨時橋接線126的第一剩餘部122A和第二剩餘部122B可以分別連接到施加有相同操作電壓的互連線。

半導體晶片130可以安裝在封裝基板100F的第一介電層115上。模製層139可以設置在封裝基板100F的第一介電層115上以覆蓋半導體晶片130。可以設置接合線135以將半導體晶片130的接觸襯墊131電連接到封裝基板100F的接合指狀物140。接合線135可以通過第一鍍覆層151連接到接合指狀物140。封裝基板100F還可以包括第二鍍覆層152，用作外連接器的焊球136可以附接到第二鍍覆層152。

參照圖2，封裝基板100可以對應於具有形成圖1中所示的開孔117之前的狀態的預封裝基板。封裝基板100可以包括基體層110和設置在基體層110上的鍍覆線。基體層110可以是用作封裝基板100的主體或核心的介電層。鍍覆線可以包括鍍覆引線121和用於鍍覆的臨時橋接線126。臨時橋接線126可以包括第一臨時橋接線122。如圖3所示，臨時橋接線126還可以包括第二臨時橋接線123、第三臨時橋接線124和第四臨時橋接線125。

基體層110可以具有彼此相對的第一表面111和第二表面112。第一介電層115可以設置在基體層110的第一表面111上，第二介電層116可以設置在基體層110的第二表面112上。第一介電層115和第二介電層116中的每一個可以由包括阻焊層的材料層形成。封裝基板100可以是印刷電路板（PCB）。封裝基板100可以具有球閘陣列（BGA）結構。

封裝基板100可以包括邊界區域104和在平面圖中被邊界區域104包圍的內部區域103。封裝基板100還可以包括鄰近內部區域103的另一內部區域103'，並且另一內部區域103'可以通過邊界區域104連接到內部區域103。

半導體晶片130可以安裝在封裝基板100的內部區域103上。電連接到半導體晶片130的互連線可以設置在內部區域103中。半導體晶片130可以安裝在基體層110的第一表面111上。半導體晶片130可以附接到第一介電層115。可以在包封半導體晶片130的封裝製程的最後步驟中去除邊界區域104。在通過模製層（圖1的139）將安裝在封裝基板100上的多個半導體晶片（包括半導體晶片130）模製之後，可以通過用於將離散的半導體封裝彼此分離的切割製程去除邊界區域104。

參照圖3，頂部電路佈局101可以包括設置在基體層110的第一表面111上的頂部互連線。如圖3的頂部電路佈局101所示，頂部互連線可以包括接合指狀物（bonding finger）140、第一層的跡線圖案（trace pattern）160以及鍍覆引線121。

接合指狀物140可以按照彼此間隔開的方式設置在基體層110的第一表面111上。例如，接合指狀物140可以包括以彼此間隔開的方式設置在基體層110的第一表面111上的第一接合指狀物141、第二接合指狀物142、第三接合指狀物143和第四接合指狀物144。接合指狀物140可以設置在半導體晶片130的外圍中以電連接到半導體晶片130。

接合指狀物140中的第一接合指狀物141、第三接合指狀物143和第四接合指狀物144可以用作向半導體晶片130傳輸信號的信號線的部分。第一接合指狀物141、第三接合指狀物143和第四接合指狀物144所傳輸的信號可以包括數據信號、地址信號和命令信號。因此，信號可以通過第一接合指狀物141、第三接合指狀物143和第四接合指狀物144被傳輸到半導體晶片130或從半導體晶片130輸出。此外，第二接合指狀物142可以是任意一條非信號線的一部分。非信號線可以包括電源線和接地線。因此，電源電壓或接地電壓可以通過第二接合指狀物142被施加到半導體晶片130。

第一層的跡線圖案160可以是從接合指狀物140延伸出的導線。第一層的跡線圖案160可以將接合指狀物140電連接到導電通孔180。第一層的跡線圖案160可以包括第一跡線圖案161、第二跡線圖案162、第三跡線圖案163和第四跡線圖案164。

參照圖2和圖4，底部電路佈局102可以包括設置在基體層110的第二表面112上的底部互連線。如圖4的底部電路佈局102所示，底部互連線可以包括球焊座190、第二層的跡線圖案170以及用於鍍覆的臨時橋接線126。第二層的跡線圖案170可以設置在基體層110的第二表面112上。

導電通孔180可以將第一層的跡線圖案160電連接到第二層的跡線圖案170。導電通孔180的第一端可以分別連接到第一層的跡線圖案160，而導電通孔180的第二端可以分別連接到第二層的跡線圖案170。導電通孔180可以是垂直穿透基體層110的導電圖案。第二層的跡線圖案170可以包括第五跡線圖案171、第六跡線圖案172、第七跡線圖案173和第八跡線圖案174。跡線圖案160和170中使用的術語“第一”至“第八”不應受這些術語的限制。這些術語“第一”至“第八”僅用於將一個元件與另一個元件區分開，而不用於僅限定元件本身或意指特定序列。

球焊座190可以分別電連接到第二層的跡線圖案170。第二層的跡線圖案170可以將導電通孔180電連接到球焊座190。外連接器（未示出）可以附接到球焊座190，以將封裝基板100電連接到外部裝置或外部系統。外連接器可以包括焊球。

參照圖2和圖3，接合指狀物140可以通過內連接器連接到半導體晶片130。例如，第一接合指狀物141可通過接合線135中的一條接合線電連接到半導體晶片130的接觸襯墊131中的一個接觸襯墊。雖然圖3示出了接合線135用作內連接器的示例，但是內連接器可以是除接合線135之外的導電構件。例如，在一些其它實施方式中，內連接器可以是導電凸塊。

第一鍍覆層151可以形成在接合指狀物140中的每一個的一部分上。第一鍍覆層151可以改進接合線135和接合指狀物140之間的可接合性。此外，第一鍍覆層151可以改進接合線135和接合指狀物140之間的接觸電阻值。如果接合指狀物140由銅層形成，則第一鍍覆層151可以由能够防止銅層腐蝕和污染的材料層形成。可以使用電鍍製程形成第一鍍覆層151。第一鍍覆層151可以被形成爲包含與接合指狀物140不同的導電材料。例如，第一鍍覆層151可以被形成爲包括鎳層和金層。

參照圖2和圖4，第二鍍覆層152可以形成在球焊座190中的每一個上。第二鍍覆層152可以由能够防止球焊座190被氧化的材料層形成。第二鍍覆層152可以由當外連接器（例如，焊球）附接到球焊座190時能够抑制金屬間化合物材料過度形成的材料層形成。第一鍍覆層151和第二鍍覆層152可以使用單個電鍍製程同時形成。另選地，第一鍍覆層151和第二鍍覆層152可以使用兩個單獨的電鍍製程獨立形成。

再次參照圖2，用於形成第一鍍覆層151和第二鍍覆層152的電鍍製程可要求在接合指狀物140和球焊座190上施加鍍覆電流。在這種情况下，可以通過包括鍍覆引線121、用於鍍覆的臨時橋接線126和鍍覆匯流排129的鍍覆線結構將鍍覆電流施加到接合指狀物140和球焊座190上。

參照圖3，鍍覆匯流排129可以設置在封裝基板100的邊界區域104中。鍍覆匯流排129可以在封裝基板100的邊界區域104中形成在基體層110的第一表面111上。鍍覆引線121可以是從鍍覆匯流排129分支出的導線。鍍覆引線121可以從鍍覆匯流排129延伸並且可以電連接到第二接合指狀物142。例如，鍍覆引線121可以耦合到第二跡線圖案162並且可以通過第二跡線圖案162電連接到第二接合指狀物142。雖然附圖中未示出，但是在一些其它實施方式中，鍍覆引線121可以直接連接到第二接合指狀物142而無需任何中間元件。

鍍覆引線121可以設置在基體層110的第一表面111上，並且可以僅與設置在基體層110的第一表面111上的接合指狀物140當中的第二接合指狀物142連接。鍍覆引線121可以通過第二跡線圖案162連接到第二接合指狀物142。鍍覆引線121可以按照與第一接合指狀物141間隔開的方式設置在基體層110的第一表面111上。鍍覆引線121可以不與基體層110的第一表面111上的第一跡線圖案161、第三跡線圖案163和第四跡線圖案164直接連接。鍍覆引線121可以不與基體層110的第一表面111上的第一接合指狀物141、第三接合指狀物143和第四接合指狀物144直接連接。

第二接合指狀物142和第二跡線圖案162可以構成諸如電源線和接地線之類的非信號線中的任意一條的一部分。相對地，第一接合指狀物141和第一跡線圖案161可以構成信號線中的任意一條信號線的一部分，第三接合指狀物143和第三跡線圖案163可以構成信號線中的另一條信號線的一部分，並且第四接合指狀物144和第四跡線圖案164可以構成信號線中的又一條信號線的一部分。鍍覆引線121可以僅與設置在基體層110的第一表面111上的非信號線連接，並且可以不與設置在基體層110的第一表面111上的信號線直接連接。

參照圖2，當鍍覆引線121和鍍覆匯流排129設置在基體層110的第一表面111上時，用於鍍覆的臨時橋接線126可以設置在基體層110的第二表面112上。也就是說，鍍覆引線121可以設置在基體層110的與用於鍍覆的臨時橋接線126相反的表面上，而用於鍍覆的臨時橋接線126可以設置在基體層110的與鍍覆引線121相反的表面上。

參照圖4，用於鍍覆的臨時橋接線126可以將彼此間隔開的導電通孔180彼此電連接。因此，導電通孔180之間的鍍覆電流可以在電鍍製程期間流過用於鍍覆的臨時橋接線126，並且可以在電鍍之後將用於鍍覆的臨時橋接線126切開。施加在鍍覆引線121上的鍍覆電流可以流過用於鍍覆的臨時橋接線126和導電通孔180，以到達第一接合指狀物141、第三接合指狀物143和第四接合指狀物144。

參照圖2和圖4，與球焊座190中的第一球焊座191電連接的第五跡線圖案171可以設置在基體層110的第二表面112上。第一球焊座191可以電連接到導電通孔180中的第一導電通孔181。第五跡線圖案171可以連接到第一導電通孔181並且可以通過第一導電通孔181電連接到第一跡線圖案161。第一球焊座191可以通過第五跡線圖案171、第一導電通孔181和第一跡線圖案161電連接到第一接合指狀物141。第一球焊座191、第五跡線圖案171、第一導電通孔181、第一跡線圖案161和第一接合指狀物141可以提供信號線中的一條信號線。

球焊座190中的第二球焊座192可以被設置爲與第一球焊座191間隔開。第二球焊座192可以電連接到第二導電通孔182。臨時橋接線126中的第一臨時橋接線122可以將第一球焊座191電連接到第二球焊座192。第一臨時橋接線122可以將第五跡線圖案171電連接到第六跡線圖案172。第五跡線圖案171可以將第一球焊座191電連接到第一導電通孔181。第六跡線圖案172可以將第二球焊座192電連接到第二導電通孔182。第一球焊座191可以通過第一臨時橋接線122、第五跡線圖案171和第六跡線圖案172電連接到第二球焊座192。第一臨時橋接線122可以將第一導電通孔181電連接到第二導電通孔182。第二球焊座192、第六跡線圖案172、第二導電通孔182、第二跡線圖案162和第二接合指狀物142可以提供電源線或接地線。

第五跡線圖案171和第六跡線圖案172可以是以彼此間隔開的方式設置在基體層110的第二表面112上的導電圖案。第二導電通孔182可以被設置爲與第一導電通孔181間隔開。第二導電通孔182可以電連接到基體層110的第一表面111上的鍍覆引線121。第一導電通孔181可以電連接到基體層110的第一表面111上的第一接合指狀物141。

第一臨時橋接線122可以將第一導電通孔181連接到第二導電通孔182。第一臨時橋接線122可以將第一接合指狀物141和第一球焊座191電連接到鍍覆引線121。通過鍍覆引線121施加的鍍覆電流可以流過第一臨時橋接線122以到達第一接合指狀物141和第一球焊座191。

通過鍍覆匯流排129施加的鍍覆電流可以流過鍍覆引線121、第二跡線圖案162、第二導電通孔182、第六跡線圖案172、第一臨時橋接線122、第五跡線圖案171、第一導電通孔181和第一跡線圖案161，以到達第一接合指狀物141。由於鍍覆電流被施加在第一接合指狀物141上，所以可以通過電鍍技術在第一接合指狀物141上形成第一鍍覆層151。

施加在鍍覆匯流排129上的鍍覆電流可以流過鍍覆引線121、第二跡線圖案162、第二導電通孔182、第六跡線圖案172、第一臨時橋接線122和第五跡線圖案171，以到達第一球焊座191。當鍍覆電流被同時施加在第一接合指狀物141和第一球焊座191上時，可以通過電鍍技術分別在第一接合指狀物141和第一球焊座191上同時形成第一鍍覆層151和第二鍍覆層152。

施加在鍍覆匯流排129上的鍍覆電流可以流過鍍覆引線121、第二跡線圖案162、第二導電通孔182和第六跡線圖案172，以到達第二球焊座192。因爲第二跡線圖案162連接到第二接合指狀物142（參見圖3），所以通過鍍覆匯流排129施加的鍍覆電流也可以到達第二接合指狀物142。因此，可以通過電鍍技術分別在第二接合指狀物142和第二球焊座192上同時形成第一鍍覆層151和第二鍍覆層152。

參照圖3和圖4，臨時橋接線126中的第二臨時橋接線123和臨時橋接線126中的第一臨時橋接線122可以將鍍覆引線121電連接到第三接合指狀物143和球焊座190中的第三球焊座193。第二臨時橋接線123可以將第一臨時橋接線122電連接到第三導電通孔183以及與第三導電通孔183連接的第七跡線圖案173。雖然圖4示出了第二臨時橋接線123直接連接到第一臨時橋接線122的示例，但是在一些其它實施方式中，第二臨時橋接線123可以直接連接到第一球焊座191和第二球焊座192或者第五跡線圖案171和第六跡線圖案172。

臨時橋接線126中的第三臨時橋接線124以及第一臨時橋接線122和第二臨時橋接線123可以將鍍覆引線121電連接到第四接合指狀物144和球焊座190中的第四球焊座194。第三臨時橋接線124可以通過第二臨時橋接線123電連接到第一臨時橋接線122。導電通孔180中的第四導電通孔184可以通過第二臨時橋接線123和第三臨時橋接線124電連接到第一臨時橋接線122。第二臨時橋接線123可以通過第三臨時橋接線124電連接到第八跡線圖案174和第四導電通孔184。

臨時橋接線中的第四臨時橋接線125可以延伸，以將鍍覆引線121電連接到接合指狀物140中的附加接合指狀物（未示出）和球焊座190中的附加球焊座（未示出）。也就是說，鍍覆引線121可以通過第一臨時橋接線122、第二臨時橋接線123、第三臨時橋接線124和第四臨時橋接線125電連接到附加接合指狀物和附加球焊座。

如上所述，臨時橋接線126可被設置爲將球焊座190彼此電連接。第一接合指狀物141、第三接合指狀物143和第四接合指狀物144可以不直接連接到基體層110的第一表面111上的鍍覆引線121。然而，第一接合指狀物141、第三接合指狀物143和第四接合指狀物144可以通過臨時橋接線126和導電通孔180電連接到鍍覆引線121。

由於臨時橋接線126的存在，在基體層110的第一表面111上可以不需要除鍍覆引線121之外的附加鍍覆引線。也就是說，根據一個實施方式，可以不需要用於將第一接合指狀物141、第三接合指狀物143和第四接合指狀物144直接連接到鍍覆匯流排129的附加鍍覆引線。

當通過鍍覆匯流排129、鍍覆引線121和臨時橋接線126施加鍍覆電流時，可以通過電鍍技術形成第一鍍覆層151和第二鍍覆層152。在形成第一鍍覆層151和第二鍍覆層152之後，可以將臨時橋接線126切開。也就是說，每個臨時橋接線126可以被切割以具有電開路狀態。

圖5是示意性示出本公開的一個實施方式中的包括開孔117的封裝基板100F的截面圖。圖6是示意性示出本公開的一個實施方式中的包括開孔117的封裝基板100F的底表面116S的平面圖。圖7是示出圖5中所示的封裝基板100F的頂部電路佈局101的平面圖。

參照圖5至圖7，在形成第一鍍覆層151和第二鍍覆層152之後，可以去除臨時橋接線126的中心部分來形成開孔117。例如，可以去除第一臨時橋接線122的中心部分122C以形成開孔117中的一個開孔。開孔117可以形成在封裝基板100F的底表面116S處。封裝基板100F的底表面116S可以由第二介電層116的表面提供。開孔117可以被形成爲穿透第二介電層116。可以使用應用於第二介電層116的一部分的蝕刻製程來形成開孔117。開孔117中的一個可以通過去除第二介電層116的一部分以使第一臨時橋接線122的中心部分122C暴露並且通過去除第一臨時橋接線122的所暴露的中心部分122C來形成。

臨時橋接線126的剩餘部的側表面可以沿著開孔117的側壁117W暴露。例如，第一臨時橋接線122的第一剩餘部122A和第二剩餘部122B的側表面可以沿著一個開孔117的側壁117W暴露。第一剩餘部122A和第二剩餘部122B可以通過開孔117分離。當與第一臨時橋接線122和第二臨時橋接線123的接合處對應的中心部分122C被去除以形成開孔117時，第一臨時橋接線122的第一剩餘部122A和第二剩餘部122B的側表面以及第二臨時橋接線123的剩餘部123A的側表面可以被暴露並且由開孔117的側壁117W限定。

開孔117可以設置在第二介電層116中。可以去除第一臨時橋接線122的中心部分122C以提供開孔117。第一剩餘部122A和第二剩餘部122B通過開孔117彼此分開。由於第一臨時橋接線122的第一剩餘部122A和第二剩餘部122B彼此物理地間隔開，所以第一臨時橋接線122可以具有電開路狀態。可以去除第一臨時橋接線122和第二臨時橋接線123的接合部，以提供開孔117。剩餘部122A、122B和123A通過開孔117彼此分開。

圖4中的球焊座190可以通過臨時橋接線126彼此電連接。在圖5至圖7中，由於臨時橋接線126在形成開孔117的同時被切割，所以球焊座190可以彼此電隔離。例如，第一球焊座191可以通過開孔117與第二球焊座192至第四球焊座194電斷開。

參照圖4和圖6，第一球焊座191可以通過第五跡線圖案171連接到第一臨時橋接線122的第一剩餘部122A。另外，第二球焊座192可以通過第六跡線圖案172連接到第一臨時橋接線122的第二剩餘部122B。

參照圖1、圖4和圖6，第一球焊座191和第二球焊座192可以與被施加用於操作半導體封裝10的半導體晶片130的操作電壓的球焊座對應。施加到第一球焊座191和第二球焊座192的操作電壓可以具有相同的電壓位準。例如，當半導體晶片130操作時，具有1.17 V的電壓信號可以被施加到第一球焊座191並且可以被傳輸到第一接合指狀物141。因此，第一球焊座191和第一接合指狀物141之間的電通路可以對應於傳輸具有1.17 V的電壓信號的信號線。另外，具有1.17 V的電源電壓可以被施加到第二球焊座192。在這種情况下，第二球焊座192和第二接合指狀物142之間的電通路對應於傳輸具有1.17 V的電源電壓的電源線。結果，可向第二球焊座192施加具有與施加到第一球焊座191的電壓信號相同的電壓位準的電源電壓。也就是說，可以向第一球焊座191和第二球焊座192二者施加相同的操作電壓。施加有相同操作電壓的第一球焊座191和第二球焊座192可以通過第一臨時橋接線122彼此電連接，如圖4所示。在這種情况下，具有與1.17 V不同的電源電壓的電源線或具有接地電壓的接地線可以不與第一臨時橋接線122連接。

圖8是示意性示出根據本公開的另一實施方式的封裝基板100-1的頂部電路佈局101-1的平面圖。圖9是示意性示出圖8中所示的封裝基板100-1的底部電路佈局102-1的平面圖。在圖8和圖9中，使用與圖3、圖4、圖6和圖7中相同的標號來表示相同的元件。

參照圖8，封裝基板100-1的頂部電路佈局101-1可以具有鍍覆線結構，該鍍覆線結構包括彼此間隔開的第一鍍覆引線121和第二鍍覆引線121-1並且包括第一組臨時橋接線126以及與第一組臨時橋接線126間隔開的第二組臨時橋接線126-1。頂部電路佈局101-1還可以包括第一組導線160和第二組導線160-1。

第一鍍覆引線121和第二鍍覆引線121-1可以按照彼此間隔開的方式設置在基體層110的第一表面111上。第一鍍覆引線121可以連接到第一組導線160中的一條導線，例如，第一導線162。第一導線162可以對應於圖3中所示的第二跡線圖案162。第一組導線160可以對應於圖3中所示的第一層的跡線圖案160。第一組導線160可以包括第一跡線圖案161、第二跡線圖案162、第三跡線圖案163和第四跡線圖案164。

第一組導線160可以將第一組接合指狀物140連接到第一組導電通孔180。第一組接合指狀物140可以對應於圖3中所示的接合指狀物140。因此，第一組接合指狀物140可以包括第一接合指狀物141至第四接合指狀物144。第一組導電通孔180可以對應於圖3中所示的導電通孔180。因此，第一組導電通孔180可以包括第一導電通孔181至第四導電通孔184。

第二鍍覆引線121-1可以連接到第二組導線160-1中的一條導線，例如，第二導線161-1。第二組導線160-1可以包括第二導線161-1、第三導線162-1和第四導線163-1。第二組導線160-1可以將第二組接合指狀物140-1連接到第二組導電通孔180-1。第二組接合指狀物140-1可以包括第五接合指狀物141-1、第六接合指狀物142-1和第七接合指狀物143-1。第二組導電通孔180-1可以包括第五導電通孔181-1、第六導電通孔182-1和第七導電通孔183-1。第一組導線160和第二組導線160-1可以按照彼此間隔開的方式設置在基體層110的第一表面111上。

參照圖9，第三組導線170和第四組導線170-1可以設置在基體層110的第二表面112上。第一組臨時橋接線126可以將第三組導線170彼此電連接。第三組導線170可以對應於圖4中所示的第二層的跡線圖案170。因此，第三組導線170可以包括第五跡線圖案171至第八跡線圖案174。第二組臨時橋接線126-1可以將第四組導線170-1彼此電連接。第四組導線170-1可以包括第五導線171-1、第六導線172-1和第七導線173-1。

第二介電層可以被圖案化以提供第一開孔117和第二開孔117-1。第一開孔117可以穿透第一組臨時橋接線126當中的第一臨時橋接線122的中心部分122C，以將第一臨時橋接線122切割成彼此分開的第一剩餘部122A和第二剩餘部122B。可以去除第一臨時橋接線122的中心部分122C以形成第一開孔117。可以通過將第一臨時橋接線122切割開的第一開孔117去除第二臨時橋接線123的一部分，以提供與第一剩餘部122A和第二剩餘部122B分開的剩餘部123A。可以按照與第一開孔117間隔開的方式附加設置第三開孔117-2。

第二開孔117-1可以穿透第二組臨時橋接線126-1中的一個臨時橋接線122-1的中心部分122C-1，以將臨時橋接線122-1切割成彼此分開的第三剩餘部122A-1和第四剩餘部122B-1。可以去除第二組臨時橋接線126-1中的一個臨時橋接線122-1的中心部分122C-1，以形成第二開孔117-1。另外，第二開孔117-1還可切割第二組臨時橋接線126-1中的另一臨時橋接線123-1的一部分，以提供與第三剩餘部122A-1和第四剩餘部122B-1分開的剩餘部123A-1。

第一剩餘部122A和第二剩餘部122B可以是被施加有具有第一電壓位準的相同操作電壓的導線。具有第一電壓位準的操作電壓可以被施加到分別與第一剩餘部122A和第二剩餘部122B連接的第一球焊座191和第二球焊座192。第一球焊座191和第二球焊座192可以被包括在與圖4中所示的球焊座190對應的第一組球焊座190中。

第二剩餘部122B可以連接到傳輸電源電壓的電源線，而第一剩餘部122A可以連接到傳輸數據信號、地址信號或命令信號的信號線。

第一剩餘部122A可以與被配置爲向半導體晶片傳輸數據輸入/輸出（DQ）的信號線連接。第二剩餘部122B可以與被配置爲向半導體晶片提供輸出級汲極電源電壓（VDDQ）的電源線連接。

第一剩餘部122A可以與向半導體晶片傳輸數據信號、地址信號和命令信號中至少一個的第一信號線連接。第二剩餘部122B可以連接到第二信號線。

第三剩餘部122A-1和第四剩餘部122B-1可以是被施加有具有第二電壓位準的相同操作電壓的導線。具有第二電壓位準的操作電壓可以被施加到分別與第三剩餘部122A-1和第四剩餘部122B-1連接的第一球焊座191-1和第二球焊座192-1。第一球焊座191-1和第二球焊座192-1可以被包括在第二組球焊座190-1中。第三剩餘部122A-1可以與耦合到半導體晶片130的第一接地線連接，第四剩餘部122B-1可以與耦合到半導體晶片130的第二接地線連接。

施加到第三組導線170的操作電壓可以具有與施加到第四組導線170-1的操作電壓的電壓位準不同的電壓位準。因此，施加到第一剩餘部122A和第二剩餘部122B的操作電壓可以與施加到第三剩餘部122A-1和第四剩餘部122B-1的操作電壓不同。第二組臨時橋接線126-1可以僅將具有相同電壓位準的互連線彼此電連接。

再次參照圖1，半導體封裝10的封裝基板100F可以包括鍍覆引線121以及臨時橋接線126的第一臨時橋接線122中的任意一個的第一剩餘部122A和第二剩餘部122B。

參照圖1和圖7，鍍覆引線121可以被限制爲僅連接到第二導電通孔182和第二接合指狀物142。另外，如圖6和圖7所示，可以通過形成開孔117來切割臨時橋接線126以具有電開路狀態。

再次參照圖2和圖3，封裝基板100可以包括設置在基體層110的第一表面111上的第一層的導線。第一層的導線可以包括第一層的跡線圖案160和接合指狀物140。參照圖2和圖4，封裝基板100可以包括設置在基體層110的第二表面112上的第二層的導線。第二層的導線可以包括第二層的跡線圖案170和球焊座190。第二層的導線可以通過導電通孔180電連接到第一層的導線。鍍覆引線121可以連接到第一層的導線當中的與第一導線相對應的第一跡線圖案161。臨時橋接線126可以將第二層的導線彼此電連接。

連接到鍍覆引線121的導線（例如，第二跡線圖案162）可以用作向半導體晶片130提供電源電壓的電源線的一部分。另選地，第二跡線圖案162可以用作向半導體晶片130提供接地電壓的接地線的一部分。

參照圖5，第一臨時橋接線122的中心部分122C可以被切割以提供開孔117中的一個開孔。第一剩餘部122A和第二剩餘部122B通過開孔117中的一個開孔彼此分開。第一剩餘部122A可以連接到第二層的導線當中的第二導線，而第二剩餘部122B可以連接到第二層的導線當中的第三導線。第二導線可以對應於第五跡線圖案171，第三導線可以對應於第六跡線圖案172。可以向連接到第一剩餘部122A的第二導線和連接到第二剩餘部122B的第三導線二者施加相同的操作電壓。

第二導線可以用作向半導體晶片130施加數據信號、地址信號或命令信號的信號線。第三導線可以用作向半導體晶片130提供電源電壓的電源線。另選地，第二導線可以用作耦合到半導體晶片130的第一接地線，第三導線可以用作耦合到半導體晶片130的第二接地線。

第二導線可以被配置爲向半導體晶片130傳輸數據輸入/輸出（DQ）。第三導線可以被配置爲向半導體晶片130提供輸出級汲極電源電壓（VDDQ）。

第二導線可以被配置爲用作向半導體晶片130傳輸數據信號、地址信號和命令信號中的至少一個的第一信號線。第三導線可以被配置爲用作第二信號線。

圖10是示出施加有操作電壓V1和V2的半導體封裝10的截面圖。圖11是示出根據比較例的半導體封裝的封裝基板10R中發生的電化學遷移（ECM）現象的截面圖。

參照圖10，可以對半導體封裝10執行可靠性測試。例如，可以執行高加速應力測試（HAST）作爲可靠性測試。可以通過在高溫和高濕條件下向半導體封裝10施加偏壓來測試半導體封裝10的可靠性。施加到半導體封裝10的偏壓可以是其位準與半導體封裝10的操作電壓實質相同的電壓偏壓。例如，可向半導體封裝10的第二球焊座192施加第一電壓V1，並且可向半導體封裝10的第一球焊座191施加第二電壓V2。第一電壓V1可以是大約1.17 V，而第二電壓V2可以是大約1.17 V。

第二球焊座192、第二導電通孔182和第二接合指狀物142可以構成被配置爲向半導體晶片提供電源電壓的電源線。第一球焊座191、第一導電通孔181和第一接合指狀物141可以構成被配置爲向半導體晶片傳輸數據信號、地址信號和命令信號中的至少一個的信號線。

第二球焊座192、第二導電通孔182和第二接合指狀物142可以構成被配置爲向半導體晶片傳輸數據輸入/輸出（DQ）的信號線。第一球焊座191、第一導電通孔181和第一接合指狀物141可以構成被配置爲向半導體晶片提供輸出級汲極電源電壓（VDDQ）的電源線。

第一球焊座191、第一導電通孔181和第一接合指狀物141可以構成被配置爲向半導體晶片提供接地電壓的第一接地線。第二球焊座192、第二導電通孔182和第二接合指狀物142可以構成被配置爲向半導體晶片提供另一接地電壓的第二接地線。

第一球焊座191、第一導電通孔181和第一接合指狀物141可以構成被配置爲向半導體晶片傳輸第一數據輸入/輸出（DQ）的第一信號線。第二球焊座192、第二導電通孔182和第二接合指狀物142可以構成被配置爲向半導體晶片傳輸第二數據輸入/輸出（DQ）的第二信號線。

第一球焊座191、第一導電通孔181和第一接合指狀物141可以構成配置爲向半導體晶片提供汲極電源電壓（VDD）的電源線。第二球焊座192、第二導電通孔182和第二接合指狀物142可以構成被配置爲向半導體晶片傳輸行地址（CA）的信號線。

由於第一剩餘部122A和第二剩餘部122B的側表面在開孔117的側壁處被暴露，因此可以在第一剩餘部122A和第二剩餘部122B的側表面暴露於測試環境的同時執行HAST。在這種情况下，可以向第一剩餘部122A和第二剩餘部122B二者施加相同的電壓（例如，1.17 V的電壓）。也就是說，第一剩餘部122A和第二剩餘部122B之間的電壓差在理論上可以爲零。因此，在第一剩餘部122A和第二剩餘部122B之間的區域中不會發生ECM現象。

參照圖11，比較例的封裝基板10R可以包括基體層5100以及分別設置在基體層5100的頂表面和底表面上的第一介電層5115和第二介電層5116。開孔5117可以形成在第二介電層5116中。可以切割臨時橋接線以提供開孔5117。第一剩餘部5122A和第二剩餘部5122B通過開孔5117彼此間隔開。因此，第一剩餘部5122A和第二剩餘部5122B通過開孔5117彼此間隔開。因此，第一剩餘部5122A和第二剩餘部5122B的側表面可以通過開孔5117暴露。當向第一剩餘部5122A施加第三電壓V3並且向第二剩餘部5122B施加與第三電壓V3不同的第四電壓V4時，可以出現第一剩餘部5122A和第二剩餘部5122B之間的電壓差。在這種情况下，可在第一剩餘部5122A和第二剩餘部5122B之間的區域中發生ECM現象。ECM現象可以在第一剩餘部5122A和第二剩餘部5122B之間引起金屬離子的遷移和析出，以在第一剩餘部5122A和第二剩餘部5122B之間産生異常導電層5119。異常導電層5119可導致第一剩餘部5122A和第二剩餘部5122B之間的電短路故障。也就是說，異常導電層5119可以將與第一剩餘部5122A耦合的第一導線5171電連接到與第二剩餘部5122B耦合的第二導線5172。

再次參照圖10，由於相同的電壓被施加到第一剩餘部122A和第二剩餘部122B二者，所以在執行半導體封裝10的HAST的同時可以抑制第一剩餘部122A和第二剩餘部122B之間的ECM現象。因此，可以提高半導體封裝10的可靠性。

圖12是示出根據本公開的一個實施方式的半導體封裝中所包括的封裝基板200的頂部電路佈局201的平面圖。圖13是示出根據比較例的半導體封裝中所包括的封裝基板300的頂部電路佈局301的平面圖。

圖12中所示的封裝基板200的頂部電路佈局201示出了設置在封裝基板200的內部區域203上的互連線。鍍覆引線221-1、221-2和221-3可以被設計成在封裝基板200的基體層的第一表面211上不與第一導線260S直接連接。第一導線260S可以包括向安裝在封裝基板200上的半導體晶片230傳輸數據信號或命令/地址信號的信號線。第一導線260S可以包括第一跡線圖案261-1、第一接合指狀物241-1和第一導電通孔281。

鍍覆引線221-1、221-2和221-3中的每一個可以被設置爲連接到諸如電源線或接地面之類的非信號線。例如，鍍覆引線221-1、221-2和221-3中的第一鍍覆引線221-1可以從鍍覆匯流排229分支出來並且可以連接到第二導線260P。第二導線260P可以包括第二跡線圖案262-1、第二接合指狀物242-1和第二導電通孔282。第二導線260P可以構成用於向半導體晶片230提供電源電壓的第一電源線。鍍覆引線221-1、221-2和221-3中的第二鍍覆引線221-2可以被設置爲將鍍覆匯流排229連接到接地平面262-2。鍍覆引線221-1、221-2和221-3中的第三鍍覆引線221-3可以被設置爲將第二電源線連接到鍍覆匯流排229。

第一鍍覆引線221-1、第二鍍覆引線221-1和第三鍍覆引線221-3可以被設置爲在封裝基板200的基體層的第一表面211上僅連接到電源線和接地平面。相反，圖13所示的封裝基板300的頂部電路佈局301包括從鍍覆匯流排329分支出的許多鍍覆引線322。在頂部電路佈局301中，鍍覆引線322可以與分別電連接到封裝基板300上所安裝的半導體晶片330的信號線362連接。由此，鍍覆引線322的數目可以遠大於鍍覆引線221-1、221-2和221-3的數目。

分別連接到信號線362的鍍覆引線322可以在半導體封裝操作時充當與不希望的傳輸線對應的短截線。因此，當信號被輸入到半導體晶片330或者從半導體晶片330輸出時，鍍覆引線322會引起不希望的信號反射，從而使半導體封裝的信號完整性劣化。

從圖12和圖13能够看出，鍍覆引線221-1、221-2和221-3的數目遠小於鍍覆引線322的數目。也就是說，與封裝基板300中所包括的鍍覆引線322的總長度相比，封裝基板200中所包括的鍍覆引線221-1、221-2和221-3的總長度可以顯著减小。此外，圖12中的鍍覆引線221-1、221-2和221-3可以不與信號線260S電連接。因此，可以防止鍍覆引線221-1、221-2和221-3充當短截線。

根據實施方式，可以顯著减少設置在半導體封裝中的鍍覆引線的數目。也就是說，可以减少設置在半導體封裝的封裝基板上的鍍覆引線的數目。這可以導致鍍覆引線的總長度减小。因此，鍍覆引線使半導體封裝的操作特性或信號完整性劣化可得到抑制。半導體封裝的封裝基板可以被配置爲防止或抑制ECM現象。

圖14是示出包括採用根據實施方式的半導體封裝中的至少一個的記憶卡7800在內的電子系統的方塊圖。記憶卡7800包括諸如非揮發性記憶體裝置之類的記憶體7810和記憶體控制器7820。記憶體7810和記憶體控制器7820可以存儲數據或讀取所存儲的數據。記憶體7810和記憶體控制器7820中的至少一個可以包括根據實施方式的至少一個封裝件。

記憶體7810可以包括應用了本公開的實施方式的技術的非揮發性記憶體裝置。記憶體控制器7820可以控制記憶體7810，使得響應於來自主機7830的讀取/寫入請求而讀出所存儲的數據或對數據進行存儲。

圖15是示出包括根據實施方式的半導體封裝中的至少一個的電子系統8710的方塊圖。電子系統8710可以包括控制器8711、輸入/輸出裝置8712和記憶體8713。控制器8711、輸入/輸出裝置8712和記憶體8713可以通過提供數據移動的路徑的匯流排8715彼此耦合。

在一個實施方式中，控制器8711可以包括一個或更多個微處理器、數字信號處理器、微控制器和/或能够執行與這些組件相同功能的邏輯裝置。控制器8711或記憶體8713可以包括根據本公開的實施方式的一個或更多個半導體封裝。輸入/輸出裝置8712可以包括從小鍵盤、鍵盤、顯示設備和觸摸屏等中選擇的至少一個。記憶體8713是用於存儲數據的設備。記憶體8713可以存儲要由控制器8711執行的數據和/或命令等。

記憶體8713可以包括諸如DRAM之類的揮發性記憶體裝置和/或諸如快閃記憶體之類的非揮發性記憶體裝置。例如，快閃記憶體可以被安裝到諸如移動終端或桌上型電腦之類的信息處理系統。快閃記憶體可以構成固態硬碟（SSD）。在這種情况下，電子系統8710可以將大量數據穩定地存儲在快閃記憶體系統中。

電子系統8710還可以包括被配置爲向通信網絡發送數據以及從通信網絡接收數據的介面8714。介面8714可以是有線或無線類型。例如，介面8714可以包括天線或者有線或無線收發器。

電子系統8710可以被實現爲移動系統、個人電腦、工業電腦或執行各種功能的邏輯系統。例如，移動系統可以是個人數字助理（PDA）、可攜式電腦、平板電腦、行動電話、智慧型手機、無線電話、膝上型電腦、記憶卡、數位音樂系統以及信息發送/接收系統中的任意一個。

如果電子系統8710是能够執行無線通信的設備，則電子系統8710可以在使用CDMA（分碼多重存取）、GSM（全球移動通信系統）、NADC（北美數位行動電話）、E-TDMA（強化分時多重存取）、WCDAM（寬頻分碼多重存取）、CDMA2000、LTE（長期演進技術）或Wibro（無線寬頻網際網路）的技術的通信系統中使用。

已經出於示例性目的公開了本公開的實施方式。本領域技術人員將理解的是，在不脫離本公開和所附申請專利範圍的範疇和精神的情况下，可以進行各種修改、添加和替換。

10‧‧‧半導體封裝10R‧‧‧封裝基板100‧‧‧封裝基板100-1‧‧‧封裝基板100F‧‧‧封裝基板101‧‧‧頂部電路佈局101-1‧‧‧頂部電路佈局102‧‧‧底部電路佈局102-1‧‧‧底部電路佈局103‧‧‧內部區域103’‧‧‧內部區域104‧‧‧邊界區域110‧‧‧基體層111‧‧‧表面112‧‧‧表面115‧‧‧介電層116‧‧‧介電層116S‧‧‧底表面117‧‧‧開孔117-1‧‧‧開孔117-2‧‧‧開孔117W‧‧‧側壁121‧‧‧鍍覆引線121-1‧‧‧鍍覆引線122‧‧‧臨時橋接線122-1‧‧‧臨時橋接線122A‧‧‧剩餘部122A-1‧‧‧剩餘部122B‧‧‧剩餘部122B-1‧‧‧剩餘部122C‧‧‧中心部分122C-1‧‧‧中心部分123‧‧‧臨時橋接線123-1‧‧‧臨時橋接線123A‧‧‧剩餘部123A-1‧‧‧剩餘部124‧‧‧臨時橋接線125‧‧‧臨時橋接線126‧‧‧臨時橋接線126-1‧‧‧臨時橋接線129‧‧‧鍍覆匯流排130‧‧‧半導體晶片131‧‧‧接觸襯墊135‧‧‧接合線136‧‧‧焊球139‧‧‧模製層140‧‧‧接合指狀物140-1‧‧‧接合指狀物141‧‧‧接合指狀物141-1‧‧‧接合指狀物142‧‧‧接合指狀物142-1‧‧‧接合指狀物143‧‧‧接合指狀物143-1‧‧‧接合指狀物144‧‧‧接合指狀物151‧‧‧鍍覆層152‧‧‧鍍覆層160‧‧‧導線160-1‧‧‧導線161‧‧‧跡線圖案161-1‧‧‧導線162‧‧‧跡線圖案162-1‧‧‧導線163‧‧‧跡線圖案163-1‧‧‧導線164‧‧‧跡線圖案170‧‧‧導線170-1‧‧‧導線171‧‧‧跡線圖案171-1‧‧‧導線172‧‧‧跡線圖案172-1‧‧‧導線173‧‧‧跡線圖案173-1‧‧‧導線174‧‧‧跡線圖案180‧‧‧導電通孔180-1‧‧‧導電通孔181‧‧‧導電通孔181-1‧‧‧導電通孔182‧‧‧導電通孔182-1‧‧‧導電通孔183‧‧‧導電通孔183-1‧‧‧導電通孔184‧‧‧導電通孔190‧‧‧球焊座190-1‧‧‧球焊座191‧‧‧球焊座191-1‧‧‧球焊座192‧‧‧球焊座192-1‧‧‧球焊座193‧‧‧球焊座194‧‧‧球焊座200‧‧‧封裝基板201‧‧‧頂部電路佈局203‧‧‧內部區域211‧‧‧表面221-1‧‧‧鍍覆引線221-2‧‧‧鍍覆引線221-3‧‧‧鍍覆引線229‧‧‧鍍覆匯流排230‧‧‧半導體晶片241-1‧‧‧接合指狀物261-1‧‧‧跡線圖案260S‧‧‧導線262-1‧‧‧跡線圖案262-2‧‧‧接地平面242-1‧‧‧接合指狀物281‧‧‧導電通孔282‧‧‧導電通孔300‧‧‧封裝基板301‧‧‧頂部電路佈局322‧‧‧鍍覆引線329‧‧‧鍍覆匯流排330‧‧‧半導體晶片362‧‧‧信號線5100‧‧‧基體層5115‧‧‧介電層5116‧‧‧介電層5117‧‧‧開孔5119‧‧‧異常導電層5122A‧‧‧剩餘部5122B‧‧‧剩餘部5171‧‧‧導線5172‧‧‧導線7800‧‧‧記憶卡7810‧‧‧記憶體7820‧‧‧記憶體控制器7830‧‧‧主機8710‧‧‧電子系統8712‧‧‧輸入/輸出裝置8713‧‧‧記憶體8714‧‧‧介面

圖1是示出根據本公開的一個實施方式的半導體封裝的截面圖。

圖2是示意性示出本公開的一個實施方式中的形成開孔之前的封裝基板的截面圖。

圖3是示意地示出圖2中所示的封裝基板的頂部電路佈局的平面圖。

圖4是示意性示出圖2中所示的封裝基板的底部電路佈局的平面圖。

圖5是示意性示出本公開的一個實施方式中的包括開孔的封裝基板的截面圖。

圖6、圖7、圖8和圖9是示意性示出本公開的一些實施方式中的包括開孔的封裝基板的平面圖。

圖10是示出電壓被施加到根據本公開的一個實施方式的半導體封裝的狀態的截面圖。

圖11是示出半導體封裝中發生電化學遷移（ECM）現象的示例的截面圖。

圖12是示出根據本公開的一個實施方式的半導體封裝中所包括的封裝基板的頂部電路佈局的平面圖。

圖13是示出根據比較例的半導體封裝中所包括的封裝基板的頂部電路佈局的平面圖。

圖14是示出採用包括根據一個實施方式的半導體封裝的記憶卡的電子系統的方塊圖。

圖15是示出包括根據一個實施方式的半導體封裝的另一電子系統的方塊圖。

10‧‧‧半導體封裝

100F‧‧‧封裝基板

110‧‧‧基體層

115‧‧‧介電層

116‧‧‧介電層

117‧‧‧開孔

121‧‧‧鍍覆引線

122A‧‧‧剩餘部

122B‧‧‧剩餘部

126‧‧‧臨時橋接線

130‧‧‧半導體晶片

131‧‧‧接觸襯墊

135‧‧‧接合線

136‧‧‧焊球

139‧‧‧模製層

140‧‧‧接合指狀物

141‧‧‧接合指狀物

151‧‧‧鍍覆層

152‧‧‧鍍覆層

191‧‧‧球焊座

192‧‧‧球焊座

Claims (26)

1. 一種半導體封裝，該半導體封裝包括： 半導體晶片；以及 封裝基板，在所述封裝基板上安裝有所述半導體晶片， 其中，所述封裝基板包括： 基體層，所述基體層具有彼此相對的第一表面和第二表面； 第一接合指狀物，所述第一接合指狀物被設置在所述基體層的所述第一表面上； 鍍覆引線，所述鍍覆引線以與所述第一接合指狀物間隔開的方式設置在所述基體層的所述第一表面上； 第一導電通孔，所述第一導電通孔被設置爲實質貫穿所述基體層並且電連接到所述第一接合指狀物； 第二導電通孔，所述第二導電通孔被設置爲實質貫穿所述基體層並且電連接到所述鍍覆引線； 第一球焊座和第二球焊座，所述第一球焊座和所述第二球焊座被設置在所述基體層的所述第二表面上並且分別連接到所述第一導電通孔和所述第二導電通孔； 第一剩餘部，所述第一剩餘部電連接到所述第一導電通孔； 第二剩餘部，所述第二剩餘部電連接到所述第二導電通孔；以及 開孔，所述開孔耦合在所述第一剩餘部和所述第二剩餘部之間，以將所述第一剩餘部與所述第二剩餘部間隔開， 其中，所述第一球焊座電連接到所述第一剩餘部，所述第二球焊座電連接到所述第二剩餘部，並且 其中，所述第一球焊座和所述第二球焊座二者耦合到實質相同的操作電壓。
2. 根據請求項1所述的半導體封裝，該半導體封裝還包括： 第一鍍覆層，所述第一鍍覆層形成在所述第一接合指狀物上；以及 第二鍍覆層，所述第二鍍覆層形成在所述第一球焊座和所述第二球焊座上。
3. 根據請求項1所述的半導體封裝，其中，所述第二導電通孔通過所述開孔與所述第一導電通孔電分離，並且 所述鍍覆引線通過所述開孔與所述第一接合指狀物電分離。
4. 根據請求項1所述的半導體封裝，該半導體封裝還包括第二接合指狀物，所述第二接合指狀物以與所述第一接合指狀物間隔開並且電連接到所述鍍覆引線的方式設置在所述基體層的所述第一表面上。
5. 根據請求項4所述的半導體封裝， 其中，所述第二球焊座、所述第二導電通孔和所述第二接合指狀物構成被配置爲向所述半導體晶片提供電源電壓的電源線；並且 其中，所述第一球焊座、所述第一導電通孔和所述第一接合指狀物構成被配置爲向所述半導體晶片傳輸數據信號、地址信號和命令信號中的至少一個的信號線。
6. 根據請求項4所述的半導體封裝， 其中，所述第二球焊座、所述第二導電通孔和所述第二接合指狀物構成被配置爲向所述半導體晶片傳輸數據輸入/輸出的信號線；並且 其中，所述第一球焊座、所述第一導電通孔和所述第一接合指狀物構成被配置爲向所述半導體晶片提供輸出級汲極電源電壓的電源線。
7. 根據請求項4所述的半導體封裝， 其中，所述第一球焊座、所述第一導電通孔和所述第一接合指狀物構成被配置爲向所述半導體晶片提供接地電壓的第一接地線；並且 其中，所述第二球焊座、所述第二導電通孔和所述第二接合指狀物構成被配置爲向所述半導體晶片提供另一接地電壓的第二接地線。
8. 根據請求項4所述的半導體封裝， 其中，所述第二球焊座、所述第二導電通孔和所述第二接合指狀物構成被配置爲向所述半導體晶片傳輸第一數據輸入/輸出的第一信號線；並且 其中，所述第二球焊座、所述第二導電通孔和所述第二接合指狀物構成被配置爲向所述半導體晶片傳輸第二數據輸入/輸出的第二信號線。
9. 根據請求項4所述的半導體封裝，該半導體封裝還包括： 第一跡線圖案，所述第一跡線圖案被設置在所述基體層的所述第一表面上，以將所述第一接合指狀物連接到所述第一導電通孔；以及 第二跡線圖案，所述第二跡線圖案與所述第一跡線圖案間隔開，並且將所述第二接合指狀物連接到所述第二導電通孔。
10. 根據請求項9所述的半導體封裝，該半導體封裝還包括： 第三接合指狀物和第四接合指狀物，所述第三接合指狀物和所述第四接合指狀物以與所述第一接合指狀物和所述第二接合指狀物間隔開並且彼此間隔開的方式設置在所述基體層的所述第一表面上； 第三導電通孔和第四導電通孔，所述第三導電通孔和所述第四導電通孔與所述第一導電通孔和所述第二導電通孔間隔開； 第三跡線圖案，所述第三跡線圖案將所述第三接合指狀物連接到所述第三導電通孔；以及 第四跡線圖案，所述第四跡線圖案將所述第四接合指狀物連接到所述第四導電通孔。
11. 根據請求項10所述的半導體封裝，該半導體封裝還包括第三剩餘部，所述第三剩餘部耦合在所述第三導電通孔與所述開孔之間， 其中，所述開孔將所述第一剩餘部和所述第二剩餘部與所述第三剩餘部間隔開。
12. 一種半導體封裝，該半導體封裝包括： 半導體晶片；以及 封裝基板，在所述封裝基板上安裝有所述半導體晶片， 其中，所述封裝基板包括： 基體層，所述基體層具有彼此相對的第一表面和第二表面； 第一層的多個導線，所述第一層的多個導線被設置在所述基體層的所述第一表面上； 第二層的多個導線，所述第二層的多個導線被設置在所述基體層的所述第二表面上，並且電連接到所述第一層的多個導線中的相應導線； 鍍覆引線，所述鍍覆引線電連接到所述第一層的多個導線中的第一導線； 第一剩餘部，所述第一剩餘部電耦合到所述第二層的多個導線中的第二導線； 第二剩餘部，所述第二剩餘部電耦合到所述第二層的多個導線中的第三導線；以及 開孔，所述開孔耦合在所述第一剩餘部與所述第二剩餘部之間，以將所述第一剩餘部與所述第二剩餘部間隔開， 其中，所述第二導線和所述第三導線二者是導線並且耦合到實質相同的操作電壓。
13. 根據請求項12所述的半導體封裝， 其中，所述第二導線被配置爲用作向所述半導體晶片傳輸數據信號、地址信號和命令信號中的至少一個的信號線；並且 其中，所述第三導線被配置爲用作向所述半導體晶片提供電源電壓的電源線。
14. 根據請求項12所述的半導體封裝， 其中，所述第二導線被配置爲用作第一接地線並且被配置爲向所述半導體晶片提供第一接地電壓；並且 其中，所述第三導線被配置爲用作第二接地線並且被配置爲向所述半導體晶片提供第二接地電壓。
15. 根據請求項12所述的半導體封裝， 其中，所述第二導線被配置爲向所述半導體晶片傳輸數據輸入/輸出；並且 其中，所述第三導線被配置爲向所述半導體晶片提供輸出級汲極電源電壓。
16. 根據請求項12所述的半導體封裝， 其中，所述第二導線被配置爲用作向所述半導體晶片傳輸數據信號、地址信號和命令信號中的至少一個的第一信號線；並且 其中，所述第三導線被配置爲用作第二信號線。
17. 根據請求項12所述的半導體封裝，該半導體封裝還包括： 第一鍍覆層，所述第一鍍覆層形成在所述第一層的多個導線中的每一個的一部分上；以及 第二鍍覆層，所述第二鍍覆層形成在所述第二層的多個導線中的每一個的一部分上。
18. 一種半導體封裝，該半導體封裝包括： 半導體晶片；以及 封裝基板，在所述封裝基板上安裝有所述半導體晶片， 其中，所述封裝基板包括： 基體層，所述基體層具有彼此相對的第一表面和第二表面； 第一組導線和第二組導線，所述第一組導線和所述第二組導線被設置在所述基體層的所述第一表面上； 第三組導線，所述第三組導線被設置在所述基體層的所述第二表面上並且電連接到所述第一組導線中的相應導線； 第四組導線，所述第四組導線被設置在所述基體層的所述第二表面上並且電連接到所述第二組導線中的相應導線； 第一鍍覆引線，所述第一鍍覆引線連接到所述第一組導線中的第一導線； 第二鍍覆引線，所述第二鍍覆引線連接到所述第二組導線中的第二導線； 第一開孔，所述第一開孔耦合在第一剩餘部與第二剩餘部之間，以將所述第一剩餘部和所述第二剩餘部間隔開，並且使所述第三組導線彼此電斷開；以及 第二開孔，所述第二開孔耦合在第三剩餘部與第四剩餘部之間，以將所述第三剩餘部和所述第四剩餘部間隔開，並且使所述第四組導線彼此電斷開， 其中，所述第一剩餘部和所述第二剩餘部二者是導線並且耦合至第一操作電壓，並且 其中，所述第三剩餘部和所述第四剩餘部二者是另一導線並且耦合至與所述第一操作電壓不同的第二操作電壓。
19. 根據請求項18所述的半導體封裝， 其中，所述第一剩餘部與被配置爲向所述半導體晶片傳輸數據信號、地址信號和命令信號中的至少一個的信號線連接；並且 其中，所述第二剩餘部與被配置爲向所述半導體晶片提供電源電壓的電源線連接。
20. 根據請求項18所述的半導體封裝， 其中，所述第一剩餘部與被配置爲向所述半導體晶片傳輸數據輸入/輸出的信號線連接；並且 其中，所述第二剩餘部與被配置爲向所述半導體晶片提供輸出級汲極電源電壓的電源線連接。
21. 根據請求項18所述的半導體封裝， 其中，所述第一剩餘部與向所述半導體晶片傳輸數據信號、地址信號和命令信號中的至少一個的第一信號線連接；並且 其中，所述第二剩餘部與第二信號線連接。
22. 根據請求項18所述的半導體封裝， 其中，所述第三剩餘部與被配置爲向所述半導體晶片提供第一接地電壓的第一接地線連接；並且 其中，所述第四剩餘部與被配置爲向所述半導體晶片提供第二接地電壓的第二接地線連接。
23. 一種形成半導體封裝的方法，該方法包括以下步驟： 形成具有第一表面和第二表面彼此相對的基體層的封裝基板； 在所述封裝基板上安裝半導體晶片； 在所述基體層的所述第一表面上設置第一接合指狀物； 在所述基體層的所述第一表面上以與所述第一接合指狀物間隔開的方式設置鍍覆引線； 設置實質貫穿所述基體層以與所述第一接合指狀物電連接的第一導電通孔； 設置實質貫穿所述基體層以與所述鍍覆引線電連接的第二導電通孔； 在所述基體層的所述第二表面上設置第一球焊座和第二球焊座，並使所述第一球焊座和所述第二球焊座分別與所述第一導電通孔和所述第二導電通孔連接； 在所述基體層的所述第二表面上設置第一臨時橋接線，以將所述第一導電通孔電連接到所述第二導電通孔；以及 形成穿透所述第一臨時橋接線上的介電層並將所述第一臨時橋接線切割開的開孔，以提供彼此間隔開的第一剩餘部和第二剩餘部， 其中，所述第一球焊座電耦合到所述第一剩餘部，並且所述第二球焊座電耦合到所述第二剩餘部。
24. 根據請求項23所述的方法，該方法還包括以下步驟： 在所述基體層的所述第一表面上以與所述第一接合指狀物間隔開並電連接到所述鍍覆引線的方式設置第二接合指狀物； 在所述基體層的所述第一表面上以與所述第一接合指狀物和所述第二接合指狀物間隔開的方式設置第三接合指狀物； 設置第三導電通孔以實質貫穿所述基體層並通過跡線圖案與所述第三接合指狀物電連接； 設置第二臨時橋接線以將所述第三導電通孔電連接到所述第一臨時橋接線；以及 利用所述開孔切割所述第一臨時橋接線和所述第二臨時橋接線的接合部，以提供所述第二臨時橋接線的與所述第一剩餘部和所述第二剩餘部間隔開的剩餘部。
25. 一種形成半導體封裝的方法，該方法包括以下步驟： 形成具有第一表面和第二表面彼此相對的基體層的封裝基板； 在所述封裝基板上安裝半導體晶片； 在所述基體層的所述第一表面上設置第一層的多個導線； 在所述基體層的所述第二表面上設置第二層的多個導線，所述第二層的多個導線電連接到所述第一層的多個導線中的相應導線； 將鍍覆引線電連接到所述第一層的多個導線中的第一導線； 利用臨時橋接線將所述第二層的多個導線彼此電連接；以及 形成穿透所述臨時橋接線上的介電層並將所述臨時橋接線切割開的開孔，以提供彼此間隔開的第一剩餘部和第二剩餘部， 其中，所述第二層的多個導線中的第二導線電耦合到所述第一剩餘部，並且所述第二層的多個導線中的第三導線電耦合到所述第二剩餘部。
26. 一種形成半導體封裝的方法，該方法包括以下步驟： 形成具有第一表面和第二表面彼此相對的基體層的封裝基板； 在所述封裝基板上安裝半導體晶片； 在所述基體層的所述第一表面上設置第一組導線和第二組導線； 在所述基體層的所述第二表面上設置第三組導線，並將所述第三組導線電連接到所述第一組導線中的相應導線； 在所述基體層的所述第二表面上設置第四組導線，並將所述第四組導線電連接到所述第二組導線中的相應導線； 將第一鍍覆引線連接到所述第一組導線中的第一導線； 將第二鍍覆引線連接到所述第二組導線中的第二導線； 設置第一組臨時橋接線以將所述第三組導線彼此電連接； 設置第二組臨時橋接線以將所述第四組導線彼此電連接； 形成穿透所述第一組臨時橋接線上的介電層並將所述第一組臨時橋接線中的一條臨時橋接線切割開的第一開孔，以提供彼此間隔開的第一剩餘部和第二剩餘部；以及 形成穿透所述介電層並將所述第一組臨時橋接線中的另一條臨時橋接線切割開的第二開孔，以提供彼此間隔開的第三剩餘部和第四剩餘部。

Images