TWI763110B - 球柵陣列封裝及其封裝基板 - Google Patents

球柵陣列封裝及其封裝基板 Download PDF

Info

Publication number
TWI763110B
TWI763110B TW109138492A TW109138492A TWI763110B TW I763110 B TWI763110 B TW I763110B TW 109138492 A TW109138492 A TW 109138492A TW 109138492 A TW109138492 A TW 109138492A TW I763110 B TWI763110 B TW I763110B
Authority
TW
Taiwan
Prior art keywords
differential
segments
connection line
solder ball
segment
Prior art date
Application number
TW109138492A
Other languages
English (en)
Other versions
TW202220137A (zh
Inventor
許哲銘
林松源
旋乃仁
王侑信
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW109138492A priority Critical patent/TWI763110B/zh
Priority to US17/317,343 priority patent/US11621221B2/en
Application granted granted Critical
Publication of TWI763110B publication Critical patent/TWI763110B/zh
Publication of TW202220137A publication Critical patent/TW202220137A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

一種封裝基板適於一球柵陣列封裝。基板包含二板接點、二焊球墊、二連通孔及二訊號線，二板接點之連線垂直於二焊球墊之連線，二訊號線各別將二板接點連接至連通孔，每一訊號線包含一依序連接之佈線段、近接段及分歧段，二佈線段實質平行排列，二近接段實質平行排列並實質對稱於焊球墊之連線，二分歧段實質對稱於焊球墊之連線並各別電性連接二連通孔。

Description

球柵陣列封裝及其封裝基板
本發明有關一種封裝基板，特別是一種用於球柵陣列封裝之基板及該球柵陣列封裝。
球柵陣列封裝（Ball Grid Array Package）是一種用以封裝晶片（積體電路Integrated Circuits）於電路板之表面封裝技術（Surface-mount Packaging）的一種。電路板上具有多個陣列排列之焊球、多個用以電性連接晶片之接點、及各別電性連接接點與焊球之多個佈線。其中，用以傳輸差分訊號(differential signal)之佈線的設計要求較傳輸其他訊號之佈線的要求為高。
美國2016年12月8日公開第2016/0358866號「Package substrate differential impedance optimization for 25 G bps and beyond」專利申請案及2018年12月20日公開第2018/0368260號「High-speed printed circuit board and differential wiring method thereof」專利申請案敘及差分訊號佈線之設計要求，差分訊號佈線往往需克服差分訊號因正、負端佈線長度不同而產生訊號延遲問題、差分反射損耗（Differential return loss）、及差分插入損耗（Differential insertion loss）。
有鑑於此，依據一些實施例，一種球柵陣列封裝包含晶片及基板。晶片包含二晶片接點。基板包含二板接點、二焊球墊、二連通孔、及二訊號線。二板接點之連線為接點連線，該二晶片接點電性連接該二板接點。該二焊球墊之連線為焊墊連線，接點連線非實質平行於焊墊連線。二連通孔實質對稱於焊墊連線，該二連通孔各別電性連接該二焊球墊。每一訊號線包含依序連接之佈線段、近接段、及分歧段，該二佈線段各別電性連接於該二板接點且實質平行排列，該二近接段實質平行排列並實質對稱於該焊墊連線，該二分歧段實質對稱於該焊墊連線並各別電性連接該二連通孔。
依據一些實施例，其中，每一該分歧段與該近接段之一連接處距該焊球墊之距離為100微米至250微米。
依據一些實施例，其中，該二分歧段之長度實質相同。
依據一些實施例，其中，每一該分歧段包含一斜子段及一直子段，該二斜子段各別電性連接該二近接段，該二直子段實質平行於該焊墊連線並各別電性連接該二連通孔。
依據一些實施例，其中，每一該分歧段依序包含一斜子段、一直子段及一引入子段，該二斜子段各別電性連接該二近接段，該二直子段實質平行於該焊球墊連線，該二引入子段各別電性連接該二連通孔。
依據一些實施例，其中，每一斜子段與該焊球墊連線夾角在35度至55度之間，每一該斜子段與相鄰的該焊球墊相距50至150微米，每一該直子段與相鄰的該焊球墊相距50至150微米，每一該焊球墊之外徑為300微米至600微米。
依據一些實施例，該二訊號線具有一預設阻抗，每一該分歧段之長度與該二連通孔之距離間有一預定關係，其中，該預定關係使該二連通孔之阻抗低於該預設阻抗及該二分歧段之阻抗高於該預設阻抗。
依據一些實施例，一種封裝基板，適於封裝一晶片，該晶片具有二晶片接點。該封裝基板包含二板接點、二焊球墊、二連通孔、及二訊號線。該二板接點之一連線為一接點連線，該二板接點適於電性連接該二晶片接點。該二焊球墊之一連線為一焊墊連線，該接點連線非實質平行於該焊墊連線。該二連通孔實質對稱於該焊墊連線，該二連通孔各別電性連接該二焊球墊。每一該訊號線包含依序連接之一佈線段、一近接段、及一分歧段，該二佈線段各別電性連接於該二板接點且實質平行排列，該二近接段實質平行排列並實質對稱於該焊墊連線，該二分歧段實質對稱於該焊墊連線並各別電性連接該二連通孔。
綜上所述，依據一些實施例，封裝基板之差分訊號線包含分歧段，分歧段對稱於焊墊連線並電性連接至連通孔，連通孔亦對稱於焊墊連線，因此，同對差分訊號線中的二條訊號線之長度實質相同，減少差分訊號傳輸上的時間差。在一些實施例中，藉由調整分歧段之長度與第五距離之關係，可使得差分訊號線之阻抗更接近設計阻抗。
請參考圖1A及圖1B，圖1A繪示依據一些實施例，球柵陣列封裝之底視圖。圖1B繪示圖1A之球柵陣列封裝之側視圖。球柵陣列封裝（Ball Grid Array Package, BGA Package）包含基板10、晶片20、焊球30及覆蓋體40。基板10上具有佈線（Circuit Traces），佈線用以各別電性連接晶片20之多個接點（容後說明）至多個焊球30。覆蓋體40覆蓋於晶片20及基板10上，用以保護晶片20及基板10上的佈線。在一些實施例中，晶片20之接點以引線（wire bonds）各別電性連接至對應的佈線。在一些實施例中，晶片20為覆晶晶片，晶片20以覆晶方式電性連接於對應的佈線。在一些實施例中，基板10為電路板，電路板可以是多層電路板，例如但不限於四層、六層電路板，電路板之層數依晶片20之接點之特性與數量而設計。在一些實施例中，覆蓋體40之材料為金屬、塑料、玻璃或陶瓷。
請參閱圖2，圖2繪示依據一些實施例，球柵陣列封裝之晶片、佈線及焊球墊之局部頂視圖（僅繪示晶片之部分、部分佈線及部分焊球墊，未繪示覆蓋體40）。晶片20包含多個晶片接點22（chip contacts），在一些實施例中，晶片接點22包含差分晶接點24a, 24b, 26a, 26b及一般晶接點28。其中，差分晶接點24a, 24b下稱第一對差分晶接點，分別為正、負端接點，並用以傳送差分訊號（differential signals）；差分晶接點26a, 26b下稱第二對差分晶接點，用以傳送差分訊號。一般晶接點28可以是輸出接點、輸入接點或檢測接點。
基板10包含多個板接點12（substrate contacts），在一些實施例中，板接點12包含差分板接點14a, 14b, 16a, 16b及一般板接點18（差分板接點14a, 14b下稱第一對差分板接點；差分板接點16a, 16b下稱第二對差分板接點）。
板接點12各別對應電性連接晶片接點22。在圖2之實施例中，板接點12各別藉由差分引線17a, 差分引線17b及一般引線17c電性連接對應之晶片接點22，其中，差分引線17a, 17b為用以連接差分板接點14a, 14b, 16a, 16b與差分晶接點24a, 24b, 26a, 26b之引線，而一般引線17c為用以連接一般板接點18與一般晶接點28之引線。
基板10包含多個連通孔52，在一些實施例中，連通孔52包含差分連通孔54a, 54b, 56a, 56b及一般連通孔58（差分連通孔54a, 54b下稱第一對差分連通孔；差分連通孔56a, 56b下稱第二對差分連通孔）。
基板10包含多個訊號線62（即前述佈線），訊號線62用以將板接點12各別電性連接至連通孔52。在一些實施例中，訊號線62包含差分訊號線64a, 64b, 66a, 66b及一般訊號線68（差分訊號線64a, 64b下稱第一對差分訊號線；差分訊號線66a, 66b下稱第二對差分訊號線）。
基板10包含多個焊球墊72（圖中以虛線形成的圓圈繪示），各焊球墊72各別電性連接至連通孔52。在一些實施例中，焊球墊72包含差分焊球墊74a, 74b, 76a, 76b及一般焊球墊78（差分焊球墊74a, 74b下稱第一對差分焊球墊；差分焊球墊76a, 76b下稱第二對差分焊球墊）。
第一對差分板接點14a, 14b之連線稱為接點連線L1（為一虛擬之連線，圖中繪示大致呈水平方向，接點連線L1包含延伸超過第一對差分板接點14a, 14b之延長線）。在一些實施例中，接點連線L1為第一對差分板接點14a, 14b之正、負端差分板接點14a, 14b對應位置之連線，例如但不限於正、負端差分板接點14a, 14b之中心的連線（如圖2所示）、正、負端差分板接點14a, 14b之頂點的連線、或正、負端差分板接點14a, 14b之底端的連線。第一對差分焊球墊74a, 74b之連線稱為焊墊連線L2（為一虛擬之連線，圖中繪示大致呈垂直方向，焊墊連線L2包含延伸超過第一對差分焊球墊74a, 74b之延長線）。在一些實施例中，焊墊連線L2為第一對差分焊球墊74a, 74b之正、負端差分焊球墊74a, 74b對應位置之連線，例如但不限於正、負端差分焊球墊74a, 74b之中心的連線（如圖2所示）、或正、負端差分焊球墊74a, 74b之同一四分點（quadrant point）的連線。在圖2之實施例中，接點連線L1非實質平行於焊墊連線L2。在一些實施例中，接點連線L1與焊墊連線L2之間的非實質平行之關係為實質垂直（如圖2所示）、或接點連線L1與焊墊連線L2之夾角實質為45度、或45度至90度之間（容後說明「非實質平行」）。在一些實施例中，第一對差分焊球墊74a, 74b靠近基板10之一側邊（圖2之下方邊界），該焊墊連線L2實質垂直於該側邊。圖2的實施例中，第一對差分焊球墊74a, 74b靠近於基板10之底邊（即圖2方位，下方的邊，對應於圖1A基板的下邊界）。在一些實施例中，第二對差分焊球墊76a, 76b之焊墊連線L2’非實質平行於第二對差分板接點16a, 16b之接點連線L1’。
前述差分連通孔54a, 54b, 56a, 56b中至少一對之配置位置實質對稱於所對應的焊墊連線L2, L2’。在圖2之實施例中，第一對差分連通孔54a, 54b對稱於焊墊連線L2，第二對差分連通孔56a, 56b對稱於焊墊連線L2’。
請搭配圖3閱讀之。圖3繪示依據一些實施例，球柵陣列封裝之晶片、一對差分訊號線及焊球墊之局部立體示意圖（僅繪示一對差分訊號線）。圖3繪示第一對差分晶接點24a, 24b、第一對差分板接點14a, 14b、第一對差分訊號線64a, 64b、第一對差分連通孔54a, 54b、及第一對差分焊球墊74a, 74b（以下以第一對差分訊號線64a, 6b進行說明，為節省篇幅，對應之元件名稱不冠以「第一對」描述之）。從圖3可以見悉，基板10為一多層板，差分板接點14a, 14b及差分訊號線64a, 64b位於基板10之頂層，差分焊球墊74a, 74b位於基板10之底層，差分訊號線64a, 64b電性連接於差分連通孔54a, 54b，而差分連通孔54a, 54b電性連接頂層與底層，並電性連接至位於底層之差分焊球墊74a, 74b。另外，焊球30a, 30b電性連接於對應的差分焊球墊74a, 74b。
差分訊號線64a包含依序電性連接之佈線段80a、近接段82a及分歧段84a，差分訊號線64b包含依序電性連接之佈線段80b、近接段82b及分歧段84b。差分訊號線64a之兩端各別電性連接差分板接點14a及差分連通孔54a，差分訊號線64b之兩端各別電性連接差分板接點14b及差分連通孔54b，意即佈線段80a, 80b之一端各別電性連接差分板接點14a, 14b，分歧段84a, 84b之一端各別電性連接差分連通孔54a, 54b。
佈線段80a, 80b實質平行排列，因此，二佈線段80a, 80b之長度實質相同。在一些實施例中，佈線段80a, 80b包含多個轉折，轉折之數量及角度視基板10整體佈線之需求而定。佈線段80a, 80b在距差分焊球墊74a, 74b一適當距離處轉折為近接段82a, 82b，近接段82a, 82b實質平行排列並實質對稱於焊墊連線L2（見於圖2），因此，二近接段82a, 82b之長度實質相同。在一些實施例中，各對近接段82a, 82b之長度實質不相同（如圖2所示第一對差分訊號線64a, 64b之近接段82a, 82b長度相異於第二對差分訊號線66a, 66b之近接段）。在一些實施例中，各對近接段82a, 82b之長度實質相同。近接段82a, 82b在距離差分焊球墊74a, 74b一預定距離（容後說明）時，二近接段82a, 82b分別轉折為分歧段84a, 84b，分歧段84a, 84b實質對稱於焊墊連線L2，故，分歧段84a, 84b之長度實質相同。因此，差分訊號線64a, 64b之長度實質相同，故差分訊號在差分板接點14a, 14b與差分連通孔54a, 54b之間傳輸之時間實質相同，差分訊號傳輸之品質即對應提昇。在一些實施例中，前述之對稱可以是長度對稱、寬度對稱、及形狀對稱中之至少一者。
接著，為說明圖2實施例之訊號傳輸特性，請參閱圖4，圖4繪示依據一些實施例，球柵陣列封裝之晶片、佈線及焊球墊之局部示意圖，圖4之實施例為發明人前一代之球柵陣列封裝，其中，差分訊號線69a, 69b用以各別將差分板接點19a, 19b電性連接差分連通孔59a, 59b。此圖4之實施例中，差分連通孔59a, 59b位於焊墊連線L2之同一側（即圖4焊墊連線L2之右側），差分訊號線69a, 69b並無圖3實施例之近接段82a, 82b及分歧段84a, 84b，而是包含較大角度之轉折（trace with larger turning angles）以電性連接至差分連通孔59a, 59b。當接點連線L1與焊墊連線L2之夾角實質為45度、45度至90度之間、或實質為90度（實質垂直，如圖4之實施例）時（即前述之「非實質平行」），差分訊號線69a, 69b之該轉折角使得兩差分訊號線69a, 69b產生長度差，此長度差使差分訊號線69a, 69b傳送差分訊號的表現差於圖2之實施例。
請參閱圖5，圖5繪示圖2及圖4中一對差分訊號線之差分反射損耗（Differential Return Loss）圖，差分反射損耗圖之水平軸表示頻率，單位為GHz（10 9赫茲，吉赫茲）；垂直軸表示差分反射損耗，單位為dB（分貝，Decibel）。圖5中標示RL4為圖4之差分訊號線69a, 69b之差分反射損耗曲線RL4，差分訊號是從晶片20端之差分晶接點24a, 24b輸入，並從差分晶接點24a, 24b接收其反射訊號強度，以獲得其差分反射損耗曲線RL4。類似的，圖5中標示RL2為圖2之差分訊號線64a, 64b之差分反射損耗曲線RL2，差分訊號是從晶片20端之差分晶接點24a, 24b輸入，並從差分晶接點24a, 24b接收其反射訊號強度，以獲得其差分反射損耗曲線RL2。從圖中之比較可以看出，在訊號頻率小於約18 GHz（對應約36Gbps，36 x 10 9位元率）時，圖2之實施例的差分反射損耗曲線RL2優於圖4之實施例的差分反射損耗曲線RL4。因此，在圖4實施例符合差分訊號之傳輸要求情形下，圖2之實施例在小於約36 Gbps之速率之應用上，其差分反射損失有較佳表現。
續請參閱圖6，圖6繪示圖2及圖4中一對差分訊號線之差分插入損耗（Differential Insertion Loss）圖，差分插入損耗圖之水平軸表示頻率，單位為GHz；垂直軸單位表示差分插入損耗，單位為dB。圖6中標示IL4為圖4之差分訊號線69a, 69b之差分插入損耗曲線IL4，差分訊號是從晶片20端之差分晶接點24a, 24b輸入，並從焊球30a, 30b接收該差分訊號，以獲得其差分插入損耗曲線IL4。類似的，圖6中標示IL2為圖2之差分訊號線64a, 64b之差分插入損耗曲線IL2，差分訊號是從晶片20端之差分晶接點24a, 24b輸入，並從焊球30a, 30b接收該差分訊號，以獲得其差分插入損耗曲線IL2。從圖中之比較可以看出，在訊號頻率小於約27 GHz（對應約54 Gbps，54 x 10 9位元率）時，圖2之實施例的差分插入損耗曲線IL2優於圖4之實施例的差分插入損耗曲線IL4。從差分插入損耗圖可得知，縱使圖2實施例之差分訊號線64a, 64b包含分歧段84a, 84b，該分歧段84a, 84b屬於類單端訊號線，類單端訊號線用以傳輸差分訊號之效果通常較不佳，但圖2實施例之差分訊號線64a, 64b在傳輸差分訊號上之差分插入損耗曲線IL2仍優於圖4之實施例的差分插入損耗曲線IL4。因此，在圖4實施例符合差分訊號之傳輸要求情形下，圖2之實施例在小於約54 Gbps之速率之應用上，其差分插入損耗有較佳表現。
請參閱圖7，圖7繪示圖2及圖4中一對差分訊號線之模態轉換（Mode Conversion）之差模訊號（differential-mode signal）轉共模雜訊（common-mode noise）之插入損耗圖，插入損耗圖之水平軸表示頻率，單位為GHz；垂直軸表示模態轉換之插入損耗，單位為dB。圖7中標示MC4為圖4之差分訊號線69a, 69b之模態轉換之插入損耗曲線MC4，差分模態訊號（differential-mode signal）從晶片20端之差分晶接點24a, 24b輸入，並從焊球30a, 30b接收差分訊號因佈線產生出的共模雜訊，以獲得其模態轉換之插入損耗曲線MC4。圖4之差分訊號線69a, 69b因具有較大角度之轉折，使得正、負端差分訊號線69a, 69b之對稱性不夠好，對稱性不佳間接造成差分訊號之傳輸上產生共模雜訊（common-mode noise）。圖7中標示MC2為圖2之差分訊號線64a, 64b之模態轉換之插入損耗曲線MC2，差分模態訊號從晶片20端之差分晶接點24a, 24b輸入，並從焊球30a, 30b接收該差分訊號因佈線產生出的共模雜訊，以獲得其模態轉換之插入損耗曲線MC2。從圖中之比較可以看出，圖2之實施例的模態轉換之插入損耗曲線MC2優於圖4之實施例的模態轉換之插入損耗曲線MC4約6dB。
請參閱圖8，圖8繪示圖2及圖4中一對差分訊號線之差分時域反射（Time Domain Reflectometry, TDR）圖，圖中水平軸表示時間，單位為奈秒（ns，10 -9秒）；垂直軸表示時域反射阻抗，單位為歐姆（Ohms）。圖8中標示的TDR4為圖4之差分訊號線69a, 69b之差分時域反射曲線TDR4，時域反射儀之阻抗為100歐姆，時域反射儀之測試訊號從焊球30a, 30b輸入並傳輸至差分晶接點24a, 24b，意即差分時域反射圖之水平軸之起始時間從焊球30a, 30b輸入測試訊號開始計算，圖4之差分訊號線69a, 69b之預設阻抗（亦可稱為設計阻抗）為90歐姆，圖8中標示BV4區間（水平軸約2.5至2.53 ns區間）反映了測試訊號經由焊球30a, 30b傳輸至差分連通孔59a, 59b之阻抗曲線，在測試訊號進入差分訊號線69a, 69b後（水平軸約2.53 ns之後）所量測之阻抗即上升至接近預設阻抗90歐姆，標示W4之位置表示測試訊號離開差分板接點19a, 19b並進入差分引線17a, 17b之時間點。圖中可以看出，焊球30a, 30b及差分連通孔59a, 59b區間之阻抗值最低約為77歐姆，低於預設阻抗（90歐姆）約13歐姆。
圖8中標示TDR2為圖2之差分訊號線64a, 64b之差分時域反射曲線TDR2，時域反射儀之測試訊號從焊球30a, 30b輸入並傳輸至差分晶接點24a, 24b，圖2之差分訊號線64a, 64b之預設阻抗為90歐姆，圖8中標示BV2區間（水平軸約2.5至2.53 ns區間）反映了測試訊號經由焊球30a, 30b傳輸至差分連通孔54a, 54b之阻抗曲線，標示BS區間（水平軸約2.53至2.54 ns區間）反映了測試訊號在分歧段84a, 84b所量測之阻抗曲線BS，在標示BS後至W2之間即為測試訊號在近接段82a, 82b及佈線段80a, 80b（水平軸約2.54 ns之後）所量測之阻抗，其接近預設阻抗90歐姆，標示W2之位置表示測試訊號離開差分板接點14a, 14b並進入差分引線17a, 17b之時間點。圖中可以看出，由於圖2實施例之差分連通孔54a, 54b之距離較圖4之實施例之差分連通孔59a, 59b之距離為長，因此，圖2差分連通孔54a, 54b之阻抗即高於差分連通孔59a, 59b之阻抗，使得圖2實施例之焊球30a, 30b及差分連通孔59a, 59b區間之阻抗值最低約為86歐姆，最高約為95歐姆，其阻抗值在預設阻抗（90歐姆）正、負5歐姆之間，如此，圖2實施例之焊球30a, 30b及差分連通孔59a, 59b區間之阻抗較圖4之實施例更接近預設阻抗。
由上述可知，圖2實施例相較於圖4實施例有較佳之電氣特性。
圖2雖繪示晶片20包含多對差分晶接點24a, 24b, 26a, 26b，但實施時並不以此為限，晶片20可以僅包含一對差分晶接點24a, 24b或26a, 26b。同樣地，基板10可僅包含一對差分板接點14a, 14b或16a, 16b、一對差分訊號線64a, 64b或66a, 66b、及一對差分連通孔54a, 54b或56a, 56b。
續請參照圖9，圖9繪示依據一些實施例，一對差分訊號線之局部放大圖。在一些實施例中，分歧段84a, 84b從近接段82a, 82b朝遠離焊墊連線L2（請見於圖2）之方向分歧，分歧段84a, 84b與近接段82a, 82b之連接處相距差分焊球墊74a之距離D1（下稱第一距離）約為100微米（um）至250微米。從圖3可以看出，分歧段84a, 84b位於基板10之頂層，差分焊球墊74a位於基板10之底層，第一距離D1指，從圖9之視角（即圖3之頂視圖），分歧段84a, 84b與近接段82a, 82b之二連接處之中心點沿著焊墊連線L2至差分焊球墊74a邊緣之距離。
在一些實施例中，分歧段84a, 84b包含斜子段86a, 86b、直子段88a, 88b、及引入子段89a, 89b。斜子段86a, 86b各別電性連接近接段82a, 82b，直子段88a, 88b實質平行於焊墊連線L2且其兩端各別電性連接斜子段86a, 86b及引入子段89a, 89b，引入子段89a, 89b各別電性連接差分連通孔54a, 54b。
在一些實施例中，斜子段86a, 86b與焊墊連線L2之夾角θ約在35度至55度之間（例如，45度），每一斜子段86a, 86b與相鄰的差分焊球墊74a相距約50至150微米（下稱第二距離D2），每一直子段與相鄰的焊球墊相距約50至150微米（下稱第三距離D3），每一該焊球墊之外徑約為300微米至600微米（下稱第四距離D4），差分連通孔54a, 54b之間的距離約為70至600微米（下稱第五距離D5）。第二、三、四、五距離D2, D3, D4, D5是指從圖9之視角（即圖3之頂視圖）之距離。
在一些實施例中，差分連通孔54a, 54b位於焊墊連線L2（差分焊球墊74a, 74b中心點的連線）中點之鉛垂線上，因此，連通孔54a, 54b各別與差分焊球墊74a, 74b電性連接之長度實質相同。基板10之成對的差分板接點14a, 14b, 16a, 16b至差分焊球墊74a, 74b, 76a, 76b之長度各別實質相同，使得差分訊號之傳輸時間差減少。
在一些實施例中，請同時參考圖8及圖9，分歧段84a, 84b之長度與第五距離D5間具有一預定關係，該預定關係使得二差分連通孔54a, 54b之阻抗低於預設阻抗（即設計阻抗）且二分歧段84a, 84b之阻抗高於該預設阻抗。如圖8所示，圖4實施例之焊球30a, 30b及差分連通孔54a, 54b之阻抗曲線BV4低於預設阻抗，且比圖2實施例之阻抗曲線BV2為低。在一些實施例中，調整差分連通孔54a, 54b之距離（第五距離D5），可適當控制差分連通孔54a, 54b之阻抗，意即增加差分連通孔54a, 54b之距離，差分連通孔54a, 54b之阻抗即增加。其次，分歧段84a, 84b屬於類單端訊號線，其阻抗（即圖8之阻抗曲線BS）將較近接段82a, 82b與佈線段80a, 80b之預設阻抗為高，因此，藉由調整分歧段84a, 84b之長度即可調整分歧段84a, 84b之阻抗，分歧段84a, 84b之長度愈長，其阻抗即愈高。在此實施例中，調整分歧段84a, 84b之長度與第五距離D5間之預定關係，即可使得二差分連通孔54a, 54b之阻抗低於預設阻抗（即設計阻抗）且二分歧段84a, 84b之阻抗高於該預設阻抗（如圖8中BV2到BS之間的阻抗曲線），獲得更佳的差分訊號線傳輸品質。該預定關係之調整方式，例如但不限於調整斜子段86a, 86b與焊墊連線L2之夾角θ、調整第二距離D2、調整第三距離D3、調整直子段88a, 88b與斜子段86a, 86b之夾角、加長或縮短引入子段89a, 89b之長度（甚至去除整個引入子段89a, 89b，容後說明）等。此外，分歧段84a, 84b之長度與第五距離D5之上、下限受基板10整體佈線之約束，例如分歧段84a, 84b與相鄰之佈線需保持一規格距離，以維持分歧段84a, 84b與相鄰佈線之訊號傳輸品質；另如，差分連通孔54a, 54b之距離（第五距離D5）不能短到差分連通孔54a, 54b所傳輸之訊號品質受影響，第五距離D5亦不能大到差分連通孔54a, 54b與相鄰的佈線太近而影響其訊號傳輸品質。
請續參考圖10，圖10繪示依據一些實施例，一對差分訊號線之局部放大圖。在一些實施例中，分歧段84a’, 84b’包含斜子段86a’, 86b’及直子段88a’, 88b’，斜子段86a’, 86b’各別電性連接近接段82a, 82b，該直子段88a’, 88b’實質平行於該焊墊連線L2並各別電性連接差分連通孔54a, 54b。圖10實施例之第五距離D5’較圖9之第五距離D5為長，使得圖10實施例之分歧段84a’, 84b’不具有引入子段89a, 89b。其次，圖10實施例之斜子段86a’, 86b’與焊墊連線L2之夾角θ’較圖9之斜子段86a, 86b與焊墊連線L2之夾角θ為小。在此實施例中，圖10中所示的第一距離D1’之長度長於圖9中所示的第一距離D1之長度。在一些實施例中（未繪示於圖式），分歧段84a, 84b包含斜子段86a, 86b、及引入子段89a, 89b，而無直子段88a, 88b，即斜子段86a, 86b及引入子段89a, 89b之排列略呈菱形之形狀。
請再參考圖2及圖3，依據一些實施例，一種封裝基板10適於封裝晶片20，晶片20具有二差分晶接點24a, 24b。封裝基板10包含二差分板接點14a, 14b、二差分焊球墊74a, 74b、二差分連通孔54a, 54b、及二差分訊號線64a, 64b。該二差分板接點14a, 14b之連線為接點連線L1，該二差分板接點14a, 14b適於電性連接該二差分晶接點24a, 24b。該二差分焊球墊74a, 74b之連線為焊墊連線L2，該接點連線L1實質垂直該焊墊連線L2。該二差分連通孔54a, 54b實質對稱於該焊墊連線L2，該二差分連通孔54a, 54b各別電性連接該二差分焊球墊74a, 74b。每一差分訊號線64a, 64b包含依序連接之一佈線段80a, 80b、一近接段82a, 82b、及一分歧段84a, 84b，該二佈線段80a, 80b各別電性連接於該二差分板接點14a, 14b且實質平行排列，該二近接段82a, 82b實質平行排列並實質對稱於該焊墊連線L2，該二分歧段84a, 84b實質對稱於該焊墊連線L2並各別電性連接該二差分連通孔54a, 54b。
因此，該封裝基板10封裝晶片之差分晶接點時，能更佳地傳輸差分訊號。
綜上所述，在一些實施例中，封裝基板之差分訊號線包含分歧段，分歧段對稱於焊墊連線並電性連接至差分連通孔，差分連通孔亦對稱於焊墊連線，因此，同對差分訊號線中的二條差分訊號線之長度實質相同，減少差分訊號傳輸上的時間差。在一些實施例中，藉由調整分歧段之長度與第五距離之關係，可使得差分訊號線及差分連通孔之阻抗更接近設計阻抗。
10:基板 14a:差分板接點 14b:差分板接點 16a:差分板接點 16b:差分板接點 17a:差分引線 17b:差分引線 17c:一般引線 18:一般板接點 19a:差分板接點 19b:差分板接點 20:晶片 22:晶片接點 24a:差分晶接點 24b:差分晶接點 26a:差分晶接點 26b:差分晶接點 28:一般晶接點 30:焊球 30a:焊球 30b:焊球 40:覆蓋體 52:連通孔 54a:差分連通孔 54b:差分連通孔 56a:差分連通孔 56b:差分連通孔 58:一般連通孔 59a:差分連通孔 59b:差分連通孔 62:訊號線 64a:差分訊號線 64b:差分訊號線 66a:差分訊號線 66b:差分訊號線 68:一般訊號線 69a:差分訊號線 69b:差分訊號線 72:焊球墊 74a:差分焊球墊 74b:差分焊球墊 76a:差分焊球墊 76b:差分焊球墊 78:一般焊球墊 80a:佈線段 80b:佈線段 82a:近接段 82b:近接段 84a:分歧段 84a’:分歧段 84b:分歧段 84b’:分歧段 86a:斜子段 86a’:斜子段 86b:斜子段 86b’:斜子段 88a:直子段 88a’:直子段 88b:直子段 88b’:直子段 89a:引入子段 89b:引入子段 BV2:阻抗曲線 BV4:阻抗曲線 BS:阻抗曲線 D1:第一距離 D1’:第一距離 D2:第二距離 D3:第三距離 D4:第四距離 D5:第五距離 D5’:第五距離 IL2:差分插入損耗曲線 IL4:差分插入損耗曲線 L1:接點連線 L1’:接點連線 L2:焊墊連線 L2’:焊墊連線 MC2:模態轉換之插入損耗曲線 MC4:模態轉換之插入損耗曲線 RL2:差分反射損耗曲線 RL4:差分反射損耗曲線 TDR2:差分時域反射曲線 TDR4:差分時域反射曲線 θ’:夾角 θ:夾角
[圖1A] 繪示依據一些實施例，球柵陣列封裝之底視圖； [圖1B] 繪示圖1A之球柵陣列封裝之側視圖； [圖2] 繪示依據一些實施例，球柵陣列封裝之晶片、佈線及焊球墊之局部頂視圖（未繪示覆蓋體）； [圖3] 繪示依據一些實施例，球柵陣列封裝之晶片、一對差分訊號線及焊球墊之局部立體示意圖（僅繪示一對差分訊號線）； [圖4] 繪示依據一些實施例，球柵陣列封裝之晶片、佈線及焊球墊之局部示意圖； [圖5] 繪示圖2及圖4中一對差分訊號線之差分反射損耗圖； [圖6] 繪示圖2及圖4中一對差分訊號線之差分插入損耗圖； [圖7] 繪示圖2及圖4中一對差分訊號線之模態轉換（Mode Conversion）之差模訊號轉共模雜訊之插入損耗圖； [圖8] 繪示圖2及圖4中一對差分訊號線之差分時域反射（Time Domain Reflectometry, TDR）圖； [圖9] 繪示依據一些實施例，一對差分訊號線之局部放大圖；及 [圖10] 繪示依據一些實施例，一對差分訊號線之局部放大圖。
10:基板
14a:差分板接點
14b:差分板接點
17a:差分引線
17b:差分引線
20:晶片
24a:差分晶接點
24b:差分晶接點
30a:焊球
30b:焊球
54a:差分連通孔
54b:差分連通孔
64a:差分訊號線
64b:差分訊號線
74a:差分焊球墊
74b:差分焊球墊
80a:佈線段
80b:佈線段
82a:近接段
82b:近接段
84a:分歧段
84b:分歧段

Claims (10)

  1. 一種球柵陣列封裝，包含： 一晶片，包含二晶片接點；以及 一基板，包含： 二板接點，該二板接點之一連線為一接點連線，該二晶片接點電性連接該二板接點； 二焊球墊，該二焊球墊之一連線為一焊墊連線，該接點連線非實質平行於該焊墊連線； 二連通孔，該二連通孔實質對稱於該焊墊連線，該二連通孔各別電性連接該二焊球墊；以及 二訊號線，每一該訊號線包含依序連接之一佈線段、一近接段、及一分歧段，該二佈線段各別電性連接於該二板接點且實質平行排列，該二近接段實質平行排列並實質對稱於該焊墊連線，該二分歧段實質對稱於該焊墊連線並各別電性連接該二連通孔。
  2. 如請求項1所述之球柵陣列封裝，其中，該二分歧段之長度實質相同。
  3. 如請求項1所述之球柵陣列封裝，其中，每一該分歧段依序包含一斜子段、一直子段及一引入子段，該二斜子段各別電性連接該二近接段，該二直子段實質平行於該焊球墊連線，該二引入子段各別電性連接該二連通孔。
  4. 如請求項3所述之球柵陣列封裝，其中，每一該分歧段與該近接段之一連接處距該焊球墊之距離為100微米至250微米，每一該斜子段與該焊球墊連線夾角在35度至55度之間，每一該斜子段與相鄰的該焊球墊相距50至150微米，每一該直子段與相鄰的該焊球墊相距50至150微米，每一該焊球墊之外徑為300微米至600微米。
  5. 如請求項1至4中任一項所述之球柵陣列封裝，其中，該二焊球墊靠近於該基板之一側邊，該焊墊連線實質垂直於該側邊。
  6. 一種封裝基板，該封裝基板包含： 二板接點，該二板接點之一連線為一接點連線； 二焊球墊，該二焊球墊之一連線為一焊墊連線，該接點連線非實質平行於該焊墊連線； 二連通孔，該二連通孔實質對稱於該焊墊連線，該二連通孔各別電性連接該二焊球墊；以及 二訊號線，每一該訊號線包含依序連接之一佈線段、一近接段、及一分歧段，該二佈線段各別電性連接於該二板接點且實質平行排列，該二近接段實質平行排列並實質對稱於該焊墊連線，該二分歧段實質對稱於該焊墊連線並各別電性連接該二連通孔。
  7. 如請求項6所述之封裝基板，其中，該二分歧段之長度實質相同。
  8. 如請求項6所述之封裝基板，其中，每一該分歧段依序包含一斜子段、一直子段及一引入子段，該二斜子段各別電性連接該二近接段，該二直子段實質平行於該焊墊連線，該二引入子段各別電性連接該二連通孔。
  9. 如請求項8所述之封裝基板，其中，每一該分歧段與該近接段之一連接處距該焊球墊之距離為100微米至250微米，每一該斜子段與該焊墊連線夾角在35度至55度之間，每一該斜子段與相鄰的該焊球墊相距50至150微米，每一該直子段與相鄰的該焊球墊相距50至150微米，每一該焊球墊之外徑為300微米至600微米。
  10. 如請求項6至9中任一項所述之封裝基板，其中，該二焊球墊靠近於該基板之一側邊，該焊墊連線實質垂直於該側邊。
TW109138492A 2020-11-04 2020-11-04 球柵陣列封裝及其封裝基板 TWI763110B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109138492A TWI763110B (zh) 2020-11-04 2020-11-04 球柵陣列封裝及其封裝基板
US17/317,343 US11621221B2 (en) 2020-11-04 2021-05-11 Ball grid array package and package substrate thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109138492A TWI763110B (zh) 2020-11-04 2020-11-04 球柵陣列封裝及其封裝基板

Publications (2)

Publication Number Publication Date
TWI763110B true TWI763110B (zh) 2022-05-01
TW202220137A TW202220137A (zh) 2022-05-16

Family

ID=81380429

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109138492A TWI763110B (zh) 2020-11-04 2020-11-04 球柵陣列封裝及其封裝基板

Country Status (2)

Country Link
US (1) US11621221B2 (zh)
TW (1) TWI763110B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200631064A (en) * 2005-02-18 2006-09-01 Fujitsu Ltd Semiconductor device
TW201711151A (zh) * 2015-06-26 2017-03-16 英特爾公司 具有集中絕緣電線的封裝總成
TW201935644A (zh) * 2018-02-01 2019-09-01 南韓商愛思開海力士有限公司 半導體封裝和形成半導體封裝的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8723337B2 (en) * 2011-07-14 2014-05-13 Texas Instruments Incorporated Structure for high-speed signal integrity in semiconductor package with single-metal-layer substrate
US9666544B2 (en) * 2015-06-02 2017-05-30 Sarcina Technology LLC Package substrate differential impedance optimization for 25 GBPS and beyond
CN105407627B (zh) 2015-12-04 2018-04-20 广州兴森快捷电路科技有限公司 高速印刷电路板及其差分布线方法
TWI681527B (zh) * 2019-03-21 2020-01-01 創意電子股份有限公司 線路結構及晶片封裝件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200631064A (en) * 2005-02-18 2006-09-01 Fujitsu Ltd Semiconductor device
TW201711151A (zh) * 2015-06-26 2017-03-16 英特爾公司 具有集中絕緣電線的封裝總成
TW201935644A (zh) * 2018-02-01 2019-09-01 南韓商愛思開海力士有限公司 半導體封裝和形成半導體封裝的方法

Also Published As

Publication number Publication date
TW202220137A (zh) 2022-05-16
US20220139817A1 (en) 2022-05-05
US11621221B2 (en) 2023-04-04

Similar Documents

Publication Publication Date Title
US7750446B2 (en) IC package structures having separate circuit interconnection structures and assemblies constructed thereof
US7728444B2 (en) Wiring board
JP5503567B2 (ja) 半導体装置および半導体装置実装体
US8120927B2 (en) Printed circuit board
TW201911509A (zh) 積體電路封裝
US7671450B2 (en) Integrated circuit package for high-speed signals
US8803329B2 (en) Semiconductor package and stacked semiconductor package
US7365438B2 (en) Semiconductor device with semiconductor components connected to one another
JP4222943B2 (ja) 高周波信号伝送に適合する電子デバイス・キャリア
TWI763110B (zh) 球柵陣列封裝及其封裝基板
US6566761B1 (en) Electronic device package with high speed signal interconnect between die pad and external substrate pad
JP5499696B2 (ja) 半導体装置及び実装構造
JP3872413B2 (ja) 半導体装置
EP0258444A1 (en) Semiconductor device
US6812576B1 (en) Fanned out interconnect via structure for electronic package substrates
CN114496972A (zh) 球栅阵列封装及其封装基板
JP3912199B2 (ja) 高密度配線板及びその製造方法
JP3166490B2 (ja) Ｂｇａ型半導体装置
KR200295665Y1 (ko) 적층형반도체패키지
JP2021002628A (ja) 多層基板及び電子機器
JP2882396B2 (ja) 半導体装置
JP2008530798A (ja) 低速および高速信号経路を有する半導体パッケージ
JP4039334B2 (ja) 回路基板の実装構造
US7414322B2 (en) High speed interface design
US6770979B2 (en) Semiconductor package and substrate thereof