JP2882396B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2882396B2 JP2882396B2 JP6974897A JP6974897A JP2882396B2 JP 2882396 B2 JP2882396 B2 JP 2882396B2 JP 6974897 A JP6974897 A JP 6974897A JP 6974897 A JP6974897 A JP 6974897A JP 2882396 B2 JP2882396 B2 JP 2882396B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor
- substrate
- signal
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
特にＴＡＢ（Tape Automated Bonding）テープの内部配
線を、保護樹脂により基板と絶縁して形成される半導体
パッケージを含む半導体装置に関する。
特にＴＡＢ（Tape Automated Bonding）テープの内部配
線を、保護樹脂により基板と絶縁して形成される半導体
パッケージを含む半導体装置に関する。
【０００２】
【従来の技術】従来、ＴＡＢテープが用いられている半
導体パッケージを含んで構成される半導体装置において
は、当該半導体パッケージの電気的接続については、半
導体電極パッドから周囲に設けられているパッケージ端
子に対して、ＴＡＢテープにより電気的接続をとること
により、配線間隔を大きくとって基板上に実装されてい
る。また、他の半導体装置の例においては、フリップチ
ップによる電気的接続について、半導体電極パッドにバ
ンプを形成し、当該バンプと基板配線との間の電気的接
続をとることにより、半導体パッケージが基板上に実装
されている。
導体パッケージを含んで構成される半導体装置において
は、当該半導体パッケージの電気的接続については、半
導体電極パッドから周囲に設けられているパッケージ端
子に対して、ＴＡＢテープにより電気的接続をとること
により、配線間隔を大きくとって基板上に実装されてい
る。また、他の半導体装置の例においては、フリップチ
ップによる電気的接続について、半導体電極パッドにバ
ンプを形成し、当該バンプと基板配線との間の電気的接
続をとることにより、半導体パッケージが基板上に実装
されている。
【０００３】次に、図４の断面図を参照して、ＴＡＢテ
ープにより電気的接続をとることにより実装される、従
来の半導体装置に含まれる半導体パッケージについて説
明する。図４において、当該半導体パッケージは、誘電
材料から成る基材１７と、インナーリード２１と、基材
１７を介してグランドプレーン１８を有する配線２０
と、アウターリード１９とにより形成されるＴＡＢテー
プを用いて、半導体電極パッド２６からの信号配線が、
半導体接続用バンプ２２、インナーリード２１、配線２
０およびアウターリード１９を介して、基板配線２３に
電気的に接続されている。基板配線２３に電気的接続さ
れる半導体パッケージの全ての電気配線は、ＴＡＢテー
プによって、周囲に設けられているアウターリード１９
を介して、基板配線２３に電気的に接続される。
ープにより電気的接続をとることにより実装される、従
来の半導体装置に含まれる半導体パッケージについて説
明する。図４において、当該半導体パッケージは、誘電
材料から成る基材１７と、インナーリード２１と、基材
１７を介してグランドプレーン１８を有する配線２０
と、アウターリード１９とにより形成されるＴＡＢテー
プを用いて、半導体電極パッド２６からの信号配線が、
半導体接続用バンプ２２、インナーリード２１、配線２
０およびアウターリード１９を介して、基板配線２３に
電気的に接続されている。基板配線２３に電気的接続さ
れる半導体パッケージの全ての電気配線は、ＴＡＢテー
プによって、周囲に設けられているアウターリード１９
を介して、基板配線２３に電気的に接続される。
【０００４】次に、図５の断面図を参照して、フリップ
チップにより電気的接続をとることにより実装される、
従来の他の半導体装置に含まれる半導体パッケージの例
について説明する。図５において、当該半導体パッケー
ジにおいては、半導体電極パッド３１は、バンプ２７に
よって基盤配線２８に電気的に接続されている。通常、
半導体電極パッド３１の配置パターンが、そのままバン
プ２７の配置パターンとなるので、基板２９における配
線の取り回しのために必要となる基板配線２８のパター
ンが縮小化される。
チップにより電気的接続をとることにより実装される、
従来の他の半導体装置に含まれる半導体パッケージの例
について説明する。図５において、当該半導体パッケー
ジにおいては、半導体電極パッド３１は、バンプ２７に
よって基盤配線２８に電気的に接続されている。通常、
半導体電極パッド３１の配置パターンが、そのままバン
プ２７の配置パターンとなるので、基板２９における配
線の取り回しのために必要となる基板配線２８のパター
ンが縮小化される。
【０００５】
【発明が解決しようとする課題】上述した従来のＴＡＢ
テープを使用した半導体パッケージを含む半導体集積回
路においては、当該半導体パッケージにおいて、インナ
ーリードおよびアウターリードにおけるインピーダンス
の不整合により信号の反射が生じるという欠点があり、
また配線距離が長くなるために信号遅延時間が大きくな
るとともに、配線によるインダクタンスが大きい値とな
るために、同時切替ノイズが発生して、高周波信号を伝
送することができなくなるという欠点がある。
テープを使用した半導体パッケージを含む半導体集積回
路においては、当該半導体パッケージにおいて、インナ
ーリードおよびアウターリードにおけるインピーダンス
の不整合により信号の反射が生じるという欠点があり、
また配線距離が長くなるために信号遅延時間が大きくな
るとともに、配線によるインダクタンスが大きい値とな
るために、同時切替ノイズが発生して、高周波信号を伝
送することができなくなるという欠点がある。
【０００６】また、上述したフリップチップにより電気
的接続を行う半導体パッケージを含む半導体集積回路に
おいては、当該半導体パッケージにおいて、高周波信号
の伝送特性には優れているものの、基板との接続のため
に、バンプ間隔が狭い間隔で並ぶか、またはバンプがエ
リアアレイ状に並ぶかの何れか一方の状態となり、これ
により、配線の引き回しを行うために高密度または多層
の基板が必要となり、基板のコストが高くなるという欠
点がある。
的接続を行う半導体パッケージを含む半導体集積回路に
おいては、当該半導体パッケージにおいて、高周波信号
の伝送特性には優れているものの、基板との接続のため
に、バンプ間隔が狭い間隔で並ぶか、またはバンプがエ
リアアレイ状に並ぶかの何れか一方の状態となり、これ
により、配線の引き回しを行うために高密度または多層
の基板が必要となり、基板のコストが高くなるという欠
点がある。
【０００７】本発明の目的は、上記の欠点を排除して、
高周波伝送特性を満たすとともに、基板製作コストをも
抑制することのできる半導体パッケージを含む半導体装
置を提供することにある。
高周波伝送特性を満たすとともに、基板製作コストをも
抑制することのできる半導体パッケージを含む半導体装
置を提供することにある。
【０００８】
【課題を解決するための手段】本発明の半導体装置は、
ＴＡＢ（Tape Automated Bonding）テープを用いて形成
される半導体パッケージを含む半導体装置において、当
該半導体装置の基板および基板上に配置される基板配線
に対応して、前記半導体パッケージが、誘電材料から成
る基材、当該基材に形成されるスルーホール、前記基材
を介してグランドプレートを有する配線、およびアウタ
ーリードにより形成されるＴＡＢテープと、前記半導体
装置に含まれる半導体チップの半導体電極パッドと、前
記基盤上に配置される基板配線との間の電気的接続配線
経路の一環として、当該基板配線に電気的に接続される
基板接続用バンプと、前記電気的接続配線経路の一環と
して、前記半導体電極パッドに電気的に接続される半導
体接続用バンプと、前記ＴＡＢテープの基板側に配置形
成されて、電気的絶縁機能を有する保護樹脂とを少くと
も備えて構成され、前記半導体電極パッドと前記基板配
線とを電気的に接続する信号伝送配線経路として、前記
半導体接続用バンプ、前記スルーホールおよび前記基板
接続用バンプにより形成される第１の信号伝送配線経路
と、前記半導体接続用バンプ、前記スルーホール、前記
配線および前記アウターリードにより形成される第２の
信号伝送配線経路とを有することを特徴としている。
ＴＡＢ（Tape Automated Bonding）テープを用いて形成
される半導体パッケージを含む半導体装置において、当
該半導体装置の基板および基板上に配置される基板配線
に対応して、前記半導体パッケージが、誘電材料から成
る基材、当該基材に形成されるスルーホール、前記基材
を介してグランドプレートを有する配線、およびアウタ
ーリードにより形成されるＴＡＢテープと、前記半導体
装置に含まれる半導体チップの半導体電極パッドと、前
記基盤上に配置される基板配線との間の電気的接続配線
経路の一環として、当該基板配線に電気的に接続される
基板接続用バンプと、前記電気的接続配線経路の一環と
して、前記半導体電極パッドに電気的に接続される半導
体接続用バンプと、前記ＴＡＢテープの基板側に配置形
成されて、電気的絶縁機能を有する保護樹脂とを少くと
も備えて構成され、前記半導体電極パッドと前記基板配
線とを電気的に接続する信号伝送配線経路として、前記
半導体接続用バンプ、前記スルーホールおよび前記基板
接続用バンプにより形成される第１の信号伝送配線経路
と、前記半導体接続用バンプ、前記スルーホール、前記
配線および前記アウターリードにより形成される第２の
信号伝送配線経路とを有することを特徴としている。
【０００９】なお、高周波の信号配線として前記第１の
信号伝送配線経路を使用し、他の一般の信号配線として
前記第２の信号伝送配線経路を使用するようにしてもよ
い。
信号伝送配線経路を使用し、他の一般の信号配線として
前記第２の信号伝送配線経路を使用するようにしてもよ
い。
【００１０】また、前記半導体電極パッドに対して接続
される信号配線の配置関係として、前記高周波の信号配
線と前記他の信号配線とを交互に配置するようにしても
よく、或はまた、前記半導体電極パッドに対して接続さ
れる信号配線の配置関係として、前記高周波の信号配線
と前記他の信号配線とを区別して、それぞれ異なる列に
配置するようにしてもよい。
される信号配線の配置関係として、前記高周波の信号配
線と前記他の信号配線とを交互に配置するようにしても
よく、或はまた、前記半導体電極パッドに対して接続さ
れる信号配線の配置関係として、前記高周波の信号配線
と前記他の信号配線とを区別して、それぞれ異なる列に
配置するようにしてもよい。
【００１１】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。
して説明する。
【００１２】図１は本発明の１実施形態を示す断面図で
ある。図１に示されるように、本実施形態の半導体装置
に含まれる半導体パッケージ１は、基板１２および基板
１２上に形成される基板配線１３に対応して、誘電材料
から成る基材２と、基材２に形成されているスルーホー
ル３と、基材２を介してグランドプレート４を有する配
線６と、アウターリード５とにより形成されるＴＡＢテ
ープ７と、基板接続用バンプ１０と、半導体電極パッド
１４に電気的接続される半導体接続用バンプ９と、ＴＡ
Ｂテープ７の基板側に形成される保護樹脂８とを備えて
構成される。また、半導体電極パッド１４からの信号配
線としては、半導体接続用バンプ９、スルーホール３お
よび基板接続用バンプ１０を介して、基板１２に形成さ
れている基板配線１３に電気的接続され、或はまた半導
体接続用バンプ９、スルーホール３、配線６およびアウ
ターリード５を介して、基板配線１３に対して電気的に
接続される。
ある。図１に示されるように、本実施形態の半導体装置
に含まれる半導体パッケージ１は、基板１２および基板
１２上に形成される基板配線１３に対応して、誘電材料
から成る基材２と、基材２に形成されているスルーホー
ル３と、基材２を介してグランドプレート４を有する配
線６と、アウターリード５とにより形成されるＴＡＢテ
ープ７と、基板接続用バンプ１０と、半導体電極パッド
１４に電気的接続される半導体接続用バンプ９と、ＴＡ
Ｂテープ７の基板側に形成される保護樹脂８とを備えて
構成される。また、半導体電極パッド１４からの信号配
線としては、半導体接続用バンプ９、スルーホール３お
よび基板接続用バンプ１０を介して、基板１２に形成さ
れている基板配線１３に電気的接続され、或はまた半導
体接続用バンプ９、スルーホール３、配線６およびアウ
ターリード５を介して、基板配線１３に対して電気的に
接続される。
【００１３】一方において、ＴＡＢテープ７自体が、当
該ＴＡＢテープ７の基板側に保護樹脂８が配置されてい
るために、基板１２上のテープキャリアパッケージとは
電気的に接続されていない電気配線と、半導体パッケー
ジ１との間は、確実に電気的に絶縁された状態が保持さ
れている。更に、ＴＡＢテープ７にはグランドプレーン
４が設けられているために、アウターリード５により接
続される信号配線に対する、インピーダンス制御とクロ
ストークの低減を図ることが可能となる。
該ＴＡＢテープ７の基板側に保護樹脂８が配置されてい
るために、基板１２上のテープキャリアパッケージとは
電気的に接続されていない電気配線と、半導体パッケー
ジ１との間は、確実に電気的に絶縁された状態が保持さ
れている。更に、ＴＡＢテープ７にはグランドプレーン
４が設けられているために、アウターリード５により接
続される信号配線に対する、インピーダンス制御とクロ
ストークの低減を図ることが可能となる。
【００１４】図２は、図１において示されるＴＡＢテー
プ７の１構成例の基板１２の側より見た配線状態を示す
平面図である。図２に示されるように、ＴＡＢテープ７
においては、基材２に配置される高周波信号の信号配線
１５（図１には示されない）は、図１に示される半導体
接続用バンプ９、スルーホール３および基盤接続用バン
プ１０を介して、基板配線１３に対して電気的に接続さ
れている。また、他の信号線１６（図１には示されな
い）は、半導体接続用バンプ９、スルーホール３、配線
６およびアウターリード５を介して、基板配線１３に対
して電気的に接続されている。このような配線接続方法
を採ることにより、高周波特性を要求される信号に対す
る配線を短距離にて引き回すことが可能となり、高精度
の信号波形の伝送を行うことができる。また、図２に示
されるように、本実施形態においては、半導体電極パッ
ド１４に接続される信号配線の配置関係としては、高周
波の信号配線１５と他の信号配線１６とを、それぞれ交
互に配置することにより、基板１２との間の基板接続バ
ンプ１０によるバンプ接続間隔を大きくとることが可能
となる。
プ７の１構成例の基板１２の側より見た配線状態を示す
平面図である。図２に示されるように、ＴＡＢテープ７
においては、基材２に配置される高周波信号の信号配線
１５（図１には示されない）は、図１に示される半導体
接続用バンプ９、スルーホール３および基盤接続用バン
プ１０を介して、基板配線１３に対して電気的に接続さ
れている。また、他の信号線１６（図１には示されな
い）は、半導体接続用バンプ９、スルーホール３、配線
６およびアウターリード５を介して、基板配線１３に対
して電気的に接続されている。このような配線接続方法
を採ることにより、高周波特性を要求される信号に対す
る配線を短距離にて引き回すことが可能となり、高精度
の信号波形の伝送を行うことができる。また、図２に示
されるように、本実施形態においては、半導体電極パッ
ド１４に接続される信号配線の配置関係としては、高周
波の信号配線１５と他の信号配線１６とを、それぞれ交
互に配置することにより、基板１２との間の基板接続バ
ンプ１０によるバンプ接続間隔を大きくとることが可能
となる。
【００１５】また、図３は、図１に示されるＴＡＢテー
プ７の他の構成例の基板１２の側より見た配線状態を示
す平面図である。図３においては、半導体電極パッド１
４に接続される信号配線が、高周波の信号配線１５と他
の信号配線１６とが区別されて、それぞれ異なる列に配
置されており、これにより、基板１２との間をバンプ接
続する基板接続バンプ１０の配列数が、各列に対応して
分散されるために、当該基板接続バンプ１０の配列数を
減少させることができるという利点がある。
プ７の他の構成例の基板１２の側より見た配線状態を示
す平面図である。図３においては、半導体電極パッド１
４に接続される信号配線が、高周波の信号配線１５と他
の信号配線１６とが区別されて、それぞれ異なる列に配
置されており、これにより、基板１２との間をバンプ接
続する基板接続バンプ１０の配列数が、各列に対応して
分散されるために、当該基板接続バンプ１０の配列数を
減少させることができるという利点がある。
【００１６】即ち、本発明により、高周波の信号に対し
ては、半導体接続用バンプ９、ＴＡＢテープ７に形成さ
れるスルーホール３および基板接続用バンプによって、
基板１２に対し電気的に接続することにより、短距離に
よる配線接続を行うことが可能となり、高精度の信号波
形の伝送を行うことができるとともに、他の信号に対し
ては、ＴＡＢテープ７により、周囲に設けられたアウタ
ーリード５に対して電気接続することにより、基盤１２
との間のバンプ接続数を減少させることができる。この
ことにより、基盤１２の製造コストを低減させることが
可能となる。また、半導体電極パッド１４に接続される
信号配線の配置関係として、高周波の信号配線と、他の
信号配線を交互に配置することにより、基盤１２との間
のバンプ接続間隔を大きくとることが可能となり、或は
また、半導体電極パッド１４に接続される信号配線の配
置関係として、高周波の信号配線と他の信号配線とを区
別して、それぞれ別の列に配置することにより、基盤１
２との間のバンプ接続配列数を減少させることができ
る。これにより、半導体チップを実装する基盤１２の製
造が容易になるとともに、コストを抵減することが可能
となる。そして、更に、ＴＡＢテープに形成されるグラ
ンドプレーンにより、前述のように、インピーダンス制
御とクロストークの低減を図ることができ、これによ
り、配線６およびアウターリード５による他の信号線に
おいても、信号伝送特性の向上を図ることができる。
ては、半導体接続用バンプ９、ＴＡＢテープ７に形成さ
れるスルーホール３および基板接続用バンプによって、
基板１２に対し電気的に接続することにより、短距離に
よる配線接続を行うことが可能となり、高精度の信号波
形の伝送を行うことができるとともに、他の信号に対し
ては、ＴＡＢテープ７により、周囲に設けられたアウタ
ーリード５に対して電気接続することにより、基盤１２
との間のバンプ接続数を減少させることができる。この
ことにより、基盤１２の製造コストを低減させることが
可能となる。また、半導体電極パッド１４に接続される
信号配線の配置関係として、高周波の信号配線と、他の
信号配線を交互に配置することにより、基盤１２との間
のバンプ接続間隔を大きくとることが可能となり、或は
また、半導体電極パッド１４に接続される信号配線の配
置関係として、高周波の信号配線と他の信号配線とを区
別して、それぞれ別の列に配置することにより、基盤１
２との間のバンプ接続配列数を減少させることができ
る。これにより、半導体チップを実装する基盤１２の製
造が容易になるとともに、コストを抵減することが可能
となる。そして、更に、ＴＡＢテープに形成されるグラ
ンドプレーンにより、前述のように、インピーダンス制
御とクロストークの低減を図ることができ、これによ
り、配線６およびアウターリード５による他の信号線に
おいても、信号伝送特性の向上を図ることができる。
【００１７】
【発明の効果】以上説明したように、本発明は、高周波
の信号配線としては、半導体接続用バンプ、スルーホー
ルおよび基盤接続用バンプにより、半導体電極パットと
基板配線との間に短距離の信号配線を形成するととも
に、他の信号配線としては、半導体接続用バンプ、スル
ーホール、配線およびアウターリードにより、半導体電
極パッドと基板配線との間に信号配線を形成することに
より、特に、高周波の信号の伝送に関しては、当該信号
波形を高精度にて伝送することができるという効果があ
る。
の信号配線としては、半導体接続用バンプ、スルーホー
ルおよび基盤接続用バンプにより、半導体電極パットと
基板配線との間に短距離の信号配線を形成するととも
に、他の信号配線としては、半導体接続用バンプ、スル
ーホール、配線およびアウターリードにより、半導体電
極パッドと基板配線との間に信号配線を形成することに
より、特に、高周波の信号の伝送に関しては、当該信号
波形を高精度にて伝送することができるという効果があ
る。
【００１８】また、半導体電極パッドに接続される信号
配線の配置関係として、高周波の信号配線と、他の信号
配線を交互に配置することにより、基盤との間のバンプ
接続間隔を大きくとることが可能となり、製造コストを
低減することができるという効果があり、更に、当該信
号配線の配置関係として、高周波の信号配線と他の信号
配線とを区別して、それぞれ別の列に配置することによ
り、基盤との間のバンプ接続配列数を減少させることが
可能となり、同様に、製造コストを低減することができ
るという効果がある。
配線の配置関係として、高周波の信号配線と、他の信号
配線を交互に配置することにより、基盤との間のバンプ
接続間隔を大きくとることが可能となり、製造コストを
低減することができるという効果があり、更に、当該信
号配線の配置関係として、高周波の信号配線と他の信号
配線とを区別して、それぞれ別の列に配置することによ
り、基盤との間のバンプ接続配列数を減少させることが
可能となり、同様に、製造コストを低減することができ
るという効果がある。
【００１９】更に、ＴＡＢテープのグランドプレーンに
より、インピーダンス制御とクロストークの低減を図る
ことができ、これにより、他の信号線についても、信号
伝送特性の向上を図ることができるという効果がある。
より、インピーダンス制御とクロストークの低減を図る
ことができ、これにより、他の信号線についても、信号
伝送特性の向上を図ることができるという効果がある。
【図１】本発明の１実施形態を示す断面図である。
【図２】本実施形態におけるＴＡＢテープの１例の配線
配置関係を示す平面図である。
配置関係を示す平面図である。
【図３】本実施形態におけるＴＡＢテープの他の例の配
線配置関係を示す平面図である。
線配置関係を示す平面図である。
【図４】従来例を示す断面図である。
【図５】他の従来例の断面図である。
１ 半導体パッケージ ２、１７ 基材 ３ スルーホール ４、１８ グランドプレーン ５、１９ アウターリード ６、２０ 配線 ７ ＴＡＢテープ ８ 保護樹脂 ９、２２ 半導体接続用バンプ １０ 基板接続用バンプ １１、２５、３０ 半導体チップ １２、２４、２９ 基板 １３、２３、２８ 基板配線 １４、２６、３１ 半導体電極パッド １５ 高周波の信号配線 １６ 他の信号配線 ２１ インナーリード ２７ バンプ
Claims (4)
- 【請求項１】 ＴＡＢ（Tape Automated Bonding）テー
プを用いて形成される半導体パッケージを含む半導体装
置において、当該半導体装置の基板および基板上に配置
される基板配線に対応して、前記半導体パッケージが、 誘電材料から成る基材、当該基材に形成されるスルーホ
ール、前記基材を介してグランドプレートを有する配
線、およびアウターリードにより形成されるＴＡＢテー
プと、 前記半導体装置に含まれる半導体チップの半導体電極パ
ッドと、前記基盤上に配置される基板配線との間の電気
的接続配線経路の一環として、当該基板配線に電気的に
接続される基板接続用バンプと、 前記電気的接続配線経路の一環として、前記半導体電極
パッドに電気的に接続される半導体接続用バンプと、 前記ＴＡＢテープの基板側に配置形成されて、電気的絶
縁機能を有する保護樹脂と、 を少くとも備えて構成され、前記半導体電極パッドと前
記基板配線とを電気的に接続する信号伝送配線経路とし
て、前記半導体接続用バンプ、前記スルーホールおよび
前記基板接続用バンプにより形成される第１の信号伝送
配線経路と、前記半導体接続用バンプ、前記スルーホー
ル、前記配線および前記アウターリードにより形成され
る第２の信号伝送配線経路とを有することを特徴とする
半導体装置。 - 【請求項２】 高周波の信号配線として前記第１の信号
伝送配線経路を使用し、他の一般の信号配線として前記
第２の信号伝送配線経路を使用することを特徴とする請
求項１記載の半導体装置。 - 【請求項３】 前記半導体電極パッドに対して接続され
る信号配線の配置関係として、前記高周波の信号配線と
前記他の信号配線とを交互に配置することを特徴とする
請求項１または請求項２記載の半導体装置。 - 【請求項４】 前記半導体電極パッドに対して接続され
る信号配線の配置関係として、前記高周波の信号配線と
前記他の信号配線とを区別して、それぞれ異なる列に配
置することを特徴とする請求項１または請求項２記載の
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6974897A JP2882396B2 (ja) | 1997-03-24 | 1997-03-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6974897A JP2882396B2 (ja) | 1997-03-24 | 1997-03-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10270600A JPH10270600A (ja) | 1998-10-09 |
| JP2882396B2 true JP2882396B2 (ja) | 1999-04-12 |
Family
ID=13411740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6974897A Expired - Lifetime JP2882396B2 (ja) | 1997-03-24 | 1997-03-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2882396B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100539131C (zh) * | 2007-11-29 | 2009-09-09 | 日月光半导体制造股份有限公司 | 电子元件封装结构 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6518678B2 (en) | 2000-12-29 | 2003-02-11 | Micron Technology, Inc. | Apparatus and method for reducing interposer compression during molding process |
| JP4145879B2 (ja) | 2003-05-20 | 2008-09-03 | 富士通株式会社 | 半導体パッケージ |
| CN117855194A (zh) * | 2024-01-08 | 2024-04-09 | 苏州异格技术有限公司 | 一种互连结构及封装结构 |
-
1997
- 1997-03-24 JP JP6974897A patent/JP2882396B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100539131C (zh) * | 2007-11-29 | 2009-09-09 | 日月光半导体制造股份有限公司 | 电子元件封装结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10270600A (ja) | 1998-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8039320B2 (en) | Optimized circuit design layout for high performance ball grid array packages | |
| KR100690545B1 (ko) | 반도체 장치 | |
| US4949224A (en) | Structure for mounting a semiconductor device | |
| EP0198621A2 (en) | Semiconductor device | |
| US6323116B1 (en) | Differential pair geometry for integrated circuit chip packages | |
| US8637975B1 (en) | Semiconductor device having lead wires connecting bonding pads formed on opposite sides of a core region forming a shield area | |
| US20090091019A1 (en) | Memory Packages Having Stair Step Interconnection Layers | |
| KR100299560B1 (ko) | 리드프레임리드와도전성트레이스를조합한고밀도집적회로어셈블리 | |
| US5726860A (en) | Method and apparatus to reduce cavity size and the bondwire length in three tier PGA packages by interdigitating the VCC/VSS | |
| US6979897B2 (en) | Package substrate for improving electrical performance | |
| US10212807B2 (en) | Electrical interface for package and die | |
| US20020084107A1 (en) | High frequency semiconductor chip package and substrate | |
| JP2882396B2 (ja) | 半導体装置 | |
| US4674808A (en) | Signal ground planes for tape bonded devices | |
| KR100352778B1 (ko) | 투영 공백 패턴을 갖는 접지 금속판을 포함하는 접속 구조및 반도체 칩 패키지 | |
| JP2003218472A (ja) | モジュールおよび表面実装モジュール | |
| US4816967A (en) | Low impedance interconnect method and structure for high frequency IC such as GaAs | |
| US7432783B2 (en) | Filter device substrate and filter device | |
| US6646343B1 (en) | Matched impedance bonding technique in high-speed integrated circuits | |
| JPH11163217A (ja) | 半導体装置 | |
| CN111863739B (zh) | 一种rf射频通信模块及其制造方法 | |
| JP4493795B2 (ja) | 半導体装置 | |
| JP2000294733A (ja) | 高周波フリップチップ実装基板のパターンレイアウト | |
| JPH071844Y2 (ja) | 集積回路パツケ−ジ | |
| JPH06140462A (ja) | 半導体装置のパッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990105 |