JP4493795B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4493795B2 JP4493795B2 JP2000082734A JP2000082734A JP4493795B2 JP 4493795 B2 JP4493795 B2 JP 4493795B2 JP 2000082734 A JP2000082734 A JP 2000082734A JP 2000082734 A JP2000082734 A JP 2000082734A JP 4493795 B2 JP4493795 B2 JP 4493795B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- interposer
- ball
- bonding
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
- H01L2224/10125—Reinforcing structures
- H01L2224/10126—Bump collar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は高速信号を伝送する信号線を含む半導体装置に関する。
【０００２】
【従来の技術】
半導体チップをインターポーザに搭載し、インターポーザに設けられた導電ボールにより回路基板に接続するようにした半導体装置は公知である。インターポーザは、半導体チップの搭載領域とともに、半導体チップの電極パッドに接続されるボンディングパッドと、導電ボールに接続されるボールランドとを有する。ボンディングパッドとボールランドとは共通の導体片として形成され、互いに電気的に接続されている。
【０００３】
半導体チップの電極パッドをインターポーザのボンディングパッドに接続するのに、２つの方式がある。第１はフリップチップボンディング方式であり、半導体チップをインターポーザの表面にフリップチップボンディングすることにより、半導体チップの電極パッドとインターポーザのボンディングパッドとを直接的に接続する。この方式によれば、半導体チップとインターポーザとの間の配線距離を極力短く且つ均一な長さにし、接続距離を短くすることができる。従って、この方式によれば、高速信号の伝送に対応することが容易である。しかし、フリップチップボンディング方式では、半導体チップに予めはんだバンプを形成しておくことが必要であり、しかも、接続が個々での実施となるため、組み立てコストが高く、ハイエンド以外の領域に対しては、使用するには問題がある。
【０００４】
第２は、ワイヤボンディング方式である。この場合、半導体チップをインターポーザの表面にダイス付けし、ワイヤによって半導体チップの電極パッドをインターポーザのボンディングパッドに接続する。いずれの場合にも、樹脂封止等を行って半導体装置を完成する。
ワイヤボンディング方式は低コストにて半導体装置を作製可能であるが、配線長は長く、不揃いであり、高速信号の伝送に対応することが難しい。図７はワイヤボンディング方式のインターポーザの一部の一例を示す平面図である。１はインターポーザ、２はインターポーザ１の半導体チップの搭載領域、３、４はインターポーザ１に設けられた導体片である。導体片３はボンディングパッド３ａとボールランド３ｂとを含み、導体片４はボンディングパッド４ａとボールランド４ｂとを含む。また、導体片３、４は電解メッキを使用して作製されることが多く、導体片３、４はメッキの引き出し線３ｃ、４ｃを有する。
【０００５】
【発明が解決しようとする課題】
従来のように、周波数が数十ＭＨＺの場合、信号をデジタル信号として考え、抵抗分のみを考慮した半導体パッケージの設計とすればよかった。つまり、低周波数領域では、短時間での電流、電圧の変化が小さいため、寄生容量ＬＣの影響を受けず、配線長さを短く、低抵抗でつなげば、問題とはならなかった。
【０００６】
しかし、近年の情報処理機器の高速化に伴い、半導体パッケージにおいても高周波数領域で作動する半導体チップを搭載する必要があり、高速信号に対応した設計が求められている。つまり、信号遅延、反射、クロクトークノイズ等の伝送特性をいかに改善するかが重要となる。
また、このような高速信号伝送特性を要する場合には、フリップチップ実装により半導体チップをインターポーザに実装することにより、接続距離を最短にし、低抵抗にて接続する場合が多かったが、フリップチップ実装は組み立てコストが高く、問題となっていた。
【０００７】
本発明の目的は、電気特性の向上に対応するとともに低コストにて組み立て可能な半導体装置を提供することである。
【０００８】
【課題を解決するための手段】
本発明による半導体装置は、電極パッドを有する半導体チップと、半導体チップが搭載され且つボンディングパッドとボールランドとを有するインターポーザと、半導体チップの電極パッドと該インターポーザのボンディングパッドとを接続するワイヤと、インターポーザのボールランドに接続された導電ボールとを備え、ボンディングパッドとボールランドとは共通の導体片として形成され、該ボンディングパッドと該ボールランドとを含む１つの導体片と該ボンディングパッドと該ボールランドとを含むもう１つの導体片とは、互いに向かい合わせに対称に配置され、１組の該ボンディングパッドと該ボールランドとを含む共通の導体片の列と、もう１組の該ボンディングパッドと該ボールランドとを含む共通の導体片の列とが、半導体チップの一辺に対してほぼ平行に配置され、該１組の該ボンディングパッドと該ボールランドともう１組の該ボンディングパッドと該ボールランドとは半導体チップの一辺に対してほぼ垂直な線上で向かい合わせに配置されることを特徴とするものである。
【０００９】
例えば、本発明によれば、低コストにて組み立て可能とするため、フリップチップ実装は使用しない構造とした。つまり、半導体チップをインターポーザの一主面に搭載し、ワイヤボンディング方式で接続し、樹脂封止することにより、ＣＳＰ等の半導体パッケージを得る。この場合、一対のペア配線を行うために、ボンディングパッドを外部端子となるボールランド間に配置し、隣接する導体片のボンディングパッド形状及びボールランド形状を対称となるようにすることにより、配線長を等長配線構造とし、高速伝送が必要な信号に対応するようにする。
【００１０】
つまり、ボンディングパッド形状及びボールランド形状を対称とし、半導体パッケージ内の半導体チップの電極パッドから、外部端子までの配線長を等長配線構造とすることにより、差動信号が利用可能となるため、雑音に強く、ノイズマージンが大きくなり、電圧振幅が小さいので、高速伝送が可能となる。また、差動伝送を利用するため、配線長はフリップチップより長くなるが、低コストにて接続可能なワイヤボンディング方式が利用可能となる。
【００１１】
【発明の実施の形態】
以下本発明の実施例について図面を参照して説明する。
図１は本発明による半導体装置のインターポーザを示す平面図、図２は図１のインターポーザの一部を示す平面図、図３は図１のインターポーザを含む半導体装置を示す断面図である。
【００１２】
図３において、半導体装置１０は、半導体チップ１２と、半導体チップ１２が搭載されたインターポーザ１４と、ワイヤ１６と、封止樹脂１８と、はんだボール２０とからなる。半導体装置１０はＣＳＰと呼ばれる小さな半導体パッケージであるのが好ましい。半導体チップ１２はダイス付け材２２によりインターポーザ１４に搭載される。インターポーザ１４はＴＡＢテープやプリント回路基板等の部材であり、導体片２４、２６を含む。
【００１３】
図１において、半導体チップ１２はインターポーザ１４の中央部に搭載されている。半導体チップ１２はその上面に電極パッド２８を有する。インターポーザ１４は半導体チップ１２の各辺に平行に２列の導体片２４、２６を有する。
図１及び図２に示されるように、内側の列の各導体片２４はボンディングパッド２４ａとボールランド２４ｂとを有する。同様に、外側の列の各導体片２６はボンディングパッド２６ａとボールランド２６ｂとを有する。各ボンディングパッド２４ａ、２６ａはワイヤ１６によって半導体チップ１２の電極パッド２８に接続される。各ボールランド２４ｂ、２６ｂには図３に示されるようにはんだボール２０が接続される。インターポーザ１４にはボール装着用の穴が設けられており、はんだボール２０はインターポーザ１４の裏面側に配置され、ボール装着用の穴を介して各ボールランド２４ｂ、２６ｂに接続される。従って、半導体チップ１２の電極パッド２８は、ワイヤ１６、ボンディングパッド２４ａ、２６ａ、導体片２４、２６、ボールランド２４ｂ、２６ｂを介してはんだボール２０に電気的に接続される。
【００１４】
内側の列の１つの導体片２４と、外側の列の１つの導体片２６とは、概ね半導体チップ１２の一辺に垂直な線上にあり、互いに向かい合わせに配置されている。従って、内側の導体片２４のボンディングパッド２４ａと外側の導体片２６のボンディングパッド２６ａとは近接して位置し、半導体チップ１２の一辺からの距離の差が小さくなり、高速伝送が必要な信号に対応することができるようにしている。
【００１５】
半導体チップ１２の一辺に垂直な線上にある内側の列の１つの導体片２４と外側の列の１つの導体片２６とは、同じ形状で対称に配置されていると、内側の導体片２４のボンディングパッド２４ａと外側の導体片２６のボンディングパッド２６ａとは互いに接触することなく重畳する位置に配置される。
従って、１つの電極パッド２８とボンディングパッド２４ａとを接続するワイヤ１６の長さと、隣接する電極パッド２８とボンディングパッド２６ａとを接続するワイヤ１６の長さとを等しくでき、電極パッド２８からはんだボール２０までの配線長を比較的に短くて（０．５ｍｍ以下）互いに等しくすることができる。よって、これらの一対の信号線は高速伝送が必要な一対の信号線に適したものである。これらの一対の信号線は差動信号を搬送するペア配線とすることが好ましい。なお、全ての導体片２４、２６をこのようにする必要はない。
【００１６】
半導体チップの辺の中央付近には高速信号を必要とする配線を配置し、１つの電極パッド２８とボンディングパッド２４ａとを接続するワイヤ１６の長さと、隣接する電極パッド２８とボンディングパッド２６ａとを接続するワイヤ１６の長さとを等しくするようになっている。高速伝送が必要なペア配線の半導体チップ１２の電極パッド２８のピッチとインターポーザ１４のボンディングパッド２４ａ、２４ｂのピッチとを等しくしている。ペア配線の高速信号用のインターポーザ１４のボンディングパッド２４ａ、２６ａは、半導体チップ１２から１．０ｍｍ以内の箇所に配置するのがよい。ワイヤ１６は半導体チップ１２の一片に対して垂直な線から所定の角度範囲（７５〜９０°）内に入るようにボンディングする。また、半導体チップ１２の一辺の周辺部については、ワイヤ１６は斜めになる場合が多いが、この場合には、２つのワイヤ１６の高さを変えて長さが等しくなるようにすることができる。
【００１７】
このように、半導体パッケージ内の半導体チップ１２の電極パッド２８から、外部端子となるはんだボール２０までの配線長を等長配線とすることにより、差動信号が利用可能となるため、雑音に強く、ノイズマージンが大きくなり、電圧振幅が小さいので、高速伝送が可能となる。また、差動伝送を利用するため、配線長はフリップチップより長くなるが、低コストにて接続可能なワイヤボンディング方式が利用可能となる。
【００１８】
また、配線密度に余裕がある場合には、高速伝送が必要なペア配線の半導体チップの電極パッドのピッチとインターポーザのボンディングパッドのピッチを同一とすることにより、ワイヤ配線を容易に平行で均一な距離で接続可能となるため、より有効である。
また、このように高速伝送を必要とし、インターポーザ上において対称な形状とする必要がある場合は、メッキの引き出し線がないほうが望ましく、インターポーザのメッキには、無電解メッキ法を使用し、引き出し線を無くす構造とした方がより有効である。つまり、図７のメッキの引き出し線３ｃ、４ｃをなくすことができる。
【００１９】
図４は本発明の他の実施例を示す図である。この実施例では、導体片２４、２６及びはんだボール２０が４列になっている。
図５は、４列の導体片２４、２６の配列の一例を示す図である。２つの導体片２４が、２つの導体片２６に対して、上記した１個ずつの導体片の場合と同様の対称な関係で配置される。
【００２０】
図６は、４列の導体片２４、２６の配列の一例を示す図である。１つの導体片２４が、１つの導体片２６に対して、上記した１個ずつの導体片の場合と同様の対称な関係で配置され、且つこのような全体的な対称な関係の配列が２つ設けられる。ワイヤ配線のループ形状は高いループと低いループの両方を遣い分けることにより対応可能となる。
【００２１】
【発明の効果】
以上説明したように、本発明によれば、雑音に強く、ノイズマージンが大きくなり、電圧振幅が小さいので、高速伝送が可能な半導体装置を得ることができる。また、差動伝送を利用するため、配線長はフリップチップより長くなるが、低コストにて接続可能なワイヤボンディング方式が利用可能となる。
【図面の簡単な説明】
【図１】本発明の一実施例による半導体装置のインターポーザを示す平面図である。
【図２】図１のインターポーザの一部を示す部分図である。
【図３】図１のインターポーザを含む半導体装置を示す断面図である。
【図４】本発明の一実施例による半導体装置の示す断面図である。
【図５】図５の導体片の配列の一例を示す平面図である。
【図６】図５の導体片の配列の他の一例を示す平面図である。
【図７】従来技術を示す図である。
【符号の説明】
１０…半導体装置
１２…半導体チップ
１４…インターポーザ
１６…ワイヤ
１８…封止樹脂
２０…はんだボール
２４、２６…導体片
２４ａ、２６ａ…ボンディングパッド
２４ｂ、２６ｂ…ボールランド
２８…電極パッド
【発明の属する技術分野】
本発明は高速信号を伝送する信号線を含む半導体装置に関する。
【０００２】
【従来の技術】
半導体チップをインターポーザに搭載し、インターポーザに設けられた導電ボールにより回路基板に接続するようにした半導体装置は公知である。インターポーザは、半導体チップの搭載領域とともに、半導体チップの電極パッドに接続されるボンディングパッドと、導電ボールに接続されるボールランドとを有する。ボンディングパッドとボールランドとは共通の導体片として形成され、互いに電気的に接続されている。
【０００３】
半導体チップの電極パッドをインターポーザのボンディングパッドに接続するのに、２つの方式がある。第１はフリップチップボンディング方式であり、半導体チップをインターポーザの表面にフリップチップボンディングすることにより、半導体チップの電極パッドとインターポーザのボンディングパッドとを直接的に接続する。この方式によれば、半導体チップとインターポーザとの間の配線距離を極力短く且つ均一な長さにし、接続距離を短くすることができる。従って、この方式によれば、高速信号の伝送に対応することが容易である。しかし、フリップチップボンディング方式では、半導体チップに予めはんだバンプを形成しておくことが必要であり、しかも、接続が個々での実施となるため、組み立てコストが高く、ハイエンド以外の領域に対しては、使用するには問題がある。
【０００４】
第２は、ワイヤボンディング方式である。この場合、半導体チップをインターポーザの表面にダイス付けし、ワイヤによって半導体チップの電極パッドをインターポーザのボンディングパッドに接続する。いずれの場合にも、樹脂封止等を行って半導体装置を完成する。
ワイヤボンディング方式は低コストにて半導体装置を作製可能であるが、配線長は長く、不揃いであり、高速信号の伝送に対応することが難しい。図７はワイヤボンディング方式のインターポーザの一部の一例を示す平面図である。１はインターポーザ、２はインターポーザ１の半導体チップの搭載領域、３、４はインターポーザ１に設けられた導体片である。導体片３はボンディングパッド３ａとボールランド３ｂとを含み、導体片４はボンディングパッド４ａとボールランド４ｂとを含む。また、導体片３、４は電解メッキを使用して作製されることが多く、導体片３、４はメッキの引き出し線３ｃ、４ｃを有する。
【０００５】
【発明が解決しようとする課題】
従来のように、周波数が数十ＭＨＺの場合、信号をデジタル信号として考え、抵抗分のみを考慮した半導体パッケージの設計とすればよかった。つまり、低周波数領域では、短時間での電流、電圧の変化が小さいため、寄生容量ＬＣの影響を受けず、配線長さを短く、低抵抗でつなげば、問題とはならなかった。
【０００６】
しかし、近年の情報処理機器の高速化に伴い、半導体パッケージにおいても高周波数領域で作動する半導体チップを搭載する必要があり、高速信号に対応した設計が求められている。つまり、信号遅延、反射、クロクトークノイズ等の伝送特性をいかに改善するかが重要となる。
また、このような高速信号伝送特性を要する場合には、フリップチップ実装により半導体チップをインターポーザに実装することにより、接続距離を最短にし、低抵抗にて接続する場合が多かったが、フリップチップ実装は組み立てコストが高く、問題となっていた。
【０００７】
本発明の目的は、電気特性の向上に対応するとともに低コストにて組み立て可能な半導体装置を提供することである。
【０００８】
【課題を解決するための手段】
本発明による半導体装置は、電極パッドを有する半導体チップと、半導体チップが搭載され且つボンディングパッドとボールランドとを有するインターポーザと、半導体チップの電極パッドと該インターポーザのボンディングパッドとを接続するワイヤと、インターポーザのボールランドに接続された導電ボールとを備え、ボンディングパッドとボールランドとは共通の導体片として形成され、該ボンディングパッドと該ボールランドとを含む１つの導体片と該ボンディングパッドと該ボールランドとを含むもう１つの導体片とは、互いに向かい合わせに対称に配置され、１組の該ボンディングパッドと該ボールランドとを含む共通の導体片の列と、もう１組の該ボンディングパッドと該ボールランドとを含む共通の導体片の列とが、半導体チップの一辺に対してほぼ平行に配置され、該１組の該ボンディングパッドと該ボールランドともう１組の該ボンディングパッドと該ボールランドとは半導体チップの一辺に対してほぼ垂直な線上で向かい合わせに配置されることを特徴とするものである。
【０００９】
例えば、本発明によれば、低コストにて組み立て可能とするため、フリップチップ実装は使用しない構造とした。つまり、半導体チップをインターポーザの一主面に搭載し、ワイヤボンディング方式で接続し、樹脂封止することにより、ＣＳＰ等の半導体パッケージを得る。この場合、一対のペア配線を行うために、ボンディングパッドを外部端子となるボールランド間に配置し、隣接する導体片のボンディングパッド形状及びボールランド形状を対称となるようにすることにより、配線長を等長配線構造とし、高速伝送が必要な信号に対応するようにする。
【００１０】
つまり、ボンディングパッド形状及びボールランド形状を対称とし、半導体パッケージ内の半導体チップの電極パッドから、外部端子までの配線長を等長配線構造とすることにより、差動信号が利用可能となるため、雑音に強く、ノイズマージンが大きくなり、電圧振幅が小さいので、高速伝送が可能となる。また、差動伝送を利用するため、配線長はフリップチップより長くなるが、低コストにて接続可能なワイヤボンディング方式が利用可能となる。
【００１１】
【発明の実施の形態】
以下本発明の実施例について図面を参照して説明する。
図１は本発明による半導体装置のインターポーザを示す平面図、図２は図１のインターポーザの一部を示す平面図、図３は図１のインターポーザを含む半導体装置を示す断面図である。
【００１２】
図３において、半導体装置１０は、半導体チップ１２と、半導体チップ１２が搭載されたインターポーザ１４と、ワイヤ１６と、封止樹脂１８と、はんだボール２０とからなる。半導体装置１０はＣＳＰと呼ばれる小さな半導体パッケージであるのが好ましい。半導体チップ１２はダイス付け材２２によりインターポーザ１４に搭載される。インターポーザ１４はＴＡＢテープやプリント回路基板等の部材であり、導体片２４、２６を含む。
【００１３】
図１において、半導体チップ１２はインターポーザ１４の中央部に搭載されている。半導体チップ１２はその上面に電極パッド２８を有する。インターポーザ１４は半導体チップ１２の各辺に平行に２列の導体片２４、２６を有する。
図１及び図２に示されるように、内側の列の各導体片２４はボンディングパッド２４ａとボールランド２４ｂとを有する。同様に、外側の列の各導体片２６はボンディングパッド２６ａとボールランド２６ｂとを有する。各ボンディングパッド２４ａ、２６ａはワイヤ１６によって半導体チップ１２の電極パッド２８に接続される。各ボールランド２４ｂ、２６ｂには図３に示されるようにはんだボール２０が接続される。インターポーザ１４にはボール装着用の穴が設けられており、はんだボール２０はインターポーザ１４の裏面側に配置され、ボール装着用の穴を介して各ボールランド２４ｂ、２６ｂに接続される。従って、半導体チップ１２の電極パッド２８は、ワイヤ１６、ボンディングパッド２４ａ、２６ａ、導体片２４、２６、ボールランド２４ｂ、２６ｂを介してはんだボール２０に電気的に接続される。
【００１４】
内側の列の１つの導体片２４と、外側の列の１つの導体片２６とは、概ね半導体チップ１２の一辺に垂直な線上にあり、互いに向かい合わせに配置されている。従って、内側の導体片２４のボンディングパッド２４ａと外側の導体片２６のボンディングパッド２６ａとは近接して位置し、半導体チップ１２の一辺からの距離の差が小さくなり、高速伝送が必要な信号に対応することができるようにしている。
【００１５】
半導体チップ１２の一辺に垂直な線上にある内側の列の１つの導体片２４と外側の列の１つの導体片２６とは、同じ形状で対称に配置されていると、内側の導体片２４のボンディングパッド２４ａと外側の導体片２６のボンディングパッド２６ａとは互いに接触することなく重畳する位置に配置される。
従って、１つの電極パッド２８とボンディングパッド２４ａとを接続するワイヤ１６の長さと、隣接する電極パッド２８とボンディングパッド２６ａとを接続するワイヤ１６の長さとを等しくでき、電極パッド２８からはんだボール２０までの配線長を比較的に短くて（０．５ｍｍ以下）互いに等しくすることができる。よって、これらの一対の信号線は高速伝送が必要な一対の信号線に適したものである。これらの一対の信号線は差動信号を搬送するペア配線とすることが好ましい。なお、全ての導体片２４、２６をこのようにする必要はない。
【００１６】
半導体チップの辺の中央付近には高速信号を必要とする配線を配置し、１つの電極パッド２８とボンディングパッド２４ａとを接続するワイヤ１６の長さと、隣接する電極パッド２８とボンディングパッド２６ａとを接続するワイヤ１６の長さとを等しくするようになっている。高速伝送が必要なペア配線の半導体チップ１２の電極パッド２８のピッチとインターポーザ１４のボンディングパッド２４ａ、２４ｂのピッチとを等しくしている。ペア配線の高速信号用のインターポーザ１４のボンディングパッド２４ａ、２６ａは、半導体チップ１２から１．０ｍｍ以内の箇所に配置するのがよい。ワイヤ１６は半導体チップ１２の一片に対して垂直な線から所定の角度範囲（７５〜９０°）内に入るようにボンディングする。また、半導体チップ１２の一辺の周辺部については、ワイヤ１６は斜めになる場合が多いが、この場合には、２つのワイヤ１６の高さを変えて長さが等しくなるようにすることができる。
【００１７】
このように、半導体パッケージ内の半導体チップ１２の電極パッド２８から、外部端子となるはんだボール２０までの配線長を等長配線とすることにより、差動信号が利用可能となるため、雑音に強く、ノイズマージンが大きくなり、電圧振幅が小さいので、高速伝送が可能となる。また、差動伝送を利用するため、配線長はフリップチップより長くなるが、低コストにて接続可能なワイヤボンディング方式が利用可能となる。
【００１８】
また、配線密度に余裕がある場合には、高速伝送が必要なペア配線の半導体チップの電極パッドのピッチとインターポーザのボンディングパッドのピッチを同一とすることにより、ワイヤ配線を容易に平行で均一な距離で接続可能となるため、より有効である。
また、このように高速伝送を必要とし、インターポーザ上において対称な形状とする必要がある場合は、メッキの引き出し線がないほうが望ましく、インターポーザのメッキには、無電解メッキ法を使用し、引き出し線を無くす構造とした方がより有効である。つまり、図７のメッキの引き出し線３ｃ、４ｃをなくすことができる。
【００１９】
図４は本発明の他の実施例を示す図である。この実施例では、導体片２４、２６及びはんだボール２０が４列になっている。
図５は、４列の導体片２４、２６の配列の一例を示す図である。２つの導体片２４が、２つの導体片２６に対して、上記した１個ずつの導体片の場合と同様の対称な関係で配置される。
【００２０】
図６は、４列の導体片２４、２６の配列の一例を示す図である。１つの導体片２４が、１つの導体片２６に対して、上記した１個ずつの導体片の場合と同様の対称な関係で配置され、且つこのような全体的な対称な関係の配列が２つ設けられる。ワイヤ配線のループ形状は高いループと低いループの両方を遣い分けることにより対応可能となる。
【００２１】
【発明の効果】
以上説明したように、本発明によれば、雑音に強く、ノイズマージンが大きくなり、電圧振幅が小さいので、高速伝送が可能な半導体装置を得ることができる。また、差動伝送を利用するため、配線長はフリップチップより長くなるが、低コストにて接続可能なワイヤボンディング方式が利用可能となる。
【図面の簡単な説明】
【図１】本発明の一実施例による半導体装置のインターポーザを示す平面図である。
【図２】図１のインターポーザの一部を示す部分図である。
【図３】図１のインターポーザを含む半導体装置を示す断面図である。
【図４】本発明の一実施例による半導体装置の示す断面図である。
【図５】図５の導体片の配列の一例を示す平面図である。
【図６】図５の導体片の配列の他の一例を示す平面図である。
【図７】従来技術を示す図である。
【符号の説明】
１０…半導体装置
１２…半導体チップ
１４…インターポーザ
１６…ワイヤ
１８…封止樹脂
２０…はんだボール
２４、２６…導体片
２４ａ、２６ａ…ボンディングパッド
２４ｂ、２６ｂ…ボールランド
２８…電極パッド
Claims (1)
- 電極パッドを有する半導体チップと、該半導体チップが搭載され且つボンディングパッドとボールランドとを有するインターポーザと、該半導体チップの電極パッドと該インターポーザのボンディングパッドとを接続するワイヤと、該インターポーザのボールランドに接続された導電ボールとを備え、該ボンディングパッドと該ボールランドとは共通の導体片として形成され、該ボンディングパッドと該ボールランドとを含む１つの導体片と該ボンディングパッドと該ボールランドとを含むもう１つの導体片とは、互いに向かい合わせに対称に配置され、１組の該ボンディングパッドと該ボールランドとを含む共通の導体片の列と、もう１組の該ボンディングパッドと該ボールランドとを含む共通の導体片の列とが、半導体チップの一辺に対してほぼ平行に配置され、該１組の該ボンディングパッドと該ボールランドともう１組の該ボンディングパッドと該ボールランドとは半導体チップの一辺に対してほぼ垂直な線上で向かい合わせに配置されることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000082734A JP4493795B2 (ja) | 2000-03-23 | 2000-03-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000082734A JP4493795B2 (ja) | 2000-03-23 | 2000-03-23 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001274187A JP2001274187A (ja) | 2001-10-05 |
| JP4493795B2 true JP4493795B2 (ja) | 2010-06-30 |
Family
ID=18599497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000082734A Expired - Fee Related JP4493795B2 (ja) | 2000-03-23 | 2000-03-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4493795B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007035707A (ja) * | 2005-07-22 | 2007-02-08 | Ricoh Co Ltd | 高速シリアル伝送用半導体装置とその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63162533U (ja) * | 1987-04-09 | 1988-10-24 | ||
| JPH11163201A (ja) * | 1997-11-28 | 1999-06-18 | Hitachi Ltd | 半導体装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1022321A (ja) * | 1996-07-02 | 1998-01-23 | Oki Electric Ind Co Ltd | Ｉｃの実装構造 |
| JPH11111769A (ja) * | 1997-10-01 | 1999-04-23 | Sony Corp | 半導体装置 |
| JP3437477B2 (ja) * | 1999-02-10 | 2003-08-18 | シャープ株式会社 | 配線基板および半導体装置 |
-
2000
- 2000-03-23 JP JP2000082734A patent/JP4493795B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63162533U (ja) * | 1987-04-09 | 1988-10-24 | ||
| JPH11163201A (ja) * | 1997-11-28 | 1999-06-18 | Hitachi Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001274187A (ja) | 2001-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7687896B2 (en) | Semiconductor device having a stacked chip structure | |
| US5594275A (en) | J-leaded semiconductor package having a plurality of stacked ball grid array packages | |
| US5708304A (en) | Semiconductor device | |
| JP3429718B2 (ja) | 表面実装用基板及び表面実装構造 | |
| US7501709B1 (en) | BGA package with wiring schemes having reduced current loop paths to improve cross talk control and characteristic impedance | |
| US6340839B1 (en) | Hybrid integrated circuit | |
| US5726860A (en) | Method and apparatus to reduce cavity size and the bondwire length in three tier PGA packages by interdigitating the VCC/VSS | |
| US6566761B1 (en) | Electronic device package with high speed signal interconnect between die pad and external substrate pad | |
| JPS61274333A (ja) | 半導体装置 | |
| JP4493795B2 (ja) | 半導体装置 | |
| JPH1117058A (ja) | Ｂｇａパッケージ、その試験用ソケットおよびｂｇａパッケージの試験方法 | |
| JP2765567B2 (ja) | 半導体装置 | |
| US7042102B2 (en) | Semiconductor device | |
| JP3150560B2 (ja) | 半導体装置 | |
| US20030080418A1 (en) | Semiconductor device having power supply pads arranged between signal pads and substrate edge | |
| JPH0823047A (ja) | Ｂｇａ型半導体装置 | |
| KR20170105796A (ko) | 반도체 디바이스 | |
| US6882037B2 (en) | Die paddle for receiving an integrated circuit die in a plastic substrate | |
| JP2882396B2 (ja) | 半導体装置 | |
| JP3824545B2 (ja) | 配線基板、それを用いた半導体装置、それらの製造方法 | |
| JP3174238B2 (ja) | 半導体装置およびその製造方法 | |
| KR100771873B1 (ko) | 반도체 패키지 및 그 실장방법 | |
| JP3867875B2 (ja) | 半導体装置 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JP2000223618A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070223 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090310 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091215 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100210 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100330 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100407 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |