JPH11163201A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11163201A JPH11163201A JP32758097A JP32758097A JPH11163201A JP H11163201 A JPH11163201 A JP H11163201A JP 32758097 A JP32758097 A JP 32758097A JP 32758097 A JP32758097 A JP 32758097A JP H11163201 A JPH11163201 A JP H11163201A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- insulating film
- conductive wiring
- outer edge
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】ＢＧＡ型半導体装置において、温度変化が繰り
返し加わった際に、半導体素子の外形線と交差して端部
を横切るように配置された導電性配線に発生する断線を
防止する。 【解決手段】プリント配線基板などのインターポーザ表
面に形成される絶縁膜に温度変化が加わった際の変形量
を低減、もしくは拘束する手段を提供することによって
解決する。
返し加わった際に、半導体素子の外形線と交差して端部
を横切るように配置された導電性配線に発生する断線を
防止する。 【解決手段】プリント配線基板などのインターポーザ表
面に形成される絶縁膜に温度変化が加わった際の変形量
を低減、もしくは拘束する手段を提供することによって
解決する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子と外部
端子を電気的に接続する導電性配線を備えた半導体装置
に係り、特に導電性配線の信頼性を高めた半導体装置に
関する。
端子を電気的に接続する導電性配線を備えた半導体装置
に係り、特に導電性配線の信頼性を高めた半導体装置に
関する。
【０００２】
【従来の技術】半導体装置の高密度実装化に対応するた
め、多ピン化、小型化および高速化に適したボールグリ
ッドアレイ（ＢＧＡ）型の半導体装置が実用化されてい
る。ＢＧＡ型半導体装置は、半導体装置のパッケージの
面内にはんだバンプなどから外部端子を２次元配置した
構造となっている。ＢＧＡ型半導体装置では、半導体素
子と外部端子との電気的接続のため、表面、あるいは表
面および内部に導電性配線が形成されているインターポ
ーザと呼ばれる部材が用いられている。インターポーザ
にはガラス／エポキシなどを基材とするプリント配線基
板や、テープ・オートメイティド・ボンディング（ＴＡ
Ｂ）技術による半導体装置で用いられているポリイミド
などを基材として表面などに導電性配線を形成した絶縁
性テープなどが使用されている。
め、多ピン化、小型化および高速化に適したボールグリ
ッドアレイ（ＢＧＡ）型の半導体装置が実用化されてい
る。ＢＧＡ型半導体装置は、半導体装置のパッケージの
面内にはんだバンプなどから外部端子を２次元配置した
構造となっている。ＢＧＡ型半導体装置では、半導体素
子と外部端子との電気的接続のため、表面、あるいは表
面および内部に導電性配線が形成されているインターポ
ーザと呼ばれる部材が用いられている。インターポーザ
にはガラス／エポキシなどを基材とするプリント配線基
板や、テープ・オートメイティド・ボンディング（ＴＡ
Ｂ）技術による半導体装置で用いられているポリイミド
などを基材として表面などに導電性配線を形成した絶縁
性テープなどが使用されている。
【０００３】インターポーザにプリント配線基板を用い
た従来の半導体装置の例が米国特許ＮＯ．５２１６２７
８および特表平６−５０６３１９号公報などに開示され
ている。これら従来技術によるＢＧＡ型半導体装置の例
を図３０および図３１に示す。なお、図３０は従来のＢ
ＧＡ型半導体装置の断面図、図３１は図３０に示した従
来の半導体装置の半導体素子と封止樹脂と絶縁膜を取り
除いた状態での平面図である。
た従来の半導体装置の例が米国特許ＮＯ．５２１６２７
８および特表平６−５０６３１９号公報などに開示され
ている。これら従来技術によるＢＧＡ型半導体装置の例
を図３０および図３１に示す。なお、図３０は従来のＢ
ＧＡ型半導体装置の断面図、図３１は図３０に示した従
来の半導体装置の半導体素子と封止樹脂と絶縁膜を取り
除いた状態での平面図である。
【０００４】従来のＢＧＡ型半導体装置は半導体素子１
と、表面および内部に導電性配線が形成され、導電性配
線の一部を開口するように形成された絶縁膜３を有する
プリント配線基板４と、半導体素子１をプリント配線基
板表面に固着する接着部材５と、半導体素子１とプリン
ト配線基板の導電性配線とを電気的に接続する金属細線
６と、半導体素子１と金属細線６とプリント配線基板４
の半導体素子固着面４ａを封止する封止樹脂７と、外部
端子８とから構成されている。導電性配線は、表面配線
２とボンディングパッド２ａとスルーホール２ｂと内部
配線２ｃとランド２ｄとから構成されている。絶縁膜３
はソルダーレジストあるいはフォトレジストなどと呼ば
れており、スクリーン印刷法、フォト法などによって形
成される。絶縁膜にはエポキシ、ポリイミド、ポリブタ
ジエンなどの材料が用いられる。
と、表面および内部に導電性配線が形成され、導電性配
線の一部を開口するように形成された絶縁膜３を有する
プリント配線基板４と、半導体素子１をプリント配線基
板表面に固着する接着部材５と、半導体素子１とプリン
ト配線基板の導電性配線とを電気的に接続する金属細線
６と、半導体素子１と金属細線６とプリント配線基板４
の半導体素子固着面４ａを封止する封止樹脂７と、外部
端子８とから構成されている。導電性配線は、表面配線
２とボンディングパッド２ａとスルーホール２ｂと内部
配線２ｃとランド２ｄとから構成されている。絶縁膜３
はソルダーレジストあるいはフォトレジストなどと呼ば
れており、スクリーン印刷法、フォト法などによって形
成される。絶縁膜にはエポキシ、ポリイミド、ポリブタ
ジエンなどの材料が用いられる。
【０００５】金属細線６とプリント配線基板４の導電性
配線とは、半導体素子１の面外に配置されているボンデ
ィングパッド２ａで接続されている。ボンディングパッ
ド２ａ部分では、絶縁膜３に開口部３ａが形成されてお
り、金属細線６とボンディングパッド２ａが接合できる
ようになっている。外部端子８はプリント配線基板の外
部端子接合面４ｂに格子状に設けられており、半導体素
子１の面外および面内の両方に配置されている。半導体
素子１面内に配置される外部端子８と半導体素子１とを
電気的に接続するため、表面配線２はボンディングパッ
ド２ａから半導体素子１の面内に向かって半導体素子１
の外形線と交差するように連続して形成されており、表
面配線に連なるスルーホール２ｂあるいは内部配線２ｃ
を経て外部端子８が接合されるプリント配線基板の外部
端子接合面４ｂに形成されたランド２ｄまで形成されて
いる。ランド２ｄ部は、プリント配線基板の外部端子接
合面４ｂに設けられた絶縁膜９に開口部９ａが形成され
ており、ランド２ｄと外部端子８が接合できるようにな
っている。
配線とは、半導体素子１の面外に配置されているボンデ
ィングパッド２ａで接続されている。ボンディングパッ
ド２ａ部分では、絶縁膜３に開口部３ａが形成されてお
り、金属細線６とボンディングパッド２ａが接合できる
ようになっている。外部端子８はプリント配線基板の外
部端子接合面４ｂに格子状に設けられており、半導体素
子１の面外および面内の両方に配置されている。半導体
素子１面内に配置される外部端子８と半導体素子１とを
電気的に接続するため、表面配線２はボンディングパッ
ド２ａから半導体素子１の面内に向かって半導体素子１
の外形線と交差するように連続して形成されており、表
面配線に連なるスルーホール２ｂあるいは内部配線２ｃ
を経て外部端子８が接合されるプリント配線基板の外部
端子接合面４ｂに形成されたランド２ｄまで形成されて
いる。ランド２ｄ部は、プリント配線基板の外部端子接
合面４ｂに設けられた絶縁膜９に開口部９ａが形成され
ており、ランド２ｄと外部端子８が接合できるようにな
っている。
【０００６】
【発明が解決しようとする課題】従来の半導体装置で
は、半導体素子１の線膨張係数が２〜３×１０- 6／℃、
プリント配線基板の線膨張係数が１６×１０- 6／℃程度
であり、両者の線膨張係数に大きな差異がる。このよう
な構成の半導体装置に温度変化が加わると、両者の線膨
張係数差に起因した熱応力が両者の界面に発生するよう
になり、接着部材５にき裂やはく離などが発生する。接
着部材５にき裂などが発生すると、両者の界面に発生す
る熱応力は半導体素子１の端部１ａに集中してさらに大
きくなる。このような状況で温度変化が繰り返し加わる
と、図３２（従来のＢＧＡ型半導体装置の絶縁膜のき裂
の状態を示す断面図）に示すように、半導体素子の端部
１ａ部分から絶縁膜３のき裂１１が発生するようにな
る。
は、半導体素子１の線膨張係数が２〜３×１０- 6／℃、
プリント配線基板の線膨張係数が１６×１０- 6／℃程度
であり、両者の線膨張係数に大きな差異がる。このよう
な構成の半導体装置に温度変化が加わると、両者の線膨
張係数差に起因した熱応力が両者の界面に発生するよう
になり、接着部材５にき裂やはく離などが発生する。接
着部材５にき裂などが発生すると、両者の界面に発生す
る熱応力は半導体素子１の端部１ａに集中してさらに大
きくなる。このような状況で温度変化が繰り返し加わる
と、図３２（従来のＢＧＡ型半導体装置の絶縁膜のき裂
の状態を示す断面図）に示すように、半導体素子の端部
１ａ部分から絶縁膜３のき裂１１が発生するようにな
る。
【０００７】次に絶縁膜３のき裂１１の発生と成長のメ
カニズムを説明する。半導体素子１とプリント配線基板
４の線膨張係数差により発生する熱応力は両者の界面全
体で分担するが、接着部材５にき裂１０が発生すると、
このき裂１０の部分は応力を負担できなくなるため、半
導体素子の端部１ａに応力が集中するようになる。この
応力集中によって絶縁膜３にき裂１１が発生する。絶縁
膜３の線膨張係数が比較的大きいことと、接着部材５に
き裂が生じていることから、絶縁膜３は温度変化によっ
て自由に変形できるようになる。温度変化の繰り返しに
伴って、絶縁膜３のき裂１１は開口と閉口を繰り返しな
がら徐々に進行していき、いずれは絶縁膜３を横断した
き裂に成長するようになる。
カニズムを説明する。半導体素子１とプリント配線基板
４の線膨張係数差により発生する熱応力は両者の界面全
体で分担するが、接着部材５にき裂１０が発生すると、
このき裂１０の部分は応力を負担できなくなるため、半
導体素子の端部１ａに応力が集中するようになる。この
応力集中によって絶縁膜３にき裂１１が発生する。絶縁
膜３の線膨張係数が比較的大きいことと、接着部材５に
き裂が生じていることから、絶縁膜３は温度変化によっ
て自由に変形できるようになる。温度変化の繰り返しに
伴って、絶縁膜３のき裂１１は開口と閉口を繰り返しな
がら徐々に進行していき、いずれは絶縁膜３を横断した
き裂に成長するようになる。
【０００８】表面配線２が上記絶縁膜３のき裂１１の発
生個所である半導体素子端部１ａを横切るように、半導
体素子１の外縁部の内側（以下、内面ともいう）と外側
（以下、外面ともいう）とに連続して形成されている
と、き裂１１は表面配線２内部へも進行し、いずれは表
面配線２に断線が発生する可能性が大きくなる。表面配
線が断線すると半導体装置が正常に機能しなくなり、半
導体装置の信頼性を著しく低下させることになる。
生個所である半導体素子端部１ａを横切るように、半導
体素子１の外縁部の内側（以下、内面ともいう）と外側
（以下、外面ともいう）とに連続して形成されている
と、き裂１１は表面配線２内部へも進行し、いずれは表
面配線２に断線が発生する可能性が大きくなる。表面配
線が断線すると半導体装置が正常に機能しなくなり、半
導体装置の信頼性を著しく低下させることになる。
【０００９】同様の問題は、インターポーザとして表面
に導電性配線が形成されたＴＡＢ技術で用いられる絶縁
テープを使用した半導体装置においても発生する。
に導電性配線が形成されたＴＡＢ技術で用いられる絶縁
テープを使用した半導体装置においても発生する。
【００１０】本発明は、半導体素子の外縁部（以下、外
形線ともいう）と交差するように半導体素子の面内と面
外とに連続して形成されている導電性配線の断線を防止
・抑制し、信頼性の高い半導体装置を提供することを目
的とする。
形線ともいう）と交差するように半導体素子の面内と面
外とに連続して形成されている導電性配線の断線を防止
・抑制し、信頼性の高い半導体装置を提供することを目
的とする。
【００１１】
【課題を解決するための手段】上記の課題は、接着部材
にき裂などが発生したことによって生じる、温度変化が
加わった際の絶縁膜の大きな変形を低減もしくは拘束す
る手段を採用することによって解決することができる。
にき裂などが発生したことによって生じる、温度変化が
加わった際の絶縁膜の大きな変形を低減もしくは拘束す
る手段を採用することによって解決することができる。
【００１２】本発明は、一主面を有する基板と、この基
板の一主面に形成された導電性配線と、前記基板の一主
面と前記導電性配線との所望の領域に形成された絶縁膜
と、この絶縁膜の前記基板とは反対側に接着層を介して
配設された半導体素子とを備え、前記導電性配線が前記
半導体素子の外縁部より外側と前記半導体素子の外縁部
より内側とを結ぶように形成された半導体装置におい
て、以下の構成を備えたことを特徴とする。
板の一主面に形成された導電性配線と、前記基板の一主
面と前記導電性配線との所望の領域に形成された絶縁膜
と、この絶縁膜の前記基板とは反対側に接着層を介して
配設された半導体素子とを備え、前記導電性配線が前記
半導体素子の外縁部より外側と前記半導体素子の外縁部
より内側とを結ぶように形成された半導体装置におい
て、以下の構成を備えたことを特徴とする。
【００１３】（Ａ）前記導電性配線は前記半導体素子の
外縁部と対向する位置の幅が前記半導体素子の外縁部よ
り外側および／または内側と対向する位置の幅よりも広
くなるように形成されていること。
外縁部と対向する位置の幅が前記半導体素子の外縁部よ
り外側および／または内側と対向する位置の幅よりも広
くなるように形成されていること。
【００１４】（Ｂ）前記導電性配線のうち前記半導体の
外縁部を構成する各辺の中央部と対向する領域に形成さ
れた導電性配線は前記半導体素子の外縁部と対向する位
置の幅が前記半導体素子の外縁部より外側および／また
は内側と対向する位置の幅よりも広くなるように形成さ
れていること。
外縁部を構成する各辺の中央部と対向する領域に形成さ
れた導電性配線は前記半導体素子の外縁部と対向する位
置の幅が前記半導体素子の外縁部より外側および／また
は内側と対向する位置の幅よりも広くなるように形成さ
れていること。
【００１５】本発明が対象とする半導体装置では、基板
表面の導電性配線が一部の開口部を除いて絶縁膜により
被覆された状態になっている。導電性配線は銅（Ｃｕ）
もしくは銅の表面にめっきを施した材料によって形成さ
れる。導電性配線に用いる材料は絶縁膜の材料より通常
弾性係数が大きいため、温度変化時の絶縁膜の変形は、
導電性配線によって拘束されるようになっている。した
がって、導電性配線の配線幅を広くして絶縁膜内での導
電性配線が占める割合を多くすることにより、絶縁膜の
変形量を低減することができる。
表面の導電性配線が一部の開口部を除いて絶縁膜により
被覆された状態になっている。導電性配線は銅（Ｃｕ）
もしくは銅の表面にめっきを施した材料によって形成さ
れる。導電性配線に用いる材料は絶縁膜の材料より通常
弾性係数が大きいため、温度変化時の絶縁膜の変形は、
導電性配線によって拘束されるようになっている。した
がって、導電性配線の配線幅を広くして絶縁膜内での導
電性配線が占める割合を多くすることにより、絶縁膜の
変形量を低減することができる。
【００１６】図３３はＢＧＡ型半導体装置の１／４部分
を取り出し、半導体素子面内に導電性配線を１本形成し
たモデルで、導電性配線の周囲にき裂を導入し、半導体
装置を冷却した場合の導電性配線表面の応力と配線幅の
関係を有限要素法により解析した結果である。図３３よ
り配線幅増加による応力低減効果は明らかであり、実際
の半導体装置では、複数の導電性配線の配線幅を広くす
ることによって、さらに応力低減を図ることが可能とな
る。
を取り出し、半導体素子面内に導電性配線を１本形成し
たモデルで、導電性配線の周囲にき裂を導入し、半導体
装置を冷却した場合の導電性配線表面の応力と配線幅の
関係を有限要素法により解析した結果である。図３３よ
り配線幅増加による応力低減効果は明らかであり、実際
の半導体装置では、複数の導電性配線の配線幅を広くす
ることによって、さらに応力低減を図ることが可能とな
る。
【００１７】また、導電性配線の断線が発生する半導体
素子端部（外縁部）の直下部分において、導電性配線の
配線幅を広くすることにより、絶縁膜の変形量減少によ
る応力低減効果の他に、導電性配線にき裂が発生しても
断線に至るまでの寿命（温度変化の繰り返し回数）を長
くできる効果も得られる。
素子端部（外縁部）の直下部分において、導電性配線の
配線幅を広くすることにより、絶縁膜の変形量減少によ
る応力低減効果の他に、導電性配線にき裂が発生しても
断線に至るまでの寿命（温度変化の繰り返し回数）を長
くできる効果も得られる。
【００１８】さらにまた、方形の半導体素子を搭載した
半導体装置では、半導体素子の外形線を構成する４辺の
中央部分が平面ひずみ状態となり、発生する熱応力が大
きくなるため,この部分で導電性配線が断線する確率が
高くなる。また、配線幅を必要以上に広くすると半導体
装置内での配線容量が増大してノイズが発生し、半導体
素子の高速動作が阻害される要因となる。したがって、
少なくとも断線発生確率が大きくなる半導体素子の辺の
中央部分で、半導体素子の外形線と交差するように形成
された導電性配線の配線幅を広くすることによって、断
線を防止でき、半導体装置の特性も考慮した半導体装置
をえることができる。
半導体装置では、半導体素子の外形線を構成する４辺の
中央部分が平面ひずみ状態となり、発生する熱応力が大
きくなるため,この部分で導電性配線が断線する確率が
高くなる。また、配線幅を必要以上に広くすると半導体
装置内での配線容量が増大してノイズが発生し、半導体
素子の高速動作が阻害される要因となる。したがって、
少なくとも断線発生確率が大きくなる半導体素子の辺の
中央部分で、半導体素子の外形線と交差するように形成
された導電性配線の配線幅を広くすることによって、断
線を防止でき、半導体装置の特性も考慮した半導体装置
をえることができる。
【００１９】（Ｃ）前記導電性配線は群を成して形成さ
れており、この群を成して形成された導電性配線の両端
に位置する導電性配線は前記半導体素子の外縁部と対向
する位置の幅が前記半導体素子の外縁部より外側および
／または内側と対向する位置の幅よりも広くなるように
形成されていること。
れており、この群を成して形成された導電性配線の両端
に位置する導電性配線は前記半導体素子の外縁部と対向
する位置の幅が前記半導体素子の外縁部より外側および
／または内側と対向する位置の幅よりも広くなるように
形成されていること。
【００２０】本発明によっても、弾性係数の大きな導電
性配線が絶縁膜に対してプリント配線基板表面を占める
割合を大きくでき、絶縁膜の変形を拘束することができ
る。また、半導体装置の端子数が多く、導電性配線どう
しが接近して略平行に配置されている導電性配線群で
は、すべての導電性配線の配線幅を広くするのが困難な
場合がある。また、ＢＧＡ型半導体装置は高速動作が要
求される半導体素子を搭載する場合が多く、導電性配線
幅を必要以上に広くすると配線容量（インダクタンス）
が増大し、これによって高速動作が阻害されることがあ
る。そのため、配線幅を広げるのは最小限にとどめるこ
とが必要となる。前記導電性配線群では、少なくともそ
の端部に位置する導電性配線を内部の配線より広くする
ことによって、絶縁膜の変形を両端部でピン止めするこ
とができ、絶縁膜の変形量を低減できる。
性配線が絶縁膜に対してプリント配線基板表面を占める
割合を大きくでき、絶縁膜の変形を拘束することができ
る。また、半導体装置の端子数が多く、導電性配線どう
しが接近して略平行に配置されている導電性配線群で
は、すべての導電性配線の配線幅を広くするのが困難な
場合がある。また、ＢＧＡ型半導体装置は高速動作が要
求される半導体素子を搭載する場合が多く、導電性配線
幅を必要以上に広くすると配線容量（インダクタンス）
が増大し、これによって高速動作が阻害されることがあ
る。そのため、配線幅を広げるのは最小限にとどめるこ
とが必要となる。前記導電性配線群では、少なくともそ
の端部に位置する導電性配線を内部の配線より広くする
ことによって、絶縁膜の変形を両端部でピン止めするこ
とができ、絶縁膜の変形量を低減できる。
【００２１】（Ｄ）前記導電性配線は前記半導体の外縁
部を構成する各辺の中央部以外の領域と対向する前記基
板の領域に形成されていること。
部を構成する各辺の中央部以外の領域と対向する前記基
板の領域に形成されていること。
【００２２】方形の半導体素子を搭載した半導体装置で
は、半導体素子の外形線を構成する辺の中央部分が平面
ひずみ状態となり、発生する熱応力が大きくなるため,
この部分で導電性配線が断線する確率が高くなる。した
がって、上記中央部分には半導体素子の外形線と交差し
て端部を横切るような導電性配線が配置されないよう
に、導電性配線パターンを形成することで、断線発生の
可能性を小さくすることができる。
は、半導体素子の外形線を構成する辺の中央部分が平面
ひずみ状態となり、発生する熱応力が大きくなるため,
この部分で導電性配線が断線する確率が高くなる。した
がって、上記中央部分には半導体素子の外形線と交差し
て端部を横切るような導電性配線が配置されないよう
に、導電性配線パターンを形成することで、断線発生の
可能性を小さくすることができる。
【００２３】（Ｅ）前記導電性配線は前記半導体素子の
外縁部を斜めに横切るように形成されていること。
外縁部を斜めに横切るように形成されていること。
【００２４】導電性配線を半導体素子の外形線を斜めに
横切るように形成することによって、半導体素子の面内
において、導電性配線２が占める割合を大きくすること
ができ、絶縁膜の変形拘束効果が大きくなる。また、半
導体素子の外形線上での導電性配線の断面積が見掛け上
増加することから、配線にき裂が発生してから断線する
までの寿命が延びる効果も得ることができる。
横切るように形成することによって、半導体素子の面内
において、導電性配線２が占める割合を大きくすること
ができ、絶縁膜の変形拘束効果が大きくなる。また、半
導体素子の外形線上での導電性配線の断面積が見掛け上
増加することから、配線にき裂が発生してから断線する
までの寿命が延びる効果も得ることができる。
【００２５】（Ｆ）前記絶縁膜の弾性係数Ｅ１と前記接
着層の弾性係数Ｅ２との関係がＥ１≦Ｅ２となるように
構成したこと。
着層の弾性係数Ｅ２との関係がＥ１≦Ｅ２となるように
構成したこと。
【００２６】絶縁膜のき裂は、線膨張係数の大きな絶縁
膜自体が温度変化により収縮と膨張を繰り返すことによ
って発生、成長する。絶縁膜に用いられる材料はエポキ
シ樹脂、ポリイミド樹脂またはポリブタジエン樹脂など
であり、これらの材料の弾性係数は、通常接着部材の弾
性係数より大きくなっている。絶縁膜の弾性係数が大き
いとき裂の先端に発生する応力が緩和されないため、き
裂の成長はき裂が長くなるに従って加速されていく。絶
縁膜の弾性係数を小さくすると、き裂先端での変形が容
易となり、き裂先端の応力が緩和され、き裂の成長を抑
止することができる。
膜自体が温度変化により収縮と膨張を繰り返すことによ
って発生、成長する。絶縁膜に用いられる材料はエポキ
シ樹脂、ポリイミド樹脂またはポリブタジエン樹脂など
であり、これらの材料の弾性係数は、通常接着部材の弾
性係数より大きくなっている。絶縁膜の弾性係数が大き
いとき裂の先端に発生する応力が緩和されないため、き
裂の成長はき裂が長くなるに従って加速されていく。絶
縁膜の弾性係数を小さくすると、き裂先端での変形が容
易となり、き裂先端の応力が緩和され、き裂の成長を抑
止することができる。
【００２７】図３４はＢＧＡ型半導体装置の１／４部分
を取り出し、半導体素子面内に導電性配線を１本形成し
たモデルで、導電性配線の周囲にき裂を導入し、半導体
装置を冷却した場合のき裂先端の導電性配線表面の応力
と絶縁膜の弾性係数の関係を有限要素法により解析した
結果である。図から絶縁膜の弾性係数を小さくするとき
裂先端の応力も低減することが実証されている。
を取り出し、半導体素子面内に導電性配線を１本形成し
たモデルで、導電性配線の周囲にき裂を導入し、半導体
装置を冷却した場合のき裂先端の導電性配線表面の応力
と絶縁膜の弾性係数の関係を有限要素法により解析した
結果である。図から絶縁膜の弾性係数を小さくするとき
裂先端の応力も低減することが実証されている。
【００２８】（Ｇ）前記絶縁膜の弾性係数が１０Ｇｐａ
以上であること。
以上であること。
【００２９】導電性配線の断線発生の原因となる絶縁膜
のき裂は、接着部材にき裂やはく離が発生したことによ
って、絶縁膜の変形が自由になることで発生する。同様
に接着部材の弾性係数が小さいと、絶縁膜の変形を拘束
できなくなるため、絶縁膜にき裂が発生し易くなる。し
たがって、接着部材の弾性係数を大きくすることによっ
て温度変化時の絶縁膜の変形を拘束してやれば、絶縁膜
のき裂発生を抑止することが可能となる。
のき裂は、接着部材にき裂やはく離が発生したことによ
って、絶縁膜の変形が自由になることで発生する。同様
に接着部材の弾性係数が小さいと、絶縁膜の変形を拘束
できなくなるため、絶縁膜にき裂が発生し易くなる。し
たがって、接着部材の弾性係数を大きくすることによっ
て温度変化時の絶縁膜の変形を拘束してやれば、絶縁膜
のき裂発生を抑止することが可能となる。
【００３０】図３５は、ＢＧＡ型半導体装置の断面を取
り出したモデルで、半導体装置を冷却した際の半導体素
子端部での絶縁膜表面応力を、接着部材の弾性係数を変
えて有限要素法により解析した結果である。この解析で
は絶縁膜の弾性係数を２．５ＧＰａとしている。図から
接着部材の弾性係数を大きくしていくと絶縁膜の応力が
次第に低下していくのが明らかであるが、１０ＧＰａ程
度から応力の低下割合が小さくなっており、ほぼ一定の
値となっている。この結果から接着部材の弾性係数を１
０ＧＰａ以上に設定すれば絶縁膜の応力を低い値に維持
することができる。
り出したモデルで、半導体装置を冷却した際の半導体素
子端部での絶縁膜表面応力を、接着部材の弾性係数を変
えて有限要素法により解析した結果である。この解析で
は絶縁膜の弾性係数を２．５ＧＰａとしている。図から
接着部材の弾性係数を大きくしていくと絶縁膜の応力が
次第に低下していくのが明らかであるが、１０ＧＰａ程
度から応力の低下割合が小さくなっており、ほぼ一定の
値となっている。この結果から接着部材の弾性係数を１
０ＧＰａ以上に設定すれば絶縁膜の応力を低い値に維持
することができる。
【００３１】また、発明者らが行った試作評価では、接
着部材の弾性係数を１ＧＰａとした半導体装置には温度
変化の繰り返し１００回で絶縁膜にき裂が発生した。し
かしながら弾性係数を１７ＧＰａとしたものでは４００
回でも絶縁膜のき裂は発生しておらず、効果を確認する
ことができた。
着部材の弾性係数を１ＧＰａとした半導体装置には温度
変化の繰り返し１００回で絶縁膜にき裂が発生した。し
かしながら弾性係数を１７ＧＰａとしたものでは４００
回でも絶縁膜のき裂は発生しておらず、効果を確認する
ことができた。
【００３２】なお、接着部材の弾性係数を大きくしてい
くと、半導体素子とプリント配線基板の線膨張係数差に
よって半導体素子に発生する応力も大きくなり、半導体
素子に割れが発生する可能性が増大する。したがって、
接着部材に使用する弾性係数の範囲は１０ＧＰａを下限
とし、半導体素子に割れを発生させない値が上限とな
る。
くと、半導体素子とプリント配線基板の線膨張係数差に
よって半導体素子に発生する応力も大きくなり、半導体
素子に割れが発生する可能性が増大する。したがって、
接着部材に使用する弾性係数の範囲は１０ＧＰａを下限
とし、半導体素子に割れを発生させない値が上限とな
る。
【００３３】また本発明の半導体装置は、一主面を有す
る絶縁性テープと、この絶縁性テープの一主面に形成さ
れた導電性配線と、前記絶縁性テープの一主面と前記導
電性配線との所望の領域に形成された絶縁膜と、この絶
縁膜の前記絶縁性テープとは反対側に接着層を介して配
設された半導体素子とを備え、前記導電性配線は前記半
導体素子の外縁部より外側と前記半導体素子の外縁部よ
り内側とを結ぶように形成された半導体装置において、
以下の構成を備えたことを特徴とする。
る絶縁性テープと、この絶縁性テープの一主面に形成さ
れた導電性配線と、前記絶縁性テープの一主面と前記導
電性配線との所望の領域に形成された絶縁膜と、この絶
縁膜の前記絶縁性テープとは反対側に接着層を介して配
設された半導体素子とを備え、前記導電性配線は前記半
導体素子の外縁部より外側と前記半導体素子の外縁部よ
り内側とを結ぶように形成された半導体装置において、
以下の構成を備えたことを特徴とする。
【００３４】（Ｈ）前記半導体素子の端部の前記絶縁性
テープ側には前記導電性配線が露出していること。
テープ側には前記導電性配線が露出していること。
【００３５】すなわち、熱応力が集中する半導体素子端
部の直下部分からき裂が発生しやすい絶縁膜を取り除
き、この部分を絶縁膜よりじん性の大きな封止樹脂で覆
うことにより、き裂の発生と成長を抑制することができ
る。
部の直下部分からき裂が発生しやすい絶縁膜を取り除
き、この部分を絶縁膜よりじん性の大きな封止樹脂で覆
うことにより、き裂の発生と成長を抑制することができ
る。
【００３６】（Ｉ）前記半導体素子の外縁部よりも内側
では前記導電性配線との絶縁を要する領域に前記絶縁膜
が形成されていること。
では前記導電性配線との絶縁を要する領域に前記絶縁膜
が形成されていること。
【００３７】絶縁膜は導電性配線が他の導体部材などに
接触して短絡などを起こさないように保護するために設
けられている。したがって、絶縁膜を導電性配線の周囲
のみを覆うようにして半導体素子面内での絶縁膜の体積
を減らすことにより、温度変化時の絶縁膜の変形量を低
減することができる。
接触して短絡などを起こさないように保護するために設
けられている。したがって、絶縁膜を導電性配線の周囲
のみを覆うようにして半導体素子面内での絶縁膜の体積
を減らすことにより、温度変化時の絶縁膜の変形量を低
減することができる。
【００３８】（Ｊ）前記絶縁性テープの前記半導体素子
の外縁部よりも内側の領域と対向する領域には前記絶縁
膜の変形を拘束する部材が形成されていること。
の外縁部よりも内側の領域と対向する領域には前記絶縁
膜の変形を拘束する部材が形成されていること。
【００３９】変形拘束用の部材は箔状部材で形成するの
が望ましく、導電性材料と同じ材料で形成するのが良
い。また、方形の半導体素子を搭載した半導体装置で
は、半導体素子の外形線を構成する辺の中央部分が平面
ひずみ状態となり、発生する熱応力が大きくなるためこ
の部分で導電性配線が断線する確率が高くなる。したが
って、最低限半導体素子の辺の中央部分での絶縁膜の変
形を拘束すれば良い。
が望ましく、導電性材料と同じ材料で形成するのが良
い。また、方形の半導体素子を搭載した半導体装置で
は、半導体素子の外形線を構成する辺の中央部分が平面
ひずみ状態となり、発生する熱応力が大きくなるためこ
の部分で導電性配線が断線する確率が高くなる。したが
って、最低限半導体素子の辺の中央部分での絶縁膜の変
形を拘束すれば良い。
【００４０】また、前絶縁膜の弾性係数を、前記接着部
材の弾性係数と同等もしくはそれ以下とすることも有効
である。
材の弾性係数と同等もしくはそれ以下とすることも有効
である。
【００４１】絶縁膜のき裂は、線膨張係数が大きい絶縁
膜自体が、温度変化により収縮と膨張を繰り返すことに
よって発生、成長する。絶縁膜に用いられる材料はエポ
キシ樹脂、ポリイミド樹脂またはポリブタジエン樹脂な
どであり、これらの材料の弾性係数は、通常接着部材の
弾性係数より大きくなっている。絶縁膜の弾性係数が大
きいとき裂の先端に発生する応力が緩和されないため、
き裂の成長はき裂が長くなるに従って加速されていく。
絶縁膜の弾性係数を小さくすると、き裂先端での塑性変
形領域が拡大するためき裂先端の応力が緩和され、き裂
の成長を抑止することができる。
膜自体が、温度変化により収縮と膨張を繰り返すことに
よって発生、成長する。絶縁膜に用いられる材料はエポ
キシ樹脂、ポリイミド樹脂またはポリブタジエン樹脂な
どであり、これらの材料の弾性係数は、通常接着部材の
弾性係数より大きくなっている。絶縁膜の弾性係数が大
きいとき裂の先端に発生する応力が緩和されないため、
き裂の成長はき裂が長くなるに従って加速されていく。
絶縁膜の弾性係数を小さくすると、き裂先端での塑性変
形領域が拡大するためき裂先端の応力が緩和され、き裂
の成長を抑止することができる。
【００４２】
【発明の実施の形態】以下、本発明の実施形態を図面に
しめした実施例用いて詳細に説明する。 〔第１実施例〕図１は、本発明の第１実施例による半導
体装置の半導体素子と封止樹脂と絶縁膜とを取り除いた
状態での平面図であり、図２は図１に示した半導体装置
の断面図である。
しめした実施例用いて詳細に説明する。 〔第１実施例〕図１は、本発明の第１実施例による半導
体装置の半導体素子と封止樹脂と絶縁膜とを取り除いた
状態での平面図であり、図２は図１に示した半導体装置
の断面図である。
【００４３】図において、プリント配線基板４の表面お
よび内部には導電性配線が形成されており、導電性配線
は表面配線２、ボンディングパッド２ａ、スルーホール
２ｂ、内部配線２ｃ、およびランド２ｄとから構成され
ている。プリント配線基板４の表面４ａと４ｂには開口
部３ａおよび９ａが設けられた絶縁膜３および９が形成
されている。方形の半導体素子１はプリント配線基板の
半導体素子固着面４ａに接着部材５によって固着されて
いる。半導体素子１と導電性配線は金属細線６によって
電気的に接続されており、金属細線６は半導体素子１の
面外に設けられているボンディングパッド２ａに接合さ
れている。ボンディングパッド２ａ部分では絶縁膜３に
開口部３ａが設けられており、金属細線６が接合できる
ようになっている。導電性配線はボンディングパッド２
ａからプリント配線基板表面の表面配線２、プリント配
線基板４内部のスルーホール２ｂや内部配線２ｃを経て
プリント配線基板の外部端子接合面４ｂのランド２ｄま
で延びている。ランド２ｄに外部端子８が接合されるこ
とにより、半導体素子と外部端子は導電性配線によって
電気的に接続される。ランド２ｄ部分では、絶縁膜９に
開口部９ａが設けられており、外部端子８がランド２ｄ
に接合できるようになっている。半導体素子１と金属細
線６およびプリント配線基板の半導体素子固着面４ａは
封止樹脂７によって覆われている。
よび内部には導電性配線が形成されており、導電性配線
は表面配線２、ボンディングパッド２ａ、スルーホール
２ｂ、内部配線２ｃ、およびランド２ｄとから構成され
ている。プリント配線基板４の表面４ａと４ｂには開口
部３ａおよび９ａが設けられた絶縁膜３および９が形成
されている。方形の半導体素子１はプリント配線基板の
半導体素子固着面４ａに接着部材５によって固着されて
いる。半導体素子１と導電性配線は金属細線６によって
電気的に接続されており、金属細線６は半導体素子１の
面外に設けられているボンディングパッド２ａに接合さ
れている。ボンディングパッド２ａ部分では絶縁膜３に
開口部３ａが設けられており、金属細線６が接合できる
ようになっている。導電性配線はボンディングパッド２
ａからプリント配線基板表面の表面配線２、プリント配
線基板４内部のスルーホール２ｂや内部配線２ｃを経て
プリント配線基板の外部端子接合面４ｂのランド２ｄま
で延びている。ランド２ｄに外部端子８が接合されるこ
とにより、半導体素子と外部端子は導電性配線によって
電気的に接続される。ランド２ｄ部分では、絶縁膜９に
開口部９ａが設けられており、外部端子８がランド２ｄ
に接合できるようになっている。半導体素子１と金属細
線６およびプリント配線基板の半導体素子固着面４ａは
封止樹脂７によって覆われている。
【００４４】プリント配線基板の半導体素子固着面４ａ
に形成された表面配線２のうち、半導体素子１の外形線
と交差するように半導体素子端部１ａの直下部を横切る
表面配線１２には幅広部１３が設けられている。図１に
示した表面配線の幅広部１３は、半導体素子端部１ａ部
分からスルーホール２ｂ間の配線幅を広くすることによ
って形成されている。
に形成された表面配線２のうち、半導体素子１の外形線
と交差するように半導体素子端部１ａの直下部を横切る
表面配線１２には幅広部１３が設けられている。図１に
示した表面配線の幅広部１３は、半導体素子端部１ａ部
分からスルーホール２ｂ間の配線幅を広くすることによ
って形成されている。
【００４５】表面配線２には、銅（Ｃｕ）箔、あるいは
表面に金（Ａｕ）、ニッケル（Ｎｉ）などのメッキを施
した銅箔などを用いる。プリント配線基板４はガラス／
エポキシなどを基材とする材料から構成される。金属細
線６には金（Ａｕ）、銀（Ａｇ）、あるいはアルミ（Ａ
ｌ）などの材料を用いる。封止樹脂７には、例えばシリ
カ粒子を充てんしたエポキシ樹脂を用いる。外部端子８
には、半導体装置を実装する際に広く用いられているは
んだ（例えばＰｂ−Ｓｎ系共晶はんだ）を用いる。
表面に金（Ａｕ）、ニッケル（Ｎｉ）などのメッキを施
した銅箔などを用いる。プリント配線基板４はガラス／
エポキシなどを基材とする材料から構成される。金属細
線６には金（Ａｕ）、銀（Ａｇ）、あるいはアルミ（Ａ
ｌ）などの材料を用いる。封止樹脂７には、例えばシリ
カ粒子を充てんしたエポキシ樹脂を用いる。外部端子８
には、半導体装置を実装する際に広く用いられているは
んだ（例えばＰｂ−Ｓｎ系共晶はんだ）を用いる。
【００４６】本実施例の半導体装置によれば、温度変化
が加わった際の絶縁膜の変形を、幅広部を設けた表面配
線によって拘束することができ、絶縁膜のき裂の発生お
よび成長を抑止することができる。
が加わった際の絶縁膜の変形を、幅広部を設けた表面配
線によって拘束することができ、絶縁膜のき裂の発生お
よび成長を抑止することができる。
【００４７】図１に示した実施例では、幅広部１３を、
半導体素子端部１ａの直下部分からスルーホール２ｂ間
の表面配線２に形成する例を示した。絶縁膜３の変形量
は半導体素子１の中心で最小,端部で最大となり,端部１
ａの直下部で最大応力が発生するため、絶縁膜３のき裂
は半導体素子端部１ａ部分で発生する。このため、半導
体素子端部１ａ部分で絶縁膜の変形を拘束すれば,最低
限必要な効果が得られる。したがって,幅広部１３は図
３のように少なくとも半導体素子端部１ａの直下部分に
形成されていれば良い。図３のような実施例は、高速動
作の要求から配線容量を大きくできない半導体装置の場
合、特に有効となる。
半導体素子端部１ａの直下部分からスルーホール２ｂ間
の表面配線２に形成する例を示した。絶縁膜３の変形量
は半導体素子１の中心で最小,端部で最大となり,端部１
ａの直下部で最大応力が発生するため、絶縁膜３のき裂
は半導体素子端部１ａ部分で発生する。このため、半導
体素子端部１ａ部分で絶縁膜の変形を拘束すれば,最低
限必要な効果が得られる。したがって,幅広部１３は図
３のように少なくとも半導体素子端部１ａの直下部分に
形成されていれば良い。図３のような実施例は、高速動
作の要求から配線容量を大きくできない半導体装置の場
合、特に有効となる。
【００４８】〔第２実施例〕図４は、本発明の第２実施
例による半導体装置の半導体素子と封止樹脂と絶縁膜と
を取り除いた状態での平面図であり、図５は図４に示し
た半導体装置の断面図である。
例による半導体装置の半導体素子と封止樹脂と絶縁膜と
を取り除いた状態での平面図であり、図５は図４に示し
た半導体装置の断面図である。
【００４９】半導体装置としての基本構成は第１実施例
と共通しているので説明を省略する。本実施例では、表
面配線２のうち、プリント配線基板の半導体素子固着面
４ａに形成され、半導体素子１の外形線と交差するよう
に半導体素子端部１ａの直下部を横切る表面配線１２で
あって、半導体素子長辺の中央部分１ｂに配置されてい
る表面配線１２ａには、幅広部１３が設けられている。
図４に示した表面配線１２の幅広部１３は、半導体素子
端部１ａの直下部分からスルーホール２ｂ間の配線幅を
広くすることによって形成されている。
と共通しているので説明を省略する。本実施例では、表
面配線２のうち、プリント配線基板の半導体素子固着面
４ａに形成され、半導体素子１の外形線と交差するよう
に半導体素子端部１ａの直下部を横切る表面配線１２で
あって、半導体素子長辺の中央部分１ｂに配置されてい
る表面配線１２ａには、幅広部１３が設けられている。
図４に示した表面配線１２の幅広部１３は、半導体素子
端部１ａの直下部分からスルーホール２ｂ間の配線幅を
広くすることによって形成されている。
【００５０】本実施例のように方形の半導体素子１を搭
載した半導体装置では、例えば半導体素子長辺の中央部
分１ｂが平面ひずみ状態となり、中央部分１ｂの半導体
素子端部１ａの直下部に発生する応力が、半導体素子コ
ーナー部１ｃに発生する応力より大きくなる。したがっ
て、表面配線の断線は半導体素子長辺側の中央部分１ｂ
の端部１ａで発生する確率が大きいため、この部分の表
面配線２を幅広にして絶縁膜３の変形を拘束すること
で、表面配線の断線を防止することができる。
載した半導体装置では、例えば半導体素子長辺の中央部
分１ｂが平面ひずみ状態となり、中央部分１ｂの半導体
素子端部１ａの直下部に発生する応力が、半導体素子コ
ーナー部１ｃに発生する応力より大きくなる。したがっ
て、表面配線の断線は半導体素子長辺側の中央部分１ｂ
の端部１ａで発生する確率が大きいため、この部分の表
面配線２を幅広にして絶縁膜３の変形を拘束すること
で、表面配線の断線を防止することができる。
【００５１】本実施例では、表面配線が半導体素子の長
辺側端部を横切る例を示している。しかしながら、導電
性配線が半導体素子の短辺側端部を横切るように配置さ
れているような半導体装置では、短辺側の表面配線にも
幅広部１３を形成しても良い。
辺側端部を横切る例を示している。しかしながら、導電
性配線が半導体素子の短辺側端部を横切るように配置さ
れているような半導体装置では、短辺側の表面配線にも
幅広部１３を形成しても良い。
【００５２】図４に示した実施例では、幅広部１３を、
半導体素子端部１ａの直下部分からスルーホール２ｂ間
の表面配線２に形成する例を示した。絶縁膜３の変形量
は半導体素子１の中心で最小,端部で最大となり、端部
１ａの直下部で最大応力が発生するため、絶縁膜３のき
裂は半導体素子端部１ａ部分で発生する。このため、半
導体素子端部１ａ部分で絶縁膜の変形を拘束すれば,最
低限必要な効果が得られる。したがって,幅広部１３は
図６のように少なくとも半導体素子端部１ａの直下部分
に形成されていれば良い。図６のような実施例は、高速
動作の要求から配線容量を大きくできない半導体装置の
場合、特に有効となる。
半導体素子端部１ａの直下部分からスルーホール２ｂ間
の表面配線２に形成する例を示した。絶縁膜３の変形量
は半導体素子１の中心で最小,端部で最大となり、端部
１ａの直下部で最大応力が発生するため、絶縁膜３のき
裂は半導体素子端部１ａ部分で発生する。このため、半
導体素子端部１ａ部分で絶縁膜の変形を拘束すれば,最
低限必要な効果が得られる。したがって,幅広部１３は
図６のように少なくとも半導体素子端部１ａの直下部分
に形成されていれば良い。図６のような実施例は、高速
動作の要求から配線容量を大きくできない半導体装置の
場合、特に有効となる。
【００５３】〔第３実施例〕図７は、本発明の第３実施
例による半導体装置の半導体素子と封止樹脂と絶縁膜と
を取り除いた状態での平面図であり、図８は図７に示し
た半導体装置の断面図である。
例による半導体装置の半導体素子と封止樹脂と絶縁膜と
を取り除いた状態での平面図であり、図８は図７に示し
た半導体装置の断面図である。
【００５４】半導体装置としての基本構成は第１実施例
と共通しているので説明を省略する。本実施例では、プ
リント配線基板の半導体素子固着面４ａに形成されてい
る表面配線２のうち、複数の表面配線どうしが略平行に
半導体素子１の外形線と交差するように端部１ａを横切
る表面配線群１４では、表面配線群の端部１４ａに位置
する表面配線に幅広部１３が設けられており、表面配線
群の内部１４ｂに位置する表面配線より配線幅が広くな
っている。図７に示した導電性配線の幅広部１３は、半
導体素子端部１ａ部分からスルーホール２ｂ間の配線幅
を広くすることによって形成されている。
と共通しているので説明を省略する。本実施例では、プ
リント配線基板の半導体素子固着面４ａに形成されてい
る表面配線２のうち、複数の表面配線どうしが略平行に
半導体素子１の外形線と交差するように端部１ａを横切
る表面配線群１４では、表面配線群の端部１４ａに位置
する表面配線に幅広部１３が設けられており、表面配線
群の内部１４ｂに位置する表面配線より配線幅が広くな
っている。図７に示した導電性配線の幅広部１３は、半
導体素子端部１ａ部分からスルーホール２ｂ間の配線幅
を広くすることによって形成されている。
【００５５】本実施例に示した半導体装置によれば、前
記表面配線群の少なくとも端部に位置する表面配線に幅
広部を形成することにより、温度変化が加わった際の絶
縁膜の変形を両端部の幅広部を設けた表面配線によって
ピン止めすることができ、絶縁膜のき裂の発生および成
長を抑止することができる。また、図７の実施例は、配
線容量の増加を最小限にすることができるため、特に高
速動作が要求される半導体装置で有効となる。
記表面配線群の少なくとも端部に位置する表面配線に幅
広部を形成することにより、温度変化が加わった際の絶
縁膜の変形を両端部の幅広部を設けた表面配線によって
ピン止めすることができ、絶縁膜のき裂の発生および成
長を抑止することができる。また、図７の実施例は、配
線容量の増加を最小限にすることができるため、特に高
速動作が要求される半導体装置で有効となる。
【００５６】図７に示した実施例では、幅広部１３を、
表面配線群１４の端部１４ａに位置する表面配線２の半
導体素子端部１ａ直下部分からスルーホール２ｂ間に形
成する例を示した。絶縁膜３の変形量は半導体素子１の
端部で最大となるため,絶縁膜３のき裂は半導体素子端
部１ａの直下部分で発生するようになる。このため、半
導体素子端部１ａ部分で絶縁膜の変形を拘束すれば,最
低限必要な効果が得られる。したがって,幅広部１３は
図９のように少なくとも半導体素子端部１ａの直下部分
に形成されていれば良い。図９のような実施例は、高速
動作の要求から配線容量を大きくできない半導体装置の
場合、特に有効となる。
表面配線群１４の端部１４ａに位置する表面配線２の半
導体素子端部１ａ直下部分からスルーホール２ｂ間に形
成する例を示した。絶縁膜３の変形量は半導体素子１の
端部で最大となるため,絶縁膜３のき裂は半導体素子端
部１ａの直下部分で発生するようになる。このため、半
導体素子端部１ａ部分で絶縁膜の変形を拘束すれば,最
低限必要な効果が得られる。したがって,幅広部１３は
図９のように少なくとも半導体素子端部１ａの直下部分
に形成されていれば良い。図９のような実施例は、高速
動作の要求から配線容量を大きくできない半導体装置の
場合、特に有効となる。
【００５７】〔第４実施例〕図１０は、本発明の第４実
施例による半導体装置の半導体素子と封止樹脂と絶縁膜
とを取り除いた状態での平面図であり、図１１は図１０
に示した半導体装置の断面図である。
施例による半導体装置の半導体素子と封止樹脂と絶縁膜
とを取り除いた状態での平面図であり、図１１は図１０
に示した半導体装置の断面図である。
【００５８】半導体装置としての基本構成は第１実施例
と共通しているので説明を省略する。本実施例では、プ
リント配線基板の半導体素子固着面４ａにおいて、半導
体素子の長辺側中央部分１ｂでは、半導体素子１の外形
線と交差するように端部１ａを横切る表面配線２が設け
られていない。この部分の表面配線２は、ボンディング
パッド２ａからプリント配線基板４の外方に向かって延
びており,スルーホール２ｂと内部配線２ｃを経てラン
ド２ｄへ接続されている。したがって、中央部分１ｂの
半導体素子端部１ａの直下部分では、プリント配線基板
の半導体素子固着面４ａに絶縁膜３と接着部材５のみが
設けられている。一方、半導体素子のコーナー１ｃの近
傍部分では、半導体素子端部１ａを横切るように表面配
線２が形成されている。
と共通しているので説明を省略する。本実施例では、プ
リント配線基板の半導体素子固着面４ａにおいて、半導
体素子の長辺側中央部分１ｂでは、半導体素子１の外形
線と交差するように端部１ａを横切る表面配線２が設け
られていない。この部分の表面配線２は、ボンディング
パッド２ａからプリント配線基板４の外方に向かって延
びており,スルーホール２ｂと内部配線２ｃを経てラン
ド２ｄへ接続されている。したがって、中央部分１ｂの
半導体素子端部１ａの直下部分では、プリント配線基板
の半導体素子固着面４ａに絶縁膜３と接着部材５のみが
設けられている。一方、半導体素子のコーナー１ｃの近
傍部分では、半導体素子端部１ａを横切るように表面配
線２が形成されている。
【００５９】本実施例のように方形の半導体素子１を搭
載した半導体装置では、例えば半導体素子長辺側の中央
部分１ｂが平面ひずみ状態となり、中央部分１ｂの半導
体素子端部１ａ直下部分に発生する応力が、半導体素子
コーナー部１ｃに発生する応力より大きくなる。このた
め導電性配線の断線は半導体素子長辺側の中央部分１ｂ
の端部１ａ直下部分で発生する確率が大きくなる。した
がって、半導体素子長辺側の中央部分１ｂでは、表面配
線２が半導体素子端部１ａを横切らないように引き回す
ことにより、絶縁膜３のき裂に起因する導電性配線の断
線を防止することができる。
載した半導体装置では、例えば半導体素子長辺側の中央
部分１ｂが平面ひずみ状態となり、中央部分１ｂの半導
体素子端部１ａ直下部分に発生する応力が、半導体素子
コーナー部１ｃに発生する応力より大きくなる。このた
め導電性配線の断線は半導体素子長辺側の中央部分１ｂ
の端部１ａ直下部分で発生する確率が大きくなる。した
がって、半導体素子長辺側の中央部分１ｂでは、表面配
線２が半導体素子端部１ａを横切らないように引き回す
ことにより、絶縁膜３のき裂に起因する導電性配線の断
線を防止することができる。
【００６０】〔第５実施例〕図１２は本発明の第５実施
例による半導体装置の半導体素子と封止樹脂と絶縁膜と
を取り除いた状態での平面図であり、図１３は図１２に
示した半導体装置の断面図である。
例による半導体装置の半導体素子と封止樹脂と絶縁膜と
を取り除いた状態での平面図であり、図１３は図１２に
示した半導体装置の断面図である。
【００６１】半導体装置としての基本構成は第１実施例
と共通しているので説明を省略する。本実施例では、プ
リント配線基板の半導体素子固着面４ａに形成された表
面配線２であって、半導体素子１の外形線と交差して半
導体素子端部１ａを横切るように形成される表面配線１
２のうち、半導体素子長辺側の中央部分１ｂに配置され
た表面配線１２は、半導体素子１の外形線に対して斜め
に半導体素子端部１ａを横切るように形成されている。
と共通しているので説明を省略する。本実施例では、プ
リント配線基板の半導体素子固着面４ａに形成された表
面配線２であって、半導体素子１の外形線と交差して半
導体素子端部１ａを横切るように形成される表面配線１
２のうち、半導体素子長辺側の中央部分１ｂに配置され
た表面配線１２は、半導体素子１の外形線に対して斜め
に半導体素子端部１ａを横切るように形成されている。
【００６２】表面配線１２を半導体素子の端部１ａを斜
めに横切るように形成することによって、直角に横切る
場合よりも半導体素子１の面内での表面配線２が占める
割合を大きくすることができ、絶縁膜の変形拘束効果が
大きくなる。また、半導体素子外形線上での表面配線の
断面積が見掛け上増加することから、配線にき裂が発生
してから断線するまでの寿命が延びる効果も得ることが
できる。
めに横切るように形成することによって、直角に横切る
場合よりも半導体素子１の面内での表面配線２が占める
割合を大きくすることができ、絶縁膜の変形拘束効果が
大きくなる。また、半導体素子外形線上での表面配線の
断面積が見掛け上増加することから、配線にき裂が発生
してから断線するまでの寿命が延びる効果も得ることが
できる。
【００６３】本実施例のように方形の半導体素子１を搭
載した半導体装置では、例えば半導体素子長辺側の中央
部分１ｂが平面ひずみ状態となり、この部分の半導体素
子端部１ａの直下部分に発生する応力が大きくなる。こ
のため導電性配線の断線は半導体素子長辺側の中央部分
１ｂで発生する確率が大きくなっている。したがって、
少なくとも中央部分１ｂでの絶縁膜３の変形を拘束して
変形量を低減することが必要となる。
載した半導体装置では、例えば半導体素子長辺側の中央
部分１ｂが平面ひずみ状態となり、この部分の半導体素
子端部１ａの直下部分に発生する応力が大きくなる。こ
のため導電性配線の断線は半導体素子長辺側の中央部分
１ｂで発生する確率が大きくなっている。したがって、
少なくとも中央部分１ｂでの絶縁膜３の変形を拘束して
変形量を低減することが必要となる。
【００６４】〔第６実施例〕図１４は本発明の第６実施
例による半導体装置の断面図である。
例による半導体装置の断面図である。
【００６５】半導体装置としての基本構成は第１実施例
と共通しているので説明を省略する。本実施例の半導体
装置では、絶縁膜３を、接着部材５の弾性係数と同等か
それ以下の弾性係数を有する材料で形成する。絶縁膜３
を低弾性化することによって、絶縁膜３にき裂が発生し
た場合でも、絶縁膜自体の変形が容易となるため、き裂
の先端に発生する応力を変形によって緩和することがで
きる。そのため、温度変化の繰り返しによるき裂の成長
を抑制する効果を得ることができ、表面配線の断線を防
止することができる。
と共通しているので説明を省略する。本実施例の半導体
装置では、絶縁膜３を、接着部材５の弾性係数と同等か
それ以下の弾性係数を有する材料で形成する。絶縁膜３
を低弾性化することによって、絶縁膜３にき裂が発生し
た場合でも、絶縁膜自体の変形が容易となるため、き裂
の先端に発生する応力を変形によって緩和することがで
きる。そのため、温度変化の繰り返しによるき裂の成長
を抑制する効果を得ることができ、表面配線の断線を防
止することができる。
【００６６】接着部材５には通常弾性係数が１ＧＰａ程
度の材料が使用される。したがって、絶縁膜３には、弾
性係数が１ＧＰａ以下の材料を選択して使用するのが望
ましい。
度の材料が使用される。したがって、絶縁膜３には、弾
性係数が１ＧＰａ以下の材料を選択して使用するのが望
ましい。
【００６７】上記したように絶縁膜３の低弾性化によっ
て絶縁膜３のき裂発生および成長を抑止できるようにな
るが、プリント配線基板４の製作上の制約などから、絶
縁膜３の弾性係数を低くできない場合がある。このよう
な場合は、接着部材５の弾性係数を大きくすることによ
って絶縁膜３に発生する応力を低減し、絶縁膜３のき裂
発生を抑止するのが望ましい。通常使用される絶縁膜３
の弾性係数は２．５ＧＰａ程度であり、この絶縁膜３を
使用する場合は、接着部材５の弾性係数を１０ＧＰａ以
上に設定する。接着部材５に弾性係数の大きな材料を用
いることによって絶縁膜３の温度変化時の変形を拘束で
き、絶縁膜３のき裂発生を抑止することが可能となる。
て絶縁膜３のき裂発生および成長を抑止できるようにな
るが、プリント配線基板４の製作上の制約などから、絶
縁膜３の弾性係数を低くできない場合がある。このよう
な場合は、接着部材５の弾性係数を大きくすることによ
って絶縁膜３に発生する応力を低減し、絶縁膜３のき裂
発生を抑止するのが望ましい。通常使用される絶縁膜３
の弾性係数は２．５ＧＰａ程度であり、この絶縁膜３を
使用する場合は、接着部材５の弾性係数を１０ＧＰａ以
上に設定する。接着部材５に弾性係数の大きな材料を用
いることによって絶縁膜３の温度変化時の変形を拘束で
き、絶縁膜３のき裂発生を抑止することが可能となる。
【００６８】〔第７実施例〕図１５は本発明の第７実施
例による半導体装置の封止樹脂と接着部材と絶縁膜とを
取り除いた状態での平面図であり、図１６は図１５に示
した半導体装置の断面図である。
例による半導体装置の封止樹脂と接着部材と絶縁膜とを
取り除いた状態での平面図であり、図１６は図１５に示
した半導体装置の断面図である。
【００６９】図において、絶縁性テープ１５の半導体素
子固着面１５ａには導電性配線と絶縁膜３が形成されて
おり、導電性配線は表面配線２とボンディングパッド２
ａとランド２ｄとから構成されている。絶縁膜３にはボ
ンディングパッド２ａを露出させる開口部３ａが設けら
れている。方形の半導体素子１は絶縁性テープ１５の半
導体素子固着面１５ａに接着部材５によって固着されて
いる。半導体素子１と導電性配線は金属細線６によって
電気的に接続されており、金属細線６は半導体素子１の
面外に位置するボンディングパッド２ａに接合されてい
る。ボンディングパッド２ａ部分では絶縁膜３に開口部
３ａが設けられており、金属細線６が接合できるように
なっている。表面配線２はボンディングパッド２ａから
半導体素子１の面内に配置されているランド２ｄまで半
導体素子１の外形線と交差して端部１ａを横切るように
形成されている。ランド２ｄが設けられている部分では
絶縁性テープ１５に開口部１６が形成されており、外部
端子８が開口部１６の内部でランド２ｄに接合されてい
る。外部端子８は絶縁性テープ１５の半導体素子固着面
１５ａとは反対側の外部端子接合面１５ｂに設けられて
おり、半導体装置を実装する場合に、実装基板の所定の
位置に接合される。半導体素子１と金属細線６および絶
縁性テープの半導体素子固着面１５ａは封止樹脂７によ
って覆われている。
子固着面１５ａには導電性配線と絶縁膜３が形成されて
おり、導電性配線は表面配線２とボンディングパッド２
ａとランド２ｄとから構成されている。絶縁膜３にはボ
ンディングパッド２ａを露出させる開口部３ａが設けら
れている。方形の半導体素子１は絶縁性テープ１５の半
導体素子固着面１５ａに接着部材５によって固着されて
いる。半導体素子１と導電性配線は金属細線６によって
電気的に接続されており、金属細線６は半導体素子１の
面外に位置するボンディングパッド２ａに接合されてい
る。ボンディングパッド２ａ部分では絶縁膜３に開口部
３ａが設けられており、金属細線６が接合できるように
なっている。表面配線２はボンディングパッド２ａから
半導体素子１の面内に配置されているランド２ｄまで半
導体素子１の外形線と交差して端部１ａを横切るように
形成されている。ランド２ｄが設けられている部分では
絶縁性テープ１５に開口部１６が形成されており、外部
端子８が開口部１６の内部でランド２ｄに接合されてい
る。外部端子８は絶縁性テープ１５の半導体素子固着面
１５ａとは反対側の外部端子接合面１５ｂに設けられて
おり、半導体装置を実装する場合に、実装基板の所定の
位置に接合される。半導体素子１と金属細線６および絶
縁性テープの半導体素子固着面１５ａは封止樹脂７によ
って覆われている。
【００７０】半導体素子端部１ａを横切る表面配線２の
うち、半導体素子１各辺の中央部分１ｂに配置されてい
る表面配線２には、幅広部１３が形成されている。図１
５に示した表面配線２の幅広部１３は、半導体素子端部
１ａ部分からランド２ｄ間の配線幅を広くすることによ
って形成されている。
うち、半導体素子１各辺の中央部分１ｂに配置されてい
る表面配線２には、幅広部１３が形成されている。図１
５に示した表面配線２の幅広部１３は、半導体素子端部
１ａ部分からランド２ｄ間の配線幅を広くすることによ
って形成されている。
【００７１】表面配線２などの導電性配線には、銅（Ｃ
ｕ）箔、あるいは表面に金（Ａｕ）、ニッケル（Ｎｉ）
などのメッキを施した銅箔などを用いる。絶縁性テープ
１５はポリイミド、ガラス／エポキシなどの材料から構
成される。金属細線６には金（Ａｕ）、銀（Ａｇ）ある
いはアルミ（Ａｌ）などの材料を用いる。接着部材５に
は例えばエポキシ樹脂を基材とする材料を用いる。封止
樹脂７には、例えばシリカ粒子を充てんしたエポキシ樹
脂を用いる。外部端子８には、半導体装置を実装する際
に広く用いられているはんだ（例えばＰｂ−Ｓｎ系共晶
はんだ）を用いる。
ｕ）箔、あるいは表面に金（Ａｕ）、ニッケル（Ｎｉ）
などのメッキを施した銅箔などを用いる。絶縁性テープ
１５はポリイミド、ガラス／エポキシなどの材料から構
成される。金属細線６には金（Ａｕ）、銀（Ａｇ）ある
いはアルミ（Ａｌ）などの材料を用いる。接着部材５に
は例えばエポキシ樹脂を基材とする材料を用いる。封止
樹脂７には、例えばシリカ粒子を充てんしたエポキシ樹
脂を用いる。外部端子８には、半導体装置を実装する際
に広く用いられているはんだ（例えばＰｂ−Ｓｎ系共晶
はんだ）を用いる。
【００７２】本実施例の半導体装置によれば、温度変化
が加わった際の絶縁膜の変形を、幅広部を設けた表面配
線によって拘束することができ、絶縁膜のき裂の発生お
よび成長を抑止することができる。
が加わった際の絶縁膜の変形を、幅広部を設けた表面配
線によって拘束することができ、絶縁膜のき裂の発生お
よび成長を抑止することができる。
【００７３】幅広部１３は、少なくとも図１５のように
半導体素子１の各辺の中央部分１ｂに配置されている表
面配線２に形成されていれば良い。本実施例のように方
形の半導体素子１を搭載した半導体装置では、半導体素
子各辺の中央部分１ｂが平面ひずみ状態となり、半導体
素子端部１ａの直下部に発生する応力が大きくなる。し
たがって、表面配線２の断線はこの位置で発生する確率
が大きくなるため、この部分での絶縁膜３の変位を拘束
することで、表面配線の断線を防止することができる。
半導体素子１の各辺の中央部分１ｂに配置されている表
面配線２に形成されていれば良い。本実施例のように方
形の半導体素子１を搭載した半導体装置では、半導体素
子各辺の中央部分１ｂが平面ひずみ状態となり、半導体
素子端部１ａの直下部に発生する応力が大きくなる。し
たがって、表面配線２の断線はこの位置で発生する確率
が大きくなるため、この部分での絶縁膜３の変位を拘束
することで、表面配線の断線を防止することができる。
【００７４】図１５に示した実施例では、半導体素子１
と導電性配線との電気的接続に金属細線６を用いる例を
示している。両者の接続は金属細線以外の方法で行って
も良く、例えばＴＡＢ技術で用いる箔状リードやフリッ
プチップ技術による微細なバンプを用いた接続を行う。
と導電性配線との電気的接続に金属細線６を用いる例を
示している。両者の接続は金属細線以外の方法で行って
も良く、例えばＴＡＢ技術で用いる箔状リードやフリッ
プチップ技術による微細なバンプを用いた接続を行う。
【００７５】また、図１５に示した実施例では、幅広部
１３を、半導体素子端部１ａ部分からランド２ｄ間の表
面配線２に形成する例を示した。絶縁膜３の変形量は半
導体素子１の中心で最小、端部１ａで最大となるため、
絶縁膜３のき裂は半導体素子端部１ａ部分で発生する。
このため半導体素子端部１ａ部分で絶縁膜３の変形を拘
束すれば、最低限必要な効果を得ることができる。した
がって,幅広部１３は図１７の平面図に示すように、少
なくとも半導体素子端部１ａの直下部分に形成されてい
れば良い。なお、図１８は図１７に示した半導体装置の
断面図である。図１７のような実施例は、高速動作の要
求から配線容量を大きくできない半導体装置の場合、特
に有効となる。
１３を、半導体素子端部１ａ部分からランド２ｄ間の表
面配線２に形成する例を示した。絶縁膜３の変形量は半
導体素子１の中心で最小、端部１ａで最大となるため、
絶縁膜３のき裂は半導体素子端部１ａ部分で発生する。
このため半導体素子端部１ａ部分で絶縁膜３の変形を拘
束すれば、最低限必要な効果を得ることができる。した
がって,幅広部１３は図１７の平面図に示すように、少
なくとも半導体素子端部１ａの直下部分に形成されてい
れば良い。なお、図１８は図１７に示した半導体装置の
断面図である。図１７のような実施例は、高速動作の要
求から配線容量を大きくできない半導体装置の場合、特
に有効となる。
【００７６】〔第８実施例〕図１９は本発明の第８実施
例による半導体装置を半導体素子と封止樹脂と絶縁膜と
を取り除いた状態での平面図であり、図２０は図１９に
示した半導体装置の断面図である。
例による半導体装置を半導体素子と封止樹脂と絶縁膜と
を取り除いた状態での平面図であり、図２０は図１９に
示した半導体装置の断面図である。
【００７７】半導体装置としての基本構成は第７実施例
と共通しているので説明を省略する。本実施例では、表
面配線２のうち、複数の表面配線２どうしが略平行に配
置されている表面配線群１４では、表面配線群の端部１
４ａに位置する表面配線に幅広部１３が設けられてお
り、表面配線群の内部１４ｂに位置する表面配線より配
線幅が広くなっている。図１９に示した表面配線の幅広
部１３は、半導体素子端部１ａ部分からランド２ｄ間の
配線幅を広くすることによって形成されている。
と共通しているので説明を省略する。本実施例では、表
面配線２のうち、複数の表面配線２どうしが略平行に配
置されている表面配線群１４では、表面配線群の端部１
４ａに位置する表面配線に幅広部１３が設けられてお
り、表面配線群の内部１４ｂに位置する表面配線より配
線幅が広くなっている。図１９に示した表面配線の幅広
部１３は、半導体素子端部１ａ部分からランド２ｄ間の
配線幅を広くすることによって形成されている。
【００７８】本実施例に示した半導体装置によれば、前
記表面配線群の少なくとも端部に位置する表面配線に幅
広部を形成することにより、温度変化が加わった際の絶
縁膜の変形を両端部の幅広部を設けた導電性配線によっ
てピン止めすることができ、絶縁膜のき裂の発生および
成長を抑止することができる。
記表面配線群の少なくとも端部に位置する表面配線に幅
広部を形成することにより、温度変化が加わった際の絶
縁膜の変形を両端部の幅広部を設けた導電性配線によっ
てピン止めすることができ、絶縁膜のき裂の発生および
成長を抑止することができる。
【００７９】図１９に示した実施例では、幅広部１３を
表面配線群１４の両端部１４ａに位置する表面配線２の
半導体素子端部１ａ部分からランド２ｄまでに形成する
例を示した。絶縁膜３の変形量は半導体素子端部１ａで
最大となるため、絶縁膜３のき裂は端部１ａ部分で発生
する。このため、半導体素子端部１ａ部分で絶縁膜の変
形を拘束すれば、最低限必要な効果が得られる。したが
って、幅広部１３は半導体素子端部１ａの直下部分に少
なくとも形成されていれば良い。このように幅広部の形
成範囲を小さくするのは、高速動作の要求から配線容量
を大きくすることができない半導体装置の場合有効とな
る。
表面配線群１４の両端部１４ａに位置する表面配線２の
半導体素子端部１ａ部分からランド２ｄまでに形成する
例を示した。絶縁膜３の変形量は半導体素子端部１ａで
最大となるため、絶縁膜３のき裂は端部１ａ部分で発生
する。このため、半導体素子端部１ａ部分で絶縁膜の変
形を拘束すれば、最低限必要な効果が得られる。したが
って、幅広部１３は半導体素子端部１ａの直下部分に少
なくとも形成されていれば良い。このように幅広部の形
成範囲を小さくするのは、高速動作の要求から配線容量
を大きくすることができない半導体装置の場合有効とな
る。
【００８０】〔第９実施例〕図２１は本発明の第９実施
例による半導体装置を半導体素子と封止樹脂と絶縁膜と
を取り除いた状態での平面図であり、図２２は図２１に
示した半導体装置の断面図である。
例による半導体装置を半導体素子と封止樹脂と絶縁膜と
を取り除いた状態での平面図であり、図２２は図２１に
示した半導体装置の断面図である。
【００８１】半導体装置としての基本構成は第７実施例
と共通しているので説明を省略する。本実施例では、表
面配線２のうち、半導体素子の端部１ａを横切るように
引き延ばされている表面配線１２の配線幅は、これ以外
の表面配線２より広くなっている。図２１に示した半導
体素子端部１ａを横切る表面配線１２は、ボンディング
パッド２ａからランド２ｄ間の全配線の幅が広くなって
いる。
と共通しているので説明を省略する。本実施例では、表
面配線２のうち、半導体素子の端部１ａを横切るように
引き延ばされている表面配線１２の配線幅は、これ以外
の表面配線２より広くなっている。図２１に示した半導
体素子端部１ａを横切る表面配線１２は、ボンディング
パッド２ａからランド２ｄ間の全配線の幅が広くなって
いる。
【００８２】本実施例の半導体装置によれば、温度変化
が加わった際の絶縁膜の変形を、幅広部を設けた表面配
線によって拘束することができ、絶縁膜のき裂の発生お
よび成長を抑止することができる。
が加わった際の絶縁膜の変形を、幅広部を設けた表面配
線によって拘束することができ、絶縁膜のき裂の発生お
よび成長を抑止することができる。
【００８３】図２１に示した実施例では、半導体素子端
部１ａを横切る表面配線１２をこれ以外の表面配線より
幅広にする例を示した。絶縁膜３の変形量は半導体素子
１の中心で最小、端部１ａで最大となるため、絶縁膜３
のき裂は半導体素子端部１ａ部分で発生する。このため
半導体素子端部１ａ部分で絶縁膜３の変形を拘束すれ
ば、最低限必要な効果を得ることができる。したがっ
て,配線幅を広くする個所は、少なくとも半導体素子端
部１ａの直下部分であれば良い。
部１ａを横切る表面配線１２をこれ以外の表面配線より
幅広にする例を示した。絶縁膜３の変形量は半導体素子
１の中心で最小、端部１ａで最大となるため、絶縁膜３
のき裂は半導体素子端部１ａ部分で発生する。このため
半導体素子端部１ａ部分で絶縁膜３の変形を拘束すれ
ば、最低限必要な効果を得ることができる。したがっ
て,配線幅を広くする個所は、少なくとも半導体素子端
部１ａの直下部分であれば良い。
【００８４】〔第１０実施例〕図２３は本発明の第１０
実施例による半導体装置を半導体素子と封止樹脂と絶縁
膜とを取り除いた状態での平面図であり、図２４は図２
３に示した半導体装置の断面図である。
実施例による半導体装置を半導体素子と封止樹脂と絶縁
膜とを取り除いた状態での平面図であり、図２４は図２
３に示した半導体装置の断面図である。
【００８５】半導体装置としての基本構成は第７実施例
と共通しているので説明を省略する。本実施例では、絶
縁性テープの半導体素子固着面１５ａであって、ランド
２ｄが形成されていない半導体素子１面内の中央部分１
５ｃには、方形の変形拘束部材１７が設けられている。
変形拘束部材１７は表面配線２と同じ材料で構成するの
が望ましく、銅（Ｃｕ）などを箔状にした材料を用い
る。半導体素子面内の絶縁性テープ表面に銅などの剛性
の大きな材料で構成した板状の部材を設けることによっ
て、温度変化による絶縁膜の変形を拘束する効果を得る
ことができる。
と共通しているので説明を省略する。本実施例では、絶
縁性テープの半導体素子固着面１５ａであって、ランド
２ｄが形成されていない半導体素子１面内の中央部分１
５ｃには、方形の変形拘束部材１７が設けられている。
変形拘束部材１７は表面配線２と同じ材料で構成するの
が望ましく、銅（Ｃｕ）などを箔状にした材料を用い
る。半導体素子面内の絶縁性テープ表面に銅などの剛性
の大きな材料で構成した板状の部材を設けることによっ
て、温度変化による絶縁膜の変形を拘束する効果を得る
ことができる。
【００８６】本実施例に示した半導体装置によれば、変
形拘束部材によって絶縁膜の変形を拘束し、変形量を小
さくすることができる。これによって、絶縁膜のき裂の
発生および成長を抑制することができる。
形拘束部材によって絶縁膜の変形を拘束し、変形量を小
さくすることができる。これによって、絶縁膜のき裂の
発生および成長を抑制することができる。
【００８７】図２３に示した実施例では、変形拘束部材
１７を半導体素子１の形状と同じ方形に形成する例を示
した。本実施例のように方形の半導体素子１を搭載した
半導体装置では、半導体素子の各辺中央部分が平面ひず
み状態となり、この部分で半導体素子端部１ａ直下部に
発生する応力が大きくなる。したがって、表面配線の断
線はこの位置で発生する確率が大きくなるため、少なく
ともこの部分での絶縁膜３の変位を拘束すれば、表面配
線の断線を防止することができる。図２５は半導体素子
各辺の中央部分での絶縁膜の変形量を低減するために、
半導体素子の対向する２辺を通る中心線と一致する十字
型の変形拘束部材１７を形成した例である。変形拘束部
材１７を図２５のような形状にすることによって、半導
体素子各辺の中央部分での絶縁膜の変形を拘束すること
ができる。また、銅箔の使用量を低減することによって
絶縁性テープの反り量を低減でき、半導体素子を絶縁性
テープに固着する作業などを容易にすることができる。
１７を半導体素子１の形状と同じ方形に形成する例を示
した。本実施例のように方形の半導体素子１を搭載した
半導体装置では、半導体素子の各辺中央部分が平面ひず
み状態となり、この部分で半導体素子端部１ａ直下部に
発生する応力が大きくなる。したがって、表面配線の断
線はこの位置で発生する確率が大きくなるため、少なく
ともこの部分での絶縁膜３の変位を拘束すれば、表面配
線の断線を防止することができる。図２５は半導体素子
各辺の中央部分での絶縁膜の変形量を低減するために、
半導体素子の対向する２辺を通る中心線と一致する十字
型の変形拘束部材１７を形成した例である。変形拘束部
材１７を図２５のような形状にすることによって、半導
体素子各辺の中央部分での絶縁膜の変形を拘束すること
ができる。また、銅箔の使用量を低減することによって
絶縁性テープの反り量を低減でき、半導体素子を絶縁性
テープに固着する作業などを容易にすることができる。
【００８８】〔第１１実施例〕図２６は、本発明の第１
１実施例による半導体装置の断面図である。
１実施例による半導体装置の断面図である。
【００８９】半導体装置としての基本構成は第７実施例
と共通しているので説明を省略する。本実施例では、半
導体素子端部１ａの直下部分には、絶縁膜３に開口部３
ｂが設けられていることから、この部分では絶縁膜３が
存在しておらず、封止樹脂７が半導体素子１と絶縁性テ
ープ１５との間に介在している。半導体素子端部１ａの
直下部分に絶縁膜３に用いる材料よりじん性の大きな封
止樹脂を介在させることによって、半導体素子端部１ａ
からのき裂の発生を抑制することができる。
と共通しているので説明を省略する。本実施例では、半
導体素子端部１ａの直下部分には、絶縁膜３に開口部３
ｂが設けられていることから、この部分では絶縁膜３が
存在しておらず、封止樹脂７が半導体素子１と絶縁性テ
ープ１５との間に介在している。半導体素子端部１ａの
直下部分に絶縁膜３に用いる材料よりじん性の大きな封
止樹脂を介在させることによって、半導体素子端部１ａ
からのき裂の発生を抑制することができる。
【００９０】〔第１２実施例〕図２７は本発明の第１２
実施例による半導体装置の断面図であり、図２８は図２
７に示した半導体装置の半導体素子と封止樹脂と絶縁膜
とを取り除いた状態での平面図である。
実施例による半導体装置の断面図であり、図２８は図２
７に示した半導体装置の半導体素子と封止樹脂と絶縁膜
とを取り除いた状態での平面図である。
【００９１】半導体装置としての基本構成は第７実施例
と共通しているので説明を省略する。本実施例では、絶
縁性テープの半導体素子固着面１５ａであって、ランド
２ｄが形成されていない半導体素子１面内の中央部分１
５ｃには、絶縁膜３に開口部１８が設けられており、中
央部分１５ｃでは絶縁性テープの半導体素子固着面１５
ａは接着部材５が覆っている。すなわち絶縁膜３は半導
体素子１面外ではボンディングパッド２ａ以外の部分、
面内では表面配線２とランド２ｄが形成されている部分
に設けられている。
と共通しているので説明を省略する。本実施例では、絶
縁性テープの半導体素子固着面１５ａであって、ランド
２ｄが形成されていない半導体素子１面内の中央部分１
５ｃには、絶縁膜３に開口部１８が設けられており、中
央部分１５ｃでは絶縁性テープの半導体素子固着面１５
ａは接着部材５が覆っている。すなわち絶縁膜３は半導
体素子１面外ではボンディングパッド２ａ以外の部分、
面内では表面配線２とランド２ｄが形成されている部分
に設けられている。
【００９２】半導体素子面内の中央部分１５ｃに絶縁膜
３を設けないことによって、半導体素子面内における絶
縁膜の占有率が低減することから、温度変化による絶縁
膜全体の変形量が小さくなり、絶縁膜のき裂の発生およ
び成長が抑制されるようになる。
３を設けないことによって、半導体素子面内における絶
縁膜の占有率が低減することから、温度変化による絶縁
膜全体の変形量が小さくなり、絶縁膜のき裂の発生およ
び成長が抑制されるようになる。
【００９３】図２７に示した半導体装置では、中央部分
１５ｃに開口部１８を設けて半導体素子１面内の表面配
線２とランド２ｄを絶縁膜３で覆う例を示した。絶縁膜
３が半導体素子面内で占有する体積をさらに減らすた
め、開口部を表面配線２およびランド２ｄどうしの間に
設けるようにしても差し支えない。絶縁膜３を少なくと
も表面配線２とランド２ｄの周囲を覆うように設けるこ
とによって、絶縁膜の変形量をさらに低減することがで
きる。
１５ｃに開口部１８を設けて半導体素子１面内の表面配
線２とランド２ｄを絶縁膜３で覆う例を示した。絶縁膜
３が半導体素子面内で占有する体積をさらに減らすた
め、開口部を表面配線２およびランド２ｄどうしの間に
設けるようにしても差し支えない。絶縁膜３を少なくと
も表面配線２とランド２ｄの周囲を覆うように設けるこ
とによって、絶縁膜の変形量をさらに低減することがで
きる。
【００９４】〔第１３実施例〕図２９は本発明の第１３
実施例による半導体装置の断面図である。半導体装置と
しての基本構成は第７実施例と共通しているので説明を
省略する。本実施例の半導体装置では、絶縁膜３を、接
着部材５の弾性係数と同等かそれ以下の弾性係数を有す
る材料で形成する。絶縁膜３を低弾性化することによっ
て、絶縁膜３にき裂が発生した場合でも、絶縁膜自体の
変形が容易となるため、き裂の先端に発生する応力を変
形によって緩和することができる。そのため、温度変化
の繰り返しによるき裂の成長を抑制する効果を得ること
ができ、導電性配線の断線を防止することができる。
実施例による半導体装置の断面図である。半導体装置と
しての基本構成は第７実施例と共通しているので説明を
省略する。本実施例の半導体装置では、絶縁膜３を、接
着部材５の弾性係数と同等かそれ以下の弾性係数を有す
る材料で形成する。絶縁膜３を低弾性化することによっ
て、絶縁膜３にき裂が発生した場合でも、絶縁膜自体の
変形が容易となるため、き裂の先端に発生する応力を変
形によって緩和することができる。そのため、温度変化
の繰り返しによるき裂の成長を抑制する効果を得ること
ができ、導電性配線の断線を防止することができる。
【００９５】接着部材５には通常弾性係数が１ＧＰａ程
度の材料が使用される。したがって、絶縁膜３には、弾
性係数が１ＧＰａ以下の材料を選択して使用する。
度の材料が使用される。したがって、絶縁膜３には、弾
性係数が１ＧＰａ以下の材料を選択して使用する。
【００９６】上記したように絶縁膜３の低弾性化によっ
て絶縁膜３のき裂発生および成長を抑止できるようにな
るが、絶縁性テープ１５に導電性配線や絶縁膜３を形成
する際の制約などから、絶縁膜３の弾性係数を低くでき
ない場合がある。このような場合は、接着部材５の弾性
係数を大きくすることによって絶縁膜３に発生する応力
を低減し、絶縁膜３のき裂発生を抑止するのが望まし
い。通常使用される絶縁膜３の弾性係数は２．５ＧＰａ
程度であり、この絶縁膜３を使用する場合は、接着部材
５の弾性係数を１０ＧＰａ以上に設定する。接着部材５
に弾性係数の大きな材料を用いることによって絶縁膜３
の温度変化時の変形を拘束でき、絶縁膜３のき裂発生を
抑止することが可能となる。
て絶縁膜３のき裂発生および成長を抑止できるようにな
るが、絶縁性テープ１５に導電性配線や絶縁膜３を形成
する際の制約などから、絶縁膜３の弾性係数を低くでき
ない場合がある。このような場合は、接着部材５の弾性
係数を大きくすることによって絶縁膜３に発生する応力
を低減し、絶縁膜３のき裂発生を抑止するのが望まし
い。通常使用される絶縁膜３の弾性係数は２．５ＧＰａ
程度であり、この絶縁膜３を使用する場合は、接着部材
５の弾性係数を１０ＧＰａ以上に設定する。接着部材５
に弾性係数の大きな材料を用いることによって絶縁膜３
の温度変化時の変形を拘束でき、絶縁膜３のき裂発生を
抑止することが可能となる。
【００９７】
【発明の効果】以上述べたように本発明によれば、温度
変化が加わった際の絶縁膜の変形量を小さくすることが
でき、また絶縁膜に発生する応力を低減することができ
るので、半導体装置内部の導電性配線の断線発生を防止
することが可能となり、信頼性の高い半導体装置を提供
することができる。
変化が加わった際の絶縁膜の変形量を小さくすることが
でき、また絶縁膜に発生する応力を低減することができ
るので、半導体装置内部の導電性配線の断線発生を防止
することが可能となり、信頼性の高い半導体装置を提供
することができる。
【図１】本発明の第１実施例による半導体装置のプリン
ト配線基板上部の部材を取り除いた状態での平面図。
ト配線基板上部の部材を取り除いた状態での平面図。
【図２】図１に示した半導体装置の断面図。
【図３】図１に示した第１実施例の他の様態を示すプリ
ント配線基板上部の部材を取り除いた状態での平面図。
ント配線基板上部の部材を取り除いた状態での平面図。
【図４】本発明の第２実施例による半導体装置のプリン
ト配線基板上部の部材を取り除いた状態での平面図。
ト配線基板上部の部材を取り除いた状態での平面図。
【図５】図４に示した半導体装置の断面図。
【図６】図４に示した第２実施例の他の様態を示すプリ
ント配線基板上部の部材を取り除いた状態での平面図。
ント配線基板上部の部材を取り除いた状態での平面図。
【図７】本発明の第３実施例による半導体装置のプリン
ト配線基板上部の部材を取り除いた状態での平面図。
ト配線基板上部の部材を取り除いた状態での平面図。
【図８】図７に示した半導体装置の断面図。
【図９】図７に示した第３実施例の他の様態を示すプリ
ント配線基板上部の部材を取り除いた状態での平面図。
ント配線基板上部の部材を取り除いた状態での平面図。
【図１０】本発明の第４実施例による半導体装置のプリ
ント配線基板上部の部材を取り除いた状態での平面図。
ント配線基板上部の部材を取り除いた状態での平面図。
【図１１】図１０に示した半導体装置の断面図。
【図１２】本発明の第５実施例による半導体装置のプリ
ント配線基板上部の部材を取り除いた状態での平面図。
ント配線基板上部の部材を取り除いた状態での平面図。
【図１３】図１２に示した半導体装置の断面図。
【図１４】本発明の第６実施例による半導体装置を示す
断面図。
断面図。
【図１５】本発明の第７実施例による半導体装置を示す
絶縁性テープ上部の部材を取り除いた状態での平面図。
絶縁性テープ上部の部材を取り除いた状態での平面図。
【図１６】図１５に示した半導体装置の断面図。
【図１７】図１５に示した第７実施例の他の様態を示す
プリント配線基板上部の部材を取り除いた状態での平面
図。
プリント配線基板上部の部材を取り除いた状態での平面
図。
【図１８】図１７に示した半導体装置の断面図。
【図１９】本発明の第８実施例による半導体装置の絶縁
性テープ上部の部材を取り除いた状態での平面図。
性テープ上部の部材を取り除いた状態での平面図。
【図２０】図１９に示した半導体装置の断面図。
【図２１】本発明の第９実施例による半導体装置の絶縁
性テープ上部の部材を取り除いた状態での平面図。
性テープ上部の部材を取り除いた状態での平面図。
【図２２】図２１に示した半導体装置の断面図。
【図２３】本発明の第１０実施例による半導体装置の絶
縁性テープ上部の部材を取り除いた状態での平面図。
縁性テープ上部の部材を取り除いた状態での平面図。
【図２４】図２３に示した半導体装置の断面図。
【図２５】図２３に示した第１０実施例の他の様態を示
す絶縁性テープ上部の部材を取り除いた状態での平面
図。
す絶縁性テープ上部の部材を取り除いた状態での平面
図。
【図２６】本発明の第１１実施例による半導体装置を示
す断面図。
す断面図。
【図２７】本発明の第１２実施例による半導体装置の断
面図。
面図。
【図２８】図２７に示した半導体装置の絶縁性テープ上
部の部材を取り除いた状態での平面図。
部の部材を取り除いた状態での平面図。
【図２９】本発明の第１３実施例による半導体装置の断
面図。
面図。
【図３０】従来のＢＧＡ型半導体装置の例を示す断面図
【図３１】図３０に示した従来の半導体装置であり、プ
リント配線基板上部の部材を取り除いた状態の平面図。
リント配線基板上部の部材を取り除いた状態の平面図。
【図３２】絶縁膜のき裂の状態を説明する部分断面拡大
図。
図。
【図３３】導電性配線幅と発生応力の関係を有限要素法
で解析した結果を示す図。
で解析した結果を示す図。
【図３４】絶縁膜の弾性係数と発生応力の関係を有限要
素法で解析した結果を示す図。
素法で解析した結果を示す図。
【図３５】接着部材の弾性係数と絶縁膜表面の発生応力
の関係を有限要素法で解析した結果を示す図。
の関係を有限要素法で解析した結果を示す図。
１…半導体素子、１ａ…半導体素子端部、２…表面配
線、２ａ…ボンディングパッド、２ｂ…スルーホール、
２ｄ…内部配線、２ｄ…ランド、３…絶縁膜、４…プリ
ント配線基板、４ａ…プリント配線基板の半導体素子固
着面、５…接着部材、６…金属細線、７…封止樹脂、８
…外部端子、９…絶縁膜、１０…絶縁膜のき裂、１１…
接着部材のき裂、１２…半導体素子端部を横切る表面配
線、１３…幅広部、１４…表面配線群、１５…絶縁性テ
ープ、１５ａ…絶縁性テープの半導体素子固着面、１６
…絶縁性テープの開口部、１７…変形拘束部材、１８…
絶縁膜の開口部
線、２ａ…ボンディングパッド、２ｂ…スルーホール、
２ｄ…内部配線、２ｄ…ランド、３…絶縁膜、４…プリ
ント配線基板、４ａ…プリント配線基板の半導体素子固
着面、５…接着部材、６…金属細線、７…封止樹脂、８
…外部端子、９…絶縁膜、１０…絶縁膜のき裂、１１…
接着部材のき裂、１２…半導体素子端部を横切る表面配
線、１３…幅広部、１４…表面配線群、１５…絶縁性テ
ープ、１５ａ…絶縁性テープの半導体素子固着面、１６
…絶縁性テープの開口部、１７…変形拘束部材、１８…
絶縁膜の開口部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 氏家 健二 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内
Claims (11)
- 【請求項１】一主面を有する基板と、この基板の一主面
に形成された導電性配線と、前記基板の一主面と前記導
電性配線との所望の領域に形成された絶縁膜と、この絶
縁膜の前記基板とは反対側に接着層を介して配設された
半導体素子とを備え、前記導電性配線が前記半導体素子
の外縁部より外側と前記半導体素子の外縁部より内側と
を結ぶように形成された半導体装置において、前記導電
性配線は前記半導体素子の外縁部と対向する位置の幅が
前記半導体素子の外縁部より外側および／または内側と
対向する位置の幅よりも広くなるように形成されている
半導体装置。 - 【請求項２】一主面を有する基板と、この基板の一主面
に形成された導電性配線と、前記基板の一主面と前記導
電性配線との所望の領域に形成された絶縁膜と、この絶
縁膜の前記基板とは反対側に接着層を介して配設された
半導体素子とを備え、前記導電性配線が前記半導体素子
の外縁部より外側と前記半導体素子の外縁部より内側と
を結ぶように形成された半導体装置において、前記導電
性配線のうち前記半導体の外縁部を構成する各辺の中央
部と対向する領域に形成された導電性配線は前記半導体
素子の外縁部と対向する位置の幅が前記半導体素子の外
縁部より外側および／または内側と対向する位置の幅よ
りも広くなるように形成されている半導体装置。 - 【請求項３】一主面を有する基板と、この基板の一主面
に形成された導電性配線と、前記基板の一主面と前記導
電性配線との所望の領域に形成された絶縁膜と、この絶
縁膜の前記基板とは反対側に接着層を介して配設された
半導体素子とを備え、前記導電性配線が前記半導体素子
の外縁部より外側と前記半導体素子の外縁部より内側と
を結ぶように形成された半導体装置において、前記導電
性配線は群を成して形成されており、この群を成して形
成された導電性配線の両端に位置する導電性配線は前記
半導体素子の外縁部と対向する位置の幅が前記半導体素
子の外縁部より外側および／または内側と対向する位置
の幅よりも広くなるように形成されている半導体装置。 - 【請求項４】一主面を有する基板と、この基板の一主面
に形成された導電性配線と、前記基板の一主面と前記導
電性配線との所望の領域に形成された絶縁膜と、この絶
縁膜の前記基板とは反対側に接着層を介して配設された
半導体素子とを備え、前記導電性配線が前記半導体素子
の外縁部より外側と前記半導体素子の外縁部より内側と
を結ぶように形成された半導体装置において、前記導電
性配線は前記半導体の外縁部を構成する各辺の中央部以
外の領域と対向する前記基板の領域に形成されている半
導体装置。 - 【請求項５】一主面を有する基板と、この基板の一主面
に形成された導電性配線と、前記基板の一主面と前記導
電性配線との所望の領域に形成された絶縁膜と、この絶
縁膜の前記基板とは反対側に接着層を介して配設された
半導体素子とを備え、前記導電性配線が前記半導体素子
の外縁部より外側と前記半導体素子の外縁部より内側と
を結ぶように形成された半導体装置において、前記導電
性配線は前記半導体素子の外縁部を斜めに横切るように
形成されている半導体装置。 - 【請求項６】一主面を有する基板と、この基板の一主面
に形成された導電性配線と、前記基板の一主面と前記導
電性配線との所望の領域に形成された絶縁膜と、この絶
縁膜の前記基板とは反対側に接着層を介して配設された
半導体素子とを備え、前記導電性配線が前記半導体素子
の外縁部より外側と前記半導体素子の外縁部より内側と
を結ぶように形成された半導体装置において、前記絶縁
膜の弾性係数Ｅ１と前記接着層の弾性係数Ｅ２との関係
がＥ１≦Ｅ２となるように構成された半導体装置。 - 【請求項７】一主面を有する基板と、この基板の一主面
に形成された導電性配線と、前記基板の一主面と前記導
電性配線との所望の領域に形成された絶縁膜と、この絶
縁膜の前記基板とは反対側に接着層を介して配設された
半導体素子とを備え、前記導電性配線が前記半導体素子
の外縁部より外側と前記半導体素子の外縁部より内側と
を結ぶように形成された半導体装置において、前記絶縁
膜の弾性係数が１０Ｇｐａ以上である半導体装置。 - 【請求項８】前記基板は絶縁性テープである請求項１乃
至７のいずれか１項に記載の半導体装置。 - 【請求項９】一主面を有する絶縁性テープと、この絶縁
性テープの一主面に形成された導電性配線と、前記絶縁
性テープの一主面と前記導電性配線との所望の領域に形
成された絶縁膜と、この絶縁膜の前記絶縁性テープとは
反対側に接着層を介して配設された半導体素子とを備
え、前記導電性配線は前記半導体素子の外縁部より外側
と前記半導体素子の外縁部より内側とを結ぶように形成
された半導体装置において、前記半導体素子の端部の前
記絶縁性テープ側には前記導電性配線が露出している半
導体装置。 - 【請求項１０】一主面を有する絶縁性テープと、この絶
縁性テープの一主面に形成された導電性配線と、前記絶
縁性テープの一主面と前記導電性配線との所望の領域に
形成された絶縁膜と、この絶縁膜の前記絶縁性テープと
は反対側に接着層を介して配設された半導体素子とを備
え、前記導電性配線は前記半導体素子の外縁部より外側
と前記半導体素子の外縁部より内側とを結ぶように形成
された半導体装置において、前記半導体素子の外縁部よ
りも内側では前記導電性配線との絶縁を要する領域に前
記絶縁膜が形成されている半導体装置。 - 【請求項１１】一主面を有する絶縁性テープと、この絶
縁性テープの一主面に形成された導電性配線と、前記絶
縁性テープの一主面と前記導電性配線との所望の領域に
形成された絶縁膜と、この絶縁膜の前記絶縁性テープと
は反対側に接着層を介して配設された半導体素子とを備
え、前記導電性配線は前記半導体素子の外縁部より外側
と前記半導体素子の外縁部より内側とを結ぶように形成
された半導体装置において、前記絶縁性テープの前記半
導体素子の外縁部よりも内側の領域と対向する領域には
前記絶縁膜の変形を拘束する部材が形成されている半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32758097A JP3658162B2 (ja) | 1997-11-28 | 1997-11-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32758097A JP3658162B2 (ja) | 1997-11-28 | 1997-11-28 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005034101A Division JP4255447B2 (ja) | 2005-02-10 | 2005-02-10 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11163201A true JPH11163201A (ja) | 1999-06-18 |
| JP3658162B2 JP3658162B2 (ja) | 2005-06-08 |
Family
ID=18200650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32758097A Expired - Fee Related JP3658162B2 (ja) | 1997-11-28 | 1997-11-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3658162B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001274187A (ja) * | 2000-03-23 | 2001-10-05 | Fujitsu Ltd | 半導体装置 |
| JP2004031562A (ja) * | 2002-06-25 | 2004-01-29 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2005136329A (ja) * | 2003-10-31 | 2005-05-26 | Oki Electric Ind Co Ltd | 半導体装置 |
| JP2006140512A (ja) * | 2005-12-14 | 2006-06-01 | Oki Electric Ind Co Ltd | 半導体装置 |
| JP2007234674A (ja) * | 2006-02-27 | 2007-09-13 | Denso Corp | 電子装置 |
| US7786569B2 (en) | 2007-01-19 | 2010-08-31 | Renesas Technology Corp. | Semiconductor device using wiring substrate having a wiring structure reducing wiring disconnection |
| CN103363933A (zh) * | 2012-03-30 | 2013-10-23 | 北大方正集团有限公司 | 检测pcb图形偏移原因的方法 |
| JP2016122802A (ja) * | 2014-12-25 | 2016-07-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
1997
- 1997-11-28 JP JP32758097A patent/JP3658162B2/ja not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001274187A (ja) * | 2000-03-23 | 2001-10-05 | Fujitsu Ltd | 半導体装置 |
| JP4493795B2 (ja) * | 2000-03-23 | 2010-06-30 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置 |
| JP2004031562A (ja) * | 2002-06-25 | 2004-01-29 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2005136329A (ja) * | 2003-10-31 | 2005-05-26 | Oki Electric Ind Co Ltd | 半導体装置 |
| US7208844B2 (en) | 2003-10-31 | 2007-04-24 | Oki Electric Industry Co., Ltd. | Semiconductor device |
| US7414304B2 (en) | 2003-10-31 | 2008-08-19 | Oki Electric Industry Co., Ltd. | Semiconductor device |
| JP2006140512A (ja) * | 2005-12-14 | 2006-06-01 | Oki Electric Ind Co Ltd | 半導体装置 |
| JP2007234674A (ja) * | 2006-02-27 | 2007-09-13 | Denso Corp | 電子装置 |
| US7786569B2 (en) | 2007-01-19 | 2010-08-31 | Renesas Technology Corp. | Semiconductor device using wiring substrate having a wiring structure reducing wiring disconnection |
| CN103363933A (zh) * | 2012-03-30 | 2013-10-23 | 北大方正集团有限公司 | 检测pcb图形偏移原因的方法 |
| JP2016122802A (ja) * | 2014-12-25 | 2016-07-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US9991195B2 (en) | 2014-12-25 | 2018-06-05 | Renesas Electronics Corporation | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3658162B2 (ja) | 2005-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3967133B2 (ja) | 半導体装置及び電子機器の製造方法 | |
| US5521435A (en) | Semiconductor device and a fabrication process thereof | |
| US7218005B2 (en) | Compact semiconductor device capable of mounting a plurality of semiconductor chips with high density and method of manufacturing the same | |
| KR100324708B1 (ko) | 반도체장치 | |
| US7338837B2 (en) | Semiconductor packages for enhanced number of terminals, speed and power performance | |
| JP4916241B2 (ja) | 半導体装置及びその製造方法 | |
| JPH08288424A (ja) | 半導体装置 | |
| JP2001332653A (ja) | 半導体装置 | |
| JP4819335B2 (ja) | 半導体チップパッケージ | |
| US6160313A (en) | Semiconductor device having an insulating substrate | |
| JP4494249B2 (ja) | 半導体装置 | |
| JP3658162B2 (ja) | 半導体装置 | |
| JP2007005452A (ja) | 半導体装置 | |
| US6566761B1 (en) | Electronic device package with high speed signal interconnect between die pad and external substrate pad | |
| US20070166881A1 (en) | Package structure and method for manufacturing the same | |
| US6818542B2 (en) | Tape circuit board and semiconductor chip package including the same | |
| JPH11260962A (ja) | ボールグリッドアレイ型半導体装置 | |
| JP4506168B2 (ja) | 半導体装置およびその実装構造 | |
| JP2949969B2 (ja) | フィルムキャリア半導体装置 | |
| JP5000621B2 (ja) | 半導体装置 | |
| JP4255447B2 (ja) | 半導体装置 | |
| JP2002270723A (ja) | 半導体装置、半導体チップおよび実装基板 | |
| JP3739632B2 (ja) | 半導体装置およびその製造方法 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JP2946361B2 (ja) | 電子部品搭載用基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040308 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040901 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040928 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050210 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050308 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050311 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080318 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090318 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090318 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100318 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110318 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110318 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110318 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110318 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120318 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130318 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130318 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140318 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |