JP2007234674A - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP2007234674A
JP2007234674A JP2006051181A JP2006051181A JP2007234674A JP 2007234674 A JP2007234674 A JP 2007234674A JP 2006051181 A JP2006051181 A JP 2006051181A JP 2006051181 A JP2006051181 A JP 2006051181A JP 2007234674 A JP2007234674 A JP 2007234674A
Authority
JP
Japan
Prior art keywords
main body
wiring
electronic device
wirings
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006051181A
Other languages
English (en)
Other versions
JP4770514B2 (ja
Inventor
Atsushi Ito
淳 伊藤
Takayoshi Honda
隆芳 本多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2006051181A priority Critical patent/JP4770514B2/ja
Priority to US11/703,660 priority patent/US20070201215A1/en
Priority to EP07002932A priority patent/EP1827062A3/en
Publication of JP2007234674A publication Critical patent/JP2007234674A/ja
Application granted granted Critical
Publication of JP4770514B2 publication Critical patent/JP4770514B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09681—Mesh conductors, e.g. as a ground plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Multi-Conductor Connections (AREA)

Abstract

【課題】プリント基板の実装効率を向上させることができる電子装置を提供すること。
【解決手段】ＱＦＮ３２０ａにおけるＩＣチップ３２３を内部に備える本体部３２６から露出する複数の端子部３２４をプリント基板３１０上に設けられた端子部に対応する複数のランド３１１に電気的に接続すると共に、本体部３２６おけるプリント基板と対向する面から露出する補強部３２１とプリント基板上に設けたれた補強ランド３１２とを機械的に接続することによって、ＱＦＮ３２０ａをプリント基板３１０に表面実装してなる電子装置１００であって、プリント基板３１０は、複数のランド３１１に対応する複数の配線３１７を備え、複数の配線３１７は、少なくとも本体部３２６と対向する領域に配置される配線３１７を含み、補強ランド３１２は、本体部３２６と対向する領域に配置される配線３１７に対応した形状とする。
【選択図】図３

Description

本発明は、電子装置に関するものである。
従来、プリント基板に電子部品を表面実装する電子装置として特許文献１に示すものがあった。
特許文献１に示す電子装置は、プリント基板と、電子部品におけるプリント基板と対向する面との間にはんだを設けるものである。この特許文献１に示す電子装置は、プリント基板と、電子部品におけるプリント基板と対向する面との間にはんだを設けることによって、放熱性を向上させると共に、電子部品とプリント基板との接続強度を向上させる効果を奏するものである。
特開２００３−２８９５７８号公報
しかしながら、特許文献１に示す電子装置の場合、プリント基板と、電子部品におけるプリント基板と対向する面との間にはんだを備えるので、電子部品とプリント基板との間に配線を設けることができず、実装密度が低下するという問題があった。
本発明は、上記問題点に鑑みなされたものであり、プリント基板の実装効率を向上させることができる電子装置を提供することを目的とする。
上記目的を達成するために請求項１に記載の電子装置は、電子部品におけるＩＣチップを内部に備える本体部から露出する複数の端子部をプリント基板上に設けられた端子部に対応する複数のランドに電気的に接続すると共に、本体部おけるプリント基板と対向する面とプリント基板とを接続部材にて機械的に接続することによって、電子部品をプリント基板に表面実装してなる電子装置であって、プリント基板は、複数のランドに対応する複数の配線を備え、複数の配線は、少なくとも電子部品における本体部と対向する領域に配置される配線を含み、接続部材は本体部と対向する領域に配置される配線に対応した形状とすることを特徴とするものである。
このように、複数の配線のうち少なくとも一部の配線は、電子部品における本体部と対向する領域に配置し、接続部材は、その配線に対応した形状をなすことによって、電子部品の周辺領域にスペースを確保することができ、プリント基板の実装効率を向上させることができる。
また、請求項２に示すように、複数の配線のうち少なくとも一部の配線は、本体部と対向する領域と、本体部の外部の領域とに交互に配置することができる。このように、本体部と対向する領域と、本体部の外部の領域とに交互に配線を配置することによって、配線間の間隔が比較的広くとれるため好ましい。
また、請求項３に記載の電子装置では、本体部の外部の領域に配置される配線間にノイズ低減素子が電気的に実装されることを特徴とするものである。
このように、本体部の外部の領域に配置される配線間にノイズ低減素子を電気的に実装することによって、ノイズ低減素子を電子部品の近傍に配置することができ、伝導ノイズを低減することができる。
また、請求項４に記載の電子装置では、本体部と対向する領域に配置される配線は、隣接する複数の配線からなることを特徴とするものである。
このように、隣接する複数の配線を本体部と対向する領域に配置することによって、電子部品の周囲領域には、比較的大きなスペースを確保することができる。したがって、電子部品の近傍にも比較的大型の素子を配置できるのでプリント基板の実装効率をより一層向上させることができる。
また、請求項５に記載の電子装置では、接続部材は、少なくとも補強部の四隅に対応する位置に設けられ、接続部材に対応する位置の配線は、本体部の外部の領域に配置されることを特徴とするものである。
このように、接続部材は、少なくとも補強部の四隅に対応する位置に設けることによって電子部品の接続強度を保つことができる。さらに、接続部材に対応する位置の配線は、本体部の外部の領域に配置することによって、接続部材を補強部の四隅に対応する位置に設けることができる。
また、配線は、プリント基板の内層に設けられる内層配線とヴィアホールを介して接続するために、ヴィア接続部を備える場合がありうる。通常、このヴィア接続部は、ヴィアホールとの接続信頼線を確保するために配線よりも幅を広くするものである。したがって、同一方向に複数の配線を配置する場合、隣接するヴィア接続部、及び隣接する配線とヴィア接続部とが接触しないようにする必要がある。
そこで、請求項６に示すように、接続部材に対応する位置に配置された配線が複数である場合、その接続部材に対応する位置の配線を本体部の外部の領域に配置する場合、この接続部材に対応する位置に配置された配線の間隔は、接続部材に対応する位置に配置された配線以外の配線の間隔に比べて広くすると好ましい。すなわち、接続部材に対応する位置の配線がヴィア接続部を備えるような場合であっても、隣接するヴィア接続部、及び隣接する配線とヴィア接続部とが接触するのを防止することができる。
また、請求項７に記載の電子装置では、複数の配線は、少なくとも一部の複数のランドに共通に接続される大電流を流す大電流用配線を備えるものであり、接続部材に対応する位置の配線を大電流用配線とすることを特徴とするものである。
このように、大電流用配線は、複数のランドに共通に接続される、すなわち太い配線であるため、本体部と対向する領域に配置しづらいので、接続部材に対応する位置の配線を大電流用配線とすると好適である。
また、請求項８に示すように、接続部材は、補強部の四隅に対応する位置に加えて、ＩＣチップに対応する領域を含む補強部に対向する領域の中央部に設けられ、中央部に対応する配線は、本体部と対向する領域に配置されることによって、電子部品とプリント基板との接続強度、及びプリント基板の実装効率を共に向上させることができる。
また、請求項９に記載の電子装置では、ＩＣチップに対応する領域を含み、補強部に対向する領域の中央部に設けられる接続部材は、グランドに接続されることを特徴とするものである。
このように、少なくともＩＣチップに対応する領域を含み、補強部に対向する領域の中央部にグランドに接続された接続部材を設けることによって、ＩＣチップの放射ノイズを低減することができる。
また、請求項１０に記載の電子装置では、複数の配線は、全て本体部に対向する領域に配置されることを特徴とするものである。
このように、複数の配線の全てを本体部に対向する領域に配置することによって、電子部品の周辺領域をより一層効率的に使用することができるので、プリント基板の実装効率をより一層向上させることができる。
以下、本発明の実施の形態を図に基づいて説明する。
（第１の実施の形態）
まず、第１の実施の形態について説明する。図１は、本発明における電子装置の概略構成を説明するための、組み付け前の状態を示す分解図である。図２は、本発明における電子装置のＱＦＮの構成を説明するための断面図である。図３は、本発明の第１の実施の形態における電子装置の電子部品付近を説明するための拡大図であり、（ａ）は透視図であり、（ｂ）は断面図である。なお、本発明の電子装置は、車両のエンジンＥＣＵ（Electric Control Unit）を構成する電子制御装置に適用して好適なものである。
図１に示すように、電子装置１００は、筐体２００と、その筐体２００内に収容される回路基板３００とにより構成される。
筐体２００は、例えばアルミニウム、鉄等の金属材料や合成樹脂材料からなり、一方が開放された箱状のケース２１０と、ケース２１０の開放面を閉塞する略矩形板状の底の浅いカバー２２０とにより構成される。そして、ケース２１０とカバー２２０とを組み付けることで、回路基板３００を収容する内部空間を有した筐体２００を構成する。本実施形態においては、螺子締結によって、ケース２１０とカバー２２０が固定されるよう構成されている。尚、筐体２００はケース２１０とカバー２２０の２つの部材から構成されるものに限定されない。１つの部材から構成されても良いし、３つ以上の部材から構成されても良い。
回路基板３００は、ランド３１１、補強ランド３１２、配線３１７、内層配線３１７ａ、配線間（配線３１７と内層配線３１７ａ間など）を接続するヴィアホール３１５ａ等が形成されてなるプリント基板３１０に、マイコン、パワートランジスタ、抵抗、コンデンサ等の電子部品３２０と入出力部（外部接続端子）としてのコネクタ３３０を実装してなるものである。プリント基板３１０の構成材料としては、熱可塑性樹脂、熱硬化性樹脂、セラミック、ガラス（例えばガラス布）と樹脂との複合体等の公知材料を適用することができる。また、プリント基板３１０の表面には、レジスト３１６が形成される。
コネクタ３３０は、導電性材料からなり、一端がプリント基板３１０の表面に実装されて他端が筐体２００外に露出される端子３３１を、絶縁材料（例えば合成樹脂）からなるハウジング３３２に複数配設してなる表面実装型のコネクタである。このコネクタ３３０は、筐体２００（本実施形態においてはケース２１０）に、コネクタ３３０に対応したコネクタ用切り欠き部（図示略）が設けられており、回路基板３００を収容するようにケース２１０とカバー２２０を螺子締結した状態で、コネクタ３３０の一部が筐体２００内に収容され、残りの部分が筐体２００外に露出される。
複数の端子３３１は、例えば金属板を打ち抜いて形成された所謂打ち抜き端子であり、互いに干渉しないようにハウジング３３２に一部が埋設固定されている。端子３３１のプリント基板３１０に実装される側は、ハウジング３３２の一側面からプリント基板３１０に略平行に突出し、下方（プリント基板３１０側）に折曲されている。そして、折曲された部位の先端領域がプリント基板３１０と略平行となるように折曲され、プリント基板３１０に設けられたランドとの接合部として構成されている。なお、本実施形態においては、複数の端子３３１が、ハウジング３３２に対して１列配置され、プリント基板３１０に対して接合部が一列配置される態様を示した。しかしながら、端子３３１の配置は上記例に限定されるものではない。
また、電子部品３２０としては、図２で示す表面実装型のＱＦＮ（電子部品）３２０ａが含まれる。このＱＦＮ３２０ａは、補強部３２１、接着剤３２２、ＩＣチップ３２３、複数の端子部３２４、リード３２５、本体部３２６などを備える。ＩＣチップ３２３は、接着剤３２２を介して補強部３２１に機械的に接続され、ＩＣチップ３２３の電極（図示せず）と端子部３２４とがリード３２５で電気的に接続されている。このＱＦＮ３２０ａは、ＩＣチップ３２３、接着剤３２２、補強部３２１の一部、端子部３２４の一部、リード３２５が樹脂モールドされて本体部３２６をなすものである。そして、補強部３２１の一部と端子部３２４の一部とが本体部３２６から露出している。なお、補強部３２１は、プリント基板３１０との接続強度を保持すると共に、ＱＦＮ３２０ａ（ＩＣチップ３２３）が動作することによって発生した熱をプリント基板３１０側に逃がすためのものである。
次に、本発明の特徴部分であるＱＦＮ３２０ａの実装部分の配線３１７について説明する。
プリント基板３１０におけるＱＦＮ３２０ａの実装領域には、図３（ａ）に示すように、複数のランド３１１、複数の配線３１７、及び補強ランド３１２などが形成される。複数のランド３１１は、銅箔などの導電性部材からなり、ＱＦＮ３２０ａの本体部から露出した端子部３２４に対応するようにそれぞれ離間して形成される。
配線３１７は、図３（ｂ）に示すように、ランド３１１に対応して設けられ、対応するランド３１１と電気的に接続される。また、配線３１７は、レーザーなどによってプリント基板３１０に形成された孔に導電性ペーストなどが充填されたヴィアホール３１５ａを介して内層配線３１７ａと電気的に接続するためのヴィア接続部３１７ｂを備える。
このヴィア接続部３１７ｂは、ヴィアホール３１５ａとの接続信頼性を確保するために配線３１７の幅に比べて比較的幅を広くしてある。つまり、ヴィア接続部３１７ｂをヴィアホール３１５ａの形状に合わせて丸型とした場合、このヴィア接続部３１７ｂの径を配線３１７の幅よりも長くする。
また、配線３１７は、隣接する配線との意図しない電気的接続を防止するためにレジスト３１４が表面に形成されている。さらに、レジスト３１４におけるヴィアホール３１５ａ及びヴィア接続部３１７ｂに対応する領域は、このヴィア接続部３１７ｂの径にあわせた形状のレジストであるヴィアホール部３１５とする。
なお、配線３１７と対応するランド３１１とは、電気的に接続されていればよく、一体で形成されても、別体で形成されてもよい。
補強ランド３１２及びソルダーレジスト３１３は、はんだを介してＱＦＮ３２０ａの補強部３２１と機械的に接続されるものであり、本発明における接続部材に相当する。補強ランド３１２は、ＱＦＮ３２０ａとの接続強度を保持すると共に、ＱＦＮ３２０ａ（ＩＣチップ３２３）が動作することによって発生した熱をプリント基板３１０側に逃がすためのものである。補強ランド３１２は、ランド３１１と同様に銅箔などの導電性部材からなり、補強ランド３１２を周囲と電気的に絶縁するために周囲にソルダーレジスト３１３が設けられる。また、この補強ランド３１２をグランド電位とすると、ＩＣチップ３２３の放射ノイズを低減することができるため好適である。
このように複数のランド３１１、複数の配線３１７、及び補強ランド３１２などが形成されたプリント基板３１０に対して、ＱＦＮ３２０ａは、複数の端子部３２４をプリント基板３１０における複数のランド３１１に電気的に接続すると共に、補強部３２１をプリント基板上に設けたれた補強ランド３１２にはんだを介して機械的に接続することによって表面実装される。
そして、複数の配線３１７は、図３（ａ）に示すように、少なくともＱＦＮ３２０ａにおける本体部３２６と対向する領域に配置される配線３１７を含む。すなわち、複数の配線３１７のうち少なくとも一部の配線３１７は、図３（ａ）のＱＦＮ３２０ａの想像線である二点鎖線で囲まれる領域に配置する。
例えば、図３（ａ）に示すように、この複数の配線３１７は、少なくとも一部の配線３１７を本体部３２６と対向する領域と、本体部３２６の外部の領域とに交互に配置することができる。このように、少なくとも一部の配線３１７を本体部３２６と対向する領域と、本体部３２６の外部の領域とに交互に配置することによって、配線３１７間の間隔が比較的広くとれるため好ましい。そして、本体部３２６の外部の領域に配置された配線３１７間には、ノイズ低減素子であるバイパスコンデンサ３２０ｂなどを電気的に実装する。
補強ランド３１２及びソルダーレジスト３１３は、本体部３２６と対向する領域に配置される配線３１７に対応した形状、すなわち、本体部３２６と対向する領域に配線３１７を配置できるような形状とする。本実施の形態においては、補強ランド３１２及びソルダーレジスト３１３は、本体部３２６と対向する領域に配置される配線３１７から所定間隔だけ離間した形状である。
ここで、本実施の形態における電子装置とＱＦＮを実装した通常の電子装置とを比較してみる。図１０は、比較例における電子装置の電子部品付近を説明するための拡大図であり、（ａ）は透視図であり、（ｂ）は配線部分の拡大図である。
図１０に示す電子装置においては、補強ランド３１２及びソルダーレジスト３１３が本体部３２６と対向する領域の略全域に形成されている。したがって、配線３１７は、全て本体部３２６の外部の領域に配置することとなる。また、配線３１７には、ヴィアホール部３１５（ヴィアホール３１５ａ、ヴィア接続部３１７ｂ）が形成されている。
さらに、隣接するヴィアホール部３１５（ヴィアホール３１５ａ、ヴィア接続部３１７ｂ）間、及び、隣接するヴィアホール部３１５（ヴィアホール３１５ａ、ヴィア接続部３１７ｂ）と配線３１７とが接触しないようにする必要がある。このため、図１０（ｂ）に示すように、ヴィアホール３１５ａを千鳥状に形成し、この千鳥状に形成したヴィアホール３１５ａに対応させて隣接する配線３１７の長さを異ならせる必要がある。すなわち、比較例における電子装置においては、配線３１７は、ランド３１１からの長さがｘ１の配線３１７と、ランド３１１からの長さがｘ２の配線３１７とに区分される。
これに対して、本実施の形態における電子装置１００では、少なくとも一部の配線３１７を本体部３２６と対向する領域と、本体部３２６の外部の領域とに交互に配置することによって、配線３１７間の間隔が比較的広くとれる。したがって、本体部３２６の外部の領域に配置する配線３１７のほとんどがランド３１１からの長さがｘ１とすることができる。すなわち、本実施の形態における電子装置１００は、比較例における電子装置に比べて、本体部３２６と対向する領域に配置する配線３１７の本数とｘ２とに応じた領域の分だけ実装面積を増やすことができる。
このように複数の配線３１７のうち少なくとも一部の配線３１７は、ＱＦＮ３２０ａにおける本体部３２６と対向する領域に配置し、補強ランド３１２及びソルダーレジスト３１３は、その配線３１７に対応した形状をなすことによって、ＱＦＮ３２０ａの周辺領域にスペースを確保することができ、プリント基板３１０の実装効率を向上させることができる。また、近年におけるエンジンＥＣＵなどの電子装置に関しては、高機能化、小型化の要望がある。したがって、プリント基板３１０の実装効率を向上させることができる本発明の電子装置１００は、エンジンＥＣＵなどの電子装置に好適である。
また、このようにしてＱＦＮ３２０ａの周辺領域にスペースを確保することによって、バイパスコンデンサ３２０ｂなどのノイズ低減素子を電子部品３２０ａの近傍に配置することができ、伝導ノイズを低減することもできる。
なお、本実施の形態においては、電子部品としてＱＦＮ３２０ａを用いて説明したが本発明はこれに限定されるものではない。電子部品におけるＩＣチップを内部に備える本体部から露出する端子部をプリント基板上に設けられた端子部に対応するランドに電気的に接続すると共に、本体部おけるプリント基板と対向する面とプリント基板とを機械的に接続することによって、プリント基板に表面実装してなる電子部品であれば本発明の目的を達成できるものである。
（変形例１）
次に、本発明の変形例１について説明する。図４は、本発明の変形例１における電子装置の電子部品付近を説明するための透視図である。
変形例１における電子装置１００は、上述の第１の実施の形態によるものと共通するところが多いので、以下、共通部分についての詳しい説明は省略し、異なる部分を重点的に説明する。変形例１において、上述の第１の実施の形態と異なる点は、本体部３２６と対向する領域に配置する配線３１７と補強ランド３１２及びソルダーレジスト３１３の態様である。
変形例１として、本体部３２６と対向する領域に配置する配線３１７は、隣接する複数の配線３１７としてもよい。図４におけるＢ領域に示すように、複数の配線３１７のうち隣接する複数の配線３１７を集中的に本体部３２６と対向する領域に配置する。
この場合、補強ランド３１２及びソルダーレジスト３１３は、ＱＦＮ３２０ａとプリント基板３１０との接続強度をできるだけ確保できるように、本体部３２６と対向する領域に配置する配線３１７が少ない領域に突出する形状とし、補強部３２１との接触面積を増やすと好ましい。
このように、隣接する複数の配線３１７を本体部と対向する領域に配置することによって、ＱＦＮ３２０ａの周囲領域には、比較的大きなスペースを確保することができる。したがって、ＱＦＮ３２０ａの近傍にも比較的大型の素子３２０ｃを配置できるのでプリント基板３１０の実装効率をより一層向上させることができる。
（変形例２）
次に、本発明の変形例２について説明する。図５は、本発明の変形例２における電子装置の電子部品付近を説明するための透視図である。
変形例２における電子装置１００は、上述の実施の形態及び変形例によるものと共通するところが多いので、以下、共通部分についての詳しい説明は省略し、異なる部分を重点的に説明する。変形例２において、上述の実施の形態及び変形例と異なる点は、本体部３２６と対向する領域に配置する配線３１７の態様である。
変形例２として、図５に示すように、複数の配線３１７を全て本体部３２６と対向する領域に配置するようにしてもよい。このように、複数の配線３１７を全て本体部３２６に対向する領域に配置することによって、ＱＦＮ３２０ａの周辺領域をより一層効率的に使用することができるので、プリント基板３１０の実装効率をより一層向上させることができる。
（変形例３）
次に、本発明の変形例３について説明する。図６は、本発明の変形例３における電子装置の電子部品付近を説明するための透視図である。
変形例３における電子装置１００は、上述の実施の形態及び変形例によるものと共通するところが多いので、以下、共通部分についての詳しい説明は省略し、異なる部分を重点的に説明する。変形例３において、上述の実施の形態及び変形例と異なる点は補強ランド３１２及びソルダーレジスト３１３の態様である。
変形例３として、図６に示すように、補強ランド３１２及びソルダーレジスト３１３は、少なくとも補強部３２１の四隅に対応する位置に設けようにしてもよい。そして、この補強ランド３１２及びソルダーレジスト３１３に対応する位置の配線３１７、すなわち、図６のＣ領域に示す配線３１７は、本体部の外部の領域に配置する。
ＱＦＮ３２０ａにおける補強部３２１は、比較的四隅に応力が加えられやすい。したがって、補強ランド３１２及びソルダーレジスト３１３は、少なくとも補強部３２１の四隅に対応する位置に設けることによって、ＱＦＮ３２０ａの接続強度を保つことができる。さらに、補強ランド３１２及びソルダーレジスト３１３に対応する位置の配線３１７は、本体部３２６の外部の領域に配置することによって、補強ランド３１２及びソルダーレジスト３１３を補強部３２１の四隅に対応する位置に設けることができる。
（変形例４）
次に、変形例４について説明する。図７は、本発明の変形例４における電子装置の電子部品付近を説明するための透視図である。
変形例４における電子装置１００は、上述の実施の形態及び変形例によるものと共通するところが多いので、以下、共通部分についての詳しい説明は省略し、異なる部分を重点的に説明する。変形例４において、上述の実施の形態及び変形例と異なる点は、配線３１７の配置、補強ランド３１２及びソルダーレジスト３１３の態様である。
変形例３として、補強ランド３１２及びソルダーレジスト３１３は、補強部３２１の四隅に対応する位置に加えて、図７のＤ領域に示すＩＣチップに対応する領域を含む補強部に対向する領域の中央部に設ける。そして、配線３１７に関しては、中央部に対応する配線３１７は本体部と対向する領域に配置し、補強部３２１の四隅に対応する位置の配線３１７は本体部の外部の領域に配置する。
このように、補強ランド３１２及びソルダーレジスト３１３を設け、配線３１７を配置することによって、ＱＦＮ３２０ａとプリント基板３１０との接続強度、及びプリント基板３１０の実装効率を共に向上させ最適化することができる。
また、図７のＤ領域に示すＩＣチップ３２３に対応する領域を含む補強部３２１に対向する領域の中央部に設けられる補強ランド３１２をグランドに接続するようにしてもよい。このように、少なくともＩＣチップ３２３に対応する領域を含む補強部３２１に対向する領域の中央部に設けられる補強ランド３１２をグランドに接続することによって、ＩＣチップ３２３の放射ノイズ及び外来ノイズを低減することができる。
（変形例５）
次に、本発明の変形例５について説明する。図８は、本発明の変形例５における電子装置の電子部品付近を説明するための透視図である。
変形例５における電子装置１００は、上述の実施の形態及び変形例によるものと共通するところが多いので、以下、共通部分についての詳しい説明は省略し、異なる部分を重点的に説明する。変形例５において、上述の実施の形態及び変形例と異なる点は配線３１７の態様である。
変形例５として、図８のＥ領域に示すように、少なくとも一部の複数のランド３１１に共通に接続される大電流を流す太い（幅の広い）大電流用配線３１７１を設ける場合、補強部３２１の四隅に対応する位置の配線３１７を大電流用配線３１７１とする。
大電流用配線３１７１は、複数のランドに共通に接続される配線、すなわち太い配線であり、多くのヴィアホール３１５ａが必要であるため、本体部３２６と対向する領域に配置しづらい。また、補強部３２１の四隅に対応する位置に補強ランド３１２及びソルダーレジスト３１３を設ける場合、この補強部３２１の四隅に対応する位置の配線３１７は、本体部の外部の領域に配置しなくてはならない。したがって、補強部３２１の四隅に対応する位置の配線３１７を大電流用配線３１７１とすると好適である。
（変形例６）
次に、本発明の変形例６について説明する。図９は、本発明の変形例６における電子装置の電子部品付近を説明するための拡大図であり、（ａ）は透視図であり、（ｂ）は特徴部の拡大図である。
変形例６における電子装置１００は、上述の実施の形態及び変形例によるものと共通するところが多いので、以下、共通部分についての詳しい説明は省略し、異なる部分を重点的に説明する。変形例６において、上述の実施の形態及び変形例と異なる点は配線間の間隔である。
変形例６として、図９のＦ領域に示すように、補強部３２１の四隅に対応する位置に設けられた補強ランド３１２及びソルダーレジスト３１３に対応する位置の配線３１７が複数である場合、このＦ領域の配線３１７の間隔ｙ１を、これ以外の領域の配線３１７の間隔ｙ２に比べて広くする。配線３１７の間隔を他の領域の配線３１７の間隔より広くするには、例えば、図示はしないが、間隔を広くする領域の配線３１７は、一つおきのランド３１１に接続するようにする。したがって、配線３１７と接続されないランド３１１が存在することとなる。
このように、補強部３２１の四隅に対応する位置に設けられた補強ランド３１２及びソルダーレジスト３１３に対応する位置の複数の配線３１７の間隔をそれ以外の配線３１７の間隔に比べて広くすることによって、ヴィアホール３１５ａを千鳥状に形成し、この千鳥状に形成したヴィアホール３１５ａに対応させて隣接する配線３１７の長さを異ならせる必要がない。
本発明における電子装置の概略構成を説明するための、組み付け前の状態を示す分解図である。 本発明における電子装置のＱＦＮの構成を説明するための断面図である。 本発明の第１の実施の形態における電子装置の電子部品付近を説明するための拡大図であり、（ａ）は透視図であり、（ｂ）は断面図である。 本発明の変形例１における電子装置の電子部品付近を説明するための透視図である。 本発明の変形例２における電子装置の電子部品付近を説明するための透視図である。 本発明の変形例３における電子装置の電子部品付近を説明するための透視図である。 本発明の変形例４における電子装置の電子部品付近を説明するための透視図である。 本発明の変形例５における電子装置の電子部品付近を説明するための透視図である。 本発明の変形例６における電子装置の電子部品付近を説明するための拡大図であり、（ａ）は透視図であり、（ｂ）は特徴部の拡大図である。 比較例における電子装置の電子部品付近を説明するための拡大図であり、（ａ）は透視図であり、（ｂ）は配線部の拡大図である。
符号の説明
１００ 電子装置、２００ 筐体、２１０ ケース、２２０ カバー、
３００ 回路基板、３１０ プリント基板、３１１ ランド、３１２ 補強ランド、３１３ ソルダーレジスト、３１４ レジスト、３１５ ヴィアホール部、３１５ａ ヴィアホール、３１６ レジスト、３１７ 配線、３１７ａ 内層配線、３１７ｂ ヴィア接続部、３２０ 電子部品、３２０ａ ＱＦＮ、３２０ｂ バイパスコンデンサ、３２０ｃ 大型素子、３２１ 補強部、３２２ 接着剤、３２３ ＩＣチップ、３２４ 端子部、３２５ リード、３２６ 本体部、３３０ コネクタ、３３１ 端子、３３２ コネクタハウジング

Claims (10)

  1. 電子部品におけるＩＣチップを内部に備える本体部から露出する複数の端子部をプリント基板上に設けられた当該端子部に対応する複数のランドに電気的に接続すると共に、前記本体部おける前記プリント基板と対向する面と当該プリント基板とを接続部材にて機械的に接続することによって、前記電子部品を前記プリント基板に表面実装してなる電子装置であって、
    前記プリント基板は、前記複数のランドに対応する複数の配線を備え、当該複数の配線は、少なくとも前記電子部品における本体部と対向する領域に配置される配線を含み、前記接続部材は、前記本体部と対向する領域に配置される配線に対応した形状とすることを特徴とする電子装置。
  2. 前記複数の配線のうち少なくとも一部の配線は、前記本体部と対向する領域と、当該本体部の外部の領域とに交互に配置されることを特徴とする請求項１に記載の電子装置。
  3. 前記本体部の外部の領域に配置される配線間にノイズ低減素子が電気的に実装されることを特徴とする請求項２に記載の電子装置。
  4. 前記本体部と対向する領域に配置される配線は、隣接する複数の配線からなることを特徴とする請求項１に記載の電子装置。
  5. 前記接続部材は、少なくとも前記補強部の四隅に対応する位置に設けられ、当該接続部材に対応する位置の配線は、前記本体部の外部の領域に配置されることを特徴とする請求項１乃至請求項４のいずれかに記載の電子装置。
  6. 前記接続部材に対応する位置に配置された配線が複数である場合、当該接続部材に対応する位置に配置された配線間の間隔は、当該接続部材に対応する位置に配置された配線以外の配線間の間隔に比べて広いことを特徴とする請求項５に記載の電子装置。
  7. 前記複数の配線は、少なくとも一部の複数のランドに共通に接続される大電流を流す大電流用配線を備えるものであり、前記接続部材に対応する位置の前記配線を当該大電流用配線とすることを特徴とする請求項５に記載の電子装置。
  8. 前記接続部材は、前記補強部の四隅に対応する位置に加えて、ＩＣチップに対応する領域を含む前記補強部に対向する領域の中央部に設けられ、当該中央部に対応する前記配線は、本体部と対向する領域に配置されることを特徴とする請求項５乃至請求項７のいずれかに記載の電子装置。
  9. 前記ＩＣチップに対応する領域を含み、前記補強部に対向する領域の中央部に設けられる前記接続部材は、グランドに接続されることを特徴とする請求項８に記載の電子装置。
  10. 前記複数の配線は、全て前記本体部に対向する領域に配置されることを特徴とする請求項１に記載の電子装置。
JP2006051181A 2006-02-27 2006-02-27 電子装置 Expired - Fee Related JP4770514B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006051181A JP4770514B2 (ja) 2006-02-27 2006-02-27 電子装置
US11/703,660 US20070201215A1 (en) 2006-02-27 2007-02-08 Electronic device
EP07002932A EP1827062A3 (en) 2006-02-27 2007-02-12 Electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006051181A JP4770514B2 (ja) 2006-02-27 2006-02-27 電子装置

Publications (2)

Publication Number Publication Date
JP2007234674A true JP2007234674A (ja) 2007-09-13
JP4770514B2 JP4770514B2 (ja) 2011-09-14

Family

ID=38066651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006051181A Expired - Fee Related JP4770514B2 (ja) 2006-02-27 2006-02-27 電子装置

Country Status (3)

Country Link
US (1) US20070201215A1 (ja)
EP (1) EP1827062A3 (ja)
JP (1) JP4770514B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5113114B2 (ja) * 2009-04-06 2013-01-09 新光電気工業株式会社 配線基板の製造方法及び配線基板
CN104681544A (zh) * 2013-12-03 2015-06-03 上海北京大学微电子研究院 多芯片qfn封装结构
CN105529338A (zh) * 2016-02-06 2016-04-27 京东方科技集团股份有限公司 阵列基板、覆晶薄膜、显示面板及显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5761853A (en) * 1980-09-30 1982-04-14 Mitsubishi Motors Corp Oil pressure control device
JPH06252326A (ja) * 1993-02-25 1994-09-09 Fujitsu Ten Ltd 多端子部品、配線基板、多端子部品の実装構造
JPH08288626A (ja) * 1995-04-19 1996-11-01 Canon Inc Ｉｃ及びプリント配線基板
JPH10145027A (ja) * 1996-11-15 1998-05-29 Fujitsu Ltd 電子回路パッケージおよびプリント配線板並びに実装方法
JPH11163201A (ja) * 1997-11-28 1999-06-18 Hitachi Ltd 半導体装置
JP2002076534A (ja) * 2000-08-31 2002-03-15 Alps Electric Co Ltd プリント基板への発熱部品の取付構造
JP2002170854A (ja) * 2000-11-30 2002-06-14 Hitachi Cable Ltd 半導体装置及びその製造方法
JP2003258149A (ja) * 2002-02-28 2003-09-12 Denso Corp エリア配置型半導体装置の配線構造

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3328736A1 (de) * 1982-09-17 1984-03-22 Control Data Corp., 55440 Minneapolis, Minn. Schaltungsplatte
US4705917A (en) * 1985-08-27 1987-11-10 Hughes Aircraft Company Microelectronic package
IL80038A (en) * 1985-10-29 1995-01-24 Hughes Aircraft Co Raised mounting for leadless chip carrier
US5204615A (en) * 1991-10-24 1993-04-20 Interconnect Devices, Inc. Module attachment for printed circuit board test fixtures
JP2783093B2 (ja) * 1992-10-21 1998-08-06 日本電気株式会社 プリント配線板
KR100292036B1 (ko) * 1993-08-27 2001-09-17 윤종용 반도체패키지의제조방법및그에 따른반도체패키지
US5367763A (en) * 1993-09-30 1994-11-29 Atmel Corporation TAB testing of area array interconnected chips
US5475569A (en) * 1993-11-16 1995-12-12 Intel Corporation Method of testing fine pitch surface mount IC packages
US5808259A (en) * 1995-07-31 1998-09-15 Spinner; Howard Thick film apparatus and method for customizing IC test PCB
JP3432982B2 (ja) * 1995-12-13 2003-08-04 沖電気工業株式会社 表面実装型半導体装置の製造方法
JP3593234B2 (ja) * 1996-04-23 2004-11-24 日立電線株式会社 半導体装置用両面配線テープキャリアの製造方法
SG60102A1 (en) * 1996-08-13 1999-02-22 Sony Corp Lead frame semiconductor package having the same and method for manufacturing the same
US6521845B1 (en) * 1997-06-12 2003-02-18 Intel Corporation Thermal spreading enhancements for motherboards using PBGAs
US5877942A (en) 1997-08-04 1999-03-02 Qualcomm Incorporated Circuit card assembly footprint providing reworkable interconnection paths for use with a surface mount device
SG111958A1 (en) * 1998-03-18 2005-06-29 Hitachi Cable Semiconductor device
JP3839178B2 (ja) 1999-01-29 2006-11-01 株式会社ルネサステクノロジ 半導体装置
JP3062192B1 (ja) * 1999-09-01 2000-07-10 松下電子工業株式会社 リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
JP2001217355A (ja) * 1999-11-25 2001-08-10 Hitachi Ltd 半導体装置
JP3925032B2 (ja) * 2000-03-14 2007-06-06 富士ゼロックス株式会社 プリント配線基板
JP2001284783A (ja) * 2000-03-30 2001-10-12 Shinko Electric Ind Co Ltd 表面実装用基板及び表面実装構造
JP3660861B2 (ja) * 2000-08-18 2005-06-15 株式会社ルネサステクノロジ 半導体装置の製造方法
TW488042B (en) 2000-11-30 2002-05-21 Siliconware Precision Industries Co Ltd Quad flat non-leaded package and its leadframe
JP4308528B2 (ja) * 2001-01-31 2009-08-05 株式会社ルネサステクノロジ 半導体装置及びその製造方法
KR20020074073A (ko) 2001-03-16 2002-09-28 엘지전자 주식회사 아이씨 방열구조
JP4034073B2 (ja) * 2001-05-11 2008-01-16 株式会社ルネサステクノロジ 半導体装置の製造方法
US6744135B2 (en) * 2001-05-22 2004-06-01 Hitachi, Ltd. Electronic apparatus
JP3833124B2 (ja) * 2002-02-19 2006-10-11 セイコーインスツル株式会社 表示装置
US6838751B2 (en) * 2002-03-06 2005-01-04 Freescale Semiconductor Inc. Multi-row leadframe
US7425756B2 (en) * 2002-04-30 2008-09-16 Renesas Technology Corp. Semiconductor device and electronic device
JP2004071670A (ja) * 2002-08-02 2004-03-04 Fuji Photo Film Co Ltd Ｉｃパッケージ、接続構造、および電子機器
US6879319B2 (en) * 2002-10-25 2005-04-12 Eastman Kodak Company Integrated OLED display and touch screen
WO2004073063A1 (ja) * 2003-02-14 2004-08-26 Renesas Technology Corp. 電子装置および半導体装置
JP2004363365A (ja) * 2003-06-05 2004-12-24 Renesas Technology Corp 半導体装置及びその製造方法
CN100413070C (zh) * 2004-01-30 2008-08-20 松下电器产业株式会社 部件内置模块、配备部件内置模块的电子设备以及部件内置模块的制造方法
KR20060118578A (ko) * 2004-02-04 2006-11-23 이비덴 가부시키가이샤 다층프린트배선판
JP2005310837A (ja) * 2004-04-16 2005-11-04 Elpida Memory Inc 半導体装置及びその製造方法
JP2006059928A (ja) * 2004-08-18 2006-03-02 Orion Denki Kk プリント基板
JP2006190771A (ja) * 2005-01-05 2006-07-20 Renesas Technology Corp 半導体装置
KR100648040B1 (ko) * 2005-11-25 2006-11-23 삼성전자주식회사 다수의 금속 랜드를 가지는 인터포저 기판, 및 이로부터제작되는 인터포저를 포함하는 적층 칩 패키지

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5761853A (en) * 1980-09-30 1982-04-14 Mitsubishi Motors Corp Oil pressure control device
JPH06252326A (ja) * 1993-02-25 1994-09-09 Fujitsu Ten Ltd 多端子部品、配線基板、多端子部品の実装構造
JPH08288626A (ja) * 1995-04-19 1996-11-01 Canon Inc Ｉｃ及びプリント配線基板
JPH10145027A (ja) * 1996-11-15 1998-05-29 Fujitsu Ltd 電子回路パッケージおよびプリント配線板並びに実装方法
JPH11163201A (ja) * 1997-11-28 1999-06-18 Hitachi Ltd 半導体装置
JP2002076534A (ja) * 2000-08-31 2002-03-15 Alps Electric Co Ltd プリント基板への発熱部品の取付構造
JP2002170854A (ja) * 2000-11-30 2002-06-14 Hitachi Cable Ltd 半導体装置及びその製造方法
JP2003258149A (ja) * 2002-02-28 2003-09-12 Denso Corp エリア配置型半導体装置の配線構造

Also Published As

Publication number Publication date
US20070201215A1 (en) 2007-08-30
EP1827062A3 (en) 2008-08-20
EP1827062A2 (en) 2007-08-29
JP4770514B2 (ja) 2011-09-14

Similar Documents

Publication Publication Date Title
JP4470980B2 (ja) 電子装置
JP4234259B2 (ja) 電子機器の組合せ構造
JP4591385B2 (ja) コネクタの実装構造及び電子装置
US7130195B2 (en) Electronic apparatus
GB2429846A (en) Heat sink
JP2007305494A (ja) コネクタの実装構造
JP2012195525A (ja) 電子制御装置
JP5929958B2 (ja) 電子装置
JP2010509742A (ja) モジュラ式のコンタクトパートナーを備える標準化された電子的ケーシング
JP2006287100A (ja) コンデンサモジュール
JP4851154B2 (ja) 回路基板内蔵筐体
JP4622995B2 (ja) 電子制御装置
JP6277061B2 (ja) 電子制御装置
JP4770514B2 (ja) 電子装置
JP3624798B2 (ja) インバータ用コンデンサモジュール、インバータ
JP2004063604A (ja) パワーモジュール及びこのパワーモジュールを用いた冷蔵庫
JP2009272499A (ja) 電子制御ユニット
JP2003282361A (ja) コンデンサモジュール
JP2011120446A (ja) 電気接続箱
US8503188B2 (en) Mountable electronic circuit module
JP2007234675A (ja) 電子装置
JP2008147253A (ja) プリント基板装置
JP2017216419A (ja) 電子機器、及び電子機器の製造方法
WO2020066054A1 (ja) 電子制御装置
KR20230021935A (ko) 제어 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080408

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101008

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110524

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110606

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4770514

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees