JP2005310837A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】信号バンプの破断を抑制する半導体装置を提供する。
【解決手段】半導体装置は、アレイ状に配設されたランド部を有する半導体パッケージ１２と、半導体パッケージ１２の各ランド部に信号バンプを介してそれぞれ接合されるランド部を有する実装基板１１とを備える。また、実装基板１１及び半導体パッケージ１２の一方に形成されたランド部２３Ａと、ランド部２３Ａに接合されたダミーバンプ１４を備える。ダミーバンプ１４は、半導体パッケージ１２及び実装基板１１の他方とは固定されていない。
【選択図】図２

Description

本発明は、半導体装置及びその製造方法に関し、更に詳細には、半導体パッケージと実装基板とをＢＧＡ（Ball Grid Array）方式によって接続した半導体装置及びその製造方法に関する。

ＩＣチップを収容した半導体パッケージの実装基板への取り付け方法の一つに、接続ピンをボール状の金属バンプで構成し、これをアレイ状に配設したＢＧＡ方式がある。ＢＧＡ方式は、多ピン化が容易で、且つ実装基板に取り付けた半導体パッケージをチップサイズと同程度に小型化できるなどの特長を有する。このため、高密度実装が特に要請される、携帯電話などの携帯型電子機器に多用されている。本明細書ではこのような、半導体パッケージと実装基板とをＢＧＡ方式によって接続した半導体装置を、ＢＧＡ実装体と呼ぶ。

ＢＧＡ実装体では、信号のビット幅等に応じて様々なピン配置がある。ピン配置を標準化するため、信号のビット数に応じて一部のＢＧＡ実装体では、信号バンプのピン配置が、半導体パッケージの一方の側に偏っているものがある。図１２（ａ）に、このようなＢＧＡ実装体のピン配置の一例を示す。ＢＧＡ実装体１００では、信号接続に用いられる信号バンプ１３のピン配置が、半導体パッケージの中心線１０１に対して一方の側に偏っている。

図１２（ｂ）に、図１２（ａ）のｂ−ｂ線に沿った、ＢＧＡ実装体の断面の一部を示す。ＢＧＡ実装体１００は、実装基板１１と、ＩＣチップを収容した半導体パッケージ１２とを備える。半導体パッケージ１２は、パッケージ基板１５と、パッケージ基板１５上に配設されたＩＣチップ１６と、ＩＣチップ１６を覆ってパッケージ基板１５上に形成された封止樹脂１７とを備える。

実装基板１１上には、ランド部１８Ａがアレイ状に配設され、ランド部１８Ａはソルダーレジスト２０の開口部１９内に形成されている。また、パッケージ基板１５上には、ランド部２３Ａがアレイ状に配設され、ランド部２３Ａはソルダーレジスト２２の開口部２１内に形成されている。

実装基板１１上のランド部１８Ａと、パッケージ基板１５上のランド部２３Ａとの間には、はんだバンプから成る信号バンプ１３及びダミーバンプ１４が配設されている。ダミーバンプ１４は信号バンプ１３と同形状を有し、信号バンプ１３が配設されない半導体装置の縁部に配設され、その縁部で不足する抗折強度を補っている。ＢＧＡ実装体１００は、この例ではＩＣチップ１６の直下部にのみバンプが配設されるファンイン（fan-in）構造を有している。

ところで、ガラスエポキシ樹脂などの絶縁材料及び配線パターンで構成される実装基板は、半導体パッケージとは熱膨張係数が異なるので、電子機器の製造時又は使用時における高温の温度サイクルによってバンプに応力が発生する。バンプに発生する応力は、バンプ間の距離と熱膨張係数との積に比例するため、一般的にＢＧＡ実装体のコーナー部のバンプに最も大きな応力が発生し、コーナー部のバンプが破断する問題がある。コーナー部のバンプが信号バンプである場合には、これが破断すればＢＧＡ実装体は正常に動作できない。

コーナー部の信号バンプの破断を抑制するために、特許文献１では、ＢＧＡ実装体のコーナー部で、補強用のランド部（パッド）及び補強用のダミーバンプを配設することを提案している。図１４に特許文献１に記載のＢＧＡ実装体のピン配置を示す。ＢＧＡ実装体１０３では、各コーナー部で、１個の信号バンプに代えて４個のダミーバンプ１０５が配設されている。ダミーバンプ１０５は、実装基板上に形成された補強用のランド部、及び半導体パッケージ上に形成された補強用のランド部にそれぞれ接合されている。
特開２００１−６８５９４号公報

特許文献１の発明は、コーナー部で不足する剪断強度を補強用のダミーバンプで強固にするものである。しかし、本発明者は、偏ったピン配置を有するＢＧＡ実装体においては、補強用のダミーバンプの存在により却って信号バンプに大きな応力が発生することに想到し、同文献の発明とは異なるアプローチで信号バンプの破断を抑制することを考えた。本発明は、上記に鑑み、特許文献１とは別の手段によって、信号バンプの破断を抑制する半導体装置を提供することを目的とする。

上記目的を達成するため、本発明の第１発明に係る半導体装置は、アレイ状に配設された信号電極を有する半導体パッケージと、該半導体パッケージの各信号電極に信号バンプを介してそれぞれ接合される信号電極を有する実装基板とを備える半導体装置において、
前記半導体パッケージ及び前記実装基板の一方に形成されたダミー電極と、
前記ダミー電極に接合されたダミーバンプとを備えており、
前記ダミーバンプは、前記半導体パッケージ及び前記実装基板の他方とは固定されていないことを特徴としている。

本発明の第２発明に係る半導体装置は、アレイ状に配設された信号電極を有する半導体パッケージと、該半導体パッケージの各信号電極に信号バンプを介して接合される信号電極を有する実装基板とを備える半導体装置において、
前記半導体パッケージ及び前記実装基板のそれぞれに形成されたダミー電極と、
前記半導体パッケージのダミー電極と前記実装基板のダミー電極とを接合するダミーバンプとを備え、
前記ダミーバンプと前記半導体パッケージ及び前記実装基板の少なくとも一方のダミー電極との間の接合面の剪断強度は、前記信号バンプと前記信号電極との間の接合面の剪断強度よりも小さいことを特徴としている。

本発明の第３発明に係る半導体装置は、アレイ状に配設された信号電極を有する半導体パッケージと、該半導体パッケージの各信号電極に信号バンプを介して接合される信号電極を有する実装基板とを備える半導体装置において、
前記半導体パッケージ及び前記実装基板のそれぞれに形成されたダミー電極と、
前記半導体パッケージのダミー電極と前記実装基板のダミー電極とを接合するダミーバンプとを備え、
前記ダミーバンプは、前記半導体パッケージと前記実装基板との間に発生する剪断応力によって、前記信号バンプよりも先に破断することを特徴としている。

また、本発明の第４発明に係る半導体装置の製造方法は、信号電極及びダミー電極を有する半導体パッケージと、該半導体パッケージの各信号電極及びダミー電極にバンプを介してそれぞれ接合される信号電極及びダミー電極を有する実装基板とを備える半導体装置を製造する方法において、
前記半導体パッケージのダミー電極と前記実装基板のダミー電極との間の接合を破断させる工程を有することを特徴としている。

本発明の第１発明に係る半導体装置によれば、ダミーバンプが、半導体パッケージ及び実装基板の他方とは固定されていないことによって、半導体パッケージと実装基板との間の塑性歪みを小さくして、特にダミーバンプから最も遠い信号バンプに発生する応力を小さくすることが出来る。従って、温度サイクル等に起因する信号バンプの破断を抑制することが出来る。

ここで、抗折強度に関しては、ダミーバンプの近傍で実装基板と半導体パッケージとが近づく方向の折り曲げに対して、ダミーバンプが実装基板の絶縁層に当接して折曲げ力に抗するので、必要な抗折力が得られる。なお、構造上、ダミーバンプ近傍に実装基板と半導体パッケージとが遠ざかる方向の折曲げ力が働く可能性は小さいので実用上問題はない。

本発明の第２発明に係る半導体装置によれば、ダミーバンプと半導体パッケージ及び実装基板の少なくとも一方のダミー電極との間の接合面の剪断強度が、信号バンプと信号電極との間の接合面の剪断強度よりも小さいことによって、ダミーバンプとダミー電極の上記少なくとも一方との間の接合面を、信号バンプと信号電極との間の接合面よりも先に破断させることが出来る。これによって、半導体パッケージと実装基板との間の塑性歪みを小さくし、特にダミーバンプから最も遠い信号バンプに発生する応力を小さくして、温度サイクル等に起因する信号バンプの破断を抑制することが出来る。

本発明の第２発明の好適な実施態様では、前記ダミーバンプと前記半導体パッケージのダミー電極との接合面積が、前記信号バンプと信号電極との接合面積と等しく、前記ダミーバンプと前記実装基板のダミー電極との接合面積が、前記信号バンプと信号電極との接合面積よりも小さいとすることができる。或いは、前記ダミーバンプと前記半導体パッケージのダミー電極との接合面積が、前記信号バンプと信号電極との接合面積よりも小さく、前記ダミーバンプと前記実装基板のダミー電極との接合面積が、前記信号バンプと信号電極との接合面積と等しいとすることができる。或いは、前記ダミーバンプと前記半導体パッケージのダミー電極との接合面積、及び、前記ダミーバンプと前記実装基板のダミー電極との接合面積が、前記信号バンプと前記信号電極との接合面積よりも小さいとすることができる。これらの場合、ダミーバンプと半導体パッケージ又は実装基板のダミー電極との間の剪断強度が小さいため、良好な本発明の第２発明の効果を得ることが出来る。

上記実施態様では、更に好ましくは、前記信号電極の径が０．５ｍｍ以下であり、前記ダミーバンプと前記半導体パッケージ及び前記実装基板の少なくとも一方のダミー電極との接合面積が、前記信号バンプと前記信号電極との接合面積の３５％以下である。或いは、前記信号電極の径が０．４ｍｍ以下であり、前記ダミーバンプと前記半導体パッケージ及び前記実装基板の少なくとも一方のダミー電極との接合面積が、前記信号バンプと前記信号電極との接合面積の４２％以下である。或いは、前記信号電極の径が０．３ｍｍ以下であり、前記ダミーバンプと前記半導体パッケージ及び前記実装基板の少なくとも一方のダミー電極との接合面積が、前記信号バンプと前記信号電極との接合面積の５３％以下である。或いは、前記信号電極の径が０．２ｍｍ以下であり、前記ダミーバンプと前記半導体パッケージ及び前記実装基板の少なくとも一方のダミー電極との接合面積が、前記信号バンプと前記信号電極との接合面積の８３％以下である。これらの場合、信号バンプが接合される各信号電極、及びダミーバンプが接合される各ダミー電極の直径が相互に等しい場合と比較して、ダミーバンプの破断寿命を１／１０以下にすることが出来る。

本発明の第３発明に係る半導体装置によれば、ダミーバンプが、半導体パッケージと実装基板との間に発生する剪断応力によって、信号バンプよりも先に破断することにより、本発明の第２発明と同様の効果を得ることが出来る。

本発明の第４発明に係る半導体装置の製造方法によれば、半導体パッケージのダミー電極と実装基板のダミー電極との間の接合を破断させることによって、本発明の第１発明に係る半導体装置と同様の構成及び効果を有する半導体装置を製造することが出来る。

本発明は、ピン配置の端部のバンプがダミーバンプである半導体装置に好適に適用でき、ピン配置の長辺における端部のバンプがダミーバンプである半導体装置に適用して、特に良好な効果を得ることが出来る。本発明は、ファンイン構造を有する半導体パッケージを備える半導体装置に適用して、良好な効果を得ることが出来る。なお、本発明で「破断」とは、接続バンプが実装基板又は半導体パッケージから機械的に外れること、又は、バンプそのものが機械的に破壊されることを言う。

本発明の理解を容易にするために実施形態例の説明に先立って、先ず本発明の原理について説明する。本発明者は、図１２に示した構成を有するＢＧＡ実装体について、本発明に先立って下記の考察を行った。

ＢＧＡ実装体１００において、ダミーバンプ１４は配線を構成していないので、ダミーバンプ１４が破断しても、ＢＧＡ実装体１００の電気的特性は影響を受けない。ここで、ダミーバンプ１４がコーナー部の信号バンプ１３Ａよりも先に破断されれば、実装基板１１と半導体パッケージ１２との間で、ダミーバンプ１４と符号１３Ｂで示した信号バンプとの間の距離に相当する分だけ熱変形量差が小さくなる。これによって、実装基板１１と半導体パッケージ１２との間の塑性歪みが小さくなり、コーナー部の信号バンプ１３Ａに発生する応力が緩和され、コーナー部の信号バンプ１３Ａの破断が抑制されるのではないかと考えた。これを実証するために下記のシミュレーションを行った。

シミュレーションに際して、図１３に示す、偏ったピン配置を有するＢＧＡ実装体１０２を想定した。ＢＧＡ実装体１０２は、図１２に示したＢＧＡ実装体１００のピン配置の上側半分に類似したピン配置を有する。ＢＧＡ実装体１０２において、信号バンプ１３及びダミーバンプ１４を接続する実装基板１１及び半導体パッケージ１２のランド部の径を０．５０ｍｍとした。本シミュレーションでは、ＢＧＡ実装体１０２に対して、−２５℃と１２５℃の温度を交互に且つ繰り返し与える温度サイクルによって破断が発生する際のサイクル数を調べた。

シミュレーションにより、第１ダミーバンプ１４１、第２ダミーバンプ１４２，及びコーナー部の信号バンプ１３１の塑性歪み範囲と、コーナー部の信号バンプ１３１の推定破断寿命とを調べた。次に、第１ダミーバンプ１４１及び第２ダミーバンプ１４２を配設しない場合の、コーナー部の信号バンプ１３１の塑性歪み範囲と、推定破断寿命とを調べた。なお、塑性歪み範囲とは、負荷が繰り返し与えられる環境下において、１回の負荷で生じる塑性変形による、単位長さ当りの伸び又は縮みを言う。従って、塑性歪み範囲が大きいほど、大きな応力が発生することを意味する。結果を表１に示す。

第１ダミーバンプ１４１及び第２ダミーバンプ１４２を備えるＢＧＡ実装体については、常温の初期状態において、第１ダミーバンプ１４１、第２ダミーバンプ１４２、コーナー部の信号バンプ１３１の順に大きな塑性歪み範囲を有する。初期状態で各バンプが一定の塑性歪み範囲を有するのは、はんだの融点である２３０℃で実装基板１１と半導体パッケージ１２とが固定されるため、常温に冷却された際に実装基板１１と半導体パッケージ１２との間で、それぞれの熱膨張率差に応じた塑性変形の差が生じるからである。

温度サイクルを繰り返すと、６３０サイクルを経た際に、初期状態で塑性歪み範囲が最も大きかった第１ダミーバンプ１４１が破断し、その結果、第２ダミーバンプ１４２の塑性歪み範囲が上昇し、コーナー部の信号バンプ１３１の塑性歪み範囲が低下した。引き続き、８３０サイクルを経た際に、第２ダミーバンプ１４２が破断し、コーナー部の信号バンプ１３１の塑性歪み範囲が更に低下した。引き続き、更に温度サイクルを繰り返したところ、コーナー部の信号バンプ１３１は、１３００サイクルで破断した。

一方、第１ダミーバンプ１４１及び第２ダミーバンプ１４２が配設されていないＢＧＡ実装体については、初期状態において、コーナー部の信号バンプ１３１の塑性歪み範囲が、第１ダミーバンプ１４１及び第２ダミーバンプ１４２を備える場合の初期状態より低い値であった。温度サイクルを繰り返したところ、１４５０サイクルを経た際に破断し、第１ダミーバンプ１４１及び第２ダミーバンプ１４２を備える場合よりも推定破断寿命が１５０サイクルだけ長くなった。なお、推定破断寿命の導出は、Coffin-Manson則に実験結果から得られたパラメータを適用して行った。

上記シミュレーションによって、第１ダミーバンプ１４１又は第２ダミーバンプ１４２が破断されることによってコーナー部の信号バンプ１３１の塑性歪み範囲が小さくなること、第１ダミーバンプ１４１及び第２ダミーバンプ１４２を配設しない場合に、第１ダミーバンプ１４１及び第２ダミーバンプ１４２を配設した場合より推定破断寿命が長くなることが確認された。つまり、ダミーバンプは、抗折強度を維持するためには必要であるものの、温度サイクルに伴うコーナー部の信号バンプ１３１の破断を速めることが確認された。

本発明者は、上記シミュレーションの結果に基づき、ダミーバンプを備えるＢＧＡ実装体において、ダミーバンプが予め破断され、或いは破断され易い構成とすることによって、コーナー部の信号バンプの破断が抑制できることを確認し、本発明を完成するに至った。

以下、図面を参照し、本発明に係る実施形態例に基づいて本発明を更に詳細に説明する。図１は、第１実施形態例に係るＢＧＡ実装体の断面図である。本実施形態例に係るＢＧＡ実装体１０は、図１２（ａ）に示したピン配置を有している。ＢＧＡ実装体１０は、実装基板１１とＩＣチップを収容した半導体パッケージ１２とを備える。半導体パッケージ１２は、パッケージ基板１５と、パッケージ基板１５上に配設されたＩＣチップ１６と、ＩＣチップ１６を覆ってパッケージ基板１５上に配設された封止樹脂１７とを備える。実装基板１１と半導体パッケージ１２との間には、はんだバンプから成る信号バンプ１３及びダミーバンプ１４がそれぞれ配設されている。

図２（ａ）、（ｂ）にそれぞれ、図１の信号バンプ及びダミーバンプの近傍を拡大して示す。図３は、実装基板のランド部の近傍を示す平面図である。実装基板１１上には、ランド部１８Ａがアレイ状に配設され、ランド部１８Ａはソルダーレジスト２０の開口部１９内に形成されている。ランド部１８Ａは、信号電極及びダミー電極を構成する。開口部１９内では、図３に示すように、ランド部１８Ａに接続して配線１８が形成されている。信号バンプ１３はランド部１８Ａと接合している。ダミーバンプ１４との接続が行われる実装基板１１側のソルダーレジスト２０の開口部１９内には、ランド部は形成されておらず、ダミーバンプ１４は開口部１９から露出する実装基板１１の絶縁層の表面に当接している。

半導体パッケージ１２上には、ランド部２３Ａがアレイ状に配設され、ランド部２３Ａはソルダーレジスト２２の開口部２１内に形成されている。信号バンプ１３及びダミーバンプ１４はそれぞれランド部２３Ａと接合している。実装基板１１上のランド部１８Ａ及び半導体パッケージ１２上のランド部２３Ａの径は、例えば０．５ｍｍ程度である。

図４（ａ）〜（ｄ）、図５（ｅ）〜（ｆ）はそれぞれ、上記ＢＧＡ実装体１０を製造する、本実施形態例の製造方法に係る各製造工程を示す断面図である。先ず、図４（ａ）に示すように、実装基板１１上にランド部１８Ａ、配線（図示無し）、及びソルダーレジスト２０を形成する。ランド部１８Ａは、信号バンプ１３との接続部分のみに形成し、ダミーバンプ１４との接続部分には形成しない。次いで、図４（ｂ）に示すように、実装基板１１上に、信号バンプ１３との接続部分が開口したスクリーン印刷マスク２４を載せる。

次いで、図４（ｃ）に示すように、スキージ２５を用いてスクリーン印刷マスク２４上からはんだペースト２６を薄く塗布し、スクリーン印刷マスク２４の開口内に薄いはんだ層２７を形成する。引き続き、図４（ｄ）に示すように、スクリーン印刷マスク２４を除去することによって、信号バンプ１３との接続部分にはんだ層２７が形成され、且つダミーバンプ１４との接続部分にはんだ層が形成されない実装基板１１を得る。

また、図５（ｅ）に示すように、信号バンプ１３及びダミーバンプ１４との接続部分のランド部２３Ａ上に、はんだバンプから成る信号バンプ１３及びダミーバンプ１４が形成された半導体パッケージ１２を用意する。引き続き、図５（ｆ）に示すように、半導体パッケージ１２の信号バンプ１３及びダミーバンプ１４を、実装基板１１上のはんだ層２７に接触させる。最後に、実装基板１１及び半導体パッケージ１２をはんだの融点、例えば２３０℃以上に加熱して、はんだのリフローを行うことによって、信号バンプ１３及びダミーバンプ１４とはんだ層２７との接合を行い、図１に示したＢＧＡ実装体１０を完成する。

本実施形態例のＢＧＡ実装体１０によれば、実装基板１１側のダミーバンプ１４との接続部分にランド部及び薄いはんだ層が形成されていないので、ダミーバンプ１４と実装基板１１とが固定されていない。これによって、実装基板１１と半導体パッケージ１２との間の塑性歪みを小さくして、コーナー部の信号バンプ１３Ａに発生する応力を小さくすることが出来る。従って、温度サイクル等に起因する、コーナー部の信号バンプ１３Ａの破断を抑制することが出来る。

一方、抗折強度に関しては、ダミーバンプ１４の近傍で実装基板１１と半導体パッケージ１２とが近づく方向の折り曲げに対して、ダミーバンプ１４が実装基板１１の絶縁層に当接して折曲げ力に抗するので、必要な抗折力が得られる。なお、構造上、ダミーバンプ１４近傍に実装基板１１と半導体パッケージ１２とが遠ざかる方向の折曲げ力が働く可能性は小さいので実用上問題はない。

図６は、本発明の第２実施形態例に係るＢＧＡ実装体のダミーバンプの近傍を示す断面図である。ＢＧＡ実装体２８では、ダミーバンプ１４との接続が行われる実装基板１１側のソルダーレジスト２０の開口部１９内に、０．３０ｍｍ程度の径を有するランド部１８Ａが形成され、ダミーバンプ１４はランド部１８Ａに接合されている。本実施形態例に係るＢＧＡ実装体２８は、上記を除いては、第１実施形態例のＢＧＡ実装体１０と同様の構成を有している。

本実施形態例に係るＢＧＡ実装体の製造方法は、図４（ａ）に示した工程において、実装基板１１のダミーバンプ１４との接続部分に更に、０．３０ｍｍ程度の径を有するランド部１８Ａを形成する。また、図４（ｂ）に示した工程において、ダミーバンプ１４との接続部分に更に開口を有するスクリーン印刷マスクを用いる。上記を除いては、第１実施形態例に係るＢＧＡ実装体の製造方法と同様である。

本実施形態例によれば、ダミーバンプ１４が実装基板１１側のランド部１８Ａと接合される面積が小さいので、ダミーバンプ１４と実装基板１１側のランド部１８Ａとの間の剪断強度が小さい。従って、ダミーバンプ１４に応力が発生した際に、ダミーバンプ１４が実装基板１１から速やかに破断するので、実装基板１１と半導体パッケージ１２との間の塑性歪みを小さくし、コーナー部の信号バンプ１３Ａに発生する応力を小さくすることが出来る。これにより、コーナー部の信号バンプ１３Ａの破断を抑制することが出来る。

図７は、本発明の第３実施形態例に係るＢＧＡ実装体のダミーバンプの近傍を示す断面図である。ＢＧＡ実装体２９では、ダミーバンプ１４との接続が行われる実装基板１１側のソルダーレジスト２０の開口部１９内には、信号バンプ１３との接続が行われる実装基板１１側のソルダーレジスト２０のランド部１８Ａと同じ形状を有するランド部１８Ａが形成されている。また、ダミーバンプ１４との接続が行われる半導体パッケージ１２側のソルダーレジスト２２の開口部２１は０．３０ｍｍ程度の径を有し、開口部２１内のパッケージ基板１５上の全面にランド部２３Ａが形成されている。上記を除いては、第１実施形態例のＢＧＡ実装体１０と同様の構成を有している。

本実施形態例に係るＢＧＡ実装体の製造方法は、図４（ａ）に示した工程において、実装基板１１のダミーバンプ１４との接続部分に更に、信号バンプ１３との接続が行われる実装基板１１側のランド部１８Ａと同じ形状を有するランド部１８Ａを形成する。図４（ｂ）に示した工程において、ダミーバンプ１４との接続部分に更に開口を有するスクリーン印刷マスクを用いる。半導体パッケージ１２として、ダミーバンプ１４との接続部分に、０．３０ｍｍ程度の径を有する開口部２１及びランド部２３Ａを備えたものを用いる。
上記を除いては、第１実施形態例に係るＢＧＡ実装体の製造方法と同様である。

本実施形態例によれば、ダミーバンプ１４が半導体パッケージ１２側のランド部２３Ａと接合される面積が小さいので、ダミーバンプ１４と半導体パッケージ１２側のランド部２３Ａとの間の剪断強度が小さい。従って、ダミーバンプ１４に応力が発生した際に、ダミーバンプ１４を半導体パッケージ１２から速やかに破断させることが出来る。

図８は、本発明の第４実施形態例に係るＢＧＡ実装体のダミーバンプの近傍を示す断面図である。ＢＧＡ実装体３０では、ダミーバンプ１４との接続が行われる実装基板１１側のソルダーレジスト２０の開口部１９内には、０．３０ｍｍ程度の径を有するランド部１８Ａが形成されている。また、ダミーバンプ１４との接続が行われる半導体パッケージ１２側のソルダーレジスト２２の開口部２１及びランド部２３Ａは、０．３０ｍｍ程度の径を有する。上記を除いては、第１実施形態例のＢＧＡ実装体１０と同様の構成を有している。

本実施形態例に係るＢＧＡ実装体の製造方法は、図４（ａ）に示した工程において、実装基板１１のダミーバンプ１４との接続部分に更に、０．３０ｍｍ程度の径を有するランド部１８Ａを形成する。図４（ｂ）に示した工程において、ダミーバンプ１４との接続部分に更に開口を有するスクリーン印刷マスクを用いる。半導体パッケージ１２として、ダミーバンプ１４との接続部分に、０．３０ｍｍ程度の径を有する開口部２１及びランド部２３Ａを備えたものを用いる。上記を除いては、第１実施形態例に係るＢＧＡ実装体の製造方法と同様である。本実施形態例によれば、ダミーバンプ１４に応力が発生した際に、ダミーバンプ１４を実装基板１１又は半導体パッケージ１２から速やかに破断させることが出来る。

第２〜４実施形態例のＢＧＡ実装体において、信号バンプ１３のランド部の径を０．２０ｍｍ〜０．５０ｍｍの範囲の様々な値に設定した。それぞれの信号バンプ１３のランド部の径において、ダミーバンプ１４の実装基板１１側及び半導体パッケージ１２側の一方又は双方のランド部の径を変化させ、ダミーバンプ１４と接合される各ランド部の面積が信号バンプ１３と接合される各ランド部の面積と相互に等しい場合と比較して、ダミーバンプ１４の破断寿命が1／10以下となる信号バンプ１３のランド部と上記変化させた一方又は双方のダミーバンプ１４のランド部の面積比について調べる実験を行った。結果を表２及び図９に示す。

表２及び図９によれば、第２〜４実施形態例において、信号バンプ１３の実装基板１１側及び半導体パッケージ１２側のランド部の径が０．５ｍｍ以下で、且つダミーバンプ１４の実装基板１１側及び半導体パッケージ１２側の少なくとも一方のランド部の接合面積が、上記信号バンプ１３のランド部の接合面積に対して３５％以下とすることが特に良好であった。また同様に、信号バンプ１３の実装基板１１側及び半導体パッケージ１２側のランド部の径のそれぞれが、０．４ｍｍ以下又は０．３ｍｍ以下又は０．２ｍｍ以下のときには、ダミーバンプ１４の実装基板１１側及び半導体パッケージ１２側の少なくとも一方のランド部の接合面積が、上記信号バンプ１３のランド部の接合面積に対して、それぞれ４２％以下又は５３％以下又は８３％以下とすることが特に良好であった。これらの場合、ダミーバンプ１４と接合される各ランド部の面積が、信号バンプ１３と接合される各ランド部の面積と相互に等しい場合と比較して、ダミーバンプ１４の破断寿命を１／１０以下にすることが出来た。

図１０は、本発明の第５実施形態例に係るＢＧＡ実装体のダミーバンプ１４の近傍を示す断面図である。ＢＧＡ実装体３１では、ダミーバンプ１４との接続が行われる実装基板１１側のソルダーレジスト２０の開口部１９内に、信号バンプ１３との接続が行われる実装基板１１のランド部１８Ａと同じ形状を有するランド部１８Ａが形成されている。また、ダミーバンプ１４との接続が行われるランド部１８Ａを覆って実装基板１１上に、コーティング材３２が塗布されている。コーティング材３２は、油脂又は樹脂等から成る。上記を除いては、第１実施形態例に係るＢＧＡ実装体１０と同様の構成を有している。

本実施形態例に係るＢＧＡ実装体の製造方法は、図４（ａ）に示した工程において、実装基板１１のダミーバンプ１４との接続部分に更に、信号バンプ１３との接続が行われる実装基板１１のランド部１８Ａと同じ形状を有するランド部１８Ａを形成する。また、上記工程に後続して、実装基板１１側のダミーバンプ１４上及びその近傍の実装基板１１上にコーティング材３２を塗布する。更に、図４（ｂ）に示した工程において、ダミーバンプ１４との接続部分に更に開口を有するスクリーン印刷マスクを用いる。上記を除いては、第１実施形態例に係るＢＧＡ実装体の製造方法と同様である。なお、コーティング材３２の塗布は、図４（ｂ）に示した工程に後続して行っても構わない。

本実施形態例によれば、実装基板１１側のランド部１８Ａ上に塗布されたコーティング材３２によって、ダミーバンプ１４と実装基板１１とが固定されないようにすることが出来る。この場合、第１実施形態例と同様の効果を得ることが出来る。或いは、実装基板１１側のランド部１８Ａ上に塗布されたコーティング材３２によって、ダミーバンプ１４と実装基板１１側のランド部１８Ａとの剪断強度を弱くすることが出来る。この場合、ダミーバンプ１４に応力が発生した際に、ダミーバンプ１４を実装基板１１から速やかに破断させることが出来る。

図１１（ａ）は、本発明の第６実施形態例に係るＢＧＡ実装体のダミーバンプ１４の近傍を示す断面図であり、図１１（ｂ）は、実装基板１１側のダミーバンプ１４との接続部分を示す平面図である。ＢＧＡ実装体３３では、ダミーバンプ１４との接続が行われる実装基板１１側のソルダーレジスト２０の開口部１９内に、開口部１９の一方の縁部寄りに０．３０ｍｍ程度の幅を有するランド部１８Ａが形成されている。上記を除いては、第１実施形態例に係るＢＧＡ実装体１０と同様の構成を有している。

本実施形態例に係るＢＧＡ実装体の製造方法は、図４（ａ）に示した工程において、実装基板１１のダミーバンプ１４との接続部分に更に、開口部１９の一方の縁部寄りに０．３０ｍｍ程度の幅を有するランド部１８Ａを形成する。また、図４（ｂ）に示した工程において、ダミーバンプ１４との接続部分に更に開口を有するスクリーン印刷マスクを用いる。上記を除いては、第１実施形態例に係るＢＧＡ実装体の製造方法と同様である。本実施形態例によれば、ダミーバンプ１４と実装基板１１のランド部１８Ａとの間の剪断強度が小さい。従って、ダミーバンプ１４に応力が発生した際に、ダミーバンプ１４を実装基板１１から速やかに破断させることが出来る。

以上、本発明をその好適な実施形態例に基づいて説明したが、本発明に係る半導体装置及びその製造方法は、上記実施形態例の構成にのみ限定されるものではなく、上記実施形態例の構成から種々の修正及び変更を施した半導体装置及びその製造方法も、本発明の範囲に含まれる。

第１実施形態例に係るＢＧＡ実装体の構成を示す断面図である。 図２（ａ）、（ｂ）は、図１の信号バンプ及びダミーバンプの近傍を拡大して示す断面図である。 実装基板のバンプとの接続部分を示す平面図である。 図４（ａ）〜（ｄ）はそれぞれ、第１実施形態例のＢＧＡ実装体の製造方法に係る各製造段階を示す断面図である。 図５（ｅ）、（ｆ）はそれぞれ、第１実施形態例のＢＧＡ実装体の製造方法に係る、図４に後続する各製造段階を示す断面図である。 第２実施形態例に係るＢＧＡ実装体のダミーバンプの近傍を示す断面図である。 第３実施形態例に係るＢＧＡ実装体のダミーバンプの近傍を示す断面図である。 第４実施形態例に係るＢＧＡ実装体のダミーバンプの近傍を示す断面図である。 信号バンプのランド部の径と、ダミーバンプ破断寿命が1／10以下となる信号バンプのランド部とダミーバンプのランド部の面積比との関係を示すグラフである。 第５実施形態例に係るＢＧＡ実装体のダミーバンプの近傍を示す断面図である。 図１１（ａ）は、第６実施形態例に係るＢＧＡ実装体のダミーバンプの近傍を示す断面図であり、図１１（ｂ）は、実装基板のダミーバンプとの接続部分を示す平面図である。 図１２（ａ）は、ＢＧＡ実装体のピン配置の一例を示す平面図であり、図１２（ｂ）は、図１２（ａ）のｂ−ｂ線に沿った断面の一部を示す断面図である。 シミュレーションに用いたＢＧＡ実装体のピン配置を示す平面図である。 特許文献１に記載のＢＧＡ実装体のピン配置を示す平面図である。

符号の説明

１０，２８，２９，３０，３１，３３：ＢＧＡ実装体（半導体装置）
１１：実装基板
１２：半導体パッケージ
１３：信号バンプ
１４：ダミーバンプ
１５：パッケージ基板
１６：ＩＣチップ
１７：封止樹脂
１８：配線
１８Ａ：ランド部
１９：開口部
２０：ソルダーレジスト
２１：開口部
２２：ソルダーレジスト
２３Ａ：ランド部
２４：スクリーン印刷マスク
２５：スキージ
２６：はんだペースト
２７：はんだ層
３２：コーティング材

Claims (12)

1. アレイ状に配設された信号電極を有する半導体パッケージと、該半導体パッケージの各信号電極に信号バンプを介してそれぞれ接合される信号電極を有する実装基板とを備える半導体装置において、
   前記半導体パッケージ及び前記実装基板の一方に形成されたダミー電極と、該ダミー電極に接合されたダミーバンプとを備え、
   前記ダミーバンプは、前記半導体パッケージ及び前記実装基板の他方とは固定されていないことを特徴とする半導体装置。
2. アレイ状に配設された信号電極を有する半導体パッケージと、該半導体パッケージの各信号電極に信号バンプを介して接合される信号電極を有する実装基板とを備える半導体装置において、
   前記半導体パッケージ及び前記実装基板のそれぞれに形成されたダミー電極と、
   前記半導体パッケージのダミー電極と前記実装基板のダミー電極とを接合するダミーバンプとを備え、
   前記ダミーバンプと前記半導体パッケージ及び前記実装基板の少なくとも一方のダミー電極との間の接合面の剪断強度は、前記信号バンプと前記信号電極との間の接合面の剪断強度よりも小さいことを特徴とする半導体装置。
3. 前記ダミーバンプと前記半導体パッケージのダミー電極との接合面積が、前記信号バンプと信号電極との接合面積と等しく、前記ダミーバンプと前記実装基板のダミー電極との接合面積が、前記信号バンプと信号電極との接合面積よりも小さい、請求項２に記載の半導体装置。
4. 前記ダミーバンプと前記半導体パッケージのダミー電極との接合面積が、前記信号バンプと信号電極との接合面積よりも小さく、前記ダミーバンプと前記実装基板のダミー電極との接合面積が、前記信号バンプと信号電極との接合面積と等しい、請求項２に記載の半導体装置。
5. 前記ダミーバンプと前記半導体パッケージのダミー電極との接合面積、及び、前記ダミーバンプと前記実装基板のダミー電極との接合面積が、前記信号バンプと前記信号電極との接合面積よりも小さい、請求項２に記載の半導体装置。
6. 前記信号電極の径が０．５ｍｍ以下であり、前記ダミーバンプと前記半導体パッケージ及び前記実装基板の少なくとも一方のダミー電極との接合面積が、前記信号バンプと前記信号電極との接合面積の３５％以下である、請求項２〜５の何れか一に記載の半導体装置。
7. 前記信号電極の径が０．４ｍｍ以下であり、前記ダミーバンプと前記半導体パッケージ及び前記実装基板の少なくとも一方のダミー電極との接合面積が、前記信号バンプと前記信号電極との接合面積の４２％以下である、請求項２〜５の何れか一に記載の半導体装置。
8. 前記信号電極の径が０．３ｍｍ以下であり、前記ダミーバンプと前記半導体パッケージ及び前記実装基板の少なくとも一方のダミー電極との接合面積が、前記信号バンプと前記信号電極との接合面積の５３％以下である、請求項２〜５の何れか一に記載の半導体装置。
9. 前記信号電極の径が０．２ｍｍ以下であり、前記ダミーバンプと前記半導体パッケージ及び前記実装基板の少なくとも一方のダミー電極との接合面積が、前記信号バンプと前記信号電極との接合面積の８３％以下である、請求項２〜５の何れか一に記載の半導体装置。
10. 前記ダミーバンプと前記半導体パッケージ及び前記実装基板の少なくとも一方のダミー電極との間にコーティング材料が介在する、請求項２に記載の半導体装置。
11. アレイ状に配設された信号電極を有する半導体パッケージと、該半導体パッケージの各信号電極に信号バンプを介して接合される信号電極を有する実装基板とを備える半導体装置において、
    前記半導体パッケージ及び前記実装基板のそれぞれに形成されたダミー電極と、
    前記半導体パッケージのダミー電極と前記実装基板のダミー電極とを接合するダミーバンプとを備え、
    前記ダミーバンプは、前記半導体パッケージと前記実装基板との間に発生する剪断応力によって、前記信号バンプよりも先に破断することを特徴とする半導体装置。
12. 信号電極及びダミー電極を有する半導体パッケージと、該半導体パッケージの各信号電極及びダミー電極にバンプを介してそれぞれ接合される信号電極及びダミー電極を有する実装基板とを備える半導体装置を製造する方法において、
    前記半導体パッケージのダミー電極と前記実装基板のダミー電極との間の接合を破断させる工程を有することを特徴とする半導体装置の製造方法。

Images