JP3645136B2 - 電子回路パッケージ及び実装ボード - Google Patents

電子回路パッケージ及び実装ボード Download PDF

Info

Publication number
JP3645136B2
JP3645136B2 JP28200099A JP28200099A JP3645136B2 JP 3645136 B2 JP3645136 B2 JP 3645136B2 JP 28200099 A JP28200099 A JP 28200099A JP 28200099 A JP28200099 A JP 28200099A JP 3645136 B2 JP3645136 B2 JP 3645136B2
Authority
JP
Japan
Prior art keywords
reinforcing
pad
package
bumps
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP28200099A
Other languages
English (en)
Other versions
JP2001068594A (ja
Inventor
浩二 斉藤
勉 井上
泰道 大北
剛 羽立
正人 小山
高宏 長嶺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP28200099A priority Critical patent/JP3645136B2/ja
Publication of JP2001068594A publication Critical patent/JP2001068594A/ja
Application granted granted Critical
Publication of JP3645136B2 publication Critical patent/JP3645136B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • H10W72/07251Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H10W72/07252Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting changes in structures or sizes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • H10W72/07251Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H10W72/07254Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting changes in dispositions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221Structures or relative sizes
    • H10W72/227Multiple bumps having different sizes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/231Shapes
    • H10W72/232Plan-view shape, i.e. in top view
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/231Shapes
    • H10W72/237Multiple bump connectors having different shapes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241Dispositions, e.g. layouts
    • H10W72/244Dispositions, e.g. layouts relative to underlying supporting features, e.g. bond pads, RDLs or vias
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241Dispositions, e.g. layouts
    • H10W72/247Dispositions of multiple bumps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/261Functions other than electrical connecting
    • H10W72/263Providing mechanical bonding or support, e.g. dummy bumps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/261Functions other than electrical connecting
    • H10W72/267Multiple bump connectors having different functions

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は電子回路パッケージ(以下パッケージと記す)と実装ボードおよび実装体に関し、特にパッケージ外部電極と実装ボード接続端子がボールグリッドアレイ(Ball Grid Array 以下BGAと記す)構造に接続されるパッケージおよび実装ボードに関する。
【0002】
【従来の技術】
電子回路チップを収納したパッケージの主面に半田ボールからなる電極バンプをマトリクス状に配列するBGA外部電極構造は、多ピン化が容易でチップサイズに構成できる(Chip Size Package 以下CSPと記す)とともに、実装ボード上の実装面積もチップサイズと同程度に小形化できるなどの特長から、カード用・携帯電話用・パソコン用など電子回路パッケージの高密度実装に多用されている。ここで実装ボードは、パッケージを他の半導体装置やキャパシタ・抵抗・その他の電子部品などと電気的・機械的に接続して電子機器の電子回路を形成する電子回路実装基板である。
【0003】
しかし通常ガラスエポキシ樹脂からなるパッケージや実装ボードは、熱膨張係数が20〜60×10-6/℃程度で両者の熱膨張係数差が比較的に大きいため、電子機器の製造中や使用中の繰り返し熱サイクルによる熱歪みや熱変形が両者の接続部のBGA電極接合部に応力を生じ、BGA電極構造では4角形パッケージの4つのコーナ部における電極接合部の応力緩和が大きな課題となっていた。
また、外力により生じる曲げ、衝撃荷重等の機械的歪みに対する上記電極接合部の接合破壊を防止する機械的強度の向上が大きな課題となっていた。
【0004】
BGA電極構造の4コーナの電極接合部の応力緩和については、例えば特開平9−205113号公報に開示されている。上記公報の図5では、フェイスアップ型のチップがダイボンディングされたプリント配線板の下面(パッケージ主面)にBGA電極群が配設され、樹脂封止された後、パッケージ主面の辺縁部に4角枠状の半田板からなる補強膜がBGA電極群を取り囲むように配設される。パッケージの電極群と半田補強膜の配列に対応して、実装ボードの主面には半田膜を被着した接続端子パッド群と半田膜からなる4角枠状の接続端子パッドが配設されていて、これらを溶融するリフロー半田付けによって実装組立される。
【0005】
しかし、上述の従来の技術によってBGA電極接合部で充分な応力緩和が得られるとしても、4角枠状の補強膜と4角枠状の半田電極バンプの面積サイズは、チップサイズよりも遥かに大きいものであって、これではCSPから外れて大形化してしまい、実装面積の小形化が損なわれる。特にフェイスダウン型チップをCSPに構成するには不向きである。また更に、パッケージ主面の半田ボールのバンプ高さと、外周4辺の4角枠状半田板補強膜の高さと、実装ボード主面の4角枠状の半田電極バンプの高さの3者を厳しく調整する必要がある。BGA電極接合部の平坦性を確保するためには、4角枠状の補強膜や補強電極の膜厚を均一に形成しなければならないが、しかし均一膜厚を形成することは大面積になる程難しくなる。このようにBGA/CSP電極構造には全く不向きで量産性が劣るという問題点がある。
【0006】
そこで次に従来のBGA/CSP電極構造の例を図面を参照して説明する。
図24は、従来の電子部品パッケージのバンプ配置と実装ボードのパッド配置を示す平面図である。また、図25は、従来のパッケージと実装ボードを含む実装体の電極接合構造を示す断面図である。
図24の平面図はパッケージ1J主面のボール状半田電極バンプ(以後バンプと記す)配置と、実装ボード11J主面の円形状電極パッド(以後パッドと記す)の概要を表す模式図である。例えば、1Jは電子回路チップを収納しエポキシ樹脂でモールドされた1辺の長さが10〜20mmのほぼ正方形のパッケージで、11Jは大きさがパッケージ1Jの数倍〜10倍以上の長方形の実装ボードであるが、紙面の便宜上から一つのパッケージ1Jに対応したほぼ正方形の部分を表示している。
【0007】
まず図24のパッケージ1Jにおいて、その主面には信号バンプ7Sと補強バンプ7Fとが配列されている。以下、これらを合わせてバンプ7と総称することにする。複数の信号バンプ7Sは、BGA外部電極となるバンプであって、電子回路チップの内部回路が送受信する信号をパッケージ1J主面に露出する信号パッド2S(図では見えない)を介して外部へ入出力する。補強バンプ7Fは、パッケージ1Jの4コーナ部1Kに1個づつ配置されており、補強パッド2F(図では見えない)に直結されている。補強パッド2Fは、露出して電気的に非接続のダミー、接地または電源電位に接続される応力緩和用のパッドである。以下では、信号パッド2Sと補強パッド2Fを総称してパッド2と総称することにする。なお複数のパッド2は各バンプ7直下の位置で直結されるので図中符号を7S(2S)、7F(2F)のように表している。
【0008】
図24のパッケージ1Jにおいて銅箔からなる複数のパッド2は、最外周列のパッド中心間距離2Lで包囲される4角形の破線で示したパッド形成領域にメタルマスクを用いて格子状にパターニングされていて、このパッド形成領域の面積がほぼ電子回路チップの投影面積に相当する。各バンプ7の間隔、断面積は各パッド2の間隔、表面積と同じで、等ピッチP、等面積Qに形成される。各パッド2の円形パッド面にPb−Snからなるクリームが予備半田され、Pb−Snからなる半田ボール6が通常のボール移載法で形成されて、パッケージ1JのBGA外部電極となる半田バンプ7を構成している。
【0009】
また図24において、変性エポキシ樹脂の多層プリント配線基板からなる実装ボード11J主面には、パッケージ1J側の各パッドの中心位置と対向するように、図中4角形の破線で示した最外周列パッド中心間距離12Lの内側に、円形状の信号パッド12Sと補強パッド12Fが格子状のパッドピッチP、パッド面積Qで形成された後、円形状のパッド面にクリーム半田が被覆されて、実装ボード11Jの接続端子パッド12を構成する。以下、信号パッド12Sと補強パッド12Fとを合わせてパッド12と総称することにする。
【0010】
図25は、図24の鎖線A−A’で切断したパッケージ1Jと、鎖線A’−Aで切断した実装ボード11Jとを接続した実装体100の断面図である。図25において、パッケージ1Jの半田ボール6からなるバンプ(外部電極)7を、実装ボード11J主面の接続端子パッド12上にフェイスダウンに載置し、クリーム半田と半田ボール6を再溶融することで信号パッド2Sと信号バンプ7Sと信号パッド12Sの各々がリフロー半田付けされ 、また補強パッド2Fと補強バンプ7Fと補強パッド12Fの各々がリフロー半田付けされる。BGA電極のパッケージ側リフロー接合部8r(2Sと7Sの界面、2Fと7Fの界面)および実装ボード側リフロー接合部8R(7Sと12Sの界面、7Fと12Fの界面)とが得られる。
【0011】
図25におけるBGA実装体100の中間製品をバーンイン繰り返し熱サイクル、落下衝撃テストに掛けて電極リフロー接合部8r、8Rを接合評価した結果は、接合破壊が最初に起こるのは補強バンプ7Fと補強パッド12Fとのリフロー接合界面8Rに最も集中していることが検証された。このようにパッケージ1Jのコーナ部1Kに対応して実装ボード11Jのパッド形成領域コーナ部に配置される補強パッド12Fそれ自体には機械的強度を向上させる機能はなくて、補強バンプ7Fと補強パッド12Fのリフロー接合界面が最初に破壊されると、次には図24において、破壊された補強電極12Fに隣接するパッド形成領域コーナ部の3個の信号電極(信号パッド2Sとバンプ7Sとパッド12S)に応力集中を生じ、破壊電極が伝搬していく。補強電極リフロー接合部8Rの1個が最初に破壊されることを防止するために、その後パッケージ1Jと実装ボード11Jの間にBGA電極7を埋め込むように、エポキシ系接着剤からなるアンダーフイル9を充填して応力分散を図る必要があった。
【0012】
故障修理のために、上述の特開平9−205113号公報の技術では大形4角枠状の補強膜を外すことは困難であり、上述図24、図25の従来技術でもアンダーフイル後は修理のためにアンダーフイル樹脂を除去できないという問題点があった。
【0013】
【発明が解決しようとする課題】
この発明は上述のような課題を解決するためになされたもので、第1の目的は補強電極の機械的強度を向上できるとともに、アンダーフィルが不要となり、低コストで修理可能な電子部品BGAパッケージおよび実装ボードを提供しようとするものである。
この発明の第2の目的は、補強電極接合部周辺の応力緩和が可能な電子部品BGAパッケージの電極バンプおよび実装ボードを提供しようとするものである。
この発明の第3の目的は、補強電極接合界面の応力緩和が可能で、電極の接合部の平坦性向上と実装性向上が可能な電子部品BGAパッケージの電極バンプ、および実装ボードの電極パッドを提供しようとするものである。
【0014】
【課題を解決するための手段】
本願の請求項1の発明にかかる電子回路パッケージは、複数の信号用パッド及びこのパッドに連結された信号用バンプが主面の所定の領域に規則的に配列された電子回路パッケージにおいて、前記信号用パッド及びバンプの配列の外周部の複数位置に、または外周部の延長線が交差する複数の角部の位置に、前記信号用パッド及びバンプと実質的に同じ大きさに形成された複数個の隣接した補強用パッド及びこのパッドに連結された補強用バンプをそれぞれ備え、前記複数個の隣接した補強用パッド及びバンプの相互の間隔を、前記信号用パッド及びバンプの相互の間隔よりも小さく配置したことを特徴とするものである。
【0015】
請求項2の発明にかかる電子回路パッケージは、請求項1に記載のものにおいて、前記複数個の隣接した補強用パッド及びバンプのうちの1個以上が、前記信号用パッド及びバンプの配列の外周部の延長線上より外側に配置されたことを特徴とするものである。
【0016】
請求項3の発明にかかる実装ボードは、複数の信号用パッドが主面の所定の領域に規則的に配列された実装ボードにおいて、前記信号用パッドの配列の外周部の複数位置に、または外周部の延長線が交差する複数の角部の位置に、前記信号用パッドと実質的に同じ大きさに形成された複数個の隣接した補強用パッドをそれぞれ備え、前記複数個の隣接した補強用パッドの相互の間隔を、前記信号用パッドの相互の間隔よりも小さく配置したことを特徴とするものである。
【0017】
請求項4の発明にかかる実装ボードは、請求項3に記載のものにおいて、前記複数個の隣接した補強用パッドのうちの1個以上が、前記信号用パッドの配列の外周部の延長線上より外側に配置されたことを特徴とするものである。
【0018】
【発明の実施の形態】
実施の形態1.
図1はこの発明の実施の形態1による電子部品パッケージのバンプ配置と実装ボードのパッド配置を表す平面図である。図2は、図1の鎖線A−A’で切断したパッケージと図1の鎖線A’−Aで切断した実装ボードを含む実装体の電極接合構造を表す断面図である。なお従来例による上述の図24、図25と同一または相当部分の符号は説明を省略する。
【0019】
図1を参照して、パッケージ1Aのバンプ配置の平面構成を説明する。図1において、バンプ配置が上述の図24と異なるところは、補強バンプ7Fがパッケージ1Aの各コーナ1K当たり3個が増設されて4個づつ配設された点である。
すなわち、バンプ配列の外周部の信号用バンプ7S上の延長線(図中の破線)で包囲する4角形のバンプ形成領域(最外周のバンプ中心間距離2L)の角部(頂部)、言い換えればバンプ配列の外周部の信号用バンプ7S上の延長線(図中の破線)が交差する角部の1個の補強バンプ7Fは図24の1個と同じであるが、これに隣接して3個の補強バンプ7Fが信号バンプ7Sとの間に増設されている。信号バンプ7S間のピッチPに対し、各コーナ部1Kに配設される4個の補強バンプ7Fのバンプピッチpは、p=P/2であり、信号バンプ7S間の絶縁耐力を従来通り確保できるよう狭ピッチに形成される。
【0020】
なお図1の各バンプ7の直下に一致して配設されている各パッド2も上述の各バンプ7と同様である。パッケージ1Aが上述図24のパッケージ1Jと異なるところは上記の点だけであり、その他のパッド2、半田ボール6および半田バンプ7の構成、接続電位などは全て上述図24と同じである。
つまりパッケージ1Aは、パッド形成領域を増やさず、また信号パッド間の絶縁耐力も従来通り確保しながら、信号パッド形状と同一形状の補強パッドを用いて各コーナ当たりの補強パッド面積を4倍に増強したBGA/CSP構造を特徴とするものである。
【0021】
また図1において、実装ボード11Aの各パッド12は、パッケージ1A側の各バンプ7の中心位置と一致するように配置される。パッド配列の外周部の信号用パッド12S上の延長線(図中の破線)で包囲される4角形領域(最外周のパッド中心間距離12L)は、電子回路チップの投影面積とほぼ等しい面積であり、このパッド形成領域の内側に複数の円形状信号パッド12Sと各コーナ当たり4個の円形状補強パッド12Fが形成された後、各パッド表面にクリーム半田が被覆されて、実装ボード11Aの接続端子パッド12が構成される。
つまり実装ボード11Aは、パッド形成領域を増やさずにまた信号パッド間の絶縁耐力も従来通り確保しながら、信号パッド形状と同一形状の補強パッドを用いて各コーナ当たりの補強パッド面積を4倍に増強した実装構造を可能にすることを特徴とするものである。
【0022】
図2は、図1のパッケージ1Aと実装ボード11Aを接続した実装体10Aの電極接合構造を表す断面図である。図2の断面図は、図1の鎖線A−A’で切断したパッケージ1Aの信号バンプ7S及び補強バンプ7Fと、図1の鎖線A’−Aで切断した実装ボード11Aの信号パッド12S及び補強パッド12Fとを含むBGA実装体10Aの電極接合構造を示している。
図2において、パッケージ1Aの半田バンプ7からなる外部電極を実装ボード11A主面の接続端子パッド12上にフェイスダウンに載置し、リフロー炉内で実装ボード11Aの各パッド表面のクリーム半田の溶融とともに、半田バンプ7を再溶融することで、パッケージ1Aの信号バンプ7Sと実装ボード11Aの信号パッド12Sの各々がリフロー半田付けされる。また同時、同様に補強バンプ7Fと補強パッド12Fの各々がリフロー半田付けされる。信号用7Sと12Sおよび補強用7Fと12Fとでほぼ同一形状のリフロー電極接合部8r(パッケージ側)および8R(実装ボード側)をもつBGA実装体10Aが構成される。なおリフロー半田付け後の半田バンプ7断面の側面形状を、図2では従来の図25に倣って中央部が膨らんだ「樽型」に描いたが、中央部が凹んだ「鼓形」に形成することもできる。
【0023】
実装体10Aの電極接合構造は次の2点で上述の図25の実装体100と異なっている。1点目は、補強バンプ7Fと補強パッド12Fとの接合部が各コーナ当たり3個増えて4個になったことである。2点目は、補強バンプ7F間のピッチpが、p=P/2であり、信号バンプ7S間のピッチPよりも狭くなっていることである。実装体10Aのその他の電極接合構造は実装体100と同じである。各コーナ部に配設された補強バンプ4個のピッチは、信号バンプ間の絶縁耐力を確保できる限り狭ピッチに形成されるが、リフロー半田付け後も図2の補強バンプ7Fの4個間、補強バンプ7Fと信号バンプ7Sの間は互いに分離独立して構成されており、相互間の絶縁耐力を従来通り確保できるものである。
【0024】
図2におけるBGA実装体10Aを上述と同一の条件でバーンイン繰り返し熱サイクル、落下衝撃テストに掛けて電極リフロー接合部8Rの接合強度を評価した結果、接合破壊は全く起こらなかった。補強バンプ7Fを狭ピッチにすることによって、補強バンプ数を4倍に増加できて補強バンプ周辺の単位面積当たりの補強接合面積が増え、見かけ上大きな補強電極を配置して補強接合面積を大きくした場合と同等の効果を示し、実装体10A全体の接合強度を向上させる効果が検証された。
しかも補強バンプ7Fと隣接する3個の信号バンプ7Sとの間のバンプピッチを各相互間の絶縁耐力が確保できる限り狭ピッチに形成することで、4個の補強バンプ7Fと3個の信号バンプ7Sの各コーナ当たり小計7個のバンプ集団があたかも実効的な補強バンプとして作用する相乗効果も期待できる。また更に、信号バンプ7Sと同一の半田ボール6で補強バンプ7Fを形成するため複数のバンプ相互間の平坦性が得られ易く、また現用の自動装着機をそのまま使用して高精度で位置決めできるため実装性が極めて良好である。
以上説明した図2のBGA実装体10Aにおいては、従来の実装体100で必須とされたアンダーフィル9の作業を完全に無くすることができた。
なお、パッケージ1Aの補強用バンプ2Fと実装ボード11Aの補強用バンプ12Fとは、ともにバンプ配列の角部に配設する例について説明したが、これは必要に応じてバンプ配列の外周部、具体的にには図1の破線上の所定の位置またはその近傍に配設することがあってもよい。
【0025】
以上説明したこの実施の形態の構成を要約する次のとおりである。
電子回路パッケージ1Aにおいて、複数の信号用パッド2S及びこのパッドに連結された信号用バンプ7Sを主面の所定の領域に規則的に配列する。そして、信号用パッド2S及びバンプ7Sの配列の外周部(図1の破線上)の複数の位置に、または外周部の延長線(図1の破線)が交差する複数の角部の位置に、複数個の隣接した補強用パッド2F及びこのパッドに連結された補強用バンプ7Fを配設する。そして、この補強用パッド2F及びバンプ7Fは、信号用パッド2S及びバンプ7Sと実質的に同じ大きさのものを用いることができる。また、複数個の隣接した補強用パッド2F/バンプ7Fの相互の間隔を、信号用パッド2S/バンプ7Sの相互の間隔よりも小さく配置する。
また、電子回路パッケージ1Aを搭載する実装ボード11Aは、複数の信号用パッド12Sを主面の所定の領域に規則的に配列する。そして、信号用パッド12Sの配列の外周部(図1の破線上)の複数位置に、または外周部の延長線(図1の破線)が交差する複数の角部の位置に、複数個の隣接した補強用パッド12Fをそれぞれ備える。そして、この補強用パッド12Fは信号用パッド12Sと実質的に同じ大きさに形成されたものを用いることができる。また、複数個の隣接した補強用パッド12Fの相互の間隔を、信号用パッド12Sの相互の間隔よりも小さく配置する。
【0026】
実施の形態2.
図3はこの発明の実施の形態2によるパッケージのバンプ配置と実装ボードのパッド配置を表す平面図である。図4は、図3のパッケージと実装ボードとを接続した実装体の電極接合構造を表す断面図である。なお実施の形態1による上述の図1と同一または相当部分の符号は説明を省略し、実施の形態2による関連部分のみ説明する。
【0027】
図3を参照してこの実施の形態のパッケージ1Bのバンプ配置の平面構成を説明する。図3のバンプ配置で上述の図1と異なるところは、各コーナ部1Kに配設される4個中3個の補強バンプ7Fが、バンプ配列の外周部の信号用バンプ7S上の延長線(図中の破線)で包囲する4角形のバンプ形成領域(最外周のバンプ中心間距離2L)よりも外周縁側に配設され、残る1個の補強バンプ7Fが上記バンプ形成領域の内周側で信号バンプ7Sとの間に配設される点である。4個の補強バンプ7Fの配設位置は何れも、上述の図1におけるパッケージ1Aの補強バンプよりも更にパッケージ外周縁側にシフトした位置にあるため、複数の補強バンプの面積重心がパッケージ外周縁側にシフト配設されている点を特徴とするものである。
【0028】
また図3において、この実施の形態による実装ボード11Bのパッド配置は、パッケージ1B側の各バンプの中心位置と一致するように、図中、パッド配列の外周部の信号用パッド12S上の延長線(図中の破線)で包囲される4角形領域(最外周列パッド中心間距離12L)の内側に信号パッド12Sが配置され、またこの4角形領域の角部の内側に1個、外側に3個と、コーナ当たり4個の補強パッド12Fが形成される。4個の補強パッド12Fの配設位置は何れも、上述の図1における実装ボード11Aの補強パッドよりも更にパッケージ外周縁側にシフトした位置に配設されている。その後円形状のパッド面にクリーム半田が被覆されて、実装ボード11Bの接続端子パッド12が構成される。
つまり実装ボード11Bは実装ボード11Aと同様に各コーナ部に4個の補強パッドを有し、同様に狭ピッチに形成されながら、更にパッケージ外周縁側にシフトした位置に配設されることで外力が加わった場合の実装ボード11Bの変形をより効果的に抑制することができることを特徴とするものである。
【0029】
図4は、図3の鎖線B−B’で切断したパッケージ1Bと図3の鎖線B’−Bで切断した実装ボード11Bとを接続した実装体10Bの電極接合構造を表す断面図である。
図4の断面図における補強バンプ7Fがパッケージ1Bの外周縁部へシフトされているため、補強バンプ7Fと信号バンプ7Sとの間隙gは補強バンプ7F間の間隙よりも広く形成される。その結果、各信号バンプの絶縁耐力は図2の実装体10Aよりも向上できる。
【0030】
以上のBGA実装体10Bを、上述の実装体10Aと同一の条件でバーンイン繰り返し熱サイクル、落下衝撃テストに掛けて電極リフロー接合部8Rを接合評価した結果、接合破壊は全く起こらないことが検証された。例えば、落下衝撃によって実装ボード11Bに撓みを生じさせた場合でも、コーナ当たり4個の補強バンプ7Fが狭ピッチで配設されて、かつ実装体10Aよりも更に外周縁側にシフトした位置に配置されているため、信号電極周辺の実装ボード11Bの変位量を更に効果的に抑制できることが検証された。
パッケージ1Bは、パッケージ1Aと同様に各コーナ部に4個の補強バンプ7Fを有し、同様に狭ピッチに形成されながら補強バンプ7Fと信号バンプ7S間の間隙gはパッケージ1Aよりも拡大できるので絶縁耐力が向上できる。
換言すると電子部品パッケージの多ピン化、高密度化とともにBGAバンプピッチの微細化が進行しても充分に適用できる。更に補強バンプ7Fがパッケージ外周縁側にシフトした位置に配設されていることで、外力が加わった場合のパッケージ1Bの変形をより効果的に抑制することができることを特徴とするものである。以上説明した図2のBGA実装体10Bにおいても、従来の実装体100で必須とされたアンダーフィル9の作業を完全に無くすることができた。
【0031】
実施の形態3.
図5はこの発明の実施の形態3によるパッケージのバンプ配置と実装ボードのパッド配置を表し、図6は図5パッケージと図5の実装ボードとを接続した実装体の電極接合構造を表す断面図である。また図7はこの発明の実施の形態3による他の例のパッケージのバンプ配置と実装ボードのパッド配置を表す平面図である。なお実施の形態1〜2による上述の図1〜図4と同一または相当部分の符号は説明を省略し、以下実施の形態3による関連部分のみ説明する。
【0032】
図5のパッド配置平面図において、この実施の形態による実装ボード11Cは各コーナ部にX字形パターンの補強パッド12Fが配設される。実装ボード11Cのパッド配置はパッケージ1B側の各バンプの中心位置と一致するように、X字形パターンの中心は、図中、パッド配列の外周部の信号用パッド12S上の延長線(図中の破線)で包囲される4角形領域(最外周のバンプ中心間距離12L)の頂点(角部)付近に位置して、X字形状の補強パッド12Fの面積は信号パッド12Sの4倍以上になるように一体的に連結される。その後、X字形状補強パッド12Fの表面にPb−Snからなるクリーム半田が被覆されて、電気的に非接続のダミー、接地または電源電位に接続されることなど、その他の補強パッドとしての仕様は実装ボード11Bと同様である。
一方実装ボード11Cの各信号パッド12Sも、信号パッドとしての仕様は上述図3の実装ボード11Bにおける各信号パッド12Sと同じである。これらが実装ボード11Cの接続端子パッド12を構成する。
【0033】
図6は、図5の鎖線B−B’で切断したパッケージ1Bと図5の鎖線C’−Cで切断した実装ボード11Cを接続した実装体10Cの電極接合構造を表す断面図である。
図6の断面図を参照して、図5のパッケージ1Bの信号バンプ7Sと補強バンプ7F、および実装ボード11Cの信号パッド12SとX字形状の補強パッド12Fを含む実装体10Cの電極接合構造を説明する。
図6において、上述パッケージ1Bの半田バンプ7からなる外部電極を、実装ボード11C主面にクリーム半田が被覆された接続端子パッド12上にフェイスダウンに載置する。この時、パッケージ1Bの信号バンプ7Sと補強バンプ7Fに共通の半田ボール6から形成された各コーナ部の4個の補強バンプ7Fが実装ボード11Cの各コーナ部のX字形状の補強パッド12F上に載置される。
そして、リフロー炉内で半田バンプ7を再溶融することで、パッケージ1Bの信号バンプ7Sと信号パッド12Sの各々が独立してリフロー半田付けされて、リフロー電極接合部8r(パッケージ側)と8R(実装ボード側)とでほぼ同一形状が得られる。これに対してコーナ当たり4個の補強バンプ7Fと一体化連結されてたX字形状の補強パッド12Fとがリフロー半田付けされることで、リフロー電極接合部8r(パッケージ側)と8R(実装ボード側)とで異なる形状が得られる。なおリフロー半田付け後の半田バンプ7断面の側面形状を、図6では図2、図4に倣って中央部が膨らんだ「樽型」に描いたが、中央部が凹んだ「鼓形」を構成し易い特徴がある。
【0034】
実施の形態3による実装体10Cは、実装体10Bと同様にコーナ部に狭ピッチに配置され信号バンプ7Sと同一の半田ボール6から形成された4個の分離独立形の補強バンプ7Fを用いながら、実装ボード11Cの補強パッド12Fを4電極分の大形サイズ1個にすることで、4個の補強バンプ7Fと大形補強パッド12Fの界面をリフロー電極接合部8Rで一体化する。
また図6の断面図中に見られるように、パッケージ1Bの補強パッド2F端部と補強バンプ7Fとのリフロー電極接合部8rには「U字状の谷部」が形成され、パッケージ1Bコーナ部の4個の補強パッド2Fと4個のバンプ7F間をも一体化する。このU字状の谷部の形状は実装ボード11C上のクリーム半田の被覆量によって調整することができる。
以上実装体10Cは、パッケージ1B各コーナ部4個の補強パッド2Fと実装ボード11C各コーナ部にX字形連結パターンの大形補強パッド12Fとがリフロー接合後に1個の大きな電極となるように一体化することで、接合面積が4倍になり接合強度を上述の実装体10Bよりも更に向上できることとを特徴とするものである。
【0035】
次に図7は、この発明の実施の形態3による他の例の、パッケージのバンプ配置と実装ボードのパッド配置を表す平面図である。
図7の平面図でこの実施の形態による実装ボード11Dのパッド配置の構成を説明する。実装ボード11Dでは、上述の実装ボード11Cにおける各コーナ部の4電極分のX字形状の補強パッド12Fに代えて、図7に示される各コーナ部に大円形パターンの補強パッド12Fが配設される。大円形パターンの中心は、図中、パッド配列の外周部の信号用パッド12S上の延長線(図中の破線)で包囲される4角形領域(最外周列・最外周行のパッド中心間距離12L)の頂点(角部)よりも外周縁側に、図示水平及び垂直方向に、距離p’だけシフトして配設され、大円形パターン補強パッド13Fの面積は信号パッド12Sの4倍以上となるように形成される。
【0036】
図7のパッケージ1Bと実装ボード11Dとを接続した実装体の電極接合構造を図6を参照して説明する。図6は、図7の鎖線B−B’で切断したパッケージ1Bと、鎖線D−D’で切断した実装ボード11Dとを接続した実装体10Dの電極接合構造を表す断面図としても適用できる。
実装体10Dは、パッケージ1Bの補強バンプ7Fの独立4個と一致する位置に大円形パターンの補強パッド12Fを形成することで、補強バンプ7Fの4個と大形補強パッド12Fの接合界面を4個分の接合部をもつ電極接合部8Rで一体化する。また独立4個の補強パッド2F間に「U字状の谷部」を形成して4個の補強バンプ7F間をも一体化するので、接合面積が4倍になり接合強度度を上述の実装体10Cと同様に向上できる。
また更に、大円形パターンの補強パッド12Fがパッケージのコーナ頂点方向にp’だけ外周縁側にシフトした位置に配設されていることで、外力が加わった場合の実装ボードの変形を上述の実装体10A、10Bよりも更に効果的に抑制できることを特徴とするものである。
以上説明したように、実施の形態3による実装体10Cと10Dは、パッケージ1B各コーナ部4個の補強パッドと実装ボード各コーナ部1個の大形パターン補強パッドとがリフロー接合後に1個の大きな接合電極となるように一体化することで、電極接合面積が4倍以上になり接合強度を上述の実装体10A、10Bよりも更に向上できることを特徴とするものである。
【0037】
実施の形態4.
図8はこの発明の実施の形態4によるパッケージのバンプ配置と実装ボードのパッド配置を表す平面図である。図9は、図8のパッケージと実装ボードを含む実装体の電極接合構造を表す断面図である。ここでは上述の図6の実装体10Dとの相違点を説明する。
【0038】
図8の平面図において、パッケージ1Eの各コーナの大円形補強バンプ7Fは、上述のパッケージ1B(図3、図5、図7)の各コーナの独立4個の補強バンプ7Fを代替えしたものである。すなわち通常バンプ4個分の面積をもつ大円形の補強バンプ7Fの中心は、図中、外周部の信号用パッド7S上の延長線(図中の破線)で包囲される4角形領域(最外周のバンプ中心間距離2L)の頂点(角部)に配設される。
一方、図8の実装ボード11Dの各コーナの大円形補強パッド12Fは、上述図7と同じもので、通常パッド4個分以上の面積をもつ大円形パターンの中心は、図中、外周部の信号用パッド7S上の延長線(図中の破線)で包囲される4角形領域(最外周のバンプ中心間距離12L)の頂点(角部)よりも更に外周縁側に、図示水平方向および垂直方向へ、距離p’だけシフトして配設されている。
従って切断線の符号EとD、およびE’とD’とが各々対向するようにして、パッケージ1Eの大円形補強バンプ7Fを実装ボード11Dの大円形パターン補強パッド12Fに搭載する時は、補強バンプ7F外周端よりも補強パッド12F外周端の方がより一層コーナ外周縁方向へシフトした位置に配置される。
なおこの場合大円形補強バンプ7Fは、通常のクリーム半田印刷法または半田メッキ法または半田ボール移載法で形成される。
【0039】
図9は、図8の鎖線E−E’で切断したパッケージ1Eと図8の鎖線D’−Dで切断した実装ボード11Dとを接続した実装体10Eの電極接合構造を表す断面図である。
図9の断面図を参照して、図8のパッケージ1Eと実装ボード11Dとを接続した実装体10Eは、大円形の電極同志を接合することで接合面積が4倍以上になり、接合強度度を向上できるとともに、電極接合構造として次の特徴をもっている。
大円形の補強バンプ7Fの外周端部がコーナ頂点方向にシフトしたパッケージ1Eを用いながら、それよりも一層コーナ外周縁方向にシフトした大円形の補強パッド12Fをもつ実装ボード11Dに接合することで、図9の断面図中に見られるように、パッケージ補強バンプと実装ボード補強パッドとのリフロー接合部の外周縁側の接合フィレット形状8Rを緩やかな連続曲面状に一体化できる。
以上説明した図8、図9で表す実装体10Eにおいても、実装ボードに外力が加わった場合の実装ボードの変形を上述の実装体10Dと同様に一層効果的に抑制できて、従来の実装体100で必須とされたアンダーフィル9の作業を完全に無くすることができた。
【0040】
実施の形態5.
図10はこの発明の実施の形態5によるパッケージ1Fのバンプ配置と実装ボード11Fのパッド配置を表す平面図で、その実装体10Fの電極接合構造を表す断面図は上述図4に示される。また図11はパッケージ1Fのバンプ配置と実装ボード11Gのパッド配置を表す平面図で、実装体10Gの電極接合構造を表す断面図は上述図6に示される。
【0041】
図10はこの発明の実施の形態5によるパッケージ1Fのバンプ配置と実装ボード11Fのパッド配置を表す平面図で、その実装体10Fの電極接合構造を表す断面図は上述図4に示される。
図10を参照して、この実施の形態のパッケージ1Fのバンプ配置が上述の図1のパッケージ1Aと異なるところを説明する。図10中、外周部の信号用パッド7S上の延長線(図中の破線)で包囲される4角形のバンプ形成領域(最外周のバンプ中心間距離2L)において、各頂点(角部)上の補強バンプ7Fの1個は図1の1個と同じであるが、残る3個の補強バンプ7Fは、図1では隣接する信号バンプ7Sが占めていた座席領域を補強バンプ7Fに転用したものである。その上でこの3個の補強バンプ7Fを角部(頂点)上の補強バンプ7Fに接近させて、信号バンプ間ピッチPに対して狭ピッチp’として(p’<P)、各コーナ部1Kに4個づつ分離独立して配設した点が上述の図1と異なる。
図10において、この実施の形態の実装ボード11Fのパッド配置もパッケージ1Fのバンプ配置と同様に補強パッド12Fは4個の独立形である。
【0042】
この実施の形態5によるパッケージ1Fと実装ボード11Fとを接続した実装体の電極接合構造を図4を援用して説明する。
パッケージ1Fと実装ボード11Fからなる実装体10Fの電極接合構造は図4の断面図に示されるように、信号バンプ7Sが占めていた座席領域を転用した補強バンプ7Fがパッケージ1Fの外周縁部へシフト配置されているため、補強バンプ7Fと隣接の信号バンプ7Sとの間隙gは補強バンプ7F間の間隙よりも広く形成される。
【0043】
次に、図11はこの実施の形態による他の例の、パッケージと実装ボードとを示す平面図である。
図11のこの実施の形態による実装ボード11Gの補強パッド12Fは、上述の実装ボード11Fの4個の独立形パッド12Fに代えて、それら4個と同じ位置に1個の4角形パターンの大形補強パッド12Fが配設される。4角形パターンの中心位置もそれら補強バンプ4個分の面積重心の位置と同じである。
但し、図8の実装ボード11Dの大円形補強パッドの事例と同様に、独立形パッド4個分以上の面積をもつ4角形パターン12Fの中心位置を図11で示されている位置よりも更に外周縁側に所要の距離だけシフト配設されてもよい。
図11のパッケージ1Fのバンプ配置は図10パッケージ1Fと同じである。
【0044】
この実施の形態によるパッケージ1Fと実装ボード11Gとを接続した実装体10Gの電極接合構造を、図6の断面図を援用して説明する。
パッケージ1Fと実装ボード11Gからなる実装体10Gの電極接合構造は、図6の断面図を参照して、パッケージ1Fの補強パッド2F端部と補強バンプ7Fとのリフロー電極接合部8rには「U字状の谷部」が形成され、パッケージ1Fコーナ部の4個の補強パッド2Fと4個のバンプ7F間をも一体化するため、コーナ部の機械的強度を向上できる。
【0045】
補強バンプ7Fと隣接する信号バンプ7Sとの間隙は図1、図3の場合より広くなって、その結果各信号バンプの絶縁耐力は図2、図4の実装体10A、10Bよりも向上できる。以上のようにコーナ当たり3個づつ信号バンプからの転用を許容することで、各補強バンプ4個を独立させて信号バンプよりも狭ピッチの配置が可能になるため、補強電極接合面積を4倍以上に増加できる。今後一層実装の高密度化が進展しても信号バンプの絶縁耐力を確保しつつコーナ部の機械的強度を向上できることを特徴とするものである。
【0046】
実施の形態6.
図12はこの発明の実施の形態6による実装ボードのパッド配置を表す平面である。図13は、上述図24のパッケージ1Jと図12の実装ボードを含む実装体の電極接合構造を表す断面図である。以下に上述図24のパッケージ1Jを含む従来例の実装体100との相違点を説明する。
【0047】
図12はこの実施の形態による実装ボード11Hのパッド配置を表す平面である。 図12において、実装ボード11Hは各コーナ部にほぼT字形状パターンの補強パッド12Fが配設される。補強パッド12Fの配置は、従来のパッケージ1J側の3個のバンプ中心位置と一致するように、図12のT字形状を連結する3つの接続パターンの中心が、図中、外周部の信号用パッド12S上の延長線(図中の破線)で包囲される4角形のバンプ形成領域(最外周のバンプ中心間距離12L)のほぼ頂点部(角部)に位置して、かつT字形状の補強パッド12Fの面積が信号パッド12Sの4倍になるように形成される。
すなわち補強パッド12Fは、実装ボード11Hの最外周の3個のパッドを接続パターンによってパッド連結してほぼT字形状に一体化することで、パッド面積を通常パッドの4倍としたものである。後に4パッド分の面積をもつ補強パッド12Fに被覆されるクリーム半田を介して、従来のパッケージ1J最外周列の3個の半田バンプと接合されてT字形状電極を構成する。
【0048】
図13は、上述図24のパッケージ1Jと図12の実装ボード11Hとを接続した実装体10Hの電極接合構造を表す断面図である。
図13の断面図を参照して、図24の鎖線A−A’で切断したパッケージ1Jの信号バンプ7Sと補強バンプ7F、および図12の鎖線H’−Hで切断した実装ボード11Hの信号パッド12SとT字形状の補強パッド12Fとを含むBGA実装体10Hの電極接合構造を説明する。
図13において、上述のパッケージ1Jの半田バンプ7からなる外部電極を実装ボード11Hの主面の接続端子パッド12上にフェイスダウンに載置する。この時、パッケージ1Jの信号バンプと補強バンプに共通の半田ボール6から形成された最外周コーナ部のバンプ7の3個が補強バンプ7Fに転用されて実装ボード11Hの各コーナ部のT字形状の補強パッド12F上に載置される。
パッケージ1Jと比べると、コーナ当たり2個づつ信号バンプからの転用を許容するので、従って信号バンプ7Sの有効個数は図24よりも8個減少する。
そして、リフロー炉内で半田バンプ7を再溶融することで、パッケージ1Jの信号バンプ7Sと実装ボード11Hの信号パッド12Sの各々がリフロー半田付けされる。また同時に、信号バンプ7Sと同一の半田ボールから形成されたパッケージ1Jの各コーナ当たり3個の補強バンプ7Fと実装ボード11Hのパッド連結したT字形状の補強パッド12Fとがリフロー半田付けされることで、信号バンプ7Sと信号パッド12Sおよび補強バンプ7Fと補強パッド12Fとの異なるリフロー電極接合部8RをもつBGA実装体10Hが構成される。
【0049】
実施の形態6による実装体10Hは、実装体100と同様に等ピッチに配置され信号バンプ7Sと同一の半田ボール6から形成された3個の分離独立形の補強バンプ7Fを用いながら、実装ボード11Hの補強パッド12Fを4電極分のT字大形サイズ1個に連結することで、補強バンプ7Fと大形補強パッド12Fの界面をリフロー電極接合部8Rで一体化するとともに、図13の断面図中に見られるように、パッケージ1Jのコーナ当たり3個の補強パッド2F間に「U字状の谷部」を形成して3個の補強バンプ7F間をも一体化する。接合面積が4倍になり接合強度を上述の実装体100よりも格段に向上できることを特徴とするものである。以上のように図12、図13で説明した実装体10Hにおいても、従来の実装体100で必須とされたアンダーフィル9の作業を完全に無くすることができた。
【0050】
実施の形態7.
図14はこの発明の実施の形態7による実装ボードのパッド配置を表す平面である。図15は、上述図24のパッケージ1Jとこの実施の形態の実装ボードとを接続した実装体の電極接合構造を表す断面図である。また図16は、パッケージの補強バンプと実装ボードの補強パッドの接合フィレット形状を説明するための断面図である。以下、上述の図25の実装ボード11Jを含む従来例の実装体100との相違点を説明する。
【0051】
図14はこの実施の形態による実装ボード11Mおよび11Nのパッド配置を表す平面である。図14のパッド配置図において、実装ボード11Mは、各コーナ部に円形状パターンの補強パッド12Fが配設される。円形状補強パッドの中心位置は、図中、外周部の信号用パッド12S上の延長線(図中の破線)で包囲される4角形のバンプ形成領域(最外周のバンプ中心間距離12L)の頂点部(角部)に配置してパッケージ1J側の各バンプの中心位置と一致させるものの、円形状補強パッド12Fの面積がバンプ面積の3倍になるように形成される。すなわちパッケージ1Jの通常サイズの円形状補強バンプ2Fを実装ボード11Mの円形状補強パッド12Fに搭載した場合に、パッケージ1Jのバンプ直結の円形状パッド2Fの端部よりも実装ボード11M側の円形状補強パッド12Fの端部の方がより外側にシフト配置するように構成する。なお、補強パッド12Fは、その中心を図示破線のバンプ形成領域の頂点部(角部)から外側にシフトさせてもよい。
【0052】
また図14において、他の実装ボード11Nは、補強パッド12Fの形状を円形状に代えて扇形状としたもので、図中、外周部の信号用パッド12S上の延長線(図中の破線)で包囲される4角形のバンプ形成領域(最外周のバンプ中心間距離2L)の各頂点(角部)において、補強パッド12Fの面積がバンプ形成領域内では小さくし、バンプ形成領域の外側へ大きく広がるように工夫された扇形状補強パッドである。
【0053】
図15は、上述図24のパッケージ1Jと図14の実装ボード11Mを含む実装体10M、およびパッケージ1Jと図14の実装ボード11Nを含む実装体10Nの電極接合構造を表す断面図である。
図15の断面図を参照して、図24の鎖線A−A’で切断したパッケージ1Jの半田バンプ7からなる外部電極を図14の鎖線M’−Mで切断した実装ボード11M主面の接続端子パッド12上にフェイスダウンに載置する。そして、リフロー炉内で半田バンプ7を再溶融することで、パッケージ1Jの信号バンプ7Sと実装ボード11Mの信号パッド12Sの各々がリフロー半田付けされる。また同時に、信号バンプ7Sと同一の半田ボールから形成されたパッケージ1Jの各コーナ当たり1個の通常サイズの円形補強バンプ7Fと実装ボード11Mの3倍の面積をもつ円形状補強パッド12Fとがリフロー半田付けされる。
パッケージ1J側の円形状パッド2Fの端部よりも実装ボード11M側の円形状補強パッド12Fの端部の方がより外側にシフト配置するように構成されているため、図15に示されるように、補強バンプ7Fと実装ボード補強パッド12Fとのリフロー接合部8Rにおいて、外周縁側の接合フィレット形状を緩やかな連続曲線状とすることができる。
【0054】
図16(a)は、この実施の形態によるパッケージ1Jの補強バンプと実装ボード11Nの補強パッドの接合フィレット形状を示す断面図である。
図15のパッケージ補強バンプ7Fと実装ボード補強パッド12Fとの外周縁側リフロー接合部8Rにおいて、接合フィレット形状を緩やかな連続曲線状とするには、図16(a)に示す接合フィレット角度αを90度よりも小さくすることが望ましい。接合フィレット角度αを鋭角にすればする程、連続曲線をより一層なだらかに形成することができる。
この実施の形態7による円形状補強パッドと扇形状補強パッドは、バンプとの面積比が3倍であるいわば中形補強パッドでありながら、バンプとの面積比が4倍である実施の形態1〜6による大形補強パッドと同様な電極接合強度を得ることができる。特に扇形状補強パッドでは、補強パッドの外周縁側だけでなく補強パッドの内周側においても接合フィレット角度αを90度よりも小さくすることができる。
【0055】
この実施の形態7による実装体10M、10Nは、従来の実装体100と同様に等ピッチに配置され信号バンプと同一の半田ボールから形成された1個の分離独立形の補強バンプを用いながら、補強バンプ7Fと補強パッド12Fとのリフロー電極接合部8Rの接合フィレットの形状をなだらかな連続曲線状に形成できる。
以上のように円形状補強パッドと扇形状補強パッドの事例で示される実装体10Mと10Hにおいても、外力が加わった場合の実装ボードの変形を一層効果的に抑制できて、従来の実装体100で必須とされたアンダーフィル9の作業を完全に無くすることができた。
【0056】
なお、図16(b)は、この発明のいくつかの実施の形態による電極接合部の接合フィレット形状を表す断面図である。
実施の形態3、5および6で上述の実装体10C、10D、10G(図6)および10H(図13)において、狭ピッチまたは通常ピッチで半田ボール4個の分離独立形の補強バンプ7Fをもつパッケージを、複数連結または単独で3〜4電極分以上の大形サイズ補強パッド12Fをもつ実装ボードに搭載してなる実装体のリフロー電極接合部は、パッケージ補強パッド2F端部と補強バンプ7Fとの接合部8rに「U字状の谷部」が形成され、パッケージコーナ部の4個の補強パッド2Fと4個のバンプ7F間が一体化する。
図16(b)に示すように、このU字状谷部の接合部8rのフィレット形状は実装ボード上のクリーム半田の被覆量を調整することによって、フィレット角度αが小さくて緩やかな連続曲線状を得ることができる。 また電極接合部を従来例の図25に倣って中央部が膨らんだ「樽型」に描いた事例を主体に述べてきたが、クリーム半田の被覆量を調整することによって、図16(b)に示すように中央部が凹んだ「鼓形」に形成することもできる。
【0057】
実施の形態8.
図17は、この発明の実施の形態8によるパッケージのバンプ配置と実装ボードのパッド配置を表す平面図である。また図18は、補強電極部の接合構造を示す断面図、図19は信号電極部の接合構造を示す断面図である。また、図20(a)は比較のために示す他の例の信号電極部の接合構造を示す断面図である。さらに図21は実装体に関する静荷重繰返し曲げ試験方法を説明する斜視図、図22は落下衝撃試験法を含む比較評価試験結果を説明する比較図である。以下に実施の形態8の詳細を述べる。
【0058】
図17は、この発明の実施の形態8によるパッケージ1Tのバンプ配置と実装ボード11Tのパッド配置を表す平面図である。
図17を参照して、パッケージ1Tは、コーナ部に狭ピッチp’で独立の4個の補強バンプ7Fを配置している。実装ボード11Tは、コーナ部に大型の4角形単一の補強パッド12Fを配置している。そして、パッケージ1Tの4個の補強バンプ7Fと実装ボード11Tの大型の4角形単一の補強パッド12Fとを連結接合することで3次元的に柔剛性が優れた補強電極が構成され、実装体10Tを形成する。
図中、パッケージ1Tの外周部の信号用パッド7S上の延長線で包囲される4角形のバンプ形成領域の各角部において、バンプ4座席分を補強バンプ設定領域として、コーナ当たり4個のバンプ座席を補強バンプ7F用に割り当てることで、柔軟性をもつ狭ピッチで独立の複数バンプ7Fを大きな機械強度をもつ単一パッド12Fに接合し、特に衝撃強度が優れたBGA/CSP実装体を面積効率よく小形化できることを特徴とするものである。
【0059】
図17の構成が、平面図上で実施の形態5による図11の実装体10Gを構成するパッケージ1Fと実装ボード11Gと異なる点は、信号バンプ7S用の座席数の違いだけである(図17では240個、図11では48個)。実施の形態1〜7では図示の便宜上から電極アレイが8行8列に配列された事例を述べてきたが、図17の平面では電子製品の実用レベルである16行16列に構成した事例が開示されている。
従って補強電極については、両者ともに補強電極座席数16個、BGA各コーナ4個分の補強バンプ7Fと大形4角形補強パッド12Fの形状、ピッチp’、配置なども全て同じである。
【0060】
次にこの実施の形態の実装体における電極部の接合構造について、他の例と比較して詳細に説明する。
図18はこの発明の実施の形態8による実装体10Tの補強パッドの電極部の接合構造を示す図、図19は実装体10の信号パッドの電極部の接合構造を示す図、図20は比較のために示すこの実施の形態による他の実装体の信号パッドの電極部の接合構造を示す図である。
まず、図18は、この実施の形態による実装体10Tの補強電極部の接合構造とソルダーレジストを示す断面図である。
図18(a)に示す補強電極部のリフロー接合前の断面図を参照して、13Fは実装ボード11T(および11T’)の各補強パッド12F周縁部上面に被さるように装着されたソルダーレジストを表す(パッケージ1T側には装着されない)。補強パッド用ソルダーレジスト13Fは、例えば実装ボード11Tと同様のガラスエポキシ樹脂から形成される。補強パッド用ソルダーレジスト13Fは、ほぼ4角形状の開口の内壁面が順テーパ状に断面図の上方に拡がるように構成されている。このソルダーレジスト13Fの開口の内壁面とパッド12F上面とで構成される凹部に、自動機によってクリーム半田が予め塗布または被着された後、パッケージ1T側の半田ボ−ル6が移載機によってソルダーレジスト13Fの開口の順テーパの内壁面と接触するようにフェイスダウンに載置される。
【0061】
次に図18(b)に示す補強電極部のリフロー接合後の断面図を参照して、図16などで説明したのと同様にクリーム半田量を調整するなどの手段によって、補強バンプ7Fは中央部が凹んだ「鼓形」となり、パッケージ側の複数パッド2F間には「U字状谷部」8rが構成される。これらは接合フィレット角αが90度よりも小さな鋭角であるため、従って応力集中し難く破壊し難い接合境界が得られる。
以上のように、狭ピッチで独立の複数のパッド2F上のバンプが溶融して柔軟性に富む「U字状谷部」8rを形成しつつ剛性が強い大形単一パッド12Fの表面に一体的に連結接合されるので、3次元的に柔剛性が優れた接合電極を構成できることを特徴とするものである。
また、実装ボードのパッドにソルダーレジストとクリーム半田が予め装・被着されていることで、バンプとパッド間の接合フィレット角度を応力集中し難い鋭角状に高精度に形成できるものである。
【0062】
次に、図19は、この実施の形態による実装体10Tの信号パッドの電極部接合構造とソルダーレジストを表す断面図である。
図19(a)に示す信号電極部のリフロー接合後の断面図を参照して、13Sは実装ボード11Tの各信号パッド12Sの周縁部上面に被さるように形成されたソルダーレジストを表す。信号パッド用ソルダーレジスト13Sの円形状開口の内壁面は、順テーパ状に断面図の上方に拡がるように構成されている。このソルダーレジスト13Sの開口の内壁面とパッド12Sの上面とで構成される凹部に、自動機によってクリーム半田が予め塗布または被着された後、パッケージ1T側の半田ボ−ル6が載置されてリフローされる。図18(a)における補強パッド用ソルダーレジストとは形状・寸法が異なることで、BGAの補強用と信号用の全ての電極接合の平坦性が高精度で得られる。
リフロー接合バンプ7Sの表面は、ソルダーレジスト13Sの内壁面のほぼ全周と接触するように「樽状」の半田電極が形成される。フェイスダウンに載置されたパッケージ1Tの信号バンプ7Sは、実装ボード11Tの信号パッド12S上面にリフロー接合された際、接合フィレット角αが90度よりも大きな鈍角になるため、接合境界に応力集中し易くまた破壊し易い構造を呈している。
【0063】
なお、図19(b)の信号電極部の接合断面を現わす図において、8Xは接合クラックが最も発生し易い位置が接合境界部であり、かつ接合表面から接合内部へ向かって破壊が進行することを表している。接合クラック8Xは信号パッド12Sの接合境界部で発生する確率の高いことが、後述の静荷重繰返し曲げ試験および落下衝撃試験によって確認されている。
【0064】
図20は、比較のために示すこの実施の形態による他の実装体の信号電極部の接合構造とソルダーレジストを表す断面図である。
図20(a)のおいて、実装ボード11T’の改良形ソルダーレジスト13T’は、その開口の内壁面が信号パッド12Sの周縁端部の表面に被さらないまたは接触しないように構成することを特徴とするものである。より好ましくはソルダーレジスト13T’の内壁面と信号パッド12Sの周縁の側壁面との間に適切な間隙gを有するように形成される。
【0065】
ソルダーレジスト構造を図20(a)のように、ソルダーレジスト13T’が実装ボード11T’のパッド12Sに直接接触しない形状に構成することで、電極接合面積をパッド12Sの上面の全面に拡大されるだけでなく周縁の側壁面にも拡大できて、接合強度を向上できる効果が得られる。
【0066】
次に図20(b)(c)を参照して、信号用・補強用を問わずに電極部ソルダーレジストなどの他の改良事例を説明する。
まず図20(b)において、12は図20(a)のパッド12Sと同じ円板状のパッド、13は開口の内壁面が断面図の上方に向かって狭まる逆テーパ状のソルダーレジスト、αはパッド12の上面に対する接合フィレット角であり、かつαはパッド12の上面とソルダーレジスト13の内壁面との挟角αである。すなわち、パッド12とソルダーレジスト13との挟角αと一致する接合フィレット角αが形成されることを特徴とするものである。接合フィレット角αがパッド12とソルダーレジスト13との挟角αによって規制できるために、バンプ7は中央部が凹んだ「鼓形」を形成し易くなる特徴も得られる。従って応力集中し難く・破壊し難い接合境界を構成できる効果が得られる。
【0067】
次に図20(c)において、パッド12は円板の側面が上方に向かって狭まる「台形」に形成されている。ソルダーレジスト13は、開口の内壁面が断面図の上方に狭まる逆テーパ状に形成され、垂直部の内壁面をもたないので、従ってパッド12とソルダーレジストとの挟角αは実装ボード11の上面から発生する点で図20(b)のソルダーレジスト13とは異なっている。そして「台形」パッド12のテーパ側面とソルダーレジスト13の内壁面との挟角αが図20(b)における挟角αよりも一層小さく構成できることを特徴とするものである。
また、バンプ7の接合フィレットとの接触長が長くとれるように、ソルダーレジスト13は台形状のパッド12の上面よりも上方に高く突き出る構造になっている。接合フィレット角αがパッド12とソルダーレジスト13との挟角αによって規制でき、かつ接合フィレット先端の長さをより長くできるために、バンプ7は中央部が凹んだ「鼓形」を一層形成し易くなるばかりでなくて、適切な物性値を有するレジスト材料を使用することで、リフロー接合後のバンプ7とパッド12の接合部に対して圧縮応力を加えることができる特徴も得られる。例えば絶縁性の形状記憶材料や熱膨張率温度特性の特殊な材料を選択することによって接合部に圧縮応力を加えることができる。
従って図20(c)の構成によれば図20(b)よりも、接合フィレット角αがより小さくできて、バンプ7の接合面積が拡大できるとともに、接合部に圧縮応力を加え易いことを特徴とするものである。
【0068】
更に図20(c)の変形例を説明する。まず台形状のパッド12に代えて、図示はされないが、周縁の外壁面から上面の全面をなだらかな凸状のラウンド曲面をもつ凸レンズ状に形成することによっても、パッド12に対する接合フィレット角αが力学的に適切な鋭角に規制することが可能になる。パッド12の上面を凸レンズ状曲面に形成することで、パッド12に対する接合フィレット角αを限りなく0度に近い鋭角に構成できるため、極めて応力集中し難くまた破壊し難い接合境界が得られることを特徴とするものである。更にまたパッド12を凸 レンズ状曲面に形成することで、リフロー接合後のバンプ7は中央部が凹んだ「鼓形」を形成し易くなるという相乗効果が得られる。
【0069】
また更に図20(c)において、台形状のパッド上面の全面と外壁面に、例えばサンドブラスト法によって梨地面または粗面を施すことで接合面のアンカー効果を高めることが更に望ましい。アンカー効果をもつ梨地面または粗面化加工面が形成された実装ボードのパッドによって、密着力が強く亀裂破壊が発生し難い接合境界面を構成できる効果が得られる。
【0070】
以上説明したように、実装ボードのパッドの電極接合部において、パッドとソルダーレジストとクリーム半田の3者の材料・形状・寸法・構造を組み合わせることで、BGA上の補強用と信号用の全ての電極接合の平坦性が高精度で得られる。また、実装ボードのパッド上の接合フィレット表面に亀裂破壊が発生し難い接合境界面を形成できる効果を奏する。
【0071】
次に、この実施の形態の実装体10Tにおける電極部の接合強度に関する検証について他の実装体と比較して説明する。各供試グループの仕様は次の(I)〜(III)の通りである。
(I)供試グループIの実装体10Tは、補強バンプ7Fが図18で説明したものであり、信号バンプ7Sが図19(a)で説明したものである。
(II)供試グループIIの実装体10T’は、実装体10Tと同じく図17に示される構造であって、補強バンプ7Fが実装体10Tと同じく図18で説明したものであり、信号バンプ7Sが図20(a)で説明したものである。
(III)試験比較用の供試グループIIIの従来の実装体100は、全てのバンプ7が図19(a)に示した形状をもつものである。なお、実装体100は補強バンプ7Fを各コーナに1個づつ計4個と、信号バンプ7Sを252個を備えている。
【0072】
図21は、この実施の形態による実装体10T、10T’および従来の実装体100の電極接合強度の比較評価試験方法を説明する斜視図である。
まず、図21(a)の斜視図は、長方形実装ボ−ド11の長手方向中央部にパッケージ1がフェイスダウン形に搭載された実装体の供試品を表している。図示の便宜上から、電極アレイは6行8列に配列された従来の実装体100の構造が模式的に描かれている。比較試験用の仕様が異なる実装体3グループは、何れも電極アレイ16行16列に構成され、複数の製造ロットについて各ロット毎に仕様が異なる各実装体からそれぞれ数10個づつが抜き取り供試品とされた。
【0073】
次に、図21(b)の側面図を参照して、いわゆる4点支持式による(A)静荷重繰返し曲げ試験の方法を説明する。パッケージ1がフェイスダウン形に搭載された実装ボ−ド11の搭載面を下向きにして、長方形実装ボード11の搭載面で長手方向両端部A、Bを下方から支持するとともに、実装ボード11の搭載面の裏面でパッケージ1から長手方向に離間した2点C、Dを上方から押し下げることによって、パッケージ1搭載部のほぼ中央部に対応する実装ボード11の裏面(図中の上側)に発生するひずみ(歪み)εがε=2.5×10-3となるように、実装ボード11を繰り返し曲げる試験が実施される。
【0074】
次に電極接合強度の評価方法と供試グループ(I)〜(III)の比較方法を説明する。上記に説明した条件で繰返し曲げ静荷重を加えて、全供試品1個毎に電極接合部の数100ケ所のうちの少なくとも1ケ所が破壊に至るまでの繰返し曲げ回数を確認しながら、破壊が確認された時点で寿命終止と判定して、その累計の繰返し曲げ回数が供試品1個の寿命回数として記録される。
同一製造ロットで製造された供試グループ(I)〜(III)は各グループが数10個づつの供試品で構成されており、上記寿命回数の各グループ数10個の平均値を各供試グループ(I)〜(III)別の「当該ロットの寿命(回数)」と定義する。そして、従来の実装体100である供試グループ(III)に対する供試グループ(I)および供試グループ(II)の当該ロットの寿命回数の「比率」を寿命向上「効果」の評価尺度とする。
この当該ロット寿命の「回数」と「比率」を複数の製造ロットについて繰り返し比較することで、静的接合強度における製造ロット間ばらつきの影響を含む供試グループ(I)〜(III)の強度検証の精度を向上することができる。
【0075】
以上は(A)「静荷重試験方法」を述べたが、更に(B)「落下衝撃試験方法」を説明する。各供試品は所定の電子機器に組み込まれた総重量90gの直方体状の落下体となり、1.5mの高さからコンクリート床上に自然落下させる。所定の基準に従って落下直方体の6面が順次衝撃面となるように、繰り返し落下衝撃試験が実施される。
上述「静荷重試験方法」の手順と同様にして、各供試グループ(I)〜(III)別の当該ロット寿命を表す「回数」と「比率」を複数の製造ロットについて繰り返し比較することで、動的接合強度における製造ロット間ばらつきの影響を含む供試グループ(I)〜(III)の強度検証の精度を向上することができる。
【0076】
図22は、実装体10T、10T’および100の比較評価試験の結果を説明する比較図である。
図22では、供試グループ(I)〜(III)別に、ロット毎に、(A)静荷重繰返し曲げ試験の結果、および(B)落下衝撃試験の結果を表している。図中の「ロット平均」欄の数値から、供試グループ(I)の実装体10Tは、供試グループ(III)の従来の実装体100に対して(A)静的寿命「比率」が2.3倍、(B)動的寿命「比率」が3.2倍にそれぞれ向上することが確認された。また供試グループ(II)の実装体10T’は、供試グループ(III)の従来の実装体100に対して(A)静的寿命「比率」が9.4倍、(B)動的寿命「比率」が2.1倍にそれぞれ向上することが確認された。
【0077】
実施の形態9.
図23は、この発明の実施の形態9によるパッケージ1Vの補強バンプ7Fと信号バンプ7Sの配置、および実装ボード11Vの補強パッド12Fと信号パッド12Sの配置を表す平面図であり、パッケージ1Vを実装ボード11Vに搭載することで実装体10Vが構成される。
図23において、パッケージ1Vの円形バンプ7の配列(アレイ)は20行20列に配列され、電極座席数は400個を有する。また実装ボード11Vの4角形パッド12のアレイは10行10列に構成された事例を示している。パッケージ1Vの補強バンプ7Fと信号バンプ7Sは何れも、分離独立の円形バンプ4個が1組となって、それぞれ4角形の補強パッド12Fの1個と4角形の信号パッド12Sの1個とに電極接合される。
つまり実装体10Vの4コーナ部の補強電極の構成は、実施の形態8による図17の実装体10Tと同じである。この実施の形態では、さらにこの補強電極構成を4コーナ部以外の信号電極にも適用したものである。
この実施の形態による実装体10Vでは、大面積4角形信号パッド12Sを全面に適用するので、更に静的寿命の向上効果が得られる。また、この実施の形態においても、図20(a)に示した改良形信号パッド用ソルダーレジスト13T’を適用すれば特に静的寿命の向上効果が得られる。
【0078】
図23の事例によれば、柔軟性をもつ狭ピッチ複数バンプ7と大きな機械強度をもつ単一パッド12との接合電極をBGA全領域に適用することで、放熱性と機械的強度信頼性が優れた電子回路大電流用実装体を構成できる効果が得られる。
【0079】
図23の変形例として、柔軟性をもつ狭ピッチ複数バンプ7と大きな機械強度をもつ単一パッド12との接合電極方式と、BGA平均ピッチのバンプ・パッドの接合電極方式を大面積BGAに混在配置することで、高い機械的強度信頼性をもつ大形電子回路用実装体を構成できる。
【0080】
なお、この実施の形態の構成を要約すると次のとおりである。
電子回路パッケージ1Vには、複数の信号用パッド2S及びこのパッドに連結された信号用バンプ7Sを主面の所定の領域に規則的に配列する。そして信号用パッド2S及びバンプ7Sは、隣接した所定数を一組として互いに所定の間隔をおいて多数の組に区分されて配列する。また、信号用パッド2S及びバンプ7Sの配列の外周部の複数位置に、または外周部の延長線が交差する複数の角部の位置に、信号用パッド2S及びバンプ7Sの一組と実質的に同様に形成された一組の補強用パッド2F及びバンプ7Fをそれぞれ備える。
また、電子回路パッケージ1Vを搭載する実装ボード11Vには、電子回路パッケージ1Vの信号用パッド2S及びバンプ7Sの各一組に対応して信号用パッド12Sが各1個配置され、また、電子回路パッケージ1Vの補強用パッド2F及びバンプ7Fの各一組に対して補強用パッド12Fが各1個配置される。
【0081】
なお、以上に説明した各実施の形態に関して、その変形例について説明する。
(ア)図1〜図24ではパッケージ1または実装ボード11のパッド形状が円形、4角形、X字形、T字形および扇形の事例を述べたが、これに限定されず、多角形、十字形、Y字形、L字形、瓢箪形、ワッシャー形またはドーナツ形から選択使用することができる。
(イ)パッケージ1に配設されるバンプ形状は、平面形状において上述(ア)と同様であってよい。
(ウ)またパッケージ1に配設されるバンプの断面形状は、従来例に倣って「樽形」、「鼓形」の場合を述べたが、これらは一事例に過ぎず、円柱形、角柱形、円筒形または角筒形を適宜選択してよい。
(エ)また複数の独立バンプを実装ボード側の一体化パッドに接合して得られる集合バンプの断面形状についても、主に「樽形」の場合を述べたが、図16に示したように中央部が凹んだ「鼓形」に形成するのが望ましい。
(オ)パッケージ1はモールド形を主に述べたが、ガラスエポキシ基板を含むパッケージの場合にも適用できる。
(カ)パッケージ1は、フェイスダウン形を主に述べたが、フェイスアップ形に搭載する場合にも適用できる。
(キ)実装体10はパッケージ1を実装ボード11の片面に搭載する場合を述べたがこれに限定されず、実装ボード11の表裏に搭載する場合にも適用できる。
【0082】
【発明の効果】
この発明は、以上説明したように構成されているので、以下に示すような効果を奏する。
請求項1の発明かかる電子回路パッケージでは、信号用パッドの配列の外周部または角部に、信号用パッド及びバンプと同様な複数個の隣接した補強用パッド及び補強用バンプを備えるので、パッケージ強度が増し、実装時のアンダーフィル補強が不要になり、生産性と修理性を向上できる効果を奏し、複数個の隣接した補強用パッド及びバンプの相互の間隔を、信号用パッド及びバンプの相互の間隔よりも小さく配置するので、補強用パッドを増設することができ、機械衝撃強度を効果的に向上できる
【0083】
請求項2の発明にかかる電子回路パッケージでは、請求項1に記載の電子回路パッケージにおいて、複数個の隣接した補強用パッド及びバンプのうちの1個以上が、信号用パッド及びバンプの配列より外周に配置されるので、応力集中が起こりにくくパッケージ強度を向上できる効果を奏する。
【0084】
請求項3の発明にかかる実装ボードでは、信号用パッドの配列の外周部または角部に、信号用パッドと同様の複数個の隣接した補強用パッドを備えるので、実装ボードの強度が増し、機械的・熱的衝撃強度の信頼性を向上できる効果を奏し、複数個の隣接した補強用パッドの相互の間隔を、信号用パッドの相互の間隔よりも小さく配置するので、補強用パッドを増設することができ、実装ボードの強度が増し、機械的・熱的衝撃強度の信頼性を向上できる効果を奏する
【0085】
請求項4の発明にかかる実装ボードでは、請求項3に記載の実装ボードにおいて、複数個の隣接した補強用パッドのうちの1個以上が、信号用パッドの配列より外側に配置されるので、応力集中が起こりにくくパッケージ強度を向上できる効果を奏する。
【図面の簡単な説明】
【図1】 この発明の実施の形態1による電子部品パッケージのバンプ配置と実装ボードのパッド配置を表す平面図である。
【図2】 この発明の実施の形態1によるパッケージと実装ボードを含む実装体の電極接合構造を表す断面図である。
【図3】 この発明の実施の形態2によるパッケージのバンプ配置と実装ボードのパッド配置を表す平面図である。
【図4】 この発明の実施の形態2によるパッケージと実装ボードを含む実装体の電極接合構造、およびこの発明の実施の形態5によるパッケージと実装ボードを含む実装体の電極接合構造を表す断面図である。
【図5】 この発明の実施の形態3によるパッケージのバンプ配置と実装ボードのパッド配置を表す平面図である。
【図6】 この発明の実施の形態3および5によるパッケージと実装ボードを含む実装体の電極接合構造を表す断面図である。
【図7】 この発明の実施の形態3によるパッケージのバンプ配置と実装ボードのパッド配置を表す平面図である。
【図8】 この発明の実施の形態4によるパッケージのバンプ配置と実装ボードのパッド配置を表す平面図である。
【図9】 この発明の実施の形態4によるパッケージと実装ボードのパッドを含む実装体の電極接合構造を表す断面図である。
【図10】 この発明の実施の形態5によるパッケージのバンプ配置と実装ボードのパッド配置を表す平面図である。
【図11】 この発明の実施の形態5によるパッケージのバンプ配置と実装ボードのパッド配置を表す平面図である。
【図12】 この発明の実施の形態6による実装ボードのパッド配置を表す平面である。
【図13】 この発明の実施の形態6によるパッケージと実装ボードを含む実装体の電極接合構造を表す断面図である。
【図14】 この発明の実施の形態7による実装ボードのパッド配置を表す平面である。
【図15】 この発明の実施の形態7によるパッケージと実装ボードを含む実装体の電極接合構造を表す断面図である。
【図16】 この発明の実施の形態7によるパッケージの補強バンプと実装ボードの補強パッドの接合フィレット形状、およびこの発明のその他の変形例の接合フィレット形状を表す断面図である。
【図17】 この発明の実施の形態8によるパッケージのバンプ配置と実装ボードのパッド配置を表す平面図である。
【図18】 この発明の実施の形態8による補強電極部の接合構造とソルダーレジストを表す図である。
【図19】 この発明の実施の形態8による実装体の信号電極部接合構造とソルダーレジストを表す断面図である。
【図20】 この発明の実施の形態8による他の実装体の信号電極部接合構造とソルダーレジストを表す断面図、およびその他実施例のソルダーレジストを含む電極部接合構造を表す断面図である。
【図21】 この発明の実施の形態8による実装体を含む電極接合強度の比較評価試験方法を説明する斜視図である。
【図22】 この発明の実施の形態8による実装体を含む比較評価試験結果を説明する比較図である。
【図23】 この発明の実施の形態9によるパッケージのバンプ配置と実装ボードのパッド配置を表す平面図である。
【図24】 従来の電子部品パッケージのバンプ配置と実装ボードのパッド配置を表す平面図である。
【図25】 従来のパッケージと従来の実装ボードを含む実装体の電極接合構造を表す断面図である。
【符号の説明】
1、1A、1B、1E、1F、1J、1T、1V、 電子機器パッケージ(パッケージ)、 1K パッケージコーナ部、 2 パッド、 2F 補強パッド、 2L 最外周列パッドの延長線(中心線)、 2S 信号パッド、 6 半田ボール、 7 半田バンプ、 7F 補強バンプ、 7S 信号バンプ、 8R 接合部(実装ボード側)、 8r 接合部(パッケージ側)、 8X 接合クラック、 9 アンダーフィル、 10、10A、10B、10C、10D、10E、10F、10G、10H、10M、10N、10T、10T’、10V 実装体、 11、11A、11B、11C、11D、11F、11G、11H、11J、11M、11N、11T、11T’、11V 実装ボード、 11K 実装ボードコーナ部、 12 パッド、 12F 補強パッド、 12L 最外周列パッドの延長線(中心線)、12S 信号パッド、 13、13F、13J、13S、13T’ ソルダーレジスト、 100 実装体(従来例)、 g 間隙、 P 信号パッド間または信号バンプ間のピッチ、 P’、p 補強パッド間または補強バンプ間の狭ピッチ、 p’ 補強パッドまたは補強バンプの外周縁側へのシフト距離、 Q パッド表面積またはバンプ断面積、 α 電極フィレット角度。

Claims (4)

  1. 複数の信号用パッド及びこのパッドに連結された信号用バンプが主面の所定の領域に規則的に配列された電子回路パッケージにおいて、前記信号用パッド及びバンプの配列の外周部の複数位置に、または外周部の延長線が交差する複数の角部の位置に、前記信号用パッド及びバンプと実質的に同じ大きさに形成された複数個の隣接した補強用パッド及びこのパッドに連結された補強用バンプをそれぞれ備え、前記複数個の隣接した補強用パッド及びバンプの相互の間隔を、前記信号用パッド及びバンプの相互の間隔よりも小さく配置したことを特徴とする電子回路パッケージ
  2. 前記複数個の隣接した補強用パッド及びバンプのうちの1個以上が、前記信号用パッド及びバンプの配列の外周部の延長線上より外側に配置されたことを特徴とする請求項に記載の電子回路パッケージ。
  3. 複数の信号用パッドが主面の所定の領域に規則的に配列された実装ボードにおいて、前記信号用パッドの配列の外周部の複数位置に、または外周部の延長線が交差する複数の角部の位置に、前記信号用パッドと実質的に同じ大きさに形成された複数個の隣接した補強用パッドをそれぞれ備え、前記複数個の隣接した補強用パッドの相互の間隔を、前記信号用パッドの相互の間隔よりも小さく配置したことを特徴とする実装ボード。
  4. 前記複数個の隣接した補強用パッドのうちの1個以上が、前記信号用パッドの配列の外周部の延長線上より外側に配置されたことを特徴とする請求項に記載の実装ボード。
JP28200099A 1999-06-22 1999-10-01 電子回路パッケージ及び実装ボード Expired - Lifetime JP3645136B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28200099A JP3645136B2 (ja) 1999-06-22 1999-10-01 電子回路パッケージ及び実装ボード

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-175769 1999-06-22
JP17576999 1999-06-22
JP28200099A JP3645136B2 (ja) 1999-06-22 1999-10-01 電子回路パッケージ及び実装ボード

Publications (2)

Publication Number Publication Date
JP2001068594A JP2001068594A (ja) 2001-03-16
JP3645136B2 true JP3645136B2 (ja) 2005-05-11

Family

ID=26496929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28200099A Expired - Lifetime JP3645136B2 (ja) 1999-06-22 1999-10-01 電子回路パッケージ及び実装ボード

Country Status (1)

Country Link
JP (1) JP3645136B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130242516A1 (en) * 2010-10-01 2013-09-19 Meiko Electronics Co., Ltd. Method of Manufacturing Component-Embedded Substrate, and Component-Embedded Substrate Manufactured Using the Method

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002305284A (ja) 2001-02-05 2002-10-18 Mitsubishi Electric Corp 半導体装置積層構造体
JP4677152B2 (ja) * 2001-09-26 2011-04-27 エルピーダメモリ株式会社 半導体装置
FR2867013B1 (fr) * 2004-03-01 2008-12-05 Sagem Procedes de fabrication et de montage d'un module electronique apte a etre monte sur une carte mere, carte mere associee
JP2005310837A (ja) 2004-04-16 2005-11-04 Elpida Memory Inc 半導体装置及びその製造方法
JP4625674B2 (ja) 2004-10-15 2011-02-02 株式会社東芝 プリント配線基板及びこの基板を搭載する情報処理装置
JP4636850B2 (ja) 2004-10-29 2011-02-23 富士通株式会社 電子部品の実装方法
JP4827556B2 (ja) * 2005-03-18 2011-11-30 キヤノン株式会社 積層型半導体パッケージ
JP4540707B2 (ja) 2005-03-18 2010-09-08 富士通株式会社 電子部品および回路基板
JP2006303029A (ja) * 2005-04-18 2006-11-02 Aoi Electronics Co Ltd 半導体装置
JP2006303305A (ja) * 2005-04-22 2006-11-02 Aoi Electronics Co Ltd 半導体装置
JP2007012695A (ja) * 2005-06-28 2007-01-18 Toshiba Corp 電子機器、電子部品の実装方法およびプリント回路板
JP2007318183A (ja) * 2007-09-03 2007-12-06 Fujitsu Ltd 積層型半導体装置
JP2009200289A (ja) * 2008-02-22 2009-09-03 Elpida Memory Inc 半導体装置、電子装置、半導体装置の製造方法および配線基板
JP4405562B2 (ja) 2008-03-18 2010-01-27 株式会社東芝 プリント配線板および電子機器
JP5107959B2 (ja) * 2009-04-09 2012-12-26 ルネサスエレクトロニクス株式会社 基板
JP5671849B2 (ja) * 2010-06-24 2015-02-18 住友電気工業株式会社 受光素子アレイ、ハイブリッド型検出装置、および光学センサ装置
JP6091053B2 (ja) 2011-09-14 2017-03-08 キヤノン株式会社 半導体装置、プリント回路板及び電子製品
US8729699B2 (en) * 2011-10-18 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Connector structures of integrated circuits
CN103208501B (zh) * 2012-01-17 2017-07-28 奥林巴斯株式会社 固体摄像装置及其制造方法、摄像装置、基板、半导体装置
JP6021383B2 (ja) * 2012-03-30 2016-11-09 オリンパス株式会社 基板および半導体装置
JP6021378B2 (ja) * 2012-03-29 2016-11-09 オリンパス株式会社 基板および半導体装置
JP5757323B2 (ja) * 2013-12-25 2015-07-29 日本電気株式会社 接合構造およびこれを用いた実装構造体
JP6344919B2 (ja) * 2014-01-21 2018-06-20 キヤノン株式会社 プリント回路板及び積層型半導体装置
CN108886353B (zh) 2016-04-11 2022-03-22 株式会社村田制作所 弹性波元件以及弹性波装置
WO2018128066A1 (ja) * 2017-01-06 2018-07-12 株式会社村田製作所 電子部品モジュール
JP6956552B2 (ja) * 2017-07-19 2021-11-02 株式会社小糸製作所 車載用電子回路実装基板
JP6963448B2 (ja) * 2017-09-13 2021-11-10 太陽誘電株式会社 電子部品
CN112701099A (zh) * 2019-10-22 2021-04-23 中兴通讯股份有限公司 一种封装结构及封装方法
JP2023180825A (ja) * 2022-06-10 2023-12-21 富士フイルムビジネスイノベーション株式会社 基板装置
DE102023204728B4 (de) 2023-05-22 2025-03-27 Vitesco Technologies GmbH Halbleiterbaugruppe

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130242516A1 (en) * 2010-10-01 2013-09-19 Meiko Electronics Co., Ltd. Method of Manufacturing Component-Embedded Substrate, and Component-Embedded Substrate Manufactured Using the Method
US9320185B2 (en) * 2010-10-01 2016-04-19 Meiko Electronics Co., Ltd. Method of manufacturing a component-embedded substrate

Also Published As

Publication number Publication date
JP2001068594A (ja) 2001-03-16

Similar Documents

Publication Publication Date Title
JP3645136B2 (ja) 電子回路パッケージ及び実装ボード
CN1622326B (zh) 偏移结合的多芯片半导体器件
US6545366B2 (en) Multiple chip package semiconductor device
US6617695B1 (en) Semiconductor device and semiconductor module using the same
US6677219B2 (en) Method of forming a ball grid array package
JP2842361B2 (ja) 半導体装置
US8680691B2 (en) Semiconductor device having semiconductor member and mounting member
CA2687424C (en) A contact pad and method of forming a contact pad for an integrated circuit
US20050062151A1 (en) Semiconductor integrated circuit and electronic apparatus having the same
CN1983581A (zh) 半导体器件
US6492714B1 (en) Semiconductor device and semiconductor module
KR100617530B1 (ko) 반도체 장치의 제조방법
JPH09307022A (ja) 面実装型半導体パッケージ、およびプリント配線板、ならびにモジュール基板
US7541674B2 (en) Integrated circuit die for wire bonding and flip-chip mounting
JP2003092376A (ja) 半導体装置の実装方法及びその実装構造、並びに半導体装置及びその製造方法
JP3555828B2 (ja) 半導体実装用回路基板を備えた半導体装置
JP2003110060A (ja) インターポーザ基板、その製造方法、および半導体装置
JP3090115B2 (ja) 半導体装置およびその製造方法
JP3659406B2 (ja) バンプ構造とバンプの製造方法
JP3757895B2 (ja) 半導体装置
JPH11145374A (ja) 半導体チップの接続方法および半導体集積回路
JP2002329812A (ja) 半導体パッケージ装置および半導体パッケージ装置実装用基板
JPH11145198A (ja) 半導体装置
WO2021261013A1 (ja) 電子制御装置および電子制御装置の製造方法
TW202308082A (zh) 半導體裝置及電子裝置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041227

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20041227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050202

R150 Certificate of patent or registration of utility model

Ref document number: 3645136

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080210

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term