JP2006303029A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2006303029A
JP2006303029A JP2005120054A JP2005120054A JP2006303029A JP 2006303029 A JP2006303029 A JP 2006303029A JP 2005120054 A JP2005120054 A JP 2005120054A JP 2005120054 A JP2005120054 A JP 2005120054A JP 2006303029 A JP2006303029 A JP 2006303029A
Authority
JP
Japan
Prior art keywords
semiconductor device
reinforcing
shape
external electrode
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005120054A
Other languages
English (en)
Inventor
Daisuke Takao
大輔 高尾
Masahiro Tomiya
正博 富家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aoi Electronics Co Ltd
Original Assignee
Aoi Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aoi Electronics Co Ltd filed Critical Aoi Electronics Co Ltd
Priority to JP2005120054A priority Critical patent/JP2006303029A/ja
Publication of JP2006303029A publication Critical patent/JP2006303029A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】認識マークを別途形成しなくても半導体装置の第1pinに対応する端子の位置を認識することができる半導体装置を提供する。
【解決手段】半導体素子2は、搭載パッド部4bに実装される。外部電極3bおよび搭載パッド部4bの上面側には、Ag層3a,4aが形成され、下面側には、Sn層3c,4cが形成される。半導体装置1には、外部電極3bと搭載パッド部4bのほかに補強パッド7b〜10bを設ける。補強パッド7b〜10bの上面側にはAg層7a〜10aが形成され、下面側にはSn層7c〜10cが形成される。補強パッド7b〜10bを半導体装置1の底面の4隅の位置に設ける。4つの補強パッド7b〜10bのうち、3つの補強パッド8b〜10bの形状は正方形とし、1つの補強パッド7bの形状は直角二等辺三角形とする。
【選択図】図1

Description

本発明は、回路基板と接合する補強電極を備えた半導体装置に関する。
従来、電極ランドの外周側に電極ランドよりも面積が大きい補強用電極ランドを備えた半導体パッケージ装置が知られている。この半導体パッケージ装置では、素子実装後に外力が加わっても、実装接続部分にクラックや断線などの不具合が発生しにくくされている。
特開2002−329812号公報
上記特許文献1に開示されている半導体装置の補強用電極ランドは、上下および左右対称である。したがって、半導体装置に認識マークを形成しないと半導体装置の第1pinに該当する電極ランドの位置がわからないという問題点がある。
(1)請求項1の発明は、半導体素子と、この半導体素子が電気的に接続され、回路基板と接合するための外部電極と、回路基板と接合するための補強パッドとを備えた平面視矩形形状の半導体装置において、補強パッドは前記底面の4隅に設けられた少なくとも4つの補強パッドであり、4つの補強パッドのうち少なくとも1つの補強パッド(特定補強パッド)の形状を、半導体装置の方向を特定し得るように、他の補強パッドの形状と異なるようにしたことを特徴とする。
(2)請求項2の発明は、請求項1の半導体装置において、半導体素子、外部電極、および補強パッドが樹脂によって封止されて外部電極が底面に露出することを特徴とする。
(3)請求項3の発明は、請求項2に記載の半導体装置において、半導体素子を実装する実装パッドをさらに備え、外部電極と実装パッドはNiまたはCuを電鋳にて製作され、この電鋳NiまたはCuを介して、半導体装置は基板に半田接合されることを特徴とする。
(4)請求項4の発明は、請求項1乃至3のいずれか1項に記載の半導体装置において、補強パッドは、半導体装置の直交する2辺とそれぞれが略90度をなす2つの辺を有する形状であることを特徴とする。
(5)請求項5の発明は、請求項4に記載の半導体装置において、特定補強パッドの形状は略三角形、略五角形および略六角形のうちのいずれかであり、他の3つの補強パッドの形状は略四角形であることを特徴とする。
本発明によれば、半導体装置の底面の4隅に形成された補強パッドのうち1隅に形成された補強パッドの形状がほかの隅に形成された補強パッドの形状と異なるため、この補強パッドを目印にすることによって、認識マークを別途形成しなくても半導体装置の第1pinに対応する端子の位置を認識することができる。
本発明による半導体装置の一実施の形態について図1を参照して説明する。図1(a)は半導体装置1の裏面図であり、図1(b)は図1(a)のA−A’線断面図、図1(c)は図1(a)のB−B’線断面図、図1(d)は図1(a)のC−C’線断面図である。
図1において、符号1は平面視矩形形状の半導体装置、2は不図示のボンディング剤により搭載パッド部4の上面に実装された半導体素子である。半導体素子2の外周には外部電極3bが配設され、半導体装置1の4隅には補強パッド7b〜10bが配設されている。外部電極4bと補強パッド7b〜10bの各上面にはAg層3a,7a〜10aが、各下面にはSn層3c,7c〜10cがそれぞれ形成されている。図1(a)には全てのSn層3cおよび7c〜10cが示されている。図1(b)〜(d)の断面図に示された外部電極3b、補強パッド7b〜10b、Sn層7c〜10c、Ag層3aを参照して、以下、実施の形態による半導体装置1を詳細に説明する。
外部電極3b、搭載パッド部4bおよび補強パッド7b〜10bはニッケル電鋳(Ni電鋳)から成り、半導体装置1の底面に設けられている。したがって、この半導体装置1はいわゆるリードレスタイプである。外部電極3bおよび搭載パッド部4bの上面側には、Ag層3a,4aが形成される。Ag層はワイヤボインディングの接続性改善のために設けられる。一方、外部電極3bおよび搭載パッド部4bの下面側には、Sn層3c,4cが形成される。Sn層3c,4cは半田濡れ性改善のために設けられる。
外部電極3bおよび搭載パッド部4bの厚さは50〜80μmであり、Ag層3a,4aの厚さは約2.5μmであり、Sn層3c,4cの厚さは3〜20μmである。
半導体装置1の底面には、その四隅に、外部電極3bと搭載パッド部4bのほかに補強パッド7b〜10bが設けられている。外部電極3bおよび搭載パッド部4bと同様に、補強パッド7b〜10bの上面側にはAg層7a〜10aが形成され、下面側にはSn層7c〜10cが形成されている。したがって、半導体装置1の底面ではSn層7c〜10cが露呈している。
補強パッド7b〜10bの平面視形状は、図1(a)に示すように半導体装置1の底面に露呈しているSn層7c〜10cの形状と同様である。4つの補強パッド7b〜10bのうち、3つの補強パッド8b〜10bの形状は正方形であり、1つの補強パッド7bの形状は直角二等辺三角形である。つまり、4隅のうちのひとつ隅に設けられた補強パッド7bの形状が、ほかの隅に設けられた補強パッド8b〜10bの形状と異なる。
図1(a)に示すように、半導体素子2と外部電極3bとはAuのワイヤ5によって電気的に接続している。半導体素子2、ワイヤ5、外部電極3b、搭載パッド部4bおよび補強パッド7b〜10bは、エポキシ樹脂などからなる樹脂6によって封止される。このような半導体装置1は、その底面を半田ペーストが塗布された実装基板上に配設し、リフロー炉で半田をリフローすることにより、Sn層3c,4c,7c〜10cを介して半田により実装基板上に接合して実装される。
次に、上述した半導体装置1の製造方法について、図2〜図5を参照して説明する。この製造方法は、第1金属層形成工程と、半導体素子実装工程と、樹脂封止工程と、金属板剥離工程と、第2金属層形成工程と、分割工程とを含み、1つの金属板上に複数の半導体装置1を同時に作製する。以下、各工程を工程順に説明する。
(イ)第1金属層形成工程
第1金属層形成工程について、図2(a)〜(d)を参照して説明する。
図2(a)に示すように、可撓性を有する金属板21の両面にレジスト22を塗布またはラミネートする。金属板21は、厚さ約0.1mmの平板状のJIS規格のSUSステンレス鋼板またはCu板などの金属薄板からなる。次に、アクリルフィルムベースのパターンマスクフィルムを密着させ、紫外線により露光する。そして、現像し、図2(b)に示すように、金属層を形成する部分のレジスト22を除去する。金属板21の一方の面には金属層を形成しないので、レジスト22によって全面が覆われる。次に、HSO−HやNaなどの酸化性溶液により、レジスト22を除去した部分の金属板21面のソフトエッチングを行う。そして、硫酸などの酸で酸洗いし、酸活性処理を行う。
次に、酸活性処理を行った金属板21をNiめっき溶液に浸漬して金属板21に電力を供給して電鋳を行い、Ni層23を形成する。次に、Agめっき溶液に金属板21を浸漬して金属板21に電力を供給することにより、Ag層24を形成する。このようにして、図2(c)に示すように、金属板21に金属層として、パターニングされたNi層23とAg層24とを形成する。金属層を形成後、図2(d)に示すように、レジスト22を金属板21から剥離する。
(ロ)半導体素子実装工程
半導体素子実装工程について、図2(e)および図3を参照して説明する。
半導体素子2を実装するために、半導体素子2の実装面に不図示のボンディング剤を塗布し、そして図2(e)に示すように、半導体素子2を搭載する。図2では省略しているが、金属板21には、パターニングされたNi層23とAg層24とが複数並列配置されており、それぞれのパターンニングされたAg層24上に半導体素子2が隣接して搭載される。そして、ワイヤボンディングによって、Ag層24と半導体素子2とをワイヤ5によって接続する。半導体素子2は複数の端子を備えており、第1端子32が基準端子位置となる。
図3に示すように、直角二等辺三角形形状の補強パッドのAg層7aに隣接する位置にある外部電極のAg層31と半導体素子2の第1端子32とをワイヤ5で接続するように、半導体素子2が実装パッド部4bに搭載される。このように直角二等辺三角形形状の補強パッド7bを目印として半導体素子2の第1端子32とAg層31を接続することによって、半導体装置1の第1pinは、図1(a)の補強パッド7bの下側にある外部電極3bのSn層3cとなり、第1pinの位置を補強パッドの位置から認識することができる。
(ハ)樹脂封止工程
樹脂封止工程について、図2(f)および図4を参照して説明する。
樹脂封止工程では、図2(f)に示すように半導体素子2、ワイヤ5、Ni層23およびAg層24を樹脂6によって封止する。樹脂封止は次のようにして行う。図4に示すように、金属板21の半導体素子2が実装などされている面に金型41を被せる。そして、樹脂6を金型41内に注入し、金属板21に実装された複数の半導体素子2などを一括に封止する。この樹脂封止工程では、金型41は上型の役割を果たし、金属板21は下型の役割を果たす。
(ニ)金属板剥離工程
金属板剥離工程について、図5(a)を参照して説明する。
樹脂6による封止が完了した後は、図5(a)に示すように、Ni層23や樹脂6から金属板21を剥離する。金属板21は可撓性を有するので、容易に剥離することができる。この金属板21を剥離したものを以下、樹脂封止体50と呼ぶ。
(ホ)第2金属層形成工程
第2金属層形成工程について、図5(b)を参照して説明する。
樹脂封止体50をSnめっき溶液に浸漬し、剥離面51に電力を供給して、図5(b)に示すように、樹脂封止体50の剥離面51にパターニングされたSn層52を形成する。
(ヘ)分割工程
分割工程について、図5(b),(c)を参照して説明する。
図5(b)の点線53に沿って、ダイヤモンドブレード・ダイシング法で樹脂封止体50をダイシングする。そして、図5(c)に示すように、一つの樹脂封止体50が分割され、半導体装置2が完成する。
このようにして製作された個々の半導体装置1を回路基板61上に実装する実装工程について、図6を参照して説明する。
回路基板61の表面にSn−Pbからなるクリーム半田が印刷され、その上に半導体装置1が搭載される。そして、回路基板61をリフロー炉に通して熱処理すると半田クリームは焼成され、図6に示すように、半導体装置1と回路基板61とは半田62を介して接続される。半導体装置1と回路基板61とは、外部電極3bの下面側に形成されたSn層3cのみならず、補強パッド8b,9bの下面側に形成されたSn層8c,9cにおいても接続される。つまり、半導体装置1は回路基板61と外部電極3bのみならず補強パッド8b,9bにおいても接続される。したがって、半導体装置1と回路基板61との間の熱膨張の差によって発生する熱ストレスや、半導体装置1を実装した回路基板61が曲げられることによるストレスによっても、半導体装置1は回路基板61からはがれにくくなる。
以上の実施形態による半導体装置の製造方法は次のような作用効果を奏する。
(1)補強パッド7b〜10bは半導体装置1の底面の4隅に形成されているので、半導体装置1と回路基板61との間の熱膨張の差によって発生する熱ストレスや半導体装置1を実装した回路基板61が曲げられることによるストレスによっても半導体装置1は回路基板61からはがれない。
(2)半導体装置1の底面の4隅に形成された補強パッド7b〜10bのうち1つの補強パッド7bの形状はほかの補強パッド8b〜10bの形状と異なるようにした。そのため、認識マークを別途形成することなく、補強パッド7bを目印にすることによって、半導体装置の第1pinに対応する端子の位置を認識することができる。たとえば、実装工程において、半導体装置の裏面をカメラで撮像し、その画像から半導体装置の向きを認識する際に、効果的である。
(3)補強パッド7b〜10bは半導体素子2を搭載する前に形成されている。したがって、補強パッド7b〜10bを目印にすることによって、半導体素子実装工程においても半導体素子2を搭載する向きを間違えることはない。これも、金属板21を上方からカメラで撮影し、画像処理により半導体素子の向きを補正する際に有効である。
以上の実施の形態の半導体装置1を次のように変形することができる。
(1)半導体装置1の底面の4隅に形成された補強パッド7b〜10bのうち、補強パッド7bの形状を直角二等辺三角形とした。本発明による半導体装置の方向を認識する機能を有する補強パッド7bは、半導体装置1の縦方向および横方向のストレスに抗することができる2辺を備えた形状、つまり、略正方形または略長方形の形状である半導体装置1の相互に略90度をなす2辺に平行な辺を備えた形状であれば、補強パッドの形状は直角二等辺三角形に限定されない。
たとえば、略三角形でもよいし、図7のSn層71cが示すように、上記2辺以の部分は円弧の形状でもよい。また、図8のSn層81cが示すように、補強パッドの形状は三角形ではなく略5角形でもよいし、図9のSn層91cが示すように、補強パッドの形状は略6角形でもよい。同様に、そのほかの隅に形成された補強パッド7b〜10bの形状も、半導体装置1の縦方向および横方向のストレスに抗することができる2辺を備えた形状、つまり、略正方形または略長方形の形状である半導体装置1の相互に略90度をなす2辺に平行な辺を備えた形状であれば、正方形に限定されない。たとえば、略四角形でもよい。
(2)外部電極3b、搭載パッド部4bおよび補強パッド7b〜10bは電鋳Niであったが、導電性を有する金属であればNiに限定されない。たとえば、電鋳Cuを用いてもよい。
(3)半導体素子2、外部電極3b、搭載パッド部4bおよび補強パッド7b〜10bが樹脂によって封止されている半導体装置1以外に、一般的によく知られているリードフレームタイプのパッケージ、セラミックパッケージ、ガラエポ基板などを用いたLGA(Land Grid Array)やBGA(Ball Grid Array)などのパッケージにも本発明は適用できる。
(4)外部電極3b、搭載パッド部4bおよび補強パッド7b〜10bの下面側にSn層3c,4c,7c〜10cを形成しているが、半田62と外部電極3bなどとを接続できるようにするための金属層であれば、Sn層3c,4c,7c〜10cに限定されない。たとえば、Au層やSn−Pb層、Sn−Ag層、Sn−Cu層、Sn−Bi層などを形成してもよい。また、半田62を直接、外部電極3b、搭載パッド部4bおよび補強パッド7b〜10bに接続できる場合は、Sn層3c,4c,7c〜10cを形成しなくてもよい。
(5)外部電極3b、搭載パッド部4bおよび補強パッド7b〜10bの上面側にAg層3a,4a,7a〜10aを形成しているが、ワイヤ5と外部電極3bとを接続できるようにするための金属層であれば、Ag層3a,4a,7a〜10aに限定されない。たとえば、Au層を形成してもよい。また、ワイヤ5を直接、外部電極3bに接続できる場合は、Ag層3a,4a,7a〜10aを形成しなくてもよい。
(6)以上の実施の形態では、半導体素子2と外部電極3bをワイヤ5で接続したが、図10(a)〜(c)に示すようにハンダバンプ101でフリップチップ接続してもよい。ハンダバンプ101でフリップチップ接続する場合は、搭載パッド部4bを設けず、外部電極3bと補強パッド7b〜10bのみ設けることとなる。ワイヤ5を用いて接続する場合に比べて、半導体装置100をさらに低背化、小型化することができる。
(7)以上の実施の形態では、外部電極3b、搭載パッド部4bおよび補強パッド7b〜10bの厚さは50〜80μmであり、Ag層3a,4a,7a〜10aの厚さは約2.5μmであり、Sn層3c,4c,7c〜10cの厚さは3〜20μmであったが、実施の形態には限定されない。
(8)半導体装置1の底面の4隅にそれぞれ1つの補強パッド7b〜10bが設けられているが、4隅の少なくとも1隅に2つ以上の補強パッドを設けてもよい。また、1隅にある2つ以上の補強パッドのそれぞれが半導体装置1の縦方向および横方向のストレスに抗するようにしてもよいし、1隅にある2つ以上の補強パッドのうちひとつは半導体装置1の縦方向のストレスに抗するようにし、他のひとつは横方向のストレスに抗するようにしてもよい。
図1(a)は半導体装置1の裏面図であり、図1(b)は図1(a)のA−A’線断面図、図1(c)は図1(a)のB−B’線断面図、図1(d)は図1(a)のC−C’線断面図である。 本発明の実施形態の半導体装置の製造方法を説明するための図である。 本発明の実施形態の半導体装置のワイヤボンディングを説明するための図である。 本発明の実施形態の半導体装置の製造方法における樹脂の封止を説明するための図である。 本発明の実施形態の半導体装置の製造方法を説明するための図である。 本発明の実施形態の半導体装置の回路基板の実装を説明するための図である。 本発明の他の実施形態の半導体装置を説明するための図である。 本発明の他の実施形態の半導体装置を説明するための図である。 本発明の他の実施形態の半導体装置を説明するための図である。 図10(a)は半導体素子をフリップチップ接続した半導体装置の裏面図であり、図10(b)は図10(a)のA−A’線断面図、図10(c)は図10(a)のB−B’線断面図である。
符号の説明
1,100 半導体装置
2 半導体素子
3a,4a,7a〜10a,24 Ag層
3b 外部電極
3c,4c,7c〜10c,52 Sn層
4b 搭載パッド部
5 ワイヤ
6 樹脂
7b〜10b 補強パッド
21 金属板
22 レジスト
23 Ni層
41 金型
50 樹脂封止体
51 剥離面
61 回路基板
62 半田
101 ハンダバンプ

Claims (5)

  1. 半導体素子と、この半導体素子が電気的に接続され、回路基板と接合するための外部電極と、前記回路基板と接合するための補強パッドとを備えている平面視矩形形状の半導体装置において、
    前記補強パッドは前記底面の4隅に設けられた少なくとも4つの補強パッドであり、
    前記4つの補強パッドのうち少なくとも1つの補強パッド(特定補強パッド)の形状を、半導体装置の方向を特定し得るように、他の補強パッドの形状と異なるようにしたことを特徴とする半導体装置。
  2. 請求項1の半導体装置において、
    前記半導体素子、前記外部電極、および前記補強パッドが樹脂によって封止されて前記外部電極が底面に露出することを特徴とする半導体装置。
  3. 請求項2に記載の半導体装置において、
    前記半導体素子を実装する実装パッドをさらに備え、
    前記外部電極と前記実装パッドはNiまたはCuを電鋳にて製作され、この電鋳NiまたはCuを介して、半導体装置は基板に半田接合されることを特徴とする半導体装置。
  4. 請求項1乃至3のいずれか1項に記載の半導体装置において、
    前記補強パッドは、半導体装置の直交する2辺とそれぞれが略90度をなす2つの辺を有する形状であることを特徴とする半導体装置。
  5. 請求項4に記載の半導体装置において、
    前記特定補強パッドの形状は略三角形、略五角形および略六角形のうちのいずれかであり、他の3つの補強パッドの形状は略四角形であることを特徴とする半導体装置。
JP2005120054A 2005-04-18 2005-04-18 半導体装置 Pending JP2006303029A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005120054A JP2006303029A (ja) 2005-04-18 2005-04-18 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005120054A JP2006303029A (ja) 2005-04-18 2005-04-18 半導体装置

Publications (1)

Publication Number Publication Date
JP2006303029A true JP2006303029A (ja) 2006-11-02

Family

ID=37470991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005120054A Pending JP2006303029A (ja) 2005-04-18 2005-04-18 半導体装置

Country Status (1)

Country Link
JP (1) JP2006303029A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189821A (ja) * 1996-11-08 1998-07-21 Ricoh Co Ltd 半導体実装用回路基板およびそれを備えた半導体装置
JP2001068594A (ja) * 1999-06-22 2001-03-16 Mitsubishi Electric Corp 電子回路パッケージ、実装ボード及び実装体
JP2002237549A (ja) * 2001-02-13 2002-08-23 Nec Corp 半導体装置
JP2003174121A (ja) * 2002-07-23 2003-06-20 Kyushu Hitachi Maxell Ltd 半導体装置
JP2003297959A (ja) * 2001-04-27 2003-10-17 Oki Electric Ind Co Ltd 半導体装置および半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189821A (ja) * 1996-11-08 1998-07-21 Ricoh Co Ltd 半導体実装用回路基板およびそれを備えた半導体装置
JP2001068594A (ja) * 1999-06-22 2001-03-16 Mitsubishi Electric Corp 電子回路パッケージ、実装ボード及び実装体
JP2002237549A (ja) * 2001-02-13 2002-08-23 Nec Corp 半導体装置
JP2003297959A (ja) * 2001-04-27 2003-10-17 Oki Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP2003174121A (ja) * 2002-07-23 2003-06-20 Kyushu Hitachi Maxell Ltd 半導体装置

Similar Documents

Publication Publication Date Title
US7875988B2 (en) Substrate and manufacturing method of the same, and semiconductor device and manufacturing method of the same
US7045906B2 (en) Resin-encapsulated package, lead member for the same and method of fabricating the lead member
JP5164362B2 (ja) 半導体内臓基板およびその製造方法
US6949470B2 (en) Method for manufacturing circuit devices
KR101604154B1 (ko) 리드 프레임 기판과 그 제조 방법 및 반도체 장치
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
US6989291B2 (en) Method for manufacturing circuit devices
JPH1154668A (ja) ボールグリッドアレイ半導体パッケージの製造方法
KR20050039230A (ko) 초박형 플립칩 패키지의 제조방법
JP2006303305A (ja) 半導体装置
US7030033B2 (en) Method for manufacturing circuit devices
JP2006351950A (ja) 半導体装置及び半導体装置の製造方法
JP2006278914A (ja) 半導体装置の製造方法、半導体装置および樹脂封止体
JP4288277B2 (ja) 半導体装置
US20040106235A1 (en) Method for manufacturing circuit devices
JP4736762B2 (ja) Bga型半導体装置及びその製造方法
JP4506168B2 (ja) 半導体装置およびその実装構造
JP2007048911A (ja) 半導体装置、半導体装置の製造方法およびその製造方法に用いるシート
JP2022168143A (ja) 半導体装置用基板、および半導体装置
JP3457926B2 (ja) 半導体装置およびその製造方法
JP2006303029A (ja) 半導体装置
JP2011054670A (ja) 半導体モジュールおよびその製造方法、ならびに携帯機器
JP2006303028A (ja) 半導体装置および半導体装置の製造方法
JP2008270446A (ja) 積層型半導体装置とその製造方法
JP4549318B2 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091126

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100720