JP2006303029A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2006303029A JP2006303029A JP2005120054A JP2005120054A JP2006303029A JP 2006303029 A JP2006303029 A JP 2006303029A JP 2005120054 A JP2005120054 A JP 2005120054A JP 2005120054 A JP2005120054 A JP 2005120054A JP 2006303029 A JP2006303029 A JP 2006303029A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- reinforcing
- shape
- external electrode
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【解決手段】半導体素子2は、搭載パッド部4bに実装される。外部電極3bおよび搭載パッド部4bの上面側には、Ag層3a,4aが形成され、下面側には、Sn層3c,4cが形成される。半導体装置1には、外部電極3bと搭載パッド部4bのほかに補強パッド7b〜10bを設ける。補強パッド7b〜10bの上面側にはAg層7a〜10aが形成され、下面側にはSn層7c〜10cが形成される。補強パッド7b〜10bを半導体装置1の底面の4隅の位置に設ける。4つの補強パッド7b〜10bのうち、3つの補強パッド8b〜10bの形状は正方形とし、1つの補強パッド7bの形状は直角二等辺三角形とする。
【選択図】図1
Description
(2)請求項2の発明は、請求項1の半導体装置において、半導体素子、外部電極、および補強パッドが樹脂によって封止されて外部電極が底面に露出することを特徴とする。
(3)請求項3の発明は、請求項2に記載の半導体装置において、半導体素子を実装する実装パッドをさらに備え、外部電極と実装パッドはNiまたはCuを電鋳にて製作され、この電鋳NiまたはCuを介して、半導体装置は基板に半田接合されることを特徴とする。
(4)請求項4の発明は、請求項1乃至3のいずれか1項に記載の半導体装置において、補強パッドは、半導体装置の直交する2辺とそれぞれが略90度をなす2つの辺を有する形状であることを特徴とする。
(5)請求項5の発明は、請求項4に記載の半導体装置において、特定補強パッドの形状は略三角形、略五角形および略六角形のうちのいずれかであり、他の3つの補強パッドの形状は略四角形であることを特徴とする。
第1金属層形成工程について、図2(a)〜(d)を参照して説明する。
図2(a)に示すように、可撓性を有する金属板21の両面にレジスト22を塗布またはラミネートする。金属板21は、厚さ約0.1mmの平板状のJIS規格のSUSステンレス鋼板またはCu板などの金属薄板からなる。次に、アクリルフィルムベースのパターンマスクフィルムを密着させ、紫外線により露光する。そして、現像し、図2(b)に示すように、金属層を形成する部分のレジスト22を除去する。金属板21の一方の面には金属層を形成しないので、レジスト22によって全面が覆われる。次に、H2SO4−H2O2やNa2S2O8などの酸化性溶液により、レジスト22を除去した部分の金属板21面のソフトエッチングを行う。そして、硫酸などの酸で酸洗いし、酸活性処理を行う。
半導体素子実装工程について、図2(e)および図3を参照して説明する。
半導体素子2を実装するために、半導体素子2の実装面に不図示のボンディング剤を塗布し、そして図2(e)に示すように、半導体素子2を搭載する。図2では省略しているが、金属板21には、パターニングされたNi層23とAg層24とが複数並列配置されており、それぞれのパターンニングされたAg層24上に半導体素子2が隣接して搭載される。そして、ワイヤボンディングによって、Ag層24と半導体素子2とをワイヤ5によって接続する。半導体素子2は複数の端子を備えており、第1端子32が基準端子位置となる。
樹脂封止工程について、図2(f)および図4を参照して説明する。
樹脂封止工程では、図2(f)に示すように半導体素子2、ワイヤ5、Ni層23およびAg層24を樹脂6によって封止する。樹脂封止は次のようにして行う。図4に示すように、金属板21の半導体素子2が実装などされている面に金型41を被せる。そして、樹脂6を金型41内に注入し、金属板21に実装された複数の半導体素子2などを一括に封止する。この樹脂封止工程では、金型41は上型の役割を果たし、金属板21は下型の役割を果たす。
金属板剥離工程について、図5(a)を参照して説明する。
樹脂6による封止が完了した後は、図5(a)に示すように、Ni層23や樹脂6から金属板21を剥離する。金属板21は可撓性を有するので、容易に剥離することができる。この金属板21を剥離したものを以下、樹脂封止体50と呼ぶ。
第2金属層形成工程について、図5(b)を参照して説明する。
樹脂封止体50をSnめっき溶液に浸漬し、剥離面51に電力を供給して、図5(b)に示すように、樹脂封止体50の剥離面51にパターニングされたSn層52を形成する。
分割工程について、図5(b),(c)を参照して説明する。
図5(b)の点線53に沿って、ダイヤモンドブレード・ダイシング法で樹脂封止体50をダイシングする。そして、図5(c)に示すように、一つの樹脂封止体50が分割され、半導体装置2が完成する。
回路基板61の表面にSn−Pbからなるクリーム半田が印刷され、その上に半導体装置1が搭載される。そして、回路基板61をリフロー炉に通して熱処理すると半田クリームは焼成され、図6に示すように、半導体装置1と回路基板61とは半田62を介して接続される。半導体装置1と回路基板61とは、外部電極3bの下面側に形成されたSn層3cのみならず、補強パッド8b,9bの下面側に形成されたSn層8c,9cにおいても接続される。つまり、半導体装置1は回路基板61と外部電極3bのみならず補強パッド8b,9bにおいても接続される。したがって、半導体装置1と回路基板61との間の熱膨張の差によって発生する熱ストレスや、半導体装置1を実装した回路基板61が曲げられることによるストレスによっても、半導体装置1は回路基板61からはがれにくくなる。
(1)補強パッド7b〜10bは半導体装置1の底面の4隅に形成されているので、半導体装置1と回路基板61との間の熱膨張の差によって発生する熱ストレスや半導体装置1を実装した回路基板61が曲げられることによるストレスによっても半導体装置1は回路基板61からはがれない。
(2)半導体装置1の底面の4隅に形成された補強パッド7b〜10bのうち1つの補強パッド7bの形状はほかの補強パッド8b〜10bの形状と異なるようにした。そのため、認識マークを別途形成することなく、補強パッド7bを目印にすることによって、半導体装置の第1pinに対応する端子の位置を認識することができる。たとえば、実装工程において、半導体装置の裏面をカメラで撮像し、その画像から半導体装置の向きを認識する際に、効果的である。
(3)補強パッド7b〜10bは半導体素子2を搭載する前に形成されている。したがって、補強パッド7b〜10bを目印にすることによって、半導体素子実装工程においても半導体素子2を搭載する向きを間違えることはない。これも、金属板21を上方からカメラで撮影し、画像処理により半導体素子の向きを補正する際に有効である。
(1)半導体装置1の底面の4隅に形成された補強パッド7b〜10bのうち、補強パッド7bの形状を直角二等辺三角形とした。本発明による半導体装置の方向を認識する機能を有する補強パッド7bは、半導体装置1の縦方向および横方向のストレスに抗することができる2辺を備えた形状、つまり、略正方形または略長方形の形状である半導体装置1の相互に略90度をなす2辺に平行な辺を備えた形状であれば、補強パッドの形状は直角二等辺三角形に限定されない。
(7)以上の実施の形態では、外部電極3b、搭載パッド部4bおよび補強パッド7b〜10bの厚さは50〜80μmであり、Ag層3a,4a,7a〜10aの厚さは約2.5μmであり、Sn層3c,4c,7c〜10cの厚さは3〜20μmであったが、実施の形態には限定されない。
2 半導体素子
3a,4a,7a〜10a,24 Ag層
3b 外部電極
3c,4c,7c〜10c,52 Sn層
4b 搭載パッド部
5 ワイヤ
6 樹脂
7b〜10b 補強パッド
21 金属板
22 レジスト
23 Ni層
41 金型
50 樹脂封止体
51 剥離面
61 回路基板
62 半田
101 ハンダバンプ
Claims (5)
- 半導体素子と、この半導体素子が電気的に接続され、回路基板と接合するための外部電極と、前記回路基板と接合するための補強パッドとを備えている平面視矩形形状の半導体装置において、
前記補強パッドは前記底面の4隅に設けられた少なくとも4つの補強パッドであり、
前記4つの補強パッドのうち少なくとも1つの補強パッド(特定補強パッド)の形状を、半導体装置の方向を特定し得るように、他の補強パッドの形状と異なるようにしたことを特徴とする半導体装置。 - 請求項1の半導体装置において、
前記半導体素子、前記外部電極、および前記補強パッドが樹脂によって封止されて前記外部電極が底面に露出することを特徴とする半導体装置。 - 請求項2に記載の半導体装置において、
前記半導体素子を実装する実装パッドをさらに備え、
前記外部電極と前記実装パッドはNiまたはCuを電鋳にて製作され、この電鋳NiまたはCuを介して、半導体装置は基板に半田接合されることを特徴とする半導体装置。 - 請求項1乃至3のいずれか1項に記載の半導体装置において、
前記補強パッドは、半導体装置の直交する2辺とそれぞれが略90度をなす2つの辺を有する形状であることを特徴とする半導体装置。 - 請求項4に記載の半導体装置において、
前記特定補強パッドの形状は略三角形、略五角形および略六角形のうちのいずれかであり、他の3つの補強パッドの形状は略四角形であることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005120054A JP2006303029A (ja) | 2005-04-18 | 2005-04-18 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005120054A JP2006303029A (ja) | 2005-04-18 | 2005-04-18 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006303029A true JP2006303029A (ja) | 2006-11-02 |
Family
ID=37470991
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005120054A Pending JP2006303029A (ja) | 2005-04-18 | 2005-04-18 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006303029A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10189821A (ja) * | 1996-11-08 | 1998-07-21 | Ricoh Co Ltd | 半導体実装用回路基板およびそれを備えた半導体装置 |
JP2001068594A (ja) * | 1999-06-22 | 2001-03-16 | Mitsubishi Electric Corp | 電子回路パッケージ、実装ボード及び実装体 |
JP2002237549A (ja) * | 2001-02-13 | 2002-08-23 | Nec Corp | 半導体装置 |
JP2003174121A (ja) * | 2002-07-23 | 2003-06-20 | Kyushu Hitachi Maxell Ltd | 半導体装置 |
JP2003297959A (ja) * | 2001-04-27 | 2003-10-17 | Oki Electric Ind Co Ltd | 半導体装置および半導体装置の製造方法 |
-
2005
- 2005-04-18 JP JP2005120054A patent/JP2006303029A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10189821A (ja) * | 1996-11-08 | 1998-07-21 | Ricoh Co Ltd | 半導体実装用回路基板およびそれを備えた半導体装置 |
JP2001068594A (ja) * | 1999-06-22 | 2001-03-16 | Mitsubishi Electric Corp | 電子回路パッケージ、実装ボード及び実装体 |
JP2002237549A (ja) * | 2001-02-13 | 2002-08-23 | Nec Corp | 半導体装置 |
JP2003297959A (ja) * | 2001-04-27 | 2003-10-17 | Oki Electric Ind Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2003174121A (ja) * | 2002-07-23 | 2003-06-20 | Kyushu Hitachi Maxell Ltd | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7875988B2 (en) | Substrate and manufacturing method of the same, and semiconductor device and manufacturing method of the same | |
US7045906B2 (en) | Resin-encapsulated package, lead member for the same and method of fabricating the lead member | |
JP5164362B2 (ja) | 半導体内臓基板およびその製造方法 | |
US6949470B2 (en) | Method for manufacturing circuit devices | |
KR101604154B1 (ko) | 리드 프레임 기판과 그 제조 방법 및 반도체 장치 | |
JP2004343030A (ja) | 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール | |
US6989291B2 (en) | Method for manufacturing circuit devices | |
JPH1154668A (ja) | ボールグリッドアレイ半導体パッケージの製造方法 | |
KR20050039230A (ko) | 초박형 플립칩 패키지의 제조방법 | |
JP2006303305A (ja) | 半導体装置 | |
US7030033B2 (en) | Method for manufacturing circuit devices | |
JP2006351950A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2006278914A (ja) | 半導体装置の製造方法、半導体装置および樹脂封止体 | |
JP4288277B2 (ja) | 半導体装置 | |
US20040106235A1 (en) | Method for manufacturing circuit devices | |
JP4736762B2 (ja) | Bga型半導体装置及びその製造方法 | |
JP4506168B2 (ja) | 半導体装置およびその実装構造 | |
JP2007048911A (ja) | 半導体装置、半導体装置の製造方法およびその製造方法に用いるシート | |
JP2022168143A (ja) | 半導体装置用基板、および半導体装置 | |
JP3457926B2 (ja) | 半導体装置およびその製造方法 | |
JP2006303029A (ja) | 半導体装置 | |
JP2011054670A (ja) | 半導体モジュールおよびその製造方法、ならびに携帯機器 | |
JP2006303028A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2008270446A (ja) | 積層型半導体装置とその製造方法 | |
JP4549318B2 (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061219 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080818 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091126 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100720 |