JP2006303305A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2006303305A JP2006303305A JP2005125122A JP2005125122A JP2006303305A JP 2006303305 A JP2006303305 A JP 2006303305A JP 2005125122 A JP2005125122 A JP 2005125122A JP 2005125122 A JP2005125122 A JP 2005125122A JP 2006303305 A JP2006303305 A JP 2006303305A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- reinforcing
- pad
- shape
- external electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【課題】
半導体装置が回路基板からはがれないという補強パッドの効果を維持しつつ、半導体装置を小型化することができる半導体装置を提供する。
【解決手段】
半導体装置1の底面には、半導体素子2と電気的に接続している外部電極3bと半導体素子2を搭載している実装パッド部4bとのほかに補強パッド7b〜10bを設ける。補強パッド7b〜10bは、4本の直線101a〜101dで囲まれる範囲に設けられ、補強パッド7bは直線101bおよび101cと内側で接する位置または最外辺がそれより外側になる位置に、補強パッド8bは直線101bおよび101dと内側で接する位置または最外辺がそれより外側になる位置に、補強パッド9bは直線101aおよび101dと内側で接する位置または最外辺がそれより外側になる位置に、補強パッド10bは直線101aおよび101cと内側で接する位置または最外辺がそれより外側になる位置に設けられる。
【選択図】図1
半導体装置が回路基板からはがれないという補強パッドの効果を維持しつつ、半導体装置を小型化することができる半導体装置を提供する。
【解決手段】
半導体装置1の底面には、半導体素子2と電気的に接続している外部電極3bと半導体素子2を搭載している実装パッド部4bとのほかに補強パッド7b〜10bを設ける。補強パッド7b〜10bは、4本の直線101a〜101dで囲まれる範囲に設けられ、補強パッド7bは直線101bおよび101cと内側で接する位置または最外辺がそれより外側になる位置に、補強パッド8bは直線101bおよび101dと内側で接する位置または最外辺がそれより外側になる位置に、補強パッド9bは直線101aおよび101dと内側で接する位置または最外辺がそれより外側になる位置に、補強パッド10bは直線101aおよび101cと内側で接する位置または最外辺がそれより外側になる位置に設けられる。
【選択図】図1
Description
本発明は、回路基板と接合する補強電極を備えた半導体装置に関する。
実装接続後に外力が加わっても、実装接続部分にクラックや断線などの不具合が発生にくくするために電極ランドの外周側に電極ランドよりも面積が大きい補強用電極ランドを備えた半導体パッケージ装置が従来技術として知られている。
特開2002−329812号公報
上記特許文献1に開示されている半導体装置の補強用電極ランドは電極ランドの外周側に設けるので、半導体素子の形状が一回り大きくなってしまうという問題点がある。
(1)請求項1の発明は、半導体素子と、この半導体素子が電気的に接続され、回路基板と接合するための外部電極と、回路基板と接合するための補強パッドとを備えている平面視矩形形状の半導体装置において、補強パッドは底面の4隅に設けられた少なくとも4つの補強パッドであり、4つの補強パッドは矩形形状の辺と平行な辺によって囲まれかつ外部電極が含まれる最小の範囲に備えられていることを特徴とする。
(2)請求項2の発明は、請求項1に記載の半導体装置において、補強パッドにおける半導体装置の外側に向いている辺が範囲の境界上、または範囲より外側に位置することを特徴とする。
(3)請求項3の発明は、請求項1または2に記載の半導体装置において、半導体素子、外部電極、および補強パッドが樹脂によって封止されていることを特徴とする。
(4)請求項4の発明は、請求項1乃至3のいずれか1項に記載の半導体装置において、4つの補強パッドのうち少なくとも1つの補強パッド(特定補強パッド)の形状を、半導体装置の方向を特定し得るように、他の補強パッドの形状と異なるようにしたことを特徴とする。
(5)請求項5の発明は、請求項1乃至4のいずれか1項に記載の半導体装置において、半導体素子を実装する実装パッドをさらに備え、補強パッドと外部電極と実装パッドとはNiまたはCuを電鋳にて製作され、この電鋳NiまたはCuを介して、半導体装置は基板に半田接合されることを特徴とする。
(6)請求項6の発明は、請求項1乃至5のいずれか1項に記載の半導体装置において、補強パッドは、半導体装置の直交する2辺とそれぞれが略90度をなす2つの辺を有する形状であることを特徴とする。
(7)請求項7の発明は、請求項6に記載の半導体装置において、特定補強パッドの形状は略三角形、略五角形および略六角形のうちのいずれかであり、他の3つの補強パッドの形状は略四角形であることを特徴とする。
(2)請求項2の発明は、請求項1に記載の半導体装置において、補強パッドにおける半導体装置の外側に向いている辺が範囲の境界上、または範囲より外側に位置することを特徴とする。
(3)請求項3の発明は、請求項1または2に記載の半導体装置において、半導体素子、外部電極、および補強パッドが樹脂によって封止されていることを特徴とする。
(4)請求項4の発明は、請求項1乃至3のいずれか1項に記載の半導体装置において、4つの補強パッドのうち少なくとも1つの補強パッド(特定補強パッド)の形状を、半導体装置の方向を特定し得るように、他の補強パッドの形状と異なるようにしたことを特徴とする。
(5)請求項5の発明は、請求項1乃至4のいずれか1項に記載の半導体装置において、半導体素子を実装する実装パッドをさらに備え、補強パッドと外部電極と実装パッドとはNiまたはCuを電鋳にて製作され、この電鋳NiまたはCuを介して、半導体装置は基板に半田接合されることを特徴とする。
(6)請求項6の発明は、請求項1乃至5のいずれか1項に記載の半導体装置において、補強パッドは、半導体装置の直交する2辺とそれぞれが略90度をなす2つの辺を有する形状であることを特徴とする。
(7)請求項7の発明は、請求項6に記載の半導体装置において、特定補強パッドの形状は略三角形、略五角形および略六角形のうちのいずれかであり、他の3つの補強パッドの形状は略四角形であることを特徴とする。
本発明によれば、補強パッドは半導体装置の底面の4隅に形成され、かつ補強パッドの全てが外部電極の形成されている所定の範囲に形成されているので、半導体装置が回路基板からはがれないという補強パッドの効果を維持しつつ、半導体装置を小型化することができる。
−第1の実施の形態−
本発明の第1の実施形態の半導体装置について図1を参照して説明する。図1(a)は半導体装置1の裏面図であり、図1(b)は図1(a)のA−A’線断面図、図1(c)は図1(a)のB−B’線断面図、図1(d)は図1(a)のC−C’線断面図である。
本発明の第1の実施形態の半導体装置について図1を参照して説明する。図1(a)は半導体装置1の裏面図であり、図1(b)は図1(a)のA−A’線断面図、図1(c)は図1(a)のB−B’線断面図、図1(d)は図1(a)のC−C’線断面図である。
図1において、符号1は平面視矩形形状の半導体装置、2は不図示のボンディング剤により搭載パッド部4の上面に実装された半導体素子である。半導体素子2の外周には外部電極3bが配設され、半導体装置1の4隅には補強パッド7b〜10bが配設されている。外部電極3bと搭載パッド部4bと補強パッド7b〜10bの各上面にはAg層3a,4a,7a〜10aが、各下面にはSn層3c,4c,7c〜10cがそれぞれ形成されている。図1(a)には全てのSn層3c,4cおよび7c〜10cが示されている。図1(b)〜(d)の断面図に示された外部電極3b、搭載パッド部4b、補強パッド7b〜10b、Sn層3c,4c,7c〜10c、Ag層3a,4a,7a〜10aを参照して、以下、第1の実施形態による半導体装置1を詳細に説明する。
外部電極3b、搭載パッド部4bおよび補強パッド7b〜10bはニッケル電鋳(Ni電鋳)から成り、半導体装置1の底面に設けられている。したがって、この半導体装置1はいわゆるリードフレームレスタイプである。外部電極3bおよび搭載パッド部4bの上面側には、Ag層3a,4aが形成される。Ag層3a,4aはワイヤボインディングの接続性改善のために設けられる。一方、外部電極3bおよび搭載パッド部4bの下面側には、Sn層3c,4cが形成される。Sn層は半田濡れ性改善のために設けられる。
外部電極3bおよび搭載パッド部4bの厚さは50〜80μmであり、Ag層3a,4aの厚さは約2.5μmであり、Sn層3c,4cの厚さは3〜20μmである。
半導体装置1の底面には、その四隅に、外部電極3bと搭載パッド部4bのほかに補強パッド7b〜10bが設けられている。外部電極3bおよび搭載パッド4bと同様に、補強パッド7b〜10bの上面側にはAg層7a〜10aが形成され、下面側にはSn層7c〜10cが形成されている。したがって、半導体装置1の底面ではSn層7c〜10cが露呈している。
補強パッド7b〜10bの平面視形状は、図1(a)に示すように半導体装置1の底面に露呈しているSn層7c〜10cの形状と同様である。4つの補強パッド7b〜10bのうち、3つの補強パッド8b〜10bの形状は正方形であり、1つの補強パッド7bの形状は直角二等辺三角形である。つまり、4隅のうちのひとつの隅に設けられた補強パッド7bの形状が、ほかの隅に設けられた補強パッド8b〜10bの形状と異なる。
また、補強パッド7b〜10bの下面側に形成されているSn層7c〜10cからわかるように、補強パッド7b〜10bは、外部電極3bが形成されている範囲に設けられている。このとき、補強パッド7b〜10bを構成する辺のうちの半導体装置1の外側方向に向いている辺(以下、最外辺と呼ぶ)が、外部電極3bが形成されている範囲の境界上、またはそれより外側に位置するように補強パッド7b〜10bを設ける。ここで、外部電極3bの形成されている範囲とは、半導体装置1の1辺と略平行な直線101a〜101dで囲まれる範囲で、全ての外部電極3bを含む最小の範囲をいう。したがって、外部電極3bの形成されている範囲を構成する4本の直線101a〜直線101dは外部電極3bの最外辺と接するものとなる。そして、補強パッド7b〜10bは、4本の直線101a〜直線101dで囲まれる範囲に設けられ、補強パッド7bは直線101bおよび直線101cと内側で接する位置または最外辺がそれより外側になる位置に、補強パッド8bは直線101bおよび直線101dと内側で接する位置または最外辺がそれより外側になる位置に、補強パッド9bは直線101aおよび直線101dと内側で接する位置または最外辺がそれより外側になる位置に、補強パッド10bは直線101aおよび直線101cと内側で接する位置または最外辺がそれより外側になる位置に設けられる。
図1(b)に示すように、半導体素子2と外部電極3bとはAuのワイヤ5によって電気的に接続している。半導体素子2、ワイヤ5、外部電極3b、搭載パッド部4bおよび補強パッド7b〜10bは、エポキシ樹脂などからなる樹脂6によって封止される。このような半導体装置1は、その底面を半田ペーストが塗布された実装基板上に配設し、リフロー炉で半田をリフローすることにより、Sn層3c,4c,7c〜10cを介して半田により回路基板上に接合して実装される。
次に、上述した半導体装置1の製造方法について、図2〜図5を参照して説明する。この製造方法は、第1金属層形成工程と、半導体素子実装工程と、樹脂封止工程と、金属板剥離工程と、第2金属層形成工程と、分割工程とを含み、1つの金属板上に複数の半導体装置1を同時に作製する。以下、各工程を工程順に説明する。
(イ)第1金属層形成工程
第1金属層形成工程について、図2(a)〜(d)を参照して説明する。
図2(a)に示すように、可撓性を有する金属板21の両面にレジスト22を塗布またはラミネートする。金属板21は、厚さ約0.1mmの平板状のJIS規格のSUSステンレス鋼板またはCu板などの金属薄板からなる。次に、アクリルフィルムベースのパターンマスクフィルムを密着させ、紫外線により露光する。そして、現像し、図2(b)に示すように、金属層を形成する部分のレジスト22を除去する。金属板21の一方の面には金属層を形成しないので、レジスト22によって全面が覆われる。次に、H2SO4−H2O2やNa2S2O8などの酸化性溶液により、レジスト22を除去した部分の金属板21面のソフトエッチングを行う。そして、硫酸などの酸で酸洗いし、酸活性処理を行う。
第1金属層形成工程について、図2(a)〜(d)を参照して説明する。
図2(a)に示すように、可撓性を有する金属板21の両面にレジスト22を塗布またはラミネートする。金属板21は、厚さ約0.1mmの平板状のJIS規格のSUSステンレス鋼板またはCu板などの金属薄板からなる。次に、アクリルフィルムベースのパターンマスクフィルムを密着させ、紫外線により露光する。そして、現像し、図2(b)に示すように、金属層を形成する部分のレジスト22を除去する。金属板21の一方の面には金属層を形成しないので、レジスト22によって全面が覆われる。次に、H2SO4−H2O2やNa2S2O8などの酸化性溶液により、レジスト22を除去した部分の金属板21面のソフトエッチングを行う。そして、硫酸などの酸で酸洗いし、酸活性処理を行う。
次に、酸活性処理を行った金属板21をNiめっき溶液に浸漬して金属板21に電力を供給して電鋳を行い、Ni層23を形成する。次に、Agめっき溶液に金属板21を浸漬して金属板21に電力を供給することにより、Ag層24を形成する。このようにして、図2(c)に示すように、金属板21に金属層として、パターニングされたNi層23とAg層24とを形成する。金属層を形成後、図2(d)に示すように、レジスト22を金属板21から剥離する。
(ロ)半導体素子実装工程
半導体素子実装工程について、図2(e)および図3を参照して説明する。
半導体素子2を実装するために、半導体素子2の実装面に不図示のボンディング剤を塗布し、そして図2(e)に示すように、半導体素子2を搭載する。図2では省略しているが、金属板21には、パターニングされたNi層23とAg層24とが複数並列配置されており、それぞれのパターンニングされたAg層24上に半導体素子2が隣接して搭載される。そして、ワイヤボンディングによって、Ag層24と半導体素子2とをワイヤ5によって接続する。半導体素子2は複数の端子を備え、第1端子32が基準端子位置となる。図3に示すように、直角二等辺三角形形状の補強パッドのAg層7aに隣接する位置にある外部電極のAg層31と半導体素子2の第1端子32とをワイヤ5で接続するように、半導体素子2が実装パッド部4bに搭載される。このように直角二等辺三角形形状の補強パッド7bを目印として半導体素子2の第1端子32とAg層31を接続することによって、半導体装置1の第1pinは、図1(a)の補強パッド7bの下側にある外部電極3bのSn層3cとなり、第1pinの位置を補強パッドの位置から認識することができる。
半導体素子実装工程について、図2(e)および図3を参照して説明する。
半導体素子2を実装するために、半導体素子2の実装面に不図示のボンディング剤を塗布し、そして図2(e)に示すように、半導体素子2を搭載する。図2では省略しているが、金属板21には、パターニングされたNi層23とAg層24とが複数並列配置されており、それぞれのパターンニングされたAg層24上に半導体素子2が隣接して搭載される。そして、ワイヤボンディングによって、Ag層24と半導体素子2とをワイヤ5によって接続する。半導体素子2は複数の端子を備え、第1端子32が基準端子位置となる。図3に示すように、直角二等辺三角形形状の補強パッドのAg層7aに隣接する位置にある外部電極のAg層31と半導体素子2の第1端子32とをワイヤ5で接続するように、半導体素子2が実装パッド部4bに搭載される。このように直角二等辺三角形形状の補強パッド7bを目印として半導体素子2の第1端子32とAg層31を接続することによって、半導体装置1の第1pinは、図1(a)の補強パッド7bの下側にある外部電極3bのSn層3cとなり、第1pinの位置を補強パッドの位置から認識することができる。
(ハ)樹脂封止工程
樹脂封止工程について、図2(f)および図4を参照して説明する。
樹脂封止工程では、図2(f)に示すように半導体素子2、ワイヤ5、Ni層23およびAg層24を樹脂6によって封止する。樹脂封止は次のようにして行う。図4に示すように、金属板21の半導体素子2が実装などされている面に金型41を被せる。そして、樹脂6を金型41内に注入し、金属板21に実装された複数の半導体素子2などを一括に封止する。この樹脂封止工程では、金型41は上型の役割を果たし、金属板21は下型の役割を果たす。
樹脂封止工程について、図2(f)および図4を参照して説明する。
樹脂封止工程では、図2(f)に示すように半導体素子2、ワイヤ5、Ni層23およびAg層24を樹脂6によって封止する。樹脂封止は次のようにして行う。図4に示すように、金属板21の半導体素子2が実装などされている面に金型41を被せる。そして、樹脂6を金型41内に注入し、金属板21に実装された複数の半導体素子2などを一括に封止する。この樹脂封止工程では、金型41は上型の役割を果たし、金属板21は下型の役割を果たす。
(ニ)金属板剥離工程
金属板剥離工程について、図5(a)を参照して説明する。
樹脂6による封止が完了した後は、図5(a)に示すように、Ni層23や樹脂6から金属板21を剥離する。金属板21は可撓性を有するので、容易に剥離することができる。この金属板21を剥離したものを以下、樹脂封止体50と呼ぶ。
金属板剥離工程について、図5(a)を参照して説明する。
樹脂6による封止が完了した後は、図5(a)に示すように、Ni層23や樹脂6から金属板21を剥離する。金属板21は可撓性を有するので、容易に剥離することができる。この金属板21を剥離したものを以下、樹脂封止体50と呼ぶ。
(ホ)第2金属層形成工程
第2金属層形成工程について、図5(b)を参照して説明する。
樹脂封止体50をSnめっき溶液に浸漬し、剥離面51に電力を供給して、図5(b)に示すように、樹脂封止体50の剥離面51にパターニングされたSn層52を形成する。
第2金属層形成工程について、図5(b)を参照して説明する。
樹脂封止体50をSnめっき溶液に浸漬し、剥離面51に電力を供給して、図5(b)に示すように、樹脂封止体50の剥離面51にパターニングされたSn層52を形成する。
(ヘ)分割工程
分割工程について、図5(b),(c)を参照して説明する。
図5(b)の点線53に沿って、ダイヤモンドブレード・ダイシング法で樹脂封止体50をダイシングする。そして、図5(c)に示すように、一つの樹脂封止体50が分割され、半導体装置2が完成する。
分割工程について、図5(b),(c)を参照して説明する。
図5(b)の点線53に沿って、ダイヤモンドブレード・ダイシング法で樹脂封止体50をダイシングする。そして、図5(c)に示すように、一つの樹脂封止体50が分割され、半導体装置2が完成する。
以上のようにして製作された個々の半導体装置1を回路基板61上に実装する実装工程について、図6を参照して説明する。
回路基板61の表面にSn−Pbからなるクリーム半田が印刷され、その上に半導体装置1が搭載される。そして、回路基板61をリフロー炉に通して熱処理すると半田クリームは焼成され、図6に示すように、半導体装置1と回路基板61とは半田62を介して接続される。半導体装置1と回路基板61とは、外部電極3bの下面側に形成されたSn層3cのみならず、補強パッド8b,9bの下面側に形成されたSn層8c,9cにおいても接続される。つまり、半導体装置1は回路基板61と外部電極3bのみならず補強パッド8b,9bにおいても接続される。したがって、半導体装置1と回路基板61との間の熱膨張の差によって発生する熱ストレスや、半導体装置1を実装した回路基板61が曲げられることによるストレスによっても、半導体装置1は回路基板61からはがれにくくなる。
回路基板61の表面にSn−Pbからなるクリーム半田が印刷され、その上に半導体装置1が搭載される。そして、回路基板61をリフロー炉に通して熱処理すると半田クリームは焼成され、図6に示すように、半導体装置1と回路基板61とは半田62を介して接続される。半導体装置1と回路基板61とは、外部電極3bの下面側に形成されたSn層3cのみならず、補強パッド8b,9bの下面側に形成されたSn層8c,9cにおいても接続される。つまり、半導体装置1は回路基板61と外部電極3bのみならず補強パッド8b,9bにおいても接続される。したがって、半導体装置1と回路基板61との間の熱膨張の差によって発生する熱ストレスや、半導体装置1を実装した回路基板61が曲げられることによるストレスによっても、半導体装置1は回路基板61からはがれにくくなる。
以上の第1の実施形態による半導体装置の製造方法は次のような作用効果を奏する。
(1)補強パッド7b〜10bは半導体装置1の底面の4隅に形成されている。したがって、半導体装置1と回路基板61との間の熱膨張の差によって接合部に発生する熱ストレスや半導体装置1を実装した回路基板61が曲げられることによるストレスによっても半導体装置1は回路基板61からはがれにくくなる。さらに、補強パッド7b〜10bの全てが外部電極3bの形成されている範囲に形成されているので、半導体装置1を小型化することができる上、外部電極3bの形成されている範囲における半導体装置1と回路基板61との接合部分の割合を大きくすることができ、より一層、上記ストレスに対する耐力を効果的に発揮できる。また、補強パッド7b〜10bを構成する辺のうちの最外辺のみが外部電極3bが形成されている範囲外またはその範囲の境界上に位置するようにしているので、半導体装置が回路基板からはがれないという補強パッドの効果を維持しつつ、半導体装置を小型化することができる。
(2)半導体装置1の底面の4隅に形成された補強パッド7b〜10bのうち1つの補強パッド7bの形状はほかの補強パッド8b〜10bの形状と異なるようにした。そのため、認識マークを別途形成することなく、補強パッド7bを目印にすることによって、半導体装置の第1pinに対応する端子の位置を認識することができる。たとえば、半導体素子実装工程において、半導体装置の裏面をカメラで撮像し、その画像から半導体装置1の向きを認識する際に、効果的である。
(1)補強パッド7b〜10bは半導体装置1の底面の4隅に形成されている。したがって、半導体装置1と回路基板61との間の熱膨張の差によって接合部に発生する熱ストレスや半導体装置1を実装した回路基板61が曲げられることによるストレスによっても半導体装置1は回路基板61からはがれにくくなる。さらに、補強パッド7b〜10bの全てが外部電極3bの形成されている範囲に形成されているので、半導体装置1を小型化することができる上、外部電極3bの形成されている範囲における半導体装置1と回路基板61との接合部分の割合を大きくすることができ、より一層、上記ストレスに対する耐力を効果的に発揮できる。また、補強パッド7b〜10bを構成する辺のうちの最外辺のみが外部電極3bが形成されている範囲外またはその範囲の境界上に位置するようにしているので、半導体装置が回路基板からはがれないという補強パッドの効果を維持しつつ、半導体装置を小型化することができる。
(2)半導体装置1の底面の4隅に形成された補強パッド7b〜10bのうち1つの補強パッド7bの形状はほかの補強パッド8b〜10bの形状と異なるようにした。そのため、認識マークを別途形成することなく、補強パッド7bを目印にすることによって、半導体装置の第1pinに対応する端子の位置を認識することができる。たとえば、半導体素子実装工程において、半導体装置の裏面をカメラで撮像し、その画像から半導体装置1の向きを認識する際に、効果的である。
−第2の実施の形態−
本発明の第2の実施形態の半導体装置70の構造について、図7を参照して説明する。第1の実施形態の半導体装置1と共通する部分は同じ符号を使用し、共通する部分の説明は省略する。図7(a)は半導体装置1の裏面図であり、図7(b)は図7(a)のA−A’線断面図、図7(c)は図1(a)のB−B’線断面図、図7(d)は図1(a)のC−C’線断面図である。
本発明の第2の実施形態の半導体装置70の構造について、図7を参照して説明する。第1の実施形態の半導体装置1と共通する部分は同じ符号を使用し、共通する部分の説明は省略する。図7(a)は半導体装置1の裏面図であり、図7(b)は図7(a)のA−A’線断面図、図7(c)は図1(a)のB−B’線断面図、図7(d)は図1(a)のC−C’線断面図である。
図7において、外部電極3bと搭載パッド部4bと補強パッド7b〜10bの各下面にはAu層3d,4d,7d〜10dがそれぞれ形成されている。図7(a)には全てのAu層3d,4dおよび7d〜10dが示されている。Au層は半田濡れ性改善のために設けられる。Au層3d,4dの厚さは0.1μm以上である。
外部電極3bおよび搭載パッド4bと同様に、補強パッド7b〜10bの下面側にはAu層7d〜10dが形成されている。したがって、半導体装置1の底面ではAu層7d〜10dが露呈している。補強パッド7b〜10bの平面視形状は、図7(a)に示すように半導体装置70の底面に露呈しているAu層7d〜10dの形状と同様である。このような半導体装置70は、その底面を半田ペーストが塗布された実装基板上に配設し、リフロー炉で半田をリフローすることにより、Au層3d,4d,7d〜10dを介して半田により実装基板上に接合して実装される。
次に本発明の第2の実施形態の半導体装置70の製造方法について、図8および図9を参照して説明する。第2の実施形態の半導体装置70の製造方法は、第1金属層形成工程と、半導体素子実装工程と、樹脂封止工程と、金属板剥離工程と、分割工程とからなり、第2金属形成工程を有さない点で第1の実施形態の半導体装置1の製造方法と異なる。第1の実施形態の半導体装置1の製造方法と共通する部分は同じ符号を使用する。
第1金属層形成工程について、図8(a)〜(d)を参照して説明する。
図8(a)に示すように、レジスト22を可撓性を有する金属板21の両面に塗布またはラミネートする。次にアクリルフィルムベースのパターンマスクフィルムを密着させ、紫外線により露光する。そして、現像し、図8(b)に示すように、金属層を形成する部分のレジスト22を除去する。このとき、金属板21の一方の面には金属層を形成しないので、全面をレジスト22によって覆う。次に、レジスト22を除去した部分の金属板21面をソフトエッチングし、そして、酸活性処理を行う。
図8(a)に示すように、レジスト22を可撓性を有する金属板21の両面に塗布またはラミネートする。次にアクリルフィルムベースのパターンマスクフィルムを密着させ、紫外線により露光する。そして、現像し、図8(b)に示すように、金属層を形成する部分のレジスト22を除去する。このとき、金属板21の一方の面には金属層を形成しないので、全面をレジスト22によって覆う。次に、レジスト22を除去した部分の金属板21面をソフトエッチングし、そして、酸活性処理を行う。
酸活性処理を行った金属板21をAuめっき溶液に浸漬して金属板21に電力を供給する。そして、Au層81を形成する。次に、Niめっき溶液に浸漬して金属板21に電力を供給し、電鋳を行う。そして、Ni層23を形成する。次に、Agめっき溶液に金属板21を浸漬して金属板21に電力を供給する。そして、Ag層24を形成する。このようにして、図8(c)に示すように、金属板21にAu層81とNi層23とAg層24とを形成する。そして、図8(d)に示すように、レジスト22を金属板21から剥離する。以下、半導体素子実装工程と、樹脂封止工程と、金属板剥離工程と、分割工程とは、第1の実施形態の半導体装置1の製造方法と同じなので説明を省略する。
以上の第2の実施形態による半導体装置70の製造方法によれば、金属板21を剥離した後、ダイシングで分割すれば半導体装置70が完成する。ところで外部電極3bの下面にはAu層3dが形成されているので、金属板21の剥離のあと、半導体装置70を半田接続用の金属層を形成する必要がない。したがって、金属板21を樹脂封止体90から剥離した後のめっき処理の必要がないので、半導体装置の製造コストを安くすることができる。
以上の実施形態の半導体装置1,70を次のように変形することができる。
(1)以上の実施形態によれば、半導体装置1,70の底面の4隅に形成された補強パッド7b〜10bのうち、補強パッド7bの形状を直角二等辺三角形とし、補強パッド8b〜10bの形状を正方形としたが、図10に示すように、全ての補強パッド8b〜11bの形状を同じにしてもよい。
(1)以上の実施形態によれば、半導体装置1,70の底面の4隅に形成された補強パッド7b〜10bのうち、補強パッド7bの形状を直角二等辺三角形とし、補強パッド8b〜10bの形状を正方形としたが、図10に示すように、全ての補強パッド8b〜11bの形状を同じにしてもよい。
(2)半導体装置1,70の方向を認識する機能を有する補強パッド7bは、半導体装置1,70の縦方向および横方向のストレスに抗することができる2辺を備えた形状、つまり、略正方形または略長方形の形状である半導体装置1,70の相互に略90度をなす2辺に平行な辺を備えた形状であれば、補強パッドの形状は実施の形態に限定されない。たとえば、略三角形でもよいし、略5角形でもよいし、略6角形でもよい。同様に、そのほかの隅に形成された補強パッド7b〜10bの形状も、半導体装置1,70の縦方向および横方向のストレスに抗することができる2辺を備えた形状、つまり、略正方形または略長方形の形状である半導体装置1,70の相互に略90度をなす2辺に平行な辺を備えた形状であれば、正方形に限定されない。たとえば、略四角形でもよい。
(3)外部電極3b、搭載パッド部4bおよび補強パッド7b〜10bは電鋳Niであったが、導電性を有する金属であればNiに限定されない。たとえば、電鋳Cuを用いてもよい。
(4)半導体素子2、外部電極3b、搭載パッド部4bおよび補強パッド7b〜10bが樹脂によって封止されている半導体装置1以外に、一般的によく知られているリードフレームタイプのパッケージ、セラミックパッケージ、ガラエポ基板などを用いたLGA(Land Grid Array)やBGA(Ball Grid Array)などのパッケージにも本発明は適用できる。
(5)外部電極3b、搭載パッド部4bおよび補強パッド7b〜10bの下面側にSn層3c,4c,7c〜10cまたはAu層3d,4d,7d〜10dを形成しているが、半田62と外部電極3bなどとを接続できるようにするための金属層であれば、Sn層3c,4c,7c〜10c、またはAu層3d,4d,7d〜10dに限定されない。たとえば、Sn−Pb層、Sn−Ag層、Sn−Cu層、Sn−Bi層などを形成してもよい。また、半田62を直接、外部電極3b、搭載パッド部4bおよび補強パッド7b〜10bに接続できる場合は、Sn層3c,4c,7c〜10cまたはAu層3d,4d,7d〜10dを形成しなくてもよい。
(6)外部電極3b、搭載パッド部4bおよび補強パッド7b〜10bの上面側にAg層3a,4a,7a〜10aを形成しているが、ワイヤ5と外部電極3bとを接続できるようにするための金属層であれば、Ag層3a,4a,7a〜10aに限定されない。たとえば、Au層を形成してもよい。また、ワイヤ5を直接、外部電極3bに接続できる場合は、Ag層3a,4a,7a〜10aを形成しなくてもよい。
(7)半導体素子2と外部電極3bをワイヤ5で接続したが、図11(a)〜(c)に示すようにハンダバンプ111でフリップチップ接続してもよい。ハンダバンプ111でフリップチップ接続する場合は、搭載パッド部4bを設けず、外部電極3bと補強パッド7b〜10bのみ設けることとなる。ワイヤ5を用いて接続する場合に比べて、半導体装置110をさらに低背化、小型化することができる。
(8)外部電極3b、搭載パッド部4bおよび補強パッド7b〜10bの厚さは50〜80μmであり、Ag層3a,4a,7a〜10aの厚さは約2.5μmであり、Sn層3c,4c,7c〜10cの厚さは3〜20μmであり、Au層3d,4d,7d〜10dの厚さは0.1μm以上であったが実施の形態には限定されない。
(9)半導体装置1の底面の4隅にそれぞれ1つの補強パッド7b〜10bが設けられているが、4隅の少なくとも1隅に2つ以上の補強パッドを設けてもよい。また、1隅にある2つ以上の補強パッドのそれぞれが半導体装置1の縦方向および横方向のストレスに抗するようにしてもよいし、1隅にある2つ以上の補強パッドのうちひとつは半導体装置1の縦方向のストレスに抗するようにし、他のひとつは横方向のストレスに抗するようにしてもよい。
1,70,110 半導体装置
2 半導体素子
3a,4a,7a〜10a,24 Ag層
3b 外部電極
3c,4c,7c〜10c,52 Sn層
3d,4d,7d〜10d,81 Au層
4b 搭載パッド部
5 ワイヤ
6 樹脂
7b〜10b 補強パッド
21 金属板
22 レジスト
23 Ni層
41 金型
50,90 樹脂封止体
51 剥離面
61 回路基板
62 半田
111 ハンダバンプ
2 半導体素子
3a,4a,7a〜10a,24 Ag層
3b 外部電極
3c,4c,7c〜10c,52 Sn層
3d,4d,7d〜10d,81 Au層
4b 搭載パッド部
5 ワイヤ
6 樹脂
7b〜10b 補強パッド
21 金属板
22 レジスト
23 Ni層
41 金型
50,90 樹脂封止体
51 剥離面
61 回路基板
62 半田
111 ハンダバンプ
Claims (7)
- 半導体素子と、この半導体素子が電気的に接続され、回路基板と接合するための外部電極と、前記回路基板と接合するための補強パッドとを備えている平面視矩形形状の半導体装置において、
前記補強パッドは前記底面の4隅に設けられた少なくとも4つの補強パッドであり、
前記4つの補強パッドは前記矩形形状の辺と平行な辺によって囲まれかつ前記外部電極が含まれる最小の範囲に備えられていることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記補強パッドにおける前記半導体装置の外側に向いている辺が前記範囲の境界上、または前記範囲より外側に位置することを特徴とする半導体装置。 - 請求項1または2に記載の半導体装置において、
前記半導体素子、前記外部電極、および前記補強パッドが樹脂によって封止されていることを特徴とする半導体装置。 - 請求項1乃至3のいずれか1項に記載の半導体装置において、
前記4つの補強パッドのうち少なくとも1つの補強パッド(特定補強パッド)の形状を、半導体装置の方向を特定し得るように、他の補強パッドの形状と異なるようにしたことを特徴とする半導体装置。 - 請求項1乃至4のいずれか1項に記載の半導体装置において、
前記半導体素子を実装する実装パッドをさらに備え、
前記補強パッドと前記外部電極と前記実装パッドとはNiまたはCuを電鋳にて製作され、この電鋳NiまたはCuを介して、半導体装置は基板に半田接合されることを特徴とする半導体装置。 - 請求項1乃至5のいずれか1項に記載の半導体装置において、
前記補強パッドは、半導体装置の直交する2辺とそれぞれが略90度をなす2つの辺を有する形状であることを特徴とする半導体装置。 - 請求項6に記載の半導体装置において、
前記特定補強パッドの形状は略三角形、略五角形および略六角形のうちのいずれかであり、他の3つの補強パッドの形状は略四角形であることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005125122A JP2006303305A (ja) | 2005-04-22 | 2005-04-22 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005125122A JP2006303305A (ja) | 2005-04-22 | 2005-04-22 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006303305A true JP2006303305A (ja) | 2006-11-02 |
Family
ID=37471217
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005125122A Pending JP2006303305A (ja) | 2005-04-22 | 2005-04-22 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006303305A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009055014A (ja) * | 2007-07-31 | 2009-03-12 | Seiko Epson Corp | 基板及びその製造方法、並びに半導体装置及びその製造方法 |
JP2012235083A (ja) * | 2011-05-03 | 2012-11-29 | Kyokutoku Kagi Kofun Yugenkoshi | パッケージ構造およびその製造方法 |
JP2013138261A (ja) * | 2009-09-29 | 2013-07-11 | Renesas Electronics Corp | 半導体装置 |
JP2013254927A (ja) * | 2012-06-07 | 2013-12-19 | Kyokutoku Kagi Kofun Yugenkoshi | パッケージキャリアボード及びその製造方法 |
US8853865B2 (en) | 2009-09-29 | 2014-10-07 | Renesas Electronics Corporation | Semiconductor device with overlapped lead terminals |
JP2015170656A (ja) * | 2014-03-05 | 2015-09-28 | キヤノン株式会社 | 実装部材、電子部品およびモジュールの製造方法 |
CN107146774A (zh) * | 2017-04-19 | 2017-09-08 | 深圳市环基实业有限公司 | 一种ic封装用载板及其封装工艺 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10189821A (ja) * | 1996-11-08 | 1998-07-21 | Ricoh Co Ltd | 半導体実装用回路基板およびそれを備えた半導体装置 |
JP2000243862A (ja) * | 1999-02-17 | 2000-09-08 | Sony Corp | インターポーザ基板 |
JP2001068594A (ja) * | 1999-06-22 | 2001-03-16 | Mitsubishi Electric Corp | 電子回路パッケージ、実装ボード及び実装体 |
JP2002237549A (ja) * | 2001-02-13 | 2002-08-23 | Nec Corp | 半導体装置 |
JP2003174121A (ja) * | 2002-07-23 | 2003-06-20 | Kyushu Hitachi Maxell Ltd | 半導体装置 |
JP2003297959A (ja) * | 2001-04-27 | 2003-10-17 | Oki Electric Ind Co Ltd | 半導体装置および半導体装置の製造方法 |
-
2005
- 2005-04-22 JP JP2005125122A patent/JP2006303305A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10189821A (ja) * | 1996-11-08 | 1998-07-21 | Ricoh Co Ltd | 半導体実装用回路基板およびそれを備えた半導体装置 |
JP2000243862A (ja) * | 1999-02-17 | 2000-09-08 | Sony Corp | インターポーザ基板 |
JP2001068594A (ja) * | 1999-06-22 | 2001-03-16 | Mitsubishi Electric Corp | 電子回路パッケージ、実装ボード及び実装体 |
JP2002237549A (ja) * | 2001-02-13 | 2002-08-23 | Nec Corp | 半導体装置 |
JP2003297959A (ja) * | 2001-04-27 | 2003-10-17 | Oki Electric Ind Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2003174121A (ja) * | 2002-07-23 | 2003-06-20 | Kyushu Hitachi Maxell Ltd | 半導体装置 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009055014A (ja) * | 2007-07-31 | 2009-03-12 | Seiko Epson Corp | 基板及びその製造方法、並びに半導体装置及びその製造方法 |
JP2013138261A (ja) * | 2009-09-29 | 2013-07-11 | Renesas Electronics Corp | 半導体装置 |
US8853865B2 (en) | 2009-09-29 | 2014-10-07 | Renesas Electronics Corporation | Semiconductor device with overlapped lead terminals |
US20140361444A1 (en) * | 2009-09-29 | 2014-12-11 | Renesas Electronics Corporation | Semiconductor device with overlapped lead terminals |
US10134659B2 (en) | 2009-09-29 | 2018-11-20 | Renesas Electronics Corporation | Semiconductor device with overlapped lead terminals |
JP2012235083A (ja) * | 2011-05-03 | 2012-11-29 | Kyokutoku Kagi Kofun Yugenkoshi | パッケージ構造およびその製造方法 |
JP2013254927A (ja) * | 2012-06-07 | 2013-12-19 | Kyokutoku Kagi Kofun Yugenkoshi | パッケージキャリアボード及びその製造方法 |
JP2015170656A (ja) * | 2014-03-05 | 2015-09-28 | キヤノン株式会社 | 実装部材、電子部品およびモジュールの製造方法 |
CN107146774A (zh) * | 2017-04-19 | 2017-09-08 | 深圳市环基实业有限公司 | 一种ic封装用载板及其封装工艺 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004343030A (ja) | 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール | |
JP5164362B2 (ja) | 半導体内臓基板およびその製造方法 | |
KR100639736B1 (ko) | 회로 장치의 제조 방법 | |
KR101604154B1 (ko) | 리드 프레임 기판과 그 제조 방법 및 반도체 장치 | |
US6989291B2 (en) | Method for manufacturing circuit devices | |
KR20130130685A (ko) | 이중 또는 복수회 에칭된 플립-칩 컨넥터를 갖는 마이크로전자 패키지 및 그 제조 방법 | |
JP2006303305A (ja) | 半導体装置 | |
JP2005079581A (ja) | テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたlcd装置 | |
TW201624654A (zh) | 基板及具有用於增加的柱高之介電質移除之基板的總成 | |
JP4288277B2 (ja) | 半導体装置 | |
JP3823318B2 (ja) | 半導体チップの回路基板への実装方法、半導体装置、電子デバイスおよび電子機器 | |
TWI452659B (zh) | 電路板及其製作方法與封裝結構 | |
JP2009158830A (ja) | 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器 | |
JP2006278914A (ja) | 半導体装置の製造方法、半導体装置および樹脂封止体 | |
JP2006351950A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2009147117A (ja) | リードフレーム型基板の製造方法及び半導体基板 | |
JP4736762B2 (ja) | Bga型半導体装置及びその製造方法 | |
JP2022168143A (ja) | 半導体装置用基板、および半導体装置 | |
JP4506168B2 (ja) | 半導体装置およびその実装構造 | |
US20120175158A1 (en) | Circuit board | |
JP2008270446A (ja) | 積層型半導体装置とその製造方法 | |
JP2005150417A (ja) | 半導体装置用基板及びその製造方法並びに半導体装置 | |
JP4283240B2 (ja) | 半導体装置の製造方法 | |
JP2011054670A (ja) | 半導体モジュールおよびその製造方法、ならびに携帯機器 | |
JP2006303028A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061219 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080818 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100406 |