JP4405562B2 - プリント配線板および電子機器 - Google Patents

Description

本発明は、半導体部品を実装対象とするプリント配線板および電子機器に関する。

近年、半導体部品として提供されるメモリチップは、高密度・高容量化が進み、例えばＢＧＡ（ball grid array）パッケージとして提供されている。これらパッケージ化されたメモリは、メモリチップを構成するシリコンチップの大型化とパッケージの小型化という相反する要求のもとに構造化が進んでいる。このため、メモリチップを搭載したＢＧＡパッケージは、動作時の温度上昇によりシリコンチップの膨張と非動作時の復元（収縮）を繰り返す熱ストレスがより大きくかかる状態にある。このシリコンチップは、ボンディングワイヤなどによりサブストレートと接続され、サブストレートの下面に配置された半田ボールを有する外部接合電極に回路接続されている。

上記したＢＧＡ等の半導体パッケージを実装対象とするプリント配線板においては、上記した熱ストレスに伴う板面の弾性変形（伸縮）に対して、信頼性の高い安定したパターン形成（回路生成）が維持される工夫が必要とされる。

このような半導体パッケージを実装対象としたプリント配線板のパターン形成技術として、従来では、基板表面（表層面）に形成される引き出し線のうち、少なくとも電極パッドとの接続部に近い主要部が、基板上の変形中心を基点として、各電極パッドから放射方向に沿って内側に引き出されるパターン形成技術が存在した。しかしながら、このパターン形成技術は、パッケージ実装面の中心部から放射方向に沿って配線パターンが引き出される構造であることから、上記した熱ストレスに伴う板面の弾性変形に対して、引き出し配線部分（例えばパッドと引き出し線の境界面の銅箔部分）に過度のストレスが加わり、配線部の接触不良、断線等を招来する可能性が高いという問題があった。
特開２０００−２６１１１０号公報

上述したように、従来のプリント配線板構造においては、パッケージ実装面の中心部から放射方向に沿うように配線パターンが引き出される構造であることから、上記した熱ストレスに伴う板面の弾性変形に対して、引き出し配線部分（銅箔パターン）に過度のストレスが加わり、配線部の接触不良、断線等を招来する可能性が高いという問題があった。

この発明は上記問題点を解消して、部品実装面に実装した半導体部品の熱膨張等による板面へのストレスに対して、信頼性の高い安定した回路配線を維持することのできるプリント配線板を提供することを目的とする。

本発明は、半導体部品を実装する四辺形状の部品実装面に設けられた複数の電極パッドと、前記電極パッドに対応して前記部品実装面に設けられた複数のホール端子と、前記電極パッドと該電極パッドに対応する前記ホール端子との間を回路接続する複数の配線パターンとを具備し、前記配線パターンは、前記部品実装面上の中心部位と各辺の中間部位とを結ぶ線を境に区分した領域毎に、前記部品実装面上の中心部から角部に至る方向に対して交叉する方向に配線されているプリント配線板を特徴とする。

また、本発明は、半導体パッケージを実装した回路板と、前記回路板を収容した筐体とを具備し、前記回路板は、前記半導体パッケージを実装する四辺形状の実装面に設けられた複数の電極パッドと、前記電極パッドに対応して前記実装面に設けられた複数のホール端子と、前記電極パッドと該電極パッドに対応する前記ホール端子との間を回路接続する複数の配線パターンとを具備し、前記複数の配線パターンがそれぞれ前記実装面上の中心部位と各辺の中間部位とを結ぶ線を境に区分した領域毎に、前記実装面上の中心部から角部に至る方向に対して交叉する方向に配線されて構成されている電子機器を特徴とする。

本発明によれば、部品実装面に実装した半導体部品の熱膨張等による板面へのストレスに対して、信頼性の高い安定した回路動作を維持することができる。

本発明の第１実施形態に係る、半導体部品を実装対象としたプリント配線板の要部の平面構成を図１に示している。
図１に示すように、本発明の第１実施形態に係るプリント配線板１０は、表層の部品実装面１１に、半導体部品の実装領域を形成する半導体部品実装面部１１ａを有する。この半導体部品実装面部１１ａには、複数の電極パッド１５，１５，…と、この電極パッド１５，１５，…に対応する複数のホール端子１７，１７，…と、上記電極パッド１５，１５，…とホール端子１７，１７，…との間を回路接続する配線パターン（引出線）１６，１６，…が設けられている。この配線パターン１６，１６，…は、それぞれ、上記半導体部品実装面部１１ａに実装された半導体部品の動作時の発熱に伴う、上記半導体部品実装面部１１ａの板面上の熱膨張による弾性変形方向（熱膨張方向）に対して交叉する方向に配線されている。この弾性変形方向（熱膨張方向）を図に矢印Ｐで示している。

この矢印Ｐで示す弾性変形方向は、半導体チップ（シリコンチップ）の実装位置１１ｂを基点とした放射方向であり、この放射方向に対して、交叉する方向に、上記配線パターン１６，１６，…が配線されている。

図１に示す実施形態では、四辺形状をなす半導体部品実装面部１１ａをその中心点と各辺の中心位置を境に区分した４つの矩形領域に、それぞれ、半導体チップの実装位置１１ｂの中心から半導体部品実装面部１１ａの各角部（頂点）に至る方向に対して交叉する方向を配線方向として配線パターン１６，１６，…が配置されている。

プリント配線板１０は、表層の部品実装面１１に、上記した電極パッド１５と配線パターン１６とホール端子１７とを有する半導体部品実装面部１１ａを、少なくとも１つ有して構成される。例えばＣＰＵボードを対象としたプリント配線板１０においては、少数（例えば１〜４程度）の半導体部品実装面部１１ａを有して構成され、大容量の固体記憶装置（ソリッド・ステート・ドライブ）を対象としたプリント配線板１０においては、多数（例えば６〜８程度）の半導体部品実装面部１１ａを有して構成される。

この半導体部品実装面部１１ａには、例えば、ＢＧＡ（ball grid array）、ＣＳＰ（chip size package）、ＬＧＡ（Land grid array）等の下面に外部接合電極（半田付け端子）を設けたエリア・アレイ型の半導体パッケージが実装される。この実施形態では、上記半導体部品実装面部１１ａに、半導体パッケージとして、サブストレートの下面に半田ボールを設けたＢＧＡ（パッケージ）が実装される。

電極パッド１５は、半導体部品実装面部１１ａに実装されるＢＧＡのサブストレート下面に設けられた半田ボールに導電接合される。

ホール端子１７は、配線パターン１６を介して電極パッド１５をプリント配線板１０の内層パターンに導電接続するための中継端子であり、例えばパッドを有したスルーホールまたはバイアホール（例えばブラインドバイアホール）により構成される。ここでは一例としてホール端子１７をスルーホールで構成している。

上記したプリント配線板１０の半導体部品実装面部１１ａにＢＧＡを実装した状態を図２に示している。この図２は、図１に示すＡ−Ａ線に沿う、一部を簡略して示す側断面構成を例示している。

図２に示すように、第１実施形態に係るプリント配線板１０は、複数の絶縁層１２と配線層１３を積層した多層構造であり、表層の部品実装面１１に、ＢＧＡ２０を実装対象とした、半導体部品実装面部１１ａが設けられている。

ＢＧＡ２０は、半導体チップ（シリコンチップ）２１と、サブストレート２２と、複数の半田ボール２３，２３，…とを具備して構成されている。サブストレート２２の上面にはシリコンチップ２１が搭載され、サブストレート２２の下面には複数の半田ボール２３，２３，…が設けられている。ＢＧＡ２０のサブストレート２２の下面に設けられた半田ボール２３が半導体部品実装面部１１ａの電極パッド１５に半田接合することによって、半導体部品実装面部１１ａにＢＧＡ２０が実装される。この半導体部品実装面部１１ａに実装されたＢＧＡ２０のシリコンチップ２１の実装位置を図１に符号１１ｂで示している。

プリント配線板１０の部品実装面１１には、表層面に形成された導体パターン（銅箔パターン）の露出を防ぐ絶縁被膜として、例えばソルダーレジスト被膜（ＳＲ）が形成されている。半導体部品実装面部１１ａにおいては、電極パッド１５と、この電極パッド１５の周辺を除いてソルダーレジスト被膜（ＳＲ）が形成され、この被膜形成により、電極パッド１５の周辺部への半田の流れ込みが防止されている。

プリント配線板１０の半導体部品実装面部１１ａには、上記図１に示したように、複数の電極パッド１５，１５，…と、この電極パッド１５，１５，…に対応する複数のホール端子１７，１７，…と、上記電極パッド１５，１５，…とホール端子１７，１７，…との間を回路接続する配線パターン（引出線）１６，１６，…が設けられている。

配線パターン１６は、電極パッド１５の接続部分において上記ソルダーレジスト被膜（ＳＲ）の境界面を有し、ソルダーレジスト被膜（ＳＲ）から露出する部分が電極パッド１５の径の１／２以上のパターン幅を有している。この配線パターン１６の電極パッド１５との接続部分の形状例を図３に示し、他の形状例を図４に示している。

図３に示す、配線パターン１６の電極パッド１５との接続部分の形状例は、配線パターン１６の上記ソルダーレジスト被膜（ＳＲ）の境界面におけるパターン幅すなわち線幅（Ｗ２）が、電極パッド１５の径（Ｗ１）の１／２以上となるように、電極パッド１５からＳＲ境界面に向かって漸次幅狭となるパターン形状としている。

図４に示す、配線パターン１６の電極パッド１５との接続部分の形状例は、ホール端子１７に至る配線パターン１６の線幅を電極パッド１５の径（図３に示す符号Ｗ１参照）の１／２以上の一定線幅としている。

上記した本発明の第１実施形態に係るプリント配線板構造により、上記熱ストレスに伴う板面の弾性変形（膨張変形）に対して、配線パターン１６，１６，…の引き出し配線部分に過度のストレスが加わり、これによって配線部の接触不良、断線等を招くという不具合を回避して、上記熱ストレスに対し、信頼性の高い安定した回路配線を維持することができる。

具体的には、プリント配線板１０の板面形状並びにパターン構成に較べて、ＢＧＡ２０のサブストレート２２は高精細な引き出し線と極薄の絶縁材を用いて構成される。この構造上の違いから、熱膨張率を互いに異にする。またＢＧＡ２０のサブストレート２２は例えば情報処理装置を構成する主力能動半導体であるシリコンチップ２１を搭載しており、従って動作時の熱量が大きく、熱膨張量が大きい。このようにＢＧＡ２０のサブストレート２２とＢＧＡ２０を実装するプリント配線板１０では互いに異なる熱膨張率を示す。

この熱膨張による半導体部品実装領域１１ａの板面上における弾性変形方向（熱膨張方向）を図１に矢印Ｐで示している。

ＢＧＡ２０の動作時においてシリコンチップ２１で発生した熱は、サブストレート２２→半田ボール２３→プリント配線板１０の電極パッド１５→スルーホール１７を介してプリント配線板１０の内層に伝搬される。

シリコンチップ２１で発生した熱により、シリコンチップ２１が膨張するときの膨張力は、サブストレート２２、半田ボール２３を介してプリント配線板１０の電極パッド１５、配線パターン１６、スルーホール１７へと伝搬する。

この場合、配線パターン１６の引き出し方向が、シリコンチップ２１の膨張方向となる弾性変形方向Ｐ，Ｐ，…と一致する（平行する）場合は、電極パッド１５とスルーホール１７の間の配線パターン１６に、配線方向に伸縮する力が最も大きく作用し、配線パターン１６が配線方向に伸び縮みすることで断線が起こり易くなる。

また、図３に示すように、配線パターン１６は、ソルダーレジスト被膜（ＳＲ）の境界面を有し、この境界面に最も膨張ストレスがかかることにより、配線パターン１６の電極パッド１５からの引き出し部分の配線が断線し易くなる。

これらの微細な応力集中は、主となる膨張方向（弾性変形方向Ｐ，Ｐ，…）から受ける力を逃がすことが重要であり、サブストレート２２の熱膨張力による膨張方向（弾性変形方向Ｐ，Ｐ，…）と直交する方向に、配線パターン１６を配線することで上記ストレスを軽減できる。

本発明の実施形態に係るプリント配線板１０は、上述したように、電極パッド１５，１５，…とホール端子１７，１７，…との間を回路接続する配線パターン１６，１６，…が、それぞれ、半導体部品実装面部１１ａ上のＢＧＡ２０が有するシリコンチップ２１の熱膨張による弾性変形方向Ｐ，Ｐ，…に対して、交叉する方向に配線されていることから、上記した断線等の不具合を回避することができる。すなわち、半導体部品実装面部１１ａ上のＢＧＡ２０が有するシリコンチップ２１の実装位置１１ｂを基点とした放射方向に対して、交叉する方向に、それぞれ配線パターン１６，１６，…が配線されていることから、上記した断線等の不具合を回避することができる。

また、図３に示すように、配線パターン１６のソルダーレジスト被膜（ＳＲ）の境界面におけるパターン幅すなわち線幅（Ｗ２）を、電極パッド１５の径（Ｗ１）の１／２以上となるように、電極パッド１５からＳＲ境界面に向かって漸次幅狭となるパターン形状とすることにより、配線パターン１６の線幅を拡幅することなく、上記した配線パターン１６の電極パッド１５からの引き出し部分の断線、接続不良等の不具合を回避することができる。

また、配線パターン１６，１６，…の配線方向が上記シリコンチップ２１の熱膨張による弾性変形方向Ｐ，Ｐ，…に対して平行しないことから、上記した熱ストレスや外部応力に伴うストレスにより、配線板に反り、撓み等が生じても、これらの影響を最小限にとどめることができる。

上記したプリント配線板１０の半導体部品実装面部１１ａに実装されるＢＧＡ２０の一構成例を図５に示している。

この図５に示すＢＧＡ２０は、積層された複数のシリコンチップ２１，２１，…と、このシリコンチップ２１，２１，…を搭載したサブストレート２２とを具備して構成される。このＢＧＡ２０は、例えばパッケージ化されたメモリを構成する。サブストレート２２は、上記したプリント配線板１０と同様に多層プリント配線板により構成されるもので、プリント配線板１０に較べて微細加工により小型化された基板である。

このシリコンチップ２１，２１，…を搭載したサブストレート２２の上面には、上記図１に示したパターン形成技術を適用した回路パターンが設けられている。

シリコンチップ２１，２１，…を搭載したサブストレート２２の上面（表層面）には、シリコンチップ実装面の周囲に、ボンディングワイヤ２５によりシリコンチップ２１，２１，…と接続される複数の電極パッド２２ａ，２２ａ，…と、この電極パッド２２ａ，２２ａ，…に対応して設けられた複数のホール端子（例えばスルーホール）２２ｂ，２２ｂ，…と、上記電極パッド２２ａ，２２ａ，…とこの電極パッドに対応するスルーホール２２ｂ，２２ｂ，…との間を回路接続する複数の配線パターン（引出線）２２ｃ，２２ｃ，…とが設けられている。この配線パターン２２ｃ，２２ｃ，…も、上記図１に示したように、シリコンチップ２１，２１，…の熱膨張による弾性変形方向Ｐ，Ｐ，…に対して、交叉する方向に配線されている。

これによって、サブストレート２２についても、上記したプリント配線板１０と同様に、配線パターン２２ｃ，２２ｃ，…の配線方向に作用する、熱膨張による板面の伸縮によるストレスの影響を軽減できる。

上記図５に示したＢＧＡ２０をプリント配線板１０に複数実装して、ソリッド・ステート・ドライブ（ＳＳＤ）を構成した例を図６に示している。ここでは、プリント配線板１０に、８領域分の半導体部品実装面部１１ａを設けて、この各半導体部品実装面部１１ａに、上記図５に示したＢＧＡ２０を実装し、プリント配線板１０上に、ハードディスク装置に代わることが可能な大容量のソリッド・ステート・ドライブ（ＳＳＤ）を構成している。このソリッド・ステート・ドライブ（ＳＳＤ）は、ＢＧＡ２０を実装した基板（回路板）が上記図１に示したプリント配線板１０により実現されていることから、ＢＧＡ２０に搭載されたシリコンチップ２１，２１，…の熱膨張が配線パターンに及ぼすストレスの影響を軽減して、安定した信頼性の高いメモリ動作が期待できる。

本発明の第２実施形態に係る電子機器の構成を図７に示している。この図７に示す電子機器は、上記図６に示したソリッド・ステート・ドライブ（ＳＳＤ）を一構成要素として、携行の容易な小型の情報処理装置を実現している。図７に示す情報処理装置は、本体筐体５１に、マザーボード５２、バッテリ（Ｂａｔｔ）５３、光磁気ディスクドライブ（ＯＤＤ）５４、ソリッド・ステート・ドライブ（ＳＳＤ）５５等を実装している。このソリッド・ステート・ドライブ（ＳＳＤ）５５は、フレキシブルプリント配線板５６を介して、マザーボード５２に接続されている。さらに、本体筐体５１には、キーボード、表示器等の入出力デバイスが実装されるが、ここではこれらの入出力デバイスを省略して示している。

マザーボード５２は、ＣＰＵと、ＣＰＵ周辺回路とを備え、図示しない入出力デバイスからの指示に従う、光磁気ディスクドライブ５４、およびソリッド・ステート・ドライブ５５をリード／ライトアクセス制御する制御回路を構成している。ソリッド・ステート・ドライブ（ＳＳＤ）５５は、上記制御回路の制御のもとに、各種のアプリケーションプログラム、画像および音声を含むマルチメディア情報、テキストデータ等を格納する大容量固体記憶デバイスとして動作する。

このソリッド・ステート・ドライブ（ＳＳＤ）５５は、上記図６に示すプリント配線板１０の各半導体部品実装面部１１ａ，１１ａ，…に、それぞれ、図５に示すＢＧＡ２０を実装して構成されている。このソリッド・ステート・ドライブ（ＳＳＤ）５５の構成要素であるプリント配線板１０は、上記各半導体部品実装面部１１ａ，１１ａ，…において、複数の電極パッド１５，１５，…と、この電極パッド１５，１５，…に対応する複数のホール端子１７，１７，…との間を回路接続する配線パターン（引出線）１６，１６，…が、それぞれ、上記半導体部品実装面部１１ａに実装されたＢＧＡ２０のシリコンチップ２１の発熱に伴う板面上の熱膨張による弾性変形方向（熱膨張方向）に対して交叉する方向に配線され、ＢＧＡ２０に搭載されたシリコンチップ２１の熱膨張によるストレスを受け難い配線構造としている。このため、シリコンチップ２１からプリント配線板１０に至る配線の上記ストレスによる断線並びに接続不良を低減でき、長期に亘り、安定した信頼性の高いメモリ動作を維持することが可能となる。

本発明の第１実施形態に係るプリント配線板の要部の構成を示す平面図。 上記第１実施形態に係るプリント配線板の要部の構成を示す図１のＡ−Ａに沿う側断面図。 上記第１実施形態に係るプリント配線板の配線パターンの引出部の構成を示す平面図。 上記第１実施形態に係るプリント配線板の配線パターンの引出部の他の構成を示す平面図。 上記第１実施形態に係るプリント配線板の半導体部品実装面部に実装される半導体部品の一構成例を示す斜視図。 上記第１実施形態に係るプリント配線板を用いたソリッド・ステート・ドライブの構成例を示す平面図。 本発明の第２実施形態に係る電子機器の要部の構成を示す図。

符号の説明

１０…プリント配線板、１１…部品実装面（表層）、１１ａ…半導体部品実装面部（半導体部品実装領域）、１１ｂ…半導体チップ（シリコンチップ）の実装位置、１５…電極パッド、１６…配線パターン（引出線）、１７…ホール端子（スルーホール）、２０…ＢＧＡ、２１…半導体チップ（シリコンチップ）、２２…サブストレート、２３…半田ボール、ＳＲ…ソルダーレジスト被膜、５１…本体筐体、５２…マザーボード、５３…バッテリ（Ｂａｔｔ）、５４…光磁気ディスクドライブ（ＯＤＤ）、５５…ソリッド・ステート・ドライブ（ＳＳＤ）、５６…フレキシブルプリント配線板。

Claims (5)

1. 半導体部品を実装する四辺形状の部品実装面に設けられた複数の電極パッドと、
   前記電極パッドに対応して前記部品実装面に設けられた複数のホール端子と、
   前記電極パッドと該電極パッドに対応する前記ホール端子との間を回路接続する複数の配線パターンとを具備し、
   前記配線パターンは、前記部品実装面上の中心部位と各辺の中間部位とを結ぶ線を境に区分した領域毎に、前記部品実装面上の中心部から角部に至る方向に対して交叉する方向に配線されていることを特徴とするプリント配線板。
2. 半導体部品を実装する四辺形状の部品実装面に設けられた複数の電極パッドと、
   前記電極パッドに対応して前記部品実装面に設けられた複数のホール端子と、
   前記電極パッドと該電極パッドに対応する前記ホール端子との間を回路接続する複数の配線パターンとを具備し、
   前記配線パターンは、前記部品実装面上の中心部位と各辺の中間部位とを結ぶ線を境に区分した領域毎に、前記部品実装面上の中心部から角部に至る方向に対して直交する方向に配線されていることを特徴とするプリント配線板。
3. 前記配線パターンは、前記部品実装面上の前記半導体部品が有する半導体チップの実装位置を基点とした熱膨張による弾性変形方向に対して、交叉する方向に配線されていることを特徴とする請求項１または２に記載のプリント配線板。
4. 前記配線パターンは、行列方向に一定の間隔で配列されていることを特徴とする請求項１または２に記載のプリント配線板。
5. 半導体パッケージを実装した回路板と、
   前記回路板を収容した筐体とを具備し、
   前記回路板は、
   前記半導体パッケージを実装する四辺形状の実装面に設けられた複数の電極パッドと、
   前記電極パッドに対応して前記実装面に設けられた複数のホール端子と、
   前記電極パッドと該電極パッドに対応する前記ホール端子との間を回路接続する複数の配線パターンとを具備し、
   前記複数の配線パターンがそれぞれ前記実装面上の中心部位と各辺の中間部位とを結ぶ線を境に区分した領域毎に、前記実装面上の中心部から角部に至る方向に対して交叉する方向に配線されて構成されていることを特徴とする電子機器。

Images