JP2015053390A - プリント配線板および半導体装置 - Google Patents
プリント配線板および半導体装置 Download PDFInfo
- Publication number
- JP2015053390A JP2015053390A JP2013185382A JP2013185382A JP2015053390A JP 2015053390 A JP2015053390 A JP 2015053390A JP 2013185382 A JP2013185382 A JP 2013185382A JP 2013185382 A JP2013185382 A JP 2013185382A JP 2015053390 A JP2015053390 A JP 2015053390A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- semiconductor package
- printed wiring
- wiring board
- extending
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09418—Special orientation of pads, lands or terminals of component, e.g. radial or polygonal orientation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
【課題】半田の接触面にクラックが生じることの抑制を図る。
【解決手段】半導体パッケージ20が表面実装されるプリント配線板10は、絶縁基板11と、絶縁基板11の表面に設けられ半導体パッケージ20と半田で接続される電気接続部14と、を備える。電気接続部14は、半田との接触面の中央に位置する中央部141と、中央部141から両側に延出する一対の延出部142とを有する。延出部142の延出方向Laは、半導体パッケージ20が熱収縮する方向Lbに対して交差する方向である。
【選択図】図4
【解決手段】半導体パッケージ20が表面実装されるプリント配線板10は、絶縁基板11と、絶縁基板11の表面に設けられ半導体パッケージ20と半田で接続される電気接続部14と、を備える。電気接続部14は、半田との接触面の中央に位置する中央部141と、中央部141から両側に延出する一対の延出部142とを有する。延出部142の延出方向Laは、半導体パッケージ20が熱収縮する方向Lbに対して交差する方向である。
【選択図】図4
Description
本発明は、半導体パッケージが表面実装されるプリント配線板、およびそのプリント配線板を備えた半導体装置に関する。
従来より、半導体チップを絶縁材で封止して構成された半導体パッケージを、プリント配線板に表面実装する構造が知られている。そして一般的には、プリント配線板に設けられた電極パッド(つまり電気接続部)に、半導体パッケージが半田で電気接続されている(特許文献1参照)。
ここで、半導体パッケージとプリント配線板とでは、熱による膨張収縮率が大きく異なる。そのため、半導体チップの発熱等により温度変化が生じると、プリント配線板の電気接続部と半田との接触面に応力が発生し、該接触面にクラックが生じることが懸念される。
本発明は、上記問題を鑑みてなされたもので、その目的は、半田の接触面にクラックが生じることの抑制を図ったプリント配線板および半導体装置を提供することにある。
本発明は上記目的を達成するために以下の技術的手段を採用する。なお、特許請求の範囲およびこの項に記載した括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、本発明の技術的範囲を限定するものではない。
開示された発明のひとつは、半導体チップ(22)を絶縁材(23)で封止して構成された半導体パッケージ(20)が表面実装されるプリント配線板(10)において、絶縁基板(11)と、絶縁基板の表面に設けられ、半導体パッケージと半田(21)で接続される電気接続部(14、140)と、を備え、電気接続部は、半田との接触面の中央に位置する中央部(141)と、中央部から両側に延出する一対の延出部(142)とを有し、延出部の延出方向は、半導体パッケージが熱収縮する方向に対して交差する方向であることを特徴とする。
これによれば、中央部から延出部が延出しているので、半導体パッケージの熱収縮に伴い電気接続部が半田から受ける力を、中央部と延出部の両方で受けるようになる。そのため、電気接続部と半田との接触面における応力集中を緩和でき、その接触面にクラックが生じることを抑制できる。
ここで、上記発明に反して中央部の片側だけに延出部が設けられている場合には、図6中の矢印Mに例示するように、中央部の周りに回転しようとする回転モーメントが生じる。そのため、上記接触面にてクラックが生じ易くなる。これに対し上記発明では、中央部の両側に延出部が設けられているので、中央部に回転モーメントMが生じることを抑制できる。よって、電気接続部と半田との接触面におけるクラック抑制を促進できる。
以下に、図面を参照しながら発明を実施するための複数の形態を説明する。各形態において先行する形態で説明した事項に対応する部分には同一の参照符号を付して重複する説明を省略する場合がある。各形態において構成の一部のみを説明している場合は、構成の他の部分については先行して説明した他の形態を適用することができる。各実施形態で具体的に組合せが可能であることを明示している部分同士の組合せばかりではなく、特に組合せに支障が生じなければ、明示してなくとも実施形態同士を部分的に組み合せることも可能である。
(第1実施形態)
図1に示すように、半導体装置は、プリント配線板10、半導体パッケージ20および図示しない各種電子部品を備える。これら各種電子部品および半導体パッケージ20は、プリント配線板10に実装されている。プリント配線板10は、絶縁基板11と、絶縁基板11上に所定のパターンで配置された配線12と、を有する。本実施形態に係るプリント配線板10は、配線12が複数層に形成された多層基板である。異なる層の配線同士は、スルーホール13の内壁に設けられた図示しない導体により電気接続されている。
図1に示すように、半導体装置は、プリント配線板10、半導体パッケージ20および図示しない各種電子部品を備える。これら各種電子部品および半導体パッケージ20は、プリント配線板10に実装されている。プリント配線板10は、絶縁基板11と、絶縁基板11上に所定のパターンで配置された配線12と、を有する。本実施形態に係るプリント配線板10は、配線12が複数層に形成された多層基板である。異なる層の配線同士は、スルーホール13の内壁に設けられた図示しない導体により電気接続されている。
プリント配線板10に実装された半導体パッケージ20は、配線12により上記各種電子部品と電気接続されている。半導体パッケージ20は、複数の半田ボール21を備えたBGA(Ball Grid Array)である。プリント配線板10の所定箇所に半田ボール21を設置してリフローさせることで、半導体パッケージ20はプリント配線板10に半田付けされている。つまり、プリント配線板10はリードを備えることなくプリント配線板10に表面実装される。
図1中の8本の矢印は、半導体パッケージ20が熱収縮する方向を示す。つまり、半導体パッケージ20は平面視において正方形であり、温度上昇すると、正方形の中心から同心円状に均等に膨張する。なお、半導体パッケージ20の熱膨張率は、プリント配線板10の熱膨張率よりも大きい。よって、半導体パッケージ20が通電により作動して発熱すると、プリント配線板10に対して相対的に矢印の方向に膨張しようとする。そのため、半導体パッケージ20とプリント配線板10との半田付け部分には、上記熱膨張による応力がかかる。
図2に示すように、半導体パッケージ20は、絶縁材23で封止された半導体チップ22と、以下に説明するインタポーザ24および半田ボール21と、を備える。インタポーザは、特許請求の範囲に記載の内部基板に相当する。インタポーザ24の上面(つまりプリント配線板10の反対側の面)には半導体チップ22が取り付けられている。半導体チップ22とインタポーザ24はボンディングワイヤ25により電気接続されている。インタポーザ24の下面(つまりプリント配線板10側の面)には、複数の半田ボール21が取り付けられている。
図3に示すように、複数の半田ボール21は格子状に配置されている。具体的には、31行31列の等ピッチ格子上の所定箇所に、841個の半田ボール21が配置されている。また、図示されるBGAは、インタポーザ24の下面の全領域に半田ボール21が配置されたフルグリッド式である。このように、実際には数百個ある半田ボール21は、図1、図4および図5では16個に模式化して表されている。
図4および図3に示すように、絶縁基板11の表面のうち半田ボール21に対応する位置には、半田ボール21が接続される電気接続部14が設けられている。電気接続部14は、半田ボール21との接触面の中央に位置する中央部141と、中央部141から両側に延出する一対の延出部142とを有する。中央部141は円形であり、中央部141の直径は半田ボール21の直径よりも小さい。中央部141の一方から延出する延出部142の延出方向Laと、他方から延出する延出部142の延出方向Laとは一致する。この延出方向Laは、図1中の矢印を用いて先に説明した半導体パッケージ20の熱収縮方向Lbに対して交差する方向である。
図4および図3の例では、インタポーザ24の下面のうち半田ボール21が設けられる領域を、以下に説明する4つに区分けし、各々の領域毎に延出方向Laが設定されている。すなわち、上記領域は、その中心oから縦方向に延びる仮想線L1と、上記中心oから横方向に延びる仮想線L2とにより4つに区分けされている。換言すれば、半導体パッケージ20の各辺の中央mを結ぶ2本の仮想線L1、L2により、上記領域は4つに区分けされている。各領域における延出部142の延出方向Laは、該当する領域内の角部cと中心oとを結ぶ方向Lb(つまり半導体パッケージ20の対角線方向)に対して垂直な方向に設定されている。
上記4つの領域のうち図3の右下に位置する領域に例示された延出部142は、絶縁基板11上に設けられた配線16により、他の延出部142と接続されている。上記4つの領域のうち図3の右上に位置する領域に例示された延出部142は、絶縁基板11上に設けられた配線17と接続されている。この配線17は、グランドまたは電源と接続されて所定以上の面積に形成されたベタ配線である。
上記4つの領域のうち図3の左上に位置する領域に例示された延出部142は、いずれの配線とも接続されていない。つまり、この延出部142を備える電気接続部14は、先述した各種電子部品と半導体パッケージ20との間で電気信号を送受信する経路として機能するものではなく、後述する熱膨張力Fを受ける支持部材として機能するものである。
図5中のドットは、以下に説明するレジスト層15を示す。図4ではレジスト層15の記載を省略しているが、実際には、プリント配線板10の表面のうち所定箇所を除く領域に、レジスト層15が塗布されている。上記所定箇所は、延出部142のうち中央部141に隣接する一部分、および中央部141の全体に設定されており、延出部142の先端部分は、レジスト層15と絶縁基板11の間に挟まれている。換言すると、レジスト層15のうち上記所定箇所に相当する部分には開口部15aが形成されている。
ここで、プリント配線板10に半導体パッケージ20を実装する手順について説明する。先ず、電気接続部14のうち開口部15aに相当する部分に半田ペーストを塗布する。つまり、レジスト層15は、絶縁基板11のうち半田が設けられる領域を制限するように機能する。次に、電気接続部14に対応する位置に半田ボール21を合わせて、半導体パッケージ20をプリント配線板10の上に載せる。これにより、電気接続部14と半田ボール21の間に半田ペーストが介在した状態になる。
次に、この状態で加熱処理して、半田ペーストおよび半田ボール21を溶融させる。これにより、半導体パッケージ20は電気接続部14に半田付けされる。したがって、厳密には、半田ペーストおよび半田ボール21が特許請求の範囲に記載の半田に相当する。以上の手順により、半導体パッケージ20と電気接続部14とは、リードを介することなく半田で接続され、半導体パッケージ20はプリント配線板10に表面実装される。
図6は、上述した半田付けの処理が為された後における、電気接続部14および半田ボール21を、インタポーザ24の側から見た平面図である。図中の点線は、電気接続部14のうちレジスト層15の開口部15aに位置する部分であって、電気接続部14のうち半田ボール21で覆われた部分を示す。
図示されるように、電気接続部14のうち半導体パッケージ20に対向する対向面141b、142bに半田ボール21が接続されている。また、電気接続部14のうち対向面の周囲に隣接する側面141a、142a(図2および図6参照)にも半田ボール21が接続されている。したがって、先述した加熱処理を実施する前の半田ボール21は球体形状であるのに対し、加熱処理後の半田ボール21は次のように球体が変形した形状になっている。
すなわち、半田ボール21のうち電気接続部14と接続する部分の形状は、図6に示すように円形の中央部141と四角形の延出部142を合わせた形状である。これに対し、半田ボール21のうち半導体パッケージ20と接続する部分の形状は円形である。
さて、図4を用いて先述した熱収縮方向Lbに半導体パッケージ20が熱膨張すると、図6中の矢印Fに示す向きに、半田ボール21は半導体パッケージ20から熱膨張力を受ける。この熱膨張力Fは、半田ボール21と電気接続部14との接触面にかかる。この接触面とは、先述した対向面141b、142bおよび側面141a、142aである。
以上に説明した本実施形態のプリント配線板および半導体装置は、要するに、以下に列挙する特徴を備える。そして、それらの各特徴により以下に説明する作用効果が発揮される。
<特徴1>
電気接続部14は、半田ボール21との接触面の中央に位置する中央部141と、中央部141から両側に延出する一対の延出部142とを有する。そして、延出部142の延出方向は、半導体パッケージ20が熱収縮する方向(つまり図4中の一点鎖線Lbに示す方向)に対して交差する方向(つまり図4中の一点鎖線Laに示す方向)である。
電気接続部14は、半田ボール21との接触面の中央に位置する中央部141と、中央部141から両側に延出する一対の延出部142とを有する。そして、延出部142の延出方向は、半導体パッケージ20が熱収縮する方向(つまり図4中の一点鎖線Lbに示す方向)に対して交差する方向(つまり図4中の一点鎖線Laに示す方向)である。
これによれば、電気接続部14の側面141a、142aから延びる図6中の矢印に示すように、側面141a、142aにかかる熱膨張力Fは、中央部141の側面141aと延出部142の側面142aとに分散される。また、電気接続部14の対向面141b、142bにかかる熱膨張力Fは、中央部141の対向面141bと延出部142の対向面142bとに分散される。
ここで、図7に示す比較例の如く本実施形態に係る延出部142が電気接続部14xに形成されていない場合には、半田ボール21xのうち電気接続部14xと接続する部分の形状は、図中の実線に示す円形となる。したがって、電気接続部14xの側面141axにかかる熱膨張力Fは十分に分散されず、符号Pに示す箇所に集中する。そのため、電気接続部14xと半田ボール21xとの接触面のうち符号Pの箇所からクラックが生じ、電気接続部14xから半田ボール21xが剥がれて接続不良になる虞が生じる。
これに対し、本実施形態によれば、上述の如く熱膨張力Fは延出部142に分散されるので、熱膨張力Fにより半田ボール21が電気接続部14から剥がれることを抑制でき、接続不良が生じる虞を低減できる。
さらに本実施形態によれば、中央部141の両側に延出部142が設けられているので、中央部141に回転モーメントが生じることを抑制できる。以下、その理由について説明する。なお、以下の説明では、中央部141上に位置する半田を半田中央部、延出部142上に位置する半田を半田延出部と呼ぶ。
本実施形態に係る半導体パッケージ20は、半田中央部とは接触するが半田延出部とは接触していない。そのため、半導体パッケージ20からの熱膨張力Fは、半田中央部にはかかるが半田延出部には直接はかからない。その一方で、半田延出部には延出部142からの反力が直接かかる。したがって、半田中央部にかかる熱膨張力Fを、中央部141とその両側に位置する延出部142の両方で受けていると言える。よって、本実施形態に反して延出部142が中央部141の片側にしか設けられていない場合には、回転モーメントMによる捻り力が半田にかかる。以上により、中央部141の両側に延出部142が設けられている本実施形態によれば、上記捻り力の発生を抑制でき、電気接続部14と半田ボール21との接触面におけるクラック抑制を促進できる。
<特徴2>
ここで、後述する第2実施形態(図8参照)の如く電気接続部14の側面では半田ボール21を接触させない構造の場合には、熱膨張力Fは、延出部142の対向面140bに分散されるものの、延出部142の側面142aに分散されることはない。
ここで、後述する第2実施形態(図8参照)の如く電気接続部14の側面では半田ボール21を接触させない構造の場合には、熱膨張力Fは、延出部142の対向面140bに分散されるものの、延出部142の側面142aに分散されることはない。
これに対し本実施形態では、電気接続部14のうち半導体パッケージ20に対向する対向面141b、142b、および電気接続部14のうち対向面141b、142bに隣接する側面141a、142aの両方に、半田(つまり加熱処理後の半田ボール21)が接触している。そのため、熱膨張力Fが分散される範囲が広くなるので、上述したクラック抑制を促進できる。
<特徴3>
絶縁基板11には、半田(つまり加熱処理後の半田ボール21)が設けられる領域を制限するレジスト層15が設けられており、延出部142の先端部分は、レジスト層15と絶縁基板11の間に挟まれている。
絶縁基板11には、半田(つまり加熱処理後の半田ボール21)が設けられる領域を制限するレジスト層15が設けられており、延出部142の先端部分は、レジスト層15と絶縁基板11の間に挟まれている。
これによれば、延出部142は、レジスト層15の開口部15aからレジスト層15が設けられている位置まで十分に長く延出していると言える。このように、本実施形態によれば延出部142の延出長さが十分に長いので、熱膨張力Fを延出部142で分散させることを促進でき、上述したクラック抑制を促進できる。
<特徴4>
半導体パッケージ20と電気接続部14とは、リードを介することなく半田(つまり加熱処理後の半田ボール21)で接続されている。具体的には、半導体パッケージ20にBGAを採用している。これに対し、絶縁材23から延出する複数本のリードを備えたQFP(Quad Flat Package)等の半導体パッケージを採用した場合には、リードの撓みで熱膨張力Fが吸収されるので、上述したクラック発生の懸念が小さい。したがって、クラック発生の懸念が大きいタイプの半導体パッケージ20を採用した本実施形態では、上記各特徴によるクラック抑制の効果が顕著に発揮される。
半導体パッケージ20と電気接続部14とは、リードを介することなく半田(つまり加熱処理後の半田ボール21)で接続されている。具体的には、半導体パッケージ20にBGAを採用している。これに対し、絶縁材23から延出する複数本のリードを備えたQFP(Quad Flat Package)等の半導体パッケージを採用した場合には、リードの撓みで熱膨張力Fが吸収されるので、上述したクラック発生の懸念が小さい。したがって、クラック発生の懸念が大きいタイプの半導体パッケージ20を採用した本実施形態では、上記各特徴によるクラック抑制の効果が顕著に発揮される。
(第2実施形態)
上記第1実施形態では、電気接続部14の側面141a、142aがレジスト層15の開口部15aから露出している。そのため、電気接続部14の対向面141b、142bに加え、側面141a、142aにも半田が接続されている。これに対し、実施形態に係る電気接続部140は、図8に示すように、対向面140bだけが開口部15aから露出しており、電気接続部140の側面は露出していない。そのため、対向面140bだけが半田と接続されている。
上記第1実施形態では、電気接続部14の側面141a、142aがレジスト層15の開口部15aから露出している。そのため、電気接続部14の対向面141b、142bに加え、側面141a、142aにも半田が接続されている。これに対し、実施形態に係る電気接続部140は、図8に示すように、対向面140bだけが開口部15aから露出しており、電気接続部140の側面は露出していない。そのため、対向面140bだけが半田と接続されている。
但し、本実施形態に係る電気接続部140は、図6に示す電気接続部14と同様にして、半田ボール21との接触面の中央に位置する中央部141と、中央部141から両側に延出する一対の延出部142とを有する。この点では、本実施形態に係る電気接続部140は、第1実施形態に係る電気接続部14と同じ構成である。
以上により、本実施形態によれば、電気接続部140の対向面140bにかかる熱膨張力Fは、中央部141の対向面140bと延出部142の対向面140bとに分散される。よって、熱膨張力Fにより半田ボール21が電気接続部140から剥がれてクラックが生じることを抑制できる。また、中央部141の両側に延出部142が設けられているので、中央部141に回転モーメントが生じることを抑制できる。
(第3実施形態)
上記第1実施形態では、プリント配線板10のうち電気接続部14が設けられる領域が4つに区分けされ、各々の領域毎に、一対の延出部142の延出方向Laは同一方向に設定されている。これに対し本実施形態では、図9に示すように、9つに区分けされている。具体的には、電気接続部14が設けられる領域の中央近傍の領域、角部c近傍の領域、隣り合う角部c近傍領域と中央近傍領域に挟まれた中間領域に区分けされている。
上記第1実施形態では、プリント配線板10のうち電気接続部14が設けられる領域が4つに区分けされ、各々の領域毎に、一対の延出部142の延出方向Laは同一方向に設定されている。これに対し本実施形態では、図9に示すように、9つに区分けされている。具体的には、電気接続部14が設けられる領域の中央近傍の領域、角部c近傍の領域、隣り合う角部c近傍領域と中央近傍領域に挟まれた中間領域に区分けされている。
そして、各々の領域毎に、一対の延出部142の延出方向が同一に設定されている。具体的には、角部c近傍領域の延出方向Laは、図4と同様にして、該当する領域内の角部cと中心oとを結ぶ方向Lbに対して垂直な方向に設定されている。中間近傍領域の延出方向Lcは、図9に示すように、該当する領域内の中央mと中心oとを結ぶ方向Ldに対して垂直な方向に設定されている。なお、中央近傍領域の電気接続部14については、延出部142が廃止されている。
本実施形態によっても、上記第1実施形態と同様にして、熱膨張力Fは延出部142に分散される。よって、熱膨張力Fにより半田ボール21が電気接続部14から剥がれることを抑制でき、接続不良が生じる虞を低減できる。また、中央部141の両側に延出部142が設けられているので、回転モーメントMによる捻り力発生を抑制できる。
(他の実施形態)
本発明は上記実施形態の記載内容に限定されず、以下のように変更して実施してもよい。また、各実施形態の特徴的構成をそれぞれ任意に組み合わせるようにしてもよい。
本発明は上記実施形態の記載内容に限定されず、以下のように変更して実施してもよい。また、各実施形態の特徴的構成をそれぞれ任意に組み合わせるようにしてもよい。
・図2に示す実施形態では、プリント配線板10と半導体パッケージ20との間には樹脂が充填されておらず、半田ボール21の周囲は空間CLになっている。これに対し、プリント配線板10と半導体パッケージ20との間に樹脂を充填して、半田ボール21の周囲を樹脂で満たすように構成してもよい。但し、この構成の場合には半田ボール21の周囲が樹脂で固定されるので、半田ボール21が電気接続部14から剥がれるといったクラック発生の可能性が低い。よって、樹脂で満たされていない図2に示す構成の方が、延出部142を設けたことによるクラック抑制の効果が顕著に発揮される。
・上記各実施形態では、プリント配線板10に多層基板を採用しているが、片面基板や両面基板を採用してもよい。
・図3に示す実施形態では、半導体パッケージ20として用いられるBGAに、インタポーザ24の下面の全体に亘って半田ボール21が配置されたフルグリッドタイプのBGAを採用している。これに対し、インタポーザ24の下面の中央部分を除く部分に半田ボール21が配置されたタイプのBGAを採用してもよい。
・上記各実施形態では、半導体パッケージ20にBGAを適用しているが、プリント配線板10に表面実装される半導体パッケージであれば、BGA以外も適用可能である。例えば、半田ボール21の代わりに平面電極パッドを格子状に並べたLGA(Land grid array)を適用してもよい。
・上記各実施形態では、リードを有していない半導体パッケージ20が採用されているが、プリント配線板10に表面実装される半導体パッケージであれば、リードを有する半導体パッケージであっても採用可能である。例えば、絶縁材からガルウイング状に延出するリードを備えるSOP(Small Outline Package)やQFP(Quad Flat Package)も採用可能である。また、内側に折り曲げられたリードを備えるSOJ(Small Outline J―leaded)も採用可能である。
10…プリント配線板、11…絶縁基板、14、140…電気接続部、141…中央部、142…延出部、20…半導体パッケージ、21…半田ボール(半田)、22…半導体チップ、23…絶縁材。
Claims (5)
- 半導体チップ(22)を絶縁材(23)で封止して構成された半導体パッケージ(20)が表面実装されるプリント配線板(10)において、
絶縁基板(11)と、
前記絶縁基板の表面に設けられ、前記半導体パッケージと半田(21)で接続される電気接続部(14、140)とを備え、
前記電気接続部は、前記半田との接触面の中央に位置する中央部(141)と、前記中央部から両側に延出する一対の延出部(142)とを有し、
前記延出部の延出方向は、前記半導体パッケージが熱収縮する方向に対して交差する方向であることを特徴とするプリント配線板。 - 前記電気接続部のうち前記半導体パッケージに対向する面である対向面(141b、142b)、および前記電気接続部のうち前記対向面に隣接する面である側面(141a、142a)の両方に、前記半田が接触していることを特徴とする請求項1に記載のプリント配線板。
- 前記絶縁基板には、前記半田が設けられる領域を制限するレジスト層(15)が設けられており、
前記延出部の先端部分は、前記レジスト層と前記絶縁基板の間に挟まれていることを特徴とする請求項1または2に記載のプリント配線板。 - 前記半導体パッケージと前記電気接続部とは、リードを介することなく前記半田で接続されていることを特徴とする請求項1〜3のいずれか1つに記載のプリント配線板。
- 請求項1〜4のいずれか1つに記載のプリント配線板と、
前記プリント配線板に表面実装された前記半導体パッケージと、
を備えることを特徴とする半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013185382A JP2015053390A (ja) | 2013-09-06 | 2013-09-06 | プリント配線板および半導体装置 |
PCT/JP2014/003926 WO2015033509A1 (ja) | 2013-09-06 | 2014-07-25 | プリント配線板およびそれを備えた半導体装置 |
CN201480009303.8A CN105075410A (zh) | 2013-09-06 | 2014-07-25 | 印刷布线板以及具备该印刷布线板的半导体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013185382A JP2015053390A (ja) | 2013-09-06 | 2013-09-06 | プリント配線板および半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015053390A true JP2015053390A (ja) | 2015-03-19 |
Family
ID=52628012
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013185382A Pending JP2015053390A (ja) | 2013-09-06 | 2013-09-06 | プリント配線板および半導体装置 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2015053390A (ja) |
CN (1) | CN105075410A (ja) |
WO (1) | WO2015033509A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020057725A (ja) * | 2018-10-03 | 2020-04-09 | キヤノン株式会社 | プリント回路板及び電子機器 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020092672A1 (en) * | 2001-01-16 | 2002-07-18 | Primavera Anthony A. | Contact pads and circuit boards incorporating same |
US20040113285A1 (en) * | 2002-12-17 | 2004-06-17 | Tay Cheng Siew | Method and apparatus for reducing electrical interconnection fatigue |
US7433201B2 (en) * | 2000-09-08 | 2008-10-07 | Gabe Cherian | Oriented connections for leadless and leaded packages |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08340170A (ja) * | 1995-06-12 | 1996-12-24 | Ibiden Co Ltd | プリント配線板 |
TW434856B (en) * | 2000-05-15 | 2001-05-16 | Siliconware Precision Industries Co Ltd | Manufacturing method for high coplanarity solder ball array of ball grid array integrated circuit package |
US7772104B2 (en) * | 2007-02-02 | 2010-08-10 | Freescale Semiconductor, Inc. | Dynamic pad size to reduce solder fatigue |
JP4405562B2 (ja) * | 2008-03-18 | 2010-01-27 | 株式会社東芝 | プリント配線板および電子機器 |
JP5649788B2 (ja) * | 2009-01-21 | 2015-01-07 | 富士通株式会社 | プリント板、プリント板実装構造、およびプリント板実装方法 |
-
2013
- 2013-09-06 JP JP2013185382A patent/JP2015053390A/ja active Pending
-
2014
- 2014-07-25 CN CN201480009303.8A patent/CN105075410A/zh active Pending
- 2014-07-25 WO PCT/JP2014/003926 patent/WO2015033509A1/ja active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7433201B2 (en) * | 2000-09-08 | 2008-10-07 | Gabe Cherian | Oriented connections for leadless and leaded packages |
US20020092672A1 (en) * | 2001-01-16 | 2002-07-18 | Primavera Anthony A. | Contact pads and circuit boards incorporating same |
US20040113285A1 (en) * | 2002-12-17 | 2004-06-17 | Tay Cheng Siew | Method and apparatus for reducing electrical interconnection fatigue |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020057725A (ja) * | 2018-10-03 | 2020-04-09 | キヤノン株式会社 | プリント回路板及び電子機器 |
Also Published As
Publication number | Publication date |
---|---|
WO2015033509A1 (ja) | 2015-03-12 |
CN105075410A (zh) | 2015-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI399146B (zh) | 一種印刷電路板及其製作方法和球柵陣列焊盤圖案 | |
KR101131138B1 (ko) | 다양한 크기의 볼 패드를 갖는 배선기판과, 그를 갖는반도체 패키지 및 그를 이용한 적층 패키지 | |
JP5107959B2 (ja) | 基板 | |
JP6750872B2 (ja) | プリント配線板、プリント回路板及び電子機器 | |
JP2006210851A (ja) | 回路基板 | |
JP2006339596A (ja) | インタポーザおよび半導体装置 | |
JP2007027287A (ja) | 半導体装置およびその製造方法 | |
JP2000031327A (ja) | 半導体装置及びその製造方法 | |
JP2007005452A (ja) | 半導体装置 | |
JPWO2009110355A1 (ja) | 実装構造およびその製造方法 | |
JP2007059486A (ja) | 半導体装置及び半導体装置製造用基板 | |
JP5466218B2 (ja) | 半導体パッケージ | |
WO2015033509A1 (ja) | プリント配線板およびそれを備えた半導体装置 | |
JP2006253519A (ja) | 半導体装置 | |
JP2009239239A (ja) | 電子部品パッケージ、回路基板、電子部品実装装置、およびそれらの接合部の検査方法 | |
JP2009239240A5 (ja) | ||
JP2018125370A (ja) | 電子装置 | |
JP5372235B2 (ja) | 半導体装置および半導体装置実装体 | |
JP2000243862A (ja) | インターポーザ基板 | |
JP5062376B1 (ja) | 電子部品実装基板の製造方法 | |
JP7459610B2 (ja) | 電子装置 | |
JP2009076569A (ja) | 半導体パッケージ、実装基板、およびこれらを含む半導体装置 | |
JP2010161295A (ja) | プリント基板およびこれを備えた半導体装置 | |
JP2019140179A (ja) | フリップチップ実装用の基板およびこれを用いた電子装置 | |
JP2001118951A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150722 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160823 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170228 |